DE60128145T2 - Elektronischer aufbau mit substrat und eingebettetem kondensator und herstellungsverfahren - Google Patents

Elektronischer aufbau mit substrat und eingebettetem kondensator und herstellungsverfahren Download PDF

Info

Publication number
DE60128145T2
DE60128145T2 DE60128145T DE60128145T DE60128145T2 DE 60128145 T2 DE60128145 T2 DE 60128145T2 DE 60128145 T DE60128145 T DE 60128145T DE 60128145 T DE60128145 T DE 60128145T DE 60128145 T2 DE60128145 T2 DE 60128145T2
Authority
DE
Germany
Prior art keywords
substrate
capacitor
chip
coupled
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60128145T
Other languages
English (en)
Other versions
DE60128145D1 (de
Inventor
Kishore San Jose CHAKRAVORTY
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE60128145D1 publication Critical patent/DE60128145D1/de
Application granted granted Critical
Publication of DE60128145T2 publication Critical patent/DE60128145T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Die Bonding (AREA)
  • Ceramic Capacitors (AREA)

Description

  • TECHNISCHES GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft im Allgemeinen die Unterbringung von elektronischen Bauteilen. Insbesondere betrifft die vorliegende Erfindung eine elektronische Baugruppe, die ein Substrat mit einem oder mehr eingebetteten Kondensatoren enthält, um Schaltgeräusche in einer integrierten Schaltung hoher Geschwindigkeit zu reduzieren, und damit in Beziehung stehende Herstellungsverfahren.
  • HINTERGRUND DER ERFINDUNG
  • Integrierte Schaltungen (ICs) werden gewöhnlich zu Baueinheiten zusammengebaut, indem sie physikalisch und elektrisch an ein Substrat gekoppelt werden, das aus organischem oder keramischem Material hergestellt ist. Eine oder mehr derartiger IC-Baueinheiten können physikalisch und elektrisch an eine gedruckte Leiterplatte (PCB) oder Karte gekoppelt werden, um eine „elektronische Baugruppe" zu bilden. Die „elektronische Baugruppe" kann Bestandteil eines „elektronischen Systems" sein. Ein „elektronisches System" ist hierin weit gefasst als ein beliebiges Produkt definiert, das eine „elektronische Baugruppe" umfasst. Beispiele von elektronischen Systemen enthalten Computer (z. B. Desktop-Computer, Laptop-Computer, Handheld-Computer, Server usw.), drahtlose Kommunikationsgeräte (z. B. Mobiltelefone, drahtlose Telefone, Funkrufempfänger usw.), Peripheriegeräte für Computer (z. B. Drucker, Scanner, Monitore usw.), Unterhaltungsgeräte (z. B. Fernsehgeräte, Radios, Stereoanlagen, Band- und Kompaktplatten-Wiedergabegeräte, Videokassettenrekorder, MP3-(Motion Picture Experts Group, Audio Layer 3)-Wiedergabegeräte usw.) und dergleichen.
  • Auf dem Gebiet der elektronischen Systeme besteht ein ständiger Wettbewerbsdruck unter den Herstellern, die Leistung ihrer Geräte zu steigern und gleichzeitig die Produktionskosten zu senken. Dies trifft insbesondere auf die Unterbringung von ICs auf Substraten zu, wobei jede neue Generation der Unterbringung eine höhere Leistung bieten und gleichzeitig kleiner oder in der Größe kompakter sein muss.
  • Ein IC-Substrat kann eine Zahl von isolierten Metalllagen, die selektiv strukturiert sind, um Verbindungslinien aus Metall (hierin als „Spuren" bezeichnet) bereitzustellen, und eine oder mehr elektronische Komponenten, die auf einer oder mehr Oberflächen des Substrats montiert sind, umfassen. Die elektronische Komponente oder die elektronischen Komponenten sind funktional mit anderen Elementen eines elektronischen Systems durch eine Hierarchie von leitenden Wegen verbunden, die die Substratspuren enthalten. Die Substratspuren führen normalerweise Signale, die zwischen den elektronischen Komponenten wie ICs des Systems übertragen werden. Einige ICs haben eine relativ große Zahl von Ein-/Ausgangs-(E/A)-Anschlüssen sowie eine große Zahl von Strom- und Masseanschlüssen. Die große Zahl von E/A-, Strom- und Masseanschlüssen erfordert, dass das Substrat eine relativ große Zahl von Spuren enthält. Einige Substrate benötigen mehrere Lagen von Spuren, um sämtliche der Systemverbindungen unterzubringen.
  • Spuren, die sich in verschiedenen Lagen befinden, werden gewöhnlich elektrisch durch Durchgangslöcher (auch als „durchkontaktierte Löcher" bezeichnet) verbunden, die in der Platte gebildet sind. Ein Durchgangsloch kann hergestellt werden, indem ein Loch durch einige oder alle Lagen eines Substrats gebildet wird und dann die innere Lochoberfläche mit einem elektrisch leitenden Material wie Kupfer oder Wolfram überzogen oder das Loch damit gefüllt wird.
  • Eines der konventionellen Verfahren zum Anbringen eines IC auf einem Substrat wird als „controlled collapse chip connect" (C4) bezeichnet. Bei der Herstellung eines C4-Gehäuses werden die elektrisch leitenden Anschlüsse oder Anschlussflächen (allgemein als „elektrische Kontakte" bezeichnet) einer IC-Komponente unter Verwendung von umschmelzbaren Löthügeln oder -perlen direkt an korrespondierende Anschlussflächen auf der Oberfläche des Substrats gelötet. Der C4-Prozess wird wegen seiner Robustheit und Einfachheit weit verbreitet verwendet.
  • Da die internen Schaltungen von ICs wie Prozessoren bei ständig höheren Traktfrequenzen arbeiten und da ICs bei ständig höheren Strompegeln arbeiten, können Schaltgeräusche auf inakzeptable Niveaus ansteigen.
  • US5939782 offenbart eine Gehäusekonstruktion für einen integrierten Schaltungschip mit einem Bypass-Kondensator. Ein Substrat mit einer Vielzahl von Lagen wird bereitgestellt, wobei mindestens einige der Lagen eine oder mehr elektrische Spuren haben. Eine Abteilung erstreckt sich von einer Oberfläche des Substrats durch eine Vielzahl der Lagen, um eine innere Kammer zu definieren, die eine Vorrichtungsschnittstellen-Oberfläche enthält. Eine Vielzahl von Durchgangslöchern erstreckt sich von der anderen Oberfläche des Substrats zu der Vorrichtungsschnittstellen-Oberfläche in der Kammer. Eine Komponente wie ein Kondensator befindet sich in der Kammer und ist elektrisch mittels der Durchgangslöcher an den Chip gekoppelt.
  • Wegen der oben angeführten Gründe und aus anderen Gründen, die unten angeführt werden und die Fachleuten nach dem Lesen und Verstehen der vorliegenden Patentschrift ersichtlich werden, besteht im Fachgebiet ein großer Bedarf nach einem Verfahren und einer Vorrichtung zur Unterbringung eines ICs auf einem Substrat, das/die Probleme wie Schaltgeräusche minimieren, die mit großen Taktfrequenzen und hoher Stromzuführung assoziiert sind.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt ein Blockdiagramm eines elektronischen Systems, das mindestens eine elektronische Baugruppe mit eingebetteten Kondensatoren nach einer Ausführungsform der Erfindung inkorporiert;
  • 2 zeigt eine Querschnittsdarstellung einen Mehrlagen-Substrats mit eingebetteten Kondensatoren nach einer Ausführungsform der Erfindung;
  • 3 zeigt eine Querschnittsdarstellung einen Mehrlagen-Substrats mit eingebetteten Kondensatoren nach einer anderen Ausführungsform der Erfindung;
  • 4 zeigt eine Querschnittsdarstellung einen Mehrlagen-Substrats mit eingebetteten diskreten Kondensatoren nach einer alternativen Ausführungsform der Erfindung;
  • 5 zeigt eine grafische Darstellung von Kapazität im Vergleich zu Fläche für verschiedene dielektrische Materialien, die in einem Substrat mit einem eingebetteten Kondensator nach einer Ausführungsform der Erfindung verwendet werden können;
  • 6 zeigt ein Ablaufdiagramm eines Verfahrens zur Herstellung eines Substrats, das einen eingebetteten Kondensator umfasst, nach einer Ausführungsform der Erfindung; und
  • 7 zeigt ein Ablaufdiagramm eines Verfahrens zur Herstellung einer elektronischen Baugruppe mit einem Substrat, das einen eingebetteten Kondensator umfasst, nach einer Ausführungsform der Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN DER ERFINDUNG
  • In der folgenden ausführlichen Beschreibung von Ausführungsformen der Erfindung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil davon bilden und in denen spezifische bevorzugte Ausführungsformen, in denen die Erfindung ausgeführt werden kann, als Veranschaulichung dargestellt werden. Diese Ausführungsformen werden mit ausreichenden Einzelheiten beschrieben, um Fachleute im Fachgebiet in die Lage zu versetzen, die Erfindung auszuführen, und es versteht sich, dass andere Ausführungsformen genutzt werden können und dass logische, mechanische und elektrische Änderungen vorgenommen werden können, ohne den Rahmen der vorliegenden Erfindungen zu verlassen. Die folgende ausführliche Beschreibung ist daher nicht in einem einschränkenden Sinn zu verstehen und der Rahmen der vorliegenden Erfindung ist nur durch die beigefügten Patentansprüche definiert.
  • Die vorliegende Erfindung stellt eine Lösung für Stromzuführungsprobleme bereit, die mit der Unterbringung von integrierten Schaltungen nach dem Stand der Technik assoziiert sind, die mit hohen Taktfrequenzen und hohen Strompegeln arbeiten, indem ein oder mehr Entkopplungskondensatoren in einem Mehrlagensubstrat eingebettet werden. Die vorliegende Erfindung ist durch eine Vorrichtung nach Anspruch 1 und einem Verfahren nach Anspruch 11 definiert. Verschiedene Ausführungsformen werden hierin dargestellt und beschrieben, in denen die IC direkt auf dem Mehrlagensubstrat montiert ist, der eingebettete Kondensatoren enthält. Die eingebetteten Kondensatoren können diskrete Kondensatoren sein oder sie können eine oder mehr Lagen von kapazitivem Material sein.
  • 1 zeigt ein Blockdiagramm eines elektronischen Systems 1, in dem mindestens eine elektronische Baugruppe 4 mit eingebetteten Kondensatoren nach einer Ausführungsform der Erfindung inkorporiert ist. Das elektronische System 1 ist lediglich ein Beispiel eines elektronischen Systems, in der die vorliegende Erfindung verwendet werden kann. In diesem Beispiel umfasst das elektronische System 1 ein Datenverarbeitungssystem, das einen Systembus 2 enthält, um die verschiedenen Komponenten des Systems aneinander zu koppeln. Der Systembus 2 stellt Kommunikationsverbindungen unter den verschiedenen Komponenten des elektronischen Systems 1 bereit und kann als ein einzelner Bus, als eine Kombination von Bussen oder in einer anderen geeigneten Weise implementiert werden.
  • Die elektronische Baugruppe 4 ist an den Systembus 2 gekoppelt. Die elektronische Baugruppe 4 kann jede beliebige Schaltung oder Kombination von Schaltungen enthalten. In einer Ausführungsform enthält die elektronische Baugruppe 4 einen Prozessor 6, der von jeder Art sein kann. Wie hierin verwendet, bedeutet „Prozessor" jede Art von Computerschaltung, wie, aber nicht darauf begrenzt, einen Mikroprozessor, eine Mikrosteuerung, einen Complex-Instructions-Set-Computer-(CISC)-Mikroprozessor, einen Reduced-Instruction-Set-Compute-(RISC)-Mikroprozessor, einen Very-Long-Instruction-Word-(VLIW)-Mikroprozessor, einen Grafikprozessor, einen Digital-Signal-Prozessor (DSP) oder jede andere Art von Prozessor oder Verarbeitungsschaltung.
  • Andere Arten von Schaltungen, die in der elektronischen Baugruppe 4 enthalten sein können, sind eine kundenspezifische Schaltung, eine anwendungsspezifische integrierte Schaltung (ASIC) oder dergleichen wie beispielsweise eine oder mehr Schaltungen (wie eine Kommunikationsschaltung 7) zur Verwendung in drahtlosen Vorrichtungen wie Mobiltelefone, Funkrufgeräte, tragbare Computer, Zweiwege-Funkgeräte und ähnliche elektronische Systeme. Die IC kann jede andere Art von Funktion ausführen.
  • Das elektronische System 1 kann außerdem einen externen Speicher 10 enthalten, der wiederum ein oder mehr Speicherelemente enthalten kann, die für die jeweilige Anwendung geeignet sind, wie einen Hauptspeicher 12 in der Form eines Direktzugriffsspeichers (RAM), eine oder mehr Festplatten 14 und/oder ein oder mehr Laufwerke, die entnehmbare Medien 16 wie Disketten, Compact Disks (CDs), Digital-Video-Disks (DVDs) und dergleichen handhaben können.
  • Das elektronische System 1 kann außerdem eine Anzeigevorrichtung 8, einen Lautsprecher 9 und eine Tastatur und/oder Steuerung 20 enthalten, die eine Maus, einen Trackball, eine Spielesteuerung, eine Spracherkennungsvorrichtung oder jede andere Vorrichtung enthalten kann, die einen Systembenutzer in die Lage versetzt, Informationen in das elektronische System 1 einzugeben und/oder Informationen daraus zu erhalten.
  • 2 zeigt eine Querschnittsdarstellung eines Mehrlagensubstrats 210 mit eingebetteten Kondensatoren nach einer Ausführungsform der Erfindung. Das Substrat 210 hat eine Vielzahl von Anschlussflächen 211–213 auf einer Oberfläche davon, die an Zuleitungen bzw. leitende Flächen 201–203 auf dem IC-Chip 200 durch Lötperlen oder -hügel 208 gekoppelt werden können. Die Zuleitungen 201 sind an Signalleitungen des IC-Chips 200 gekoppelt, die Zuleitung 202 ist an Vcc gekoppelt und die Zuleitung 203 ist an Vss gekoppelt. Es versteht sind, dass, obwohl identische Referenznummern für die zwei leitenden Wege, die Signalpegel führen, verwendet wurden, d. h. die Wege, die die durch die Referenznummern 201, 208, 211 und 221–223 identifizierte Struktur umfassen, diese Signale verschieden sein können. Die Signalwegstruktur kann verschiedene Signalleiter enthalten, die als leitende Lagen im Keramiksubstrat 210 dargestellt sind, wie die Signalleiter 235–237.
  • Signalzuleitungen oder -hügel, wie die Signalhügel 201, sind gewöhnlich an der Peripherie des Chips in einer Anordnung angeordnet, die beispielsweise mehrere Reihen tief ist (zur Vereinfachung ist nur eine Reihe an jeder Seite des Chips 200 dargestellt).
  • Das Substrat 210 kann mehrere Vcc's, Vss's und Signalleiter enthalten, und nur wenige von ihnen werden der Einfachheit halber gezeigt.
  • Das Substrat 210 umfasst ein Paar von eingebetteten Kondensatoren. Jeder Kondensator 230 umfasst ein Paar von kapazitiven Platten 226 und 229 mit Lagen hoher Permittivität (Dk) 228 zwischen den kapazitiven Platten 226 und 229 und zwischen den Kondensatoren 230. Eine kapazitive Platte 226 jedes Kondensators 230 kann an einen Vss-Anschluss 203 auf dem Chip 200 über den Leiter 215, die Anschlussfläche 213 und die Lötperle 208 gekoppelt werden. Eine andere kapazitive Platte 229 jedes Kondensators 230 kann an einen Vcc-Anschluss 202 auf dem Chip 200 über den Leiter 227, die Anschlussfläche 212 und die Lötperle 208 gekoppelt werden.
  • Der Ausdruck „Lage hoher Permittivität", wie hierin verwendet, bedeutet eine Lage von Material hoher Permittivität wie eine Keramiklage hoher Permittivität wie Titanatpartikel; ein dielektrischer Film hoher Permittivität wie ein Titanatfilm, dass abgelagert wurde durch beispielsweise Techniken von Sol-Gel- oder metallorganischer chemischer Aufdampfung (MOCVD); oder eine Lage von Material hoher Permittivität einer anderen Art.
  • Das Substrat 210 kann mit einem oder mehr eingebetteten Kondensatoren 230 versehen sein.
  • Der Chip 200 und das Substrat 210 können von jeder beliebigen Art sein. In einer Ausführungsform ist der Chip 200 ein Prozessor und das Substrat 210 ist ein Mehrlagen-Keramiksubstrat.
  • In der in 2 dargestellten Ausführungsform können metallisierte Strom-Durchgangslöcher 215 und 227 die kapazitiven Vss- und Vcc-Platten 226 bzw. 229 des Kondensators 230 mit den korrespondierenden Regionen des Chips verbinden, die eine relativ große Zahl von Vss- und Vcc-Chiphügel 203 bzw. 202 umfassen können, die in den Kernregionen des Chips 200 verteilt sind. Diese große Parallelkonnektivität gewährleistet eine sehr niedrige Induktanz (z. B. < 1 Picohenry) und verbessert die Stromführungsfähigkeit der gesamten IC-Unterbringungsstruktur.
  • Die Signalspuren können anderswo als an der Peripherie des Chips vorkommen.
  • Es versteht sich, dass, während der Abstand der Strom-Durchgangslöcher 215 und 227 in 2 gleich wie der Hügelabstand dargestellt ist, der Abstand der Strom-Durchgangslöcher 215 und 227 unterschiedlich von dem des Hügelabstands sein könnte. Während gleichermaßen der Abstand der Signal-Durchgangslöcher 223 breiter als der des Hügelabstands dargestellt ist, könnte er in anderen Ausführungsformen der gleiche sein. Die Geometrie der Durchgangslöcher, einschließlich des Durchgangslöcher-Abstands, kann in jeder geeigneten Weise in Übereinstimmung mit Design-Parametern, die Fachleuten im Fachgebiet bekannt sind, variiert werden.
  • Verschiedene Ausführungsformen können unter Verwendung von Keramiksubstrat-Technologie implementiert werden.
  • Ein wichtiger Zweck des Substrats mit eingebettetem Kondensator (eingebetteten Kondensatoren) ist die Bereitstellung von relativ hoher Kapazität relativ nahe am Chip, um die Wirkung von reaktiver induktiver Kopplung während des Betriebs des IC zu reduzieren, insbesondere bei hohen Taktfrequenzen.
  • 3 zeigt eine Querschnittsdarstellung eines Substrats 310 mit eingebetteten Kondensatoren nach einer anderen Ausführungsform der Erfindung. In der in 3 dargestellten Ausführungsform kann das Substrat 310 an ein weiteres Substrat 320 gekoppelt werden. Das Substrat 320 kann ähnlich wie Substrat 310 sein, optional einen IC-Chip (nicht dargestellt) an der gegenüberliegenden Oberfläche davon haben, oder es kann eine gedruckte Leiterplatte (PCB) oder eine andere Art von Substrat sein. Zuleitungen oder leitende Flächen 334, 339 und 319 des Substrats 320 können über Lötperlen 338 an korrespondierende Anschlussflächen 331, 332 und 317 des Substrats 310 gekoppelt sein.
  • Die interne Struktur des Substrats 310 kann ähnlich der sein, die oben hinsichtlich von Substrat 210 (2) beschrieben wurde. Folglich hat Substrat 310 eine Vielzahl von Anschlussflächen 311–313 auf einer Oberfläche davon, die über Lötperlen 308 an Zuleitungen bzw. leitende Flächen 301–303 auf dem IC-Chip 300 gekoppelt werden können. Die Zuleitungen 301 sind an Signalleitungen des IC-Chips 300 gekoppelt, die Zuleitung 302 ist an Vcc gekoppelt und die Zuleitung 303 ist an Vss gekoppelt. Es versteht sind, dass, obwohl identische Referenznummern für die zwei leitenden Wege, die Signalpegel führen, verwendet wurden, d. h. die Wege, die die durch die Referenznummern 301, 308, 311 und 321–323 identifizierte Struktur umfassen, diese Signale verschieden sein können. Die Signalwegstruktur kann verschiedene Signalleiter enthalten, die als leitende Lagen im Substrat 310 dargestellt sind, wie die Signalleiter 335–337.
  • Das Substrat 310 kann mehrere Vcc, Vss und Signalleiter enthalten, von denen aus Gründen der Einfachheit nur einige wenige dargestellt sind.
  • Das Substrat 310 kann ein Paar von eingebetteten Kondensatoren umfassen, von denen jeder ein Paar von kapazitiven Platten 326 und 329 mit Lagen hoher Dk 340 zwischen den kapazitiven Platten 326 und 329 und zwischen den Kondensatoren 330 umfasst. Eine kapazitive Platte 326 jedes Kondensators 330 kann an einen Vss-Anschluss 303 auf dem Chip 300 über das Durchgangslochsegment 315, die Anschlussfläche 313 und die Lötperle 308 gekoppelt werden. Die Platte 326 kann außerdem mittels des Durchgangslochsegments 315, der Anschlussfläche 317 und der Lötperle 338 an den Vss-Anschluss 319 auf dem Substrat 320 gekoppelt werden. Eine andere kapazitive Platte 329 jedes Kondensators 330 kann an einen Vcc-Anschluss 302 auf dem Chip 300 über das Durchgangslochsegment 327, die Anschlussfläche 312 und die Lötperle 308 gekoppelt werden. Die Platte 329 kann außerdem mittels des Durchgangslochsegments 328, der Anschlussfläche 332 und der Lötperle 338 an den Vcc-Anschluss 339 auf dem Substrat 320 gekoppelt werden.
  • Das Substrat 310 kann mit einem oder mehr eingebetteten Kondensatoren 330 versehen sein.
  • Der Chip 300 und die Substrate 310 und 320 können von jeder Art sein. In einer Ausführungsform ist der Chip 300 ein Prozessor, das Substrat 310 ist ein Mehrlagen-Keramiksubstrat und das Substrat 320 ist eine PCB. In einer anderen Ausführungsform ist das Substrat 320 ein Keramiksubstrat.
  • In der in 3 dargestellten Ausführungsform können die metallisierten Durchgangslöcher 315, 316 (es ist zu beachten, dass verschiedene in 2 und 3 dargestellte Durchgangslochsegmente wie die Durchgangslochsegmente 315, 316 und 327, 328 entweder separate Durchgangslöcher oder kontinuierliche Durchgangslöcher sein können) und 327, 328 die kapazitiven Vss- und Vcc-Platten des Kondensators 310 mit den korrespondierenden Regionen des Chips verbinden, die eine relativ große Zahl von Vss- und Vcc-Chiphügel 303 bzw. 302 umfassen und in den Kernregionen des Chips 300 verteilt sind. Diese große Parallelkonnektivität gewährleistet eine sehr niedrige Induktanz (z. B. < 1 Picohenry).
  • Verschiedene Ausführungsformen der Substrate 310 und 320 können unter der Verwendung von Keramiksubstrat-Technologie implementiert werden. Die Struktur einschließlich den Materialarten, den Abmessungen, der Zahl der Lagen, des Layouts der Strom- und Signalleiter und so weiter der Substrate 310 und 320 können ähnlich oder verschieden sein, abhängig von den Anforderungen der elektronischen Baugruppe, von der sie einen Teil bilden.
  • Es versteht sich, dass der Anschlussflächen-/Hügelabstand der Oberseite des Substrats 310 mit dem Hügelabstand des Chips 300 übereinstimmen muss und dass der Anschlussflächen-/Hügelabstand der Unterseite des Substrats 310 mit dem Lötaugenabstand des Substrats 320 übereinstimmen muss. Während in der in 3 dargestellten Ausführungsform der Abstand der Strom-Durchgangslöcher 315 und 327 an der Ober- und Unterseite des Substrats 320 der gleiche ist und der Abstand der Signal-Durchgangslöcher 323 an der Unterseite des Substrats 320 breiter ist als an der Oberseite des Substrats 320, könnte das Abstandsverhältnis in jeder Weise geändert werden, die geeignet ist, um den Design-Einschränkungen und -zielen zu entsprechen.
  • 4 zeigt eine Querschnittsdarstellung eines Mehrlagensubstrats 410 mit zwei eingebetteten diskreten Kondensatoren 430 und 440 nach einer alternativen Ausführungsform der Erfindung. Das Substrat 410, das mehrere Lagen von Vcc-, Vss- und Signalleiter enthalten kann, ist dazu vorgesehen, einen Chip 400 darauf zu montieren. Die Anschlussflächen 402 des Substrats 410 sind dazu vorgesehen, auf Vcc-Potenzial zu sein, und können über bestimmte der Lötperlen 401 an korrespondierende leitende Flächen (nicht dargestellt) auf dem IC-Chip 400 gekoppelt werden. Entsprechend sind die Anschlussflächen 403 dazu vorgesehen, auf Vss-Potenzial zu sein, und können über andere Lötperlen 401 an korrespondierende Flächen (nicht dargestellt) auf dem IC-Chip 400 gekoppelt werden.
  • Die diskreten Kondensatoren 430 und 440 können von jeder geeigneten Ausführung sein. In einer Ausführungsform umfasst jeder diskrete Kondensator 430 und 440 ein Paar von oberen Anschlüssen 426 und 428 und ein Paar von unteren Anschlüssen 423 und 425. Diskrete Kondensatoren mit mehr oder weniger Anschlüssen und/oder mit Anschlüssen, die nur an die oberen Teile des Substrats 410 gekoppelt sind, können jedoch auch verwendet werden. Beispielsweise hat in der oben erwähnten verwandten Erfindung in einer Ausführungsform ein einzelner diskreter Kondensator, der in einer Zwischenschaltung eingebettet ist, zwei Anschlüsse, die nur an den oberen Teil der Zwischenschaltung gekoppelt sind. Eine ähnliche kapazitive Struktur können gleichermaßen in einer Ausführungsform der vorliegenden Erfindung eingesetzt werden, d. h. mit Anschlüssen, die nur an den oberen Teil des Substrats 410 gekoppelt sind.
  • Die Anschlussflächen 402 sind an den oberen Anschluss 426 des eingebetteten Kondensators 430 durch eine Route gekoppelt, die die Strom-Durchgangslöcher 404, die leitende Lage 406 und das Strom-Durchgangsloch 412 enthält. Die Anschlussflächen 403 sind an den anderen oberen Anschluss 428 des eingebetteten Kondensators 430 durch eine Route gekoppelt, die die Strom-Durchgangslöcher 405, die leitende Lage 407 und das Strom-Durchgangsloch 413 enthält.
  • Die Anschlussflächen 431 sind an den unteren Anschluss 423 des eingebetteten Kondensators 430 durch eine Route gekoppelt, die die Strom-Durchgangslöcher 418, die leitende Lage 416 und das Strom-Durchgangsloch 422 enthält. Die Anschlussflächen 432 sind an den anderen unteren Anschluss 425 des eingebetteten Kondensators 430 durch eine Route gekoppelt, die die Strom-Durchgangslöcher 419, die leitende Lage 417 und das Strom-Durchgangsloch 424 enthält.
  • Wie in 4 dargestellt, können ähnliche Vcc- und Vss-Verbindungen an die Anschlüsse des Kondensators 440 hergestellt werden, wie in Bezug auf den Kondensator 430 beschrieben wurde.
  • Verschiedene Signalführungen (zur Vereinfachung nicht dargestellt, aber Signalflächen des IC-Chips 400, bestimmte Lötperlen 401, geeignete Anschlussflächen auf dem Substrat 410 wie die Anschlussflächen 408 und 434 und Signalebenen und Signal-Durchgangslöcher im Substrat 410 wie das Signal-Durchgangsloch 409 umfassend) können auch im Substrat 410 bereitgestellt werden, wie von Durchschnittsfachleuten verstanden werden wird.
  • Die eingebetteten Kondensatoren 430 und 440 können von jeder geeigneten Konstruktion sein. In einer Ausführungsform sind sie Keramikchipkondensatoren, die unter Verwendung von konventioneller Keramikchipkondensator-Technologie hergestellt werden. Während zur Vereinfachung der Darstellung und Beschreibung zwei Kondensatoren 430 und 440 dargestellt sind, könnte eine andere Zahl von Kondensatoren in der in 4 dargestellten Ausführungsform einschließlich von nur einem Kondensator verwendet werden.
  • 2–4 sind lediglich repräsentativ und nicht maßstabsgetreu gezeichnet. Bestimmte Proportionen davon können übertrieben dargestellt sein, während andere minimiert sein können. 2–4 sind vorgesehen, um verschiedene Implementierungen der Erfindung darzustellen, die von Durchschnittsfachleuten im Fachgebiet verstanden und entsprechend ausgeführt werden können.
  • HERSTELLUNG
  • Mehrlagen-Keramiksubstrate können durch konventionelle Techniken wie, aber nicht begrenzt auf, Hochtemperatur-Mitverbrennungs-Keramik-(HTCC)-Technologie, Technologie mit hohem thermischen Expansionskoeffizienten (HITCE) oder Glaskeramik-Technologie hergestellt werden.
  • Obwohl es in der Keramiktechnologie bekannt ist, Kondensatoren mit niedrigem Dk in Keramiksubstrate durch Einfügen von dünnen (z. B. 2 mil) Filmen von konventioneller Keramik wie Al2O3 zwischen Metallebenen einzubetten, werden in der vorliegenden Erfindung Mehrlagenstapel von Lagen mit hohem Dk in einer Ausführungsform verwendet. Lagen mit hohem Dk sind kommerziell zur Herstellung von beispielsweise Keramikchipkondensatoren erhältlich. Geeignete Materialien mit hohem Dk wie Titanatpartikel können in die konventionelle Keramikmatrix eingefügt werden. Mehrlagenstapel von Lagen mit hohem Dk wie BaTiO3 können in der vorliegenden Erfindung Kapazitäten von bis zu 10 _F/cm2 bieten, verglichen mit Kapazitäten im Bereich von nur Nanofarad/cm2 für Lagen mit niedrigem Dk.
  • In einer alternativen Ausführungsform kann eine Lage mit hohem Dk wie Titanatfilm, z. B. (BaXSr1-X)TiO3 (BST) oder PbZrTiO3 (PZT) oder Ta2O5 oder SrTiO3, in dem Keramiksubstrat durch bekannte Techniken wie einem metallorganischen chemischen Aufdampfungs-(MOCVD)-Prozess oder einem Sol-Gel-Prozess, in dem ein Sol, das eine kolloide Suspension von festen Partikeln in einer Flüssigkeit ist, sich aufgrund des Wachstums und der Zwischenverbindungen der festen Partikel in ein Gel umgewandelt, gebildet werden.
  • In jedem Fall kann Material mit hohem Dk bei Temperaturbereichen, die mit Keramiktechnologie vergleichbar sind (z. B. 600–1000 Grad Celsius), eingebettet werden.
  • Hinsichtlich der in 4 dargestellten Ausführungsform, in der die diskreten Kondensatoren 430 und 440 im Substrat 410 eingebettet sind, kann der Zugang zu den Kondensatoren 430 und 440 durch jede konventionelle Technik wie Stanzen oder Laserabtragung hergestellt werden, und die Vcc- und Vss-Leiter des Substrats 410 können durch jede geeignete Metallisierungstechnik, die mit den Temperaturanforderungen des Prozesses übereinstimmt, an die Anschlüsse der Kondensatoren 430 und 440 gekoppelt werden.
  • SCHÄTZUNG DER KAPAZITÄT
  • Kapazitätswerte für die in 3 dargestellte Ausführungsform können über Gleichung 1 geschätzt werden. C = A·_r·_0/d Gleichung (1)mit:
    • A
    = Kondensatorgröße (Quadratmeter)
    _r
    = Permittivitätskonstante 8,854 × 10–12 Farad/Meter
    _0
    = dielektrische Konstante des Isolators
    d
    = Dicke der dielektrischen Lage (Meter)
  • 5 zeigt eine grafische Darstellung der Kapazität (in Nanofarad) zu einer Seitendimension des Kondensators (in Mikrometer) für verschiedene dielektrische Materialien, die in einem Substrat mit einem eingebetteten Kondensator nach einer Ausführungsform der Erfindung verwendet werden können. In 5 sind grafische Darstellungen für die folgenden dielektrischen Materialien dargestellt: Linie 501 für PZT (Dk = 2000), Linie 502 für BaTiO3 (DK = 1000), Linie 503 für BST (DK = 500), Linie 504 für SrTiOX (Dk = 200) und Linie 505 für TaOX (Dk = 25).
  • 5 fasst den ungefähren Kapazitätsbereich zusammen, der bei den verschiedenen angegebenen Titanat- und Oxidmaterialien verfügbar ist. Bei Verwendung von Keramiklagen hoher Permittivität (wie mit BaTiO3 imprägnierter Keramiklage) korrespondieren die angegebenen Werte mit der maximalen Kapazität, die im Allgemeinen bei einer 10 Mikrometer dicken Lage zwischen Vcc- und Vss-Lagen ein einem Stapel, der 40 derartige Lagen enthält, verfügbar ist.
  • Im Fall eines Dielektrikums, das durch Sol-Gel- oder MOCVD-Ausführungsformen (z. B. PZT, BST, SrTiO3 oder Ta2O5) gebildet wurde, korrespondieren die berechneten Werte mit einem 0,25-Mikrometer-Film des angegebenen Dielektrikums.
  • Zur Befriedigung der Kapazitätsanforderungen einer gegebenen Ausführungsform könnten mehrere Lagen von Kondensatoren nach Erfordernis gestapelt werden.
  • 6 zeigt ein Ablaufdiagramm eines Verfahrens zur Herstellung eines Substrats, das einen eingebetteten Kondensator umfasst, nach einer Ausführungsform der Erfindung. Das Verfahren beginnt bei 601.
  • In 603 wird mindestens ein Kondensator mit ersten und zweiten Anschlüssen in einer Substratstruktur gebildet. In einer Ausführungsform ist die Struktur eine Mehrlagen-Keramikstruktur, obwohl die Struktur in anderen Ausführungsformen aus einem anderen Material als ein Keramikmaterial gebildet werden könnte. Der Kondensator umfasst (1) mindestens eine Lage hoher Permittivität, die zwischen leitenden Lagen eingefügt ist; alternativ ist der Kondensator (2) ein diskreter Kondensator.
  • In 605 werden erste und zweite Stromversorgungsknoten in der Substratstruktur gebildet. Der Begriff „Stromversorgungsknoten", wie hierin verwendet, bezieht sich entweder auf einen Masseknoten (z. B. Vss) oder auf einen Stromknoten bei einem Potenzial, das sich von Masse unterscheidet (z. B. Vcc).
  • In 607 wird eine Vielzahl von Anschlussflächen auf einer Oberfläche der Substratstruktur gebildet, einschließlich einer ersten Anschlussfläche, die an die erste(n) Anschlussfläche(n) des Kondensators (der Kondensatoren) und an den ersten Stromversorgungsknoten gekoppelt ist, und einer zweiten Anschlussfläche, die an die zweite(n) Anschlussflache(n) des Kondensators (der Kondensatoren) und an den zweiten Stromversorgungsknoten gekoppelt ist. Die ersten und zweiten Anschlussflächen werden so angeordnet, dass sie an die ersten und zweiten Stromversorgungsknoten eines Chips (z. B. IC-Chip 200, 2) gekoppelt werden, der neben eine Oberfläche der Substratstruktur gestellt und physikalisch daran befestigt wird. Das Verfahren endet in 609.
  • 7 zeigt ein Ablaufdiagramm eines Verfahrens zur Herstellung einer elektronischen Baugruppe mit einem Substrat, das einen eingebetteten Kondensator umfasst, nach einer Ausführungsform der Erfindung. Das Verfahren beginnt in 701.
  • In 703 wird ein Chip mit ersten und zweiten Stromversorgungsknoten bereitgestellt.
  • In 705 wird ein Substrat mit dritten und vierten Stromversorgungsknoten bereitgestellt. Das Substrat umfasst mindestens einen Kondensator mit ersten und zweiten Anschlüssen. Der Kondensator umfasst (1) mindestens eine Lage hoher Permittivität, die zwischen leitenden Lagen eingefügt ist; alternativ ist der Kondensator ein diskreter Kondensator. Das Substrat umfasst weiterhin eine Vielzahl von Anschlussflächen auf einer Oberfläche davon, einschließlich einer ersten Anschlussfläche, die an den (die) ersten Anschluss (Anschlüsse) des Kondensators (der Kondensatoren) und an den dritten Stromversorgungsknoten gekoppelt ist, und einer zweiten Anschlussfläche, die an den (die) zweiten Anschluss (Anschlüsse) des Kondensators (der Kondensatoren) und an den vierten Stromversorgungsknoten gekoppelt ist.
  • In 707 werden die ersten und zweiten Anschlussflächen an die ersten bzw. zweiten Stromversorgungsknoten des Chips gekoppelt. Das Verfahren endet in 709.
  • Die oben in Bezug auf die in 6 und 7 dargestellten Verfahren beschriebenen Operationen können in einer anderen Reihenfolge als die hierin beschriebene ausgeführt werden.
  • SCHLUSS
  • Die vorliegende Erfindung stellt eine elektronische Baugruppe und Verfahren zu ihrer Herstellung bereit, die Probleme wie Schaltgeräusche, die mit hohen Taktfrequenzen und hoher Stromzuführung assoziiert sind, minimieren. Die vorliegende Erfindung stellt eine skalierbare hohe Kapazität (z. B. > 10 mF/Quadratzentimeter) bereit, indem sie eingebettete Entkopplungskondensatoren mit niedriger Induktanz einsetzt, die die Stromzuführungsanforderungen von beispielsweise Hochleistungsprozessoren befriedigen können. Ein elektronisches System, das die vorliegende Erfindung inkorporiert, kann bei höheren Taktfrequenzen operieren und ist daher kommerziell attraktiver.
  • Wie hierin dargestellt, kann die vorliegende Erfindung in einer Zahl von verschiedenen Ausführungsformen einschließlich eines Substrats, einer elektronischen Baugruppe, eines elektronischen Systems, eines Datenverarbeitungssystems, eines Verfahrens zur Herstellung eines Substrats und eines Verfahrens zur Herstellung einer elektronischen Baugruppe implementiert werden. Andere Ausführungsformen werden für Durchschnittsfachleute im Fachgebiet leicht ersichtlich sein. Die kapazitiven Elemente, die Wahl der Materialien, Geometrien und Kapazitäten können alle zur Anpassung an bestimmte Unterbringungserfordernisse variiert werden. Die jeweilige Geometrie der eingebetteten Kondensatoren ist hinsichtlich ihrer Ausrichtung, Größe, Zahl, Position und Zusammensetzung ihrer Bestandselemente sehr flexibel.
  • Während Ausführungsformen dargestellt wurden, in denen Signalspuren um die Peripherie bereitgestellt werden und in denen Vcc- und Vss-Spuren am Chipkern bereitgestellt werden, können die Signalspuren anderswo als an der Peripherie vorkommen.
  • Weiterhin kann die vorliegende Erfindung mit jeder Art von IC-Unterbringung verwendet werden, bei der die hierin beschriebenen Merkmale der vorliegenden Erfindung einen Vorteil bieten.
  • Obwohl hierin spezifische Ausführungsformen dargestellt und beschrieben wurden, ist es für Durchschnittsfachleute im Fachgebiet ersichtlich, dass jede Anordnung, die so berechnet ist, dass sie denselben Zweck erfüllt, die dargestellte spezifische Ausführungsform ersetzen kann.

Claims (15)

  1. Mehrlagen-Substrat (210; 310; 410) zum Unterbringen eines Chips (200; 300; 400), umfassend: eine Vielzahl von Strom- und Masse-Durchgangslöchern (215; 227; 315; 327; 405, 419) in einer Kernregion des Substrats, die sich unterhalb einer Chip-Montageposition des Substrats befindet; ein eingebetteter Kondensator (230; 330; 430, 440) mit ersten und zweiten Anschlüssen; und eine Vielzahl von Strom-Anschlussflächen (212; 312; 402), die durch die Vielzahl von Strom-Durchgangslöchern an den ersten Anschluss gekoppelt sind, und eine Vielzahl von Masse-Anschlussflächen (213; 313; 403), die durch die Vielzahl von Masse-Durchgangslöchern an den zweiten Anschluss gekoppelt sind; wobei die Vielzahl von Strom-Anschlussflächen und die Vielzahl von Masse-Anschlussflächen unterhalb der Chip-Montageposition angeordnet sind, um mit korrespondierenden Strom- und Masseknoten (202; 203; 302; 303; 402; 403) des Chips durch Löthügel oder -perlen (208; 308; 401) gekoppelt zu werden.
  2. Mehrlagen-Substrat nach Anspruch 1, wobei das Mehrlagen-Substrat nur eine Lage hoher Permittivität und mehrere Metalllagen umfasst.
  3. Substrat nach Anspruch 1, wobei das Substrat ein Mehrlagen-Keramiksubstrat ist.
  4. Substrat nach Anspruch 1, wobei mindestens eines der Strom-Durchgangslöcher nicht vollständig durch das Substrat geht.
  5. Substrat nach Anspruch 1, wobei mindestens eines der Masse-Durchgangslöcher nicht vollständig durch das Substrat geht.
  6. Substrat nach Anspruch 1 oder 3, wobei der eingebettete Kondensator mindestens eine Lage hoher Permittivität (228; 340) umfasst.
  7. Substrat nach Anspruch 1 oder 3, wobei der eingebettete Kondensator eine Vielzahl von Lagen hoher Permittivität (228; 340) umfasst.
  8. Substrat nach Anspruch 7, wobei der eingebettete Kondensator eine Vielzahl von leitenden Lagen umfasst, die mit den Lagen hoher Permittivität verschachtelt sind, so dass alternierende leitende Lagen an die ersten bzw. zweiten Anschlüsse gekoppelt sind.
  9. Substrat nach Anspruch 1 oder 3, wobei der eingebettete Kondensator mindestens einen eingebetteten diskreten Kondensator (430, 440) umfasst.
  10. Elektronische Baugruppe, die den Chip (200; 300; 400) und das Substrat (210; 310; 410) nach einem der vorstehenden Ansprüche umfasst.
  11. Verfahren zum Herstellen eines Mehrlagen-Substrats (210; 310; 410) zur Unterbringung eines Chips (200; 300; 400), das Verfahren umfassend: Bilden einer Vielzahl von Strom- und Masse-Durchgangslöchern (215; 227; 315; 327; 405; 419) in einer Kernregion des Substrats, die sich unterhalb einer Chip-Montageposition des Substrats befindet; Bilden in dem Substrat mindestens eines Kondensators (230; 330; 430, 440) mit ersten und zweiten Anschlüssen; und Bilden einer Vielzahl von Anschlussflächen (212, 213; 312, 313; 402, 403) auf einer Oberfläche des Substrats, einschließlich einer ersten Anschlussfläche, die durch eines der Strom-Durchgangslöcher an den ersten Anschluss gekoppelt ist, und einer zweiten Anschlussfläche, die durch eines der Masse-Durchgangslöcher an den zweiten Anschluss gekoppelt ist, wobei die ersten und zweiten Anschlussflächen unterhalb der Chip-Montageposition angeordnet sind, um mit korrespondierenden Strom- und Masseknoten des Chips durch Löthügel oder -perlen gekoppelt zu werden.
  12. Verfahren nach Anspruch 11, wobei das Mehrlagen-Substrat nur eine Lage hoher Permittivität und mehrere Metalllagen umfasst.
  13. Verfahren nach Anspruch 11, wobei der mindestens eine Kondensator aus einer Vielzahl von Lagen hoher Permittivität (228; 340) gebildet ist.
  14. Verfahren nach Anspruch 13, wobei der mindestens eine Kondensator aus einer Vielzahl von leitenden Lagen gebildet ist, die mit den Lagen hoher Permittivität verschachtelt sind, so dass alternierende leitende Lagen an die ersten bzw. zweiten Anschlussflächen gekoppelt sind.
  15. Verfahren nach Anspruch 11, wobei der mindestens eine Kondensator aus mindestens einem diskreten Kondensator (430, 440) gebildet ist.
DE60128145T 2000-07-31 2001-07-26 Elektronischer aufbau mit substrat und eingebettetem kondensator und herstellungsverfahren Expired - Lifetime DE60128145T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US631037 2000-07-31
US09/631,037 US6611419B1 (en) 2000-07-31 2000-07-31 Electronic assembly comprising substrate with embedded capacitors
PCT/US2001/023721 WO2002011207A2 (en) 2000-07-31 2001-07-26 Electronic assembly comprising substrate with embedded capacitors and methods of manufacture

Publications (2)

Publication Number Publication Date
DE60128145D1 DE60128145D1 (de) 2007-06-06
DE60128145T2 true DE60128145T2 (de) 2008-01-03

Family

ID=24529522

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60128145T Expired - Lifetime DE60128145T2 (de) 2000-07-31 2001-07-26 Elektronischer aufbau mit substrat und eingebettetem kondensator und herstellungsverfahren

Country Status (9)

Country Link
US (1) US6611419B1 (de)
EP (2) EP1515365B1 (de)
JP (1) JP2004505469A (de)
KR (1) KR100591217B1 (de)
CN (1) CN100492628C (de)
AT (1) ATE360889T1 (de)
AU (1) AU2001280850A1 (de)
DE (1) DE60128145T2 (de)
WO (1) WO2002011207A2 (de)

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US6970362B1 (en) * 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
JP4129717B2 (ja) * 2001-05-30 2008-08-06 株式会社ルネサステクノロジ 半導体装置
US7385286B2 (en) * 2001-06-05 2008-06-10 Matsushita Electric Industrial Co., Ltd. Semiconductor module
JPWO2003007379A1 (ja) * 2001-07-12 2004-11-04 株式会社日立製作所 電子回路部品
JP3967108B2 (ja) * 2001-10-26 2007-08-29 富士通株式会社 半導体装置およびその製造方法
US8749054B2 (en) 2010-06-24 2014-06-10 L. Pierre de Rochemont Semiconductor carrier with vertical power FET module
JP2004079701A (ja) * 2002-08-14 2004-03-11 Sony Corp 半導体装置及びその製造方法
JP4243117B2 (ja) * 2002-08-27 2009-03-25 新光電気工業株式会社 半導体パッケージとその製造方法および半導体装置
US6844505B1 (en) * 2002-11-04 2005-01-18 Ncr Corporation Reducing noise effects in circuit boards
US20040231885A1 (en) * 2003-03-07 2004-11-25 Borland William J. Printed wiring boards having capacitors and methods of making thereof
US7626828B1 (en) * 2003-07-30 2009-12-01 Teradata Us, Inc. Providing a resistive element between reference plane layers in a circuit board
US8569142B2 (en) * 2003-11-28 2013-10-29 Blackberry Limited Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
US6943294B2 (en) * 2003-12-22 2005-09-13 Intel Corporation Integrating passive components on spacer in stacked dies
US7132743B2 (en) * 2003-12-23 2006-11-07 Intel Corporation Integrated circuit package substrate having a thin film capacitor structure
US7256980B2 (en) * 2003-12-30 2007-08-14 Du Pont Thin film capacitors on ceramic
US20050154105A1 (en) * 2004-01-09 2005-07-14 Summers John D. Compositions with polymers for advanced materials
US20070019789A1 (en) * 2004-03-29 2007-01-25 Jmar Research, Inc. Systems and methods for achieving a required spot says for nanoscale surface analysis using soft x-rays
JP2005286112A (ja) * 2004-03-30 2005-10-13 Airex Inc プリント配線板及びその製造方法
KR101053587B1 (ko) * 2004-06-04 2011-08-03 엘지전자 주식회사 세탁기의 원격제어용 기판 어셈블리
US20060001149A1 (en) * 2004-06-30 2006-01-05 Victor Prokofiev Packaged substrate having variable width conductors and a variably spaced reference plane
US7216406B2 (en) * 2004-09-29 2007-05-15 Intel Corporation Method forming split thin film capacitors with multiple voltages
EP2426785A2 (de) 2004-10-01 2012-03-07 L. Pierre De Rochemont Keramisches Antennenmodul und Herstellungsverfahren dafür
US7501698B2 (en) * 2004-10-26 2009-03-10 Kabushiki Kaisha Toshiba Method and system for an improved power distribution network for use with a semiconductor device
US7269029B2 (en) * 2004-11-09 2007-09-11 International Business Machines Corporation Rapid fire test board
US7613007B2 (en) * 2004-12-21 2009-11-03 E. I. Du Pont De Nemours And Company Power core devices
US20060158828A1 (en) * 2004-12-21 2006-07-20 Amey Daniel I Jr Power core devices and methods of making thereof
US7778038B2 (en) * 2004-12-21 2010-08-17 E.I. Du Pont De Nemours And Company Power core devices and methods of making thereof
TWI414218B (zh) * 2005-02-09 2013-11-01 Ngk Spark Plug Co 配線基板及配線基板內建用之電容器
WO2006104613A2 (en) 2005-03-01 2006-10-05 X2Y Attenuators, Llc Conditioner with coplanar conductors
US7548432B2 (en) * 2005-03-24 2009-06-16 Agency For Science, Technology And Research Embedded capacitor structure
US7492570B2 (en) * 2005-04-13 2009-02-17 Kabushiki Kaisha Toshiba Systems and methods for reducing simultaneous switching noise in an integrated circuit
US20060289976A1 (en) * 2005-06-23 2006-12-28 Intel Corporation Pre-patterned thin film capacitor and method for embedding same in a package substrate
WO2007005642A2 (en) 2005-06-30 2007-01-11 Derochemont L Pierre Electrical components and method of manufacture
US8350657B2 (en) 2005-06-30 2013-01-08 Derochemont L Pierre Power management module and method of manufacture
US7621041B2 (en) 2005-07-11 2009-11-24 E. I. Du Pont De Nemours And Company Methods for forming multilayer structures
US7435627B2 (en) * 2005-08-11 2008-10-14 International Business Machines Corporation Techniques for providing decoupling capacitance
US7701052B2 (en) * 2005-10-21 2010-04-20 E. I. Du Pont De Nemours And Company Power core devices
US7705423B2 (en) * 2005-10-21 2010-04-27 Georgia Tech Research Corporation Device having an array of embedded capacitors for power delivery and decoupling of high speed input/output circuitry of an integrated circuit
US7456459B2 (en) * 2005-10-21 2008-11-25 Georgia Tech Research Corporation Design of low inductance embedded capacitor layer connections
US7504706B2 (en) * 2005-10-21 2009-03-17 E. I. Du Pont De Nemours Packaging having an array of embedded capacitors for power delivery and decoupling in the mid-frequency range and methods of forming thereof
US8520402B1 (en) * 2005-10-25 2013-08-27 Xilinx, Inc. Decoupling capacitor circuit assembly
US8354294B2 (en) 2006-01-24 2013-01-15 De Rochemont L Pierre Liquid chemical deposition apparatus and process and products therefrom
KR100744903B1 (ko) * 2006-02-22 2007-08-01 삼성전기주식회사 디커플링 기능을 갖는 다층 기판
US20080019552A1 (en) * 2006-03-27 2008-01-24 Kurt Eldracher Personal audio device accessory
US7848512B2 (en) * 2006-03-27 2010-12-07 Kurt Eldracher Personal audio device accessory
US20070236859A1 (en) * 2006-04-10 2007-10-11 Borland William J Organic encapsulant compositions for protection of electronic components
US20070244267A1 (en) * 2006-04-10 2007-10-18 Dueber Thomas E Hydrophobic crosslinkable compositions for electronic applications
US20070291440A1 (en) * 2006-06-15 2007-12-20 Dueber Thomas E Organic encapsulant compositions based on heterocyclic polymers for protection of electronic components
US7751205B2 (en) * 2006-07-10 2010-07-06 Ibiden Co., Ltd. Package board integrated with power supply
TWI326908B (en) * 2006-09-11 2010-07-01 Ind Tech Res Inst Packaging structure and fabricating method thereof
US7902662B2 (en) * 2007-04-02 2011-03-08 E.I. Du Pont De Nemours And Company Power core devices and methods of making thereof
US7841075B2 (en) * 2007-06-19 2010-11-30 E. I. Du Pont De Nemours And Company Methods for integration of thin-film capacitors into the build-up layers of a PWB
US7791896B1 (en) 2007-06-20 2010-09-07 Teradata Us, Inc. Providing an embedded capacitor in a circuit board
TWI364824B (en) * 2007-08-08 2012-05-21 Advanced Semiconductor Eng Semiconductor structure and method of fabricating the same
US8564967B2 (en) 2007-12-03 2013-10-22 Cda Processing Limited Liability Company Device and method for reducing impedance
US7863724B2 (en) * 2008-02-12 2011-01-04 International Business Machines Corporation Circuit substrate having post-fed die side power supply connections
US7959598B2 (en) 2008-08-20 2011-06-14 Asante Solutions, Inc. Infusion pump systems and methods
FI20095110A0 (fi) 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
US8391017B2 (en) * 2009-04-28 2013-03-05 Georgia Tech Research Corporation Thin-film capacitor structures embedded in semiconductor packages and methods of making
US8409963B2 (en) * 2009-04-28 2013-04-02 CDA Procesing Limited Liability Company Methods of embedding thin-film capacitors into semiconductor packages using temporary carrier layers
US8922347B1 (en) 2009-06-17 2014-12-30 L. Pierre de Rochemont R.F. energy collection circuit for wireless devices
US8952858B2 (en) 2009-06-17 2015-02-10 L. Pierre de Rochemont Frequency-selective dipole antennas
KR101169531B1 (ko) * 2009-07-03 2012-07-27 가부시키가이샤 테라미크로스 반도체구성체 및 그 제조방법과 반도체장치 및 그 제조방법
WO2011077918A1 (ja) * 2009-12-24 2011-06-30 株式会社村田製作所 回路モジュール
US8552708B2 (en) 2010-06-02 2013-10-08 L. Pierre de Rochemont Monolithic DC/DC power management module with surface FET
US9023493B2 (en) 2010-07-13 2015-05-05 L. Pierre de Rochemont Chemically complex ablative max-phase material and method of manufacture
US8415781B2 (en) * 2010-08-09 2013-04-09 Ibiden Co., Ltd. Electronic component and method for manufacturing the same
CN109148425B (zh) 2010-08-23 2022-10-04 L·皮尔·德罗什蒙 具有谐振晶体管栅极的功率场效应晶体管
JP6223828B2 (ja) 2010-11-03 2017-11-01 デ，ロシェモント，エル．，ピエール モノリシックに集積した量子ドット装置を有する半導体チップキャリア及びその製造方法
US20120292777A1 (en) * 2011-05-18 2012-11-22 Lotz Jonathan P Backside Power Delivery Using Die Stacking
FR2987545B1 (fr) * 2012-02-23 2015-02-06 Thales Sa Circuit imprime de structure multicouche comprenant des lignes de transmission a faibles pertes dielectriques et son procede
KR101472628B1 (ko) * 2012-07-02 2014-12-15 삼성전기주식회사 커패시터 내장형 기판
KR102078015B1 (ko) 2013-11-07 2020-04-07 삼성전기주식회사 커패시터 내장형 저온동시소성 세라믹 기판
TWI529906B (zh) * 2013-12-09 2016-04-11 矽品精密工業股份有限公司 半導體封裝件之製法
US9628052B2 (en) * 2014-02-18 2017-04-18 Qualcomm Incorporated Embedded multi-terminal capacitor
US9659850B2 (en) * 2014-12-08 2017-05-23 Qualcomm Incorporated Package substrate comprising capacitor, redistribution layer and discrete coaxial connection
KR102365103B1 (ko) * 2014-12-12 2022-02-21 삼성전자주식회사 반도체 패키지
JP2016162904A (ja) * 2015-03-03 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10068181B1 (en) 2015-04-27 2018-09-04 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafer and methods for making the same
WO2017123525A1 (en) 2016-01-13 2017-07-20 Bigfoot Biomedical, Inc. User interface for diabetes management system
AU2017207484B2 (en) 2016-01-14 2021-05-13 Bigfoot Biomedical, Inc. Adjusting insulin delivery rates
US11538753B2 (en) 2016-12-30 2022-12-27 Intel Corporation Electronic chip with under-side power block
US10978403B2 (en) 2019-01-30 2021-04-13 Delta Electronics, Inc. Package structure and method for fabricating the same
US11033682B2 (en) 2017-01-13 2021-06-15 Bigfoot Biomedical, Inc. Insulin delivery methods, systems and devices
USD874471S1 (en) 2017-06-08 2020-02-04 Insulet Corporation Display screen with a graphical user interface
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US10134712B1 (en) * 2017-08-23 2018-11-20 Micron Technology, Inc. Methods and systems for improving power delivery and signaling in stacked semiconductor devices
USD928199S1 (en) 2018-04-02 2021-08-17 Bigfoot Biomedical, Inc. Medication delivery device with icons
TW202038266A (zh) * 2018-11-26 2020-10-16 瑞典商斯莫勒科技公司 具有離散的能量儲存構件之半導體組件
USD920343S1 (en) 2019-01-09 2021-05-25 Bigfoot Biomedical, Inc. Display screen or portion thereof with graphical user interface associated with insulin delivery
US11404388B2 (en) 2019-04-29 2022-08-02 Qualcomm Incorporated Surface mount passive component shorted together and a die
US11202375B2 (en) * 2019-04-29 2021-12-14 Qualcomm Incorporated Surface mount passive component shorted together
USD977502S1 (en) 2020-06-09 2023-02-07 Insulet Corporation Display screen with graphical user interface

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926241A (en) 1988-02-19 1990-05-15 Microelectronics And Computer Technology Corporation Flip substrate for chip mount
EP0359513A3 (de) 1988-09-14 1990-12-19 Hitachi, Ltd. Halbleiterchipträger und Verfahren zu dessen Herstellung
US5060116A (en) 1990-04-20 1991-10-22 Grobman Warren D Electronics system with direct write engineering change capability
US5177594A (en) 1991-01-09 1993-01-05 International Business Machines Corporation Semiconductor chip interposer module with engineering change wiring and distributed decoupling capacitance
US5177670A (en) 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
JP2966972B2 (ja) 1991-07-05 1999-10-25 株式会社日立製作所 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器
US5800575A (en) 1992-04-06 1998-09-01 Zycon Corporation In situ method of forming a bypass capacitor element internally within a capacitive PCB
JPH05335183A (ja) 1992-05-28 1993-12-17 Murata Mfg Co Ltd 多層基板を備えた電子部品及びその製造方法
US5354955A (en) 1992-12-02 1994-10-11 International Business Machines Corporation Direct jump engineering change system
US5377139A (en) 1992-12-11 1994-12-27 Motorola, Inc. Process forming an integrated circuit
JP3325351B2 (ja) * 1993-08-18 2002-09-17 株式会社東芝 半導体装置
US5523619A (en) * 1993-11-03 1996-06-04 International Business Machines Corporation High density memory structure
JP3309522B2 (ja) 1993-11-15 2002-07-29 株式会社村田製作所 多層基板及びその製造方法
US5639989A (en) 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US5469324A (en) 1994-10-07 1995-11-21 Storage Technology Corporation Integrated decoupling capacitive core for a printed circuit board and method of making same
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
JPH08172274A (ja) 1994-12-20 1996-07-02 Murata Mfg Co Ltd セラミック多層基板
US5714801A (en) * 1995-03-31 1998-02-03 Kabushiki Kaisha Toshiba Semiconductor package
US5818699A (en) 1995-07-05 1998-10-06 Kabushiki Kaisha Toshiba Multi-chip module and production method thereof
US5691568A (en) 1996-05-31 1997-11-25 Lsi Logic Corporation Wire bondable package design with maxium electrical performance and minimum number of layers
US5796587A (en) 1996-06-12 1998-08-18 International Business Machines Corporation Printed circut board with embedded decoupling capacitance and method for producing same
US5745335A (en) 1996-06-27 1998-04-28 Gennum Corporation Multi-layer film capacitor structures and method
US5949654A (en) 1996-07-03 1999-09-07 Kabushiki Kaisha Toshiba Multi-chip module, an electronic device, and production method thereof
TW424321B (en) * 1996-10-31 2001-03-01 Sharp Kk Integrated electronic circuit
JP3882954B2 (ja) 1997-03-19 2007-02-21 Ｔｄｋ株式会社 チップ型積層セラミックコンデンサ
US6072690A (en) * 1998-01-15 2000-06-06 International Business Machines Corporation High k dielectric capacitor with low k sheathed signal vias
US6075427A (en) 1998-01-23 2000-06-13 Lucent Technologies Inc. MCM with high Q overlapping resonator
US5939782A (en) * 1998-03-03 1999-08-17 Sun Microsystems, Inc. Package construction for integrated circuit chip with bypass capacitor
US6218729B1 (en) * 1999-03-11 2001-04-17 Atmel Corporation Apparatus and method for an integrated circuit having high Q reactive components
US6183669B1 (en) * 1999-03-25 2001-02-06 Murata Manufacturing Co., Ltd. Paste composition, circuit board using the same, ceramic green sheet, ceramic substrate, and method for manufacturing ceramic multilayer substrate
US6252761B1 (en) 1999-09-15 2001-06-26 National Semiconductor Corporation Embedded multi-layer ceramic capacitor in a low-temperature con-fired ceramic (LTCC) substrate
US6452776B1 (en) 2000-04-06 2002-09-17 Intel Corporation Capacitor with defect isolation and bypass

Also Published As

Publication number Publication date
ATE360889T1 (de) 2007-05-15
EP1358675A2 (de) 2003-11-05
AU2001280850A1 (en) 2002-02-13
DE60128145D1 (de) 2007-06-06
WO2002011207A3 (en) 2003-08-28
CN100492628C (zh) 2009-05-27
EP1515365A2 (de) 2005-03-16
EP1515365A3 (de) 2006-10-04
US6611419B1 (en) 2003-08-26
KR20020042698A (ko) 2002-06-05
KR100591217B1 (ko) 2006-06-22
WO2002011207A2 (en) 2002-02-07
JP2004505469A (ja) 2004-02-19
CN1470069A (zh) 2004-01-21
EP1515365B1 (de) 2010-03-31
EP1358675B1 (de) 2007-04-25

Similar Documents

Publication Publication Date Title
DE60128145T2 (de) Elektronischer aufbau mit substrat und eingebettetem kondensator und herstellungsverfahren
DE10197124B4 (de) Mehrstufiger elektrischer Kondensator und dafür geeignetes Herstellungsverfahren
US7120031B2 (en) Data processing system comprising ceramic/organic hybrid substrate with embedded capacitors
US7339798B2 (en) Electronic assemblies and systems comprising interposer with embedded capacitors
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE102005010156B4 (de) Verfahren zum Ausbilden einer Anordnung aus gestapelten Einzelschaltkreisen
DE112009002197T5 (de) Eingabe/Ausgabe-Architektur für montierte Prozessoren und Verfahren zur Verwendung derselben
DE102013114594B4 (de) Paketstrukturen umfassend auf einem Bauelement angebrachte diskrete Antennen und Verfahren zum Ausbilden der Paketstruktur und System die Paketstruktur umfassend
US20080017407A1 (en) Interposer and electronic device using the same
DE112015007233B4 (de) Mikroprozessorgehäuse mit masseisolationsgewebestruktur mit kontakthöckern auf erster ebene und verfahren zur ausbildung eines masseisolationsgewebestrukturgehäuses aus leitfähigem material
DE60032191T2 (de) R-C Netzwerk hoher Dichte mit rasterförmig angeordneten Lötkugeln
DE112005002373T5 (de) Geteilter Dünnschichtkondensator für mehrere Spannungen
EP0834242B1 (de) Verbindungssubstrat
DE112014000546T5 (de) Verfahren zum Bilden von Verschaltungsstrukturen unter der Vorrichtung
DE102006062919A1 (de) Integrierter Dünnschicht-Kondensator mit optimierter Temperaturkennlinie
DE112012002736T5 (de) In situ gebaute kontaktstift-rasterfelder für kernlose substrate und verfahren zu deren herstellung
EP0451541B1 (de) Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte
DE102006050882A1 (de) Platine, insbesondere für ein Speichermodul, Speichermodul, Speichermodul-System, und Verfahren zur Herstellung einer Platine, insbesondere für ein Speichermodul
DE102006017947B4 (de) Speicherbaustein, entsprechende Baugruppe sowie entsprechendes Herstellungsverfahren
DE102006043032A1 (de) Eingebettete Kondensatorvorrichtung mit einer gemeinsamen Verbindungsfläche
DE102004037826B4 (de) Halbleitervorrichtung mit miteinander verbundenen Halbleiterbauelementen
Sundaram et al. Process integration for low-cost system on a package (SOP) substrate
DE10206918A1 (de) Kondensatorelement und Verfahren zum Erzeugen eines Kondensatorelements
DE102023119594A1 (de) Partitionierte überlappende kupfergebondete Interposer
DE102004038989A1 (de) Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition