DE4337675A1 - Halbleitergehäuse und Verfahren zu dessen Herstellung - Google Patents
Halbleitergehäuse und Verfahren zu dessen HerstellungInfo
- Publication number
- DE4337675A1 DE4337675A1 DE19934337675 DE4337675A DE4337675A1 DE 4337675 A1 DE4337675 A1 DE 4337675A1 DE 19934337675 DE19934337675 DE 19934337675 DE 4337675 A DE4337675 A DE 4337675A DE 4337675 A1 DE4337675 A1 DE 4337675A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor package
- connection elements
- semiconductor chip
- elements
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 94
- 238000005538 encapsulation Methods 0.000 title 1
- 239000000853 adhesive Substances 0.000 claims abstract description 19
- 230000001070 adhesive effect Effects 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000011347 resin Substances 0.000 claims abstract description 5
- 229920005989 resin Polymers 0.000 claims abstract description 5
- 238000005266 casting Methods 0.000 claims description 13
- 239000011324 bead Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000000465 moulding Methods 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002390 adhesive tape Substances 0.000 claims description 4
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 claims description 3
- 238000004382 potting Methods 0.000 claims description 3
- 229910020658 PbSn Inorganic materials 0.000 claims description 2
- 101150071746 Pbsn gene Proteins 0.000 claims description 2
- 210000003608 fece Anatomy 0.000 claims 1
- 239000004642 Polyimide Substances 0.000 abstract description 12
- 229920001721 polyimide Polymers 0.000 abstract description 12
- 238000009966 trimming Methods 0.000 description 6
- 238000007493 shaping process Methods 0.000 description 4
- 238000005476 soldering Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 206010012289 Dementia Diseases 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
Die vorliegende Erfindung betrifft ein Halbleitergehäuse und
ein Verfahren zu dessen Herstellung, und insbesondere ein
Halbleitergehäuse mit Anschlußelementen und ein Verfahren zu
dessen Herstellung.
Unter Bezugnahme auf Fig. 1 wird ein herkömmliches Halbleiter
gehäuse erläutert. Wie in Fig. 1 gezeigt, weist das Halblei
tergehäuse einen Anschlußrahmen 11 auf, der durch eine Viel
zahl von inneren Anschlüssen 3, eine Vielzahl von äußeren
Anschlüssen 4, und ein mit den Anschlüssen 3 und 4 einstük
kiges Tragplättchen 2 gebildet ist. Auf dem Tragplättchen 2
des Anschlußrahmens 11 sind mittels eines Klebstoffes Halb
leiterchips fest angeordnet. Diese Befestigung der Halbleiter
chips 1 wird durch Anwenden eines Schneidevorgangs erreicht.
Die inneren Anschlüsse 3, die symmetrisch an beiden Seiten der
Halbleiterchips verlaufen, sind elektrisch mit
Verbindungsanschlüssen des Halbleiterchips 1 durch Verwendung
von Metalldrähten 5 verbunden, die jeweils aus Gold oder
Aluminium bestehen. Die Verbindung der inneren Anschlüsse 3
wird durch Anwenden eines Draht-Bondverfahrens hergestellt.
Die sich so ergebende Struktur wird in einer Form unter
Verwendung eines Gießharzes 6
gegossen. Das Eingießen wird so ausgeführt, daß die äußeren
Anschlüsse 4 nach außen aus der eingegossenen Struktur heraus
ragen. Die herausragenden äußeren Anschlüsse 4 werden dann
einem Trimm-Vorgang, einem Form-Vorgang und einem Beschich
tungs-Vorgang unterworfen. Auf diese Weise wird ein in Fig. 1
gezeigtes Halbleitergehäuse hergestellt.
Bei der Herstellung eines derartigen Halbleitergehäuses wird
zuerst ein Gießklebeverfahrensschritt ausgeführt, um einzelne
Halbleiterchips 1 auf dem Tragplättchen 2 des Anschlußrahmens
11 mit Hilfe eines Klebstoffs durch Verwendung eines Säge
oder Schneidevorgangs fest anzukleben. Danach wird ein Draht-
Bondverfahrensschritt ausgeführt, um Anschlußflecken des
Halbleiterchips 1 mit den entsprechenden inneren Anschlüssen 3
des Anschlußrahmens 11 jeweils elektrisch zu verbinden. Ein
Gieß-Verfahrensschritt wird dann ausgeführt, um einen vorbe
stimmten Anteil der sich ergebenden Struktur, die die Halb
leiterchips 1 und die inneren Anschlüsse 3 des Anschlußrahmens
11 aufweist, durch eine Gießmasse 6 einzuschließen. Durch
dieses Vergießen wird ein Gehäuse hergestellt. Danach wird das
Gehäuse einem Trimm-Verfahrensschritt, einem Form-Verfahrens
schritt und einem Plattier-Verfahrensschritt unterworfen.
Bei den Trimm- und Form-Verfahrensschritten werden (nicht
gezeigte) Verbindungsstäbe, die das Tragplättchen 2 und (nicht
gezeigte) Abstandsstäbe, die die Anschlüsse tragen, abge
schnitten. Bei diesen Schritten werden die äußeren Anschlüsse
4 gebogen, um eine vorbestimmte Gestalt zu haben. Die Trimm-
und Form-Verfahrensschritte werden einzeln ausgeführt. Ent
sprechend der gebogenen Gestalt der äußeren Anschlüsse 4
können so unterschiedliche Typen von Oberflächenmontagegehäu
sen, z. B. ein kleines außenliegendes J-Anschluß-Gehäuse und
ein Dual-in-line-Gehäuse, erhalten werden. Wenn eine Speicher
erweiterung gewünscht ist, wird das hergestellte Halbleiter
gehäuse elektrisch mit einer gedruckten Leiterplatte 8 unter
Verwendung von leitenden Kügelchen 7 verbunden, wie dies in
Fig. 3 gezeigt ist.
Das in der oben beschriebenen Weise zusammengebaute Halblei
tergehäuse wird verwendet, nachdem es einem elektrischen
Eigenschaftstest unterworfen worden ist. Das Halbleitergehäuse
wird in einer Oberflächenmontage-Weise oder in einer Einsetz
weise an einer Leiterplatte unterschiedlicher Anwendungen oder
Sätze montiert, je nach dem Typ, um eine gewünschte Betriebs
art auszuführen.
Allerdings ist das vorstehend beschriebene herkömmliche
Halbleitergehäuse, aufgrund der Verwendung komplexer Herstel
lungsverfahrensschritte teuer. Da das metallische Tragplätt
chen 2 in dem Gehäuse angeordnet ist, kann ein Bruch des
Gehäuses aufgrund eines Unterschiedes in dem thermischen
Ausdehnungskoeffizienten zwischen dem Halbleiterchip 1 und dem
Tragplättchen 2 auftreten, wenn das Gehäuse einem Wiederauf
schmelz-Lötverfahren (Reflowsoldering) unterworfen wird. Des
weiteren können die langgestreckten Metalldrähte 5 die elek
trischen Eigenschaften des Halbleiterchips verschlechtern.
Bei diesem Halbleitergehäuse wird ein größeres Montagefeld
benötigt, wenn das Halbleitergehäuse auf einer gedruckten
Leiterplatte angebracht wird. Dies liegt daran, daß die
Anschlüsse des Anschlußrahmens sehr weitgehend nach außen aus
einem Gießabschnitt des Gehäuses abstehen. Darüber hinaus ist
es unmöglich, die Halbleitergehäuse in einer gestapelten Weise
zu montieren, da die Anschlüsse entlang der unteren Oberfläche
jedes Halbleitergehäuses angeordnet sind.
Ein Ziel der Erfindung besteht daher darin, ein Halbleiterge
häuse bereitzustellen, das Anschlußelemente anstelle eines
Anschlußrahmens aufweist, wodurch es möglich ist, die Montage
fläche zu verringern.
Ein anderes Ziel der Erfindung besteht darin, ein Halbleiter
gehäuse bereitzustellen, das in der Lage ist, die Verwendung
von Trimm- und Form-Verfahrensschritten zu erübrigen, wodurch
die Gesamtverfahrensschritte vereinfacht werden und sich die
Herstellungskosten verringern.
Ein weiteres Ziel der Erfindung besteht in der Bereitstellung
eines Halbleitergehäuses, das Anschlußelemente hat, die an
unteren und oberen Oberflächen des Gehäuses nach außen hin
freiliegen, um so eine gestapelte Montage und eine Speicherer
weiterung zu ermöglichen.
In Übereinstimmung mit der vorliegenden Erfindung können diese
Ziele durch Bereitstellen eines Halbleitergehäuses erreicht
werden mit: einem Halbleiterchip, der eine Vielzahl von
Anschlußflecken aufweist; einer Vielzahl von Anschlußele
menten, die dazu eingerichtet sind, eine elektrische Verbin
dung des Halbleiterchips mit einem externen Schaltkreis
herzustellen, wobei jedes der Anschlußelemente eine gestufte
(stufenförmige) Oberfläche oder Gestalt hat; Anschlußeinrich
tungen zum elektrischen Verbinden des Halbleiterchips mit den
Anschlußelementen; und einem Gießharz, das dazu eingerichtet
ist, den Halbleiterchip und die Anschlußelemente zu umhüllen.
Weitere Ziele und Gesichtspunkte der Erfindung werden aus der
nachfolgenden Beschreibung der Ausführungsformen unter Bezug
nahme auf die beigefügten Zeichnungen deutlich, in denen:
Fig. 1 eine Schnittdarstellung eines herkömmlichen Halbleiter
gehäuses zeigt;
Fig. 2 eine Schnittdarstellung eines Zustandes zeigt, in dem
das herkömmliche Halbleitergehäuse auf einer gedruckten
Leiterplatte montiert ist;
Fig. 3 eine Schnittansicht eines Halbleitergehäuses gemäß
einer Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 4 eine perspektivische Ansicht zeigt, die einen Zustand
erläutert, in dem das Halbleitergehäuse von Fig. 3 an
einem Klebstreifen angebracht ist;
Fig. 5 eine Schnittansicht zeigt, die einen Zustand erläutert,
in dem das Halbleitergehäuse von Fig. 3 auf einer
gedruckten Leiterplatte montiert ist; und
Fig. 6 eine Schnittdarstellung eines Halbleitergehäuses gemäß
einer anderen Ausführungsform der vorliegenden Erfin
dung zeigt.
Fig. 3 ist eine Schnittdarstellung, die ein Halbleitergehäuse
gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
Wie in Fig. 3 veranschaulicht, weist das Halbleitergehäuse
eine Vielzahl von Anschlußelementen 20 auf, die an der oberen
Oberfläche eines Polyimid-basierten Klebstreifens 10 ange
bracht sind. Die Anschlußelemente 20 sind in zwei Reihen in
einer einander gegenüberliegenden Weise an beiden Seiten des
Polyimid-basierten Klebstoffstreifens 10 angeordnet. Jedes
Anschlußelement 20 hat eine gestufte Gestalt, die eine erste
Stufe 20a und eine zweite Stufe 20b aufweist, die auf einem
höheren Niveau als die erste Stufe 20a angebracht ist. An den
ersten Stufen 20a der Anschlußelemente 20 ist ein Halbleiter
chip 1 mit Hilfe von isolierenden Bändern 30 befestigt. Der
Halbleiterchip 1 ist mit all den zweiten Stufen 20b der
Anschlußelemente 20 mit Hilfe von Metalldrähten 5 elektrisch
verbunden. Das Halbleitergehäuse weist des weiteren eine
gegossene Struktur auf, die durch Verwendung einer Gießzu
sammensetzung 6 erhalten worden ist. In dem Halbleitergehäuse
sind die oberen und unteren Oberflächen der Anschlußelemente
20 nach außen von der gegossenen Struktur freigelegt, die eine
Höhe hat, die zwischen den oberen und unteren Oberflächen der
Anschlußelemente 20 bestimmt ist.
Fig. 4 ist eine perspektivische Ansicht der Anschlußelemente
20, die an dem polyimid-basierten Klebstoffstreifen 10 befes
tigt sind und mit dem Halbleiterchip 1 verbunden sind. Fig. 5
ist eine Schnittansicht eines fortgesetzten (erweiterten)
Zustandes von Halbleiterchips, die auf einer gedruckten
Leiterplatte in Übereinstimmung mit der vorliegenden Erfindung
angeordnet sind. Das Anordnen der Halbleitergehäuse, die in
Übereinstimmung mit der vorliegenden Erfindung hergestellt
worden sind auf einer gedruckten Leiterplatte wird durch lei
tende Kügelchen (bumps) realisiert, die aus Blei (Pb) oder
einer Blei-Zinn-Legierung (PbSn) hergestellt sind.
Bei der Herstellung des Halbleitergehäuses mit der obenstehend
beschriebenen Konstruktion gemäß der vorliegenden Erfindung,
wird zuerst ein Befestigungsschritt einer Vielzahl von beab
standeter Anschlußelemente 20 auf dem Polyimid-basierten
Klebstoffstreifen 10 ausgeführt. Die Anschlußelemente 20 sind
in zwei Reihen in einer einander gegenüberstehenden Weise auf
beiden Seiten des Polyimid-basierten Klebstoffstreifens 10
angeordnet. Danach wird ein Klebeschritt ausgeführt, um an
allen ersten Stufen 20a der Anschlußelemente 20 durch Ver
wenden eines isolierenden Klebstoffs oder isolierenden Bändern
anzukleben. Ein Verdrahtungs-Bond-Schritt wird dann ausge
führt, um die zweiten Stufen 20b der Anschlußelemente 20
elektrisch mit den Anschlußflecken des Halbleiterchips 1 durch
Verwendung von Metalldrähten 5 jeweils zu verbinden. Danach
wird ein Gießschritt ausgeführt, um die erhaltene Struktur
durch Verwendung einer Gießharzzusammensetzung 6 zu vergießen,
um eine vergossene Struktur zu erhalten, die eine Höhe hat,
die zwischen den oberen und den unteren Oberflächen der
Anschlußelemente 20 definiert ist. Schließlich wird ein
Schritt ausgeführt, um den Polyimid-basierten Klebstoffstrei
fen 10 zu entfernen, der an den unteren Oberflächen der
Anschlußelemente 20 befestigt ist.
Wenn die Kapazität des Halbleiterchips 1 zu erweitern ist,
werden Halbleitergehäuse mit dem obenstehend beschriebenen
Aufbau vertikal übereinandergestapelt. In diesem Fall werden
leitfähige Kügelchen (bumps) 7 an der unteren Oberfläche jedes
Anschlußelementes 20 jedes Halbleitergehäuses angebracht.
Obwohl die Kapazität des Halbleiterchips 1 in der obenstehend
beschriebenen Weise erweitert wird, tritt ein schlechter
Kontakt beim Löten nur selten auf, da die untere Oberfläche
jedes Anschlußelementes 20 eine größere Oberflächenabmessung
hat als die obere Oberfläche jedes Anschlußelementes 20,
wodurch ein größerer Rand bereitgestellt wird, um das leit
fähige Kügelchen 7 anzubringen.
Fig. 6 ist eine Schnittansicht eines Halbleitergehäuses in
Übereinstimmung mit einer weiteren Ausführungsform der vorlie
genden Erfindung. In Fig. 6 sind Elemente, die mit denen in
Fig. 3 übereinstimmen, mit den gleichen Bezugszeichen verse
hen. Wie in Fig. 6 gezeigt, weist das Halbleitergehäuse eine
Vielzahl von L-förmigen Anschlußelementen 20 auf, die an der
oberen Oberfläche eines polyimid-basierten Klebstoffstreifens
10 angebracht sind. Jedes Anschlußelement 20 hat einen Halb
leiterchip-Verbindungsabschnitt 20c. Die Anschlußelemente 20
sind in zwei Reihen in einander gegenüberliegender Weise an
beiden Seiten des polyimid-basierten Klebstoffstreifens 10
angebracht. Mit den Verbindungsabschnitten 20c der Anschluß
elemente 20 ist ein Halbleiterchip 1 elektrisch mit Hilfe von
leitfähigen Kügelchen 7 verbunden. Das Halbleitergehäuse weist
des weiteren eine vergossene Struktur auf, die durch Verwen
dung einer Gießzusammensetzung 6 erhalten wird. In dem Halb
leitergehäuse sind die oberen und unteren Oberflächen der
Anschlußelemente 20 nach außen aus der vergossenen Struktur
freigelegt, die eine Höhe hat, die durch die oberen und
unteren Oberflächen der Anschlußelemente 20 definiert ist. In
Übereinstimmung mit dieser Ausführungsform ist der Halbleiter
chip 1 elektrisch mit den Anschlußelementen 20 durch leit
fähige Kügelchen 7 in direkter Weise ohne Verwendung eines
Draht-Bond-Prozeßschrittes verbunden. Dementsprechend ist es
möglich, die Anzahl der Prozeßschritte und die Montagefläche
durch die vorstehend beschriebene Ausführungsform zu ver
ringern.
Bei der Herstellung des Halbleitergehäuses mit dem vorstehend
beschriebenen Aufbau von Fig. 6 in Übereinstimmung mit der
vorliegenden Erfindung wird zuerst ein Schritt ausgeführt, bei
dem eine Vielzahl von beabstandeten Anschlußelementen 20 auf
dem polyimid-basierten Klebstoffstreifen 10 angebracht wird.
Die Anschlußelemente 20 werden in zwei Reihen in einander
gegenüberstehender Weise auf beiden Seiten des Polyimid-ba
sierten Klebstoffstreifens 10 befestigt. Danach wird ein
Schritt ausgeführt, um die Anschlußflecken, die an der unteren
Oberfläche des Halbleiterchips 1 vorgesehen sind, mit dem
jeweiligen Halbleiterchip-Verbindungsabschnitt 20c der
Anschlußelemente 20 durch Verwendung der leitfähigen Kügelchen
7 elektrisch zu verbinden. Dann wird ein Gießschritt ausge
führt, um die so erhaltene Struktur durch Verwendung einer
Gießzusammensetzung 6 zu vergießen, um eine vergossene Struk
tur zu erhalten, die eine Höhe hat, die zwischen den oberen
und unteren Oberflächen der Anschlußelemente 20 definiert ist.
Schließlich wird ein Schritt ausgeführt, um den Polyimid-ba
sierten Klebstoffstreifen 10 zu entfernen, der an den unteren
Oberflächen der Anschlußelemente 20 befestigt ist.
Wie aus der vorstehenden Beschreibung deutlich wird, stellt
die vorliegende Erfindung ein Halbleitergehäuse mit Anschluß
elementen dar, die in der Lage sind, äußere Anschlüsse
überflüssig werden zu lassen, die nach außen von dem Gehäuse
wegstehen, wenn das Gehäuse auf einer Leiterplatte montiert
ist, wodurch sich die Montagefläche verringert. Da gemäß der
vorliegenden Erfindung kein Tragplättchen verwendet wird, kann
die Ausschußrate stark verringert werden. Die Packungsdichte
des Halbleiterchips in dem Gehäuse ist ebenfalls verringert.
Des weiteren verbessern sich die elektrischen Eigenschaften,
da der Abstand zwischen dem Halbleiterchip und jedem Anschluß
flecken verringert ist. Die vorliegende Erfindung macht auch
die Verwendung von Trimm- und Form-Verfahrensschritten über
flüssig. Als ein Ergebnis hiervon ist es möglich, einen
Mikro-Spalt zu eliminieren, der während des Form-Verfahrens
schrittes durch Kräfte hervorgerufen wird. Dies bedeutet auch
eine Verbesserung der Gehäuse-Abdichtungseigenschaften. Die
Anschlüsse sind nach außen an den oberen und unteren Ober
flächen des Gehäuses freigelegt, so daß sie als Wärmeablei
tungen dienen, um Wärme aus dem Gehäuse nach außen abzuführen.
Wenn die Kapazität des Halbleiterchips ausgedehnt werden soll,
kann die Vergrößerung der Kapazität dadurch erreicht werden,
daß Halbleitergehäuse vertikal übereinander gestapelt werden
und leitende Kügelchen aus Blei oder Blei-Zinn zur Verbindung
verwendet werden. In Übereinstimmung mit der vorliegenden
Erfindung kann eine hochdichte Packung erzielt werden, da
Anschlüsse beim Montieren des Gehäuses auf einer gedruckten
Leiterplatte nicht abstehen. Wenn Halbleitergehäuse auf beiden
Oberflächen einer gedruckten Leiterplatte oder einer Speicher
karte angebracht werden, ist die Anbringung des Halbleiterge
häuses und das Stapeln von Halbleitergehäusen für eine Spei
chererweiterung auf beiden Seiten der gedruckten Schaltungs
platine obere Oberfläche oder untere Oberfläche oder der
Speicherkarte möglich, da die Anschlußelemente nach außen
sowohl an der oberen als auch an der unteren Oberfläche des
Halbleitergehäuses freiliegen. In anderen Worten ist ein
oberes und unteres Konzept für das Halbleitergehäuse der
vorliegenden Erfindung nicht erforderlich. Zusätzlich ist kein
nachfolgender Verarbeitungsschritt nach dem Gieß-Verfahrens
schritt gemäß der vorliegenden Erfindung notwendig. Dement
sprechend ist es möglich, eine Wirkung verringerter Arbeits
aufwendungen und verringertem Montageraum für eine Gehäuse
montage zu erwarten.
Obwohl bevorzugte Ausführungsformen der Erfindung zu erläu
ternden Zwecken beschrieben worden sind, sind für Fachleute
unterschiedliche Veränderungen, Zusätze und Ersetzungen
möglich, ohne den Schutzbereich der Erfindung zu verlassen,
wie sie in den beigefügten Ansprüchen definiert ist.
Claims (13)
1. Halbleitergehäuse mit:
- - einem Halbleiterchip (1) mit einer Vielzahl von An schlußflecken;
- - einer Vielzahl von Anschlußelementen (20), die dazu eingerichtet sind, eine elektrische Verbindung des Halb leiterchips mit einem externen Schaltkreis herzustellen, wobei jedes der Anschlußelemente (20) eine gestufte Oberfläche aufweist;
- - einer Verbindungseinrichtung zum elektrischen Verbinden des Halbleiterchips (1) mit den Anschlußelementen (20); und
- - einem Gießharz (6), das dazu eingerichtet ist, den Halbleiterchip (1) und die Anschlußelemente (20) zu umhül len.
2. Halbleitergehäuse nach Anspruch 1, bei dem jedes der
Anschlußelemente (20) eine stufenförmige Gestalt hat.
3. Halbleitergehäuse nach Anspruch 1, bei dem jedes der
Anschlußelemente (20) eine L-förmige Gestalt aufweist.
4. Halbleitergehäuse nach Anspruch 1, bei dem jedes der
Anschlußelemente (20) an seiner oberen und seiner unteren
Oberfläche gegenüber dem Gießharz (6) freiliegt.
5. Halbleitergehäuse nach Anspruch 1, bei dem die Verbin
dungseinrichtung eine Vielzahl von metallischen Drähten
(5) aufweist.
6. Halbleitergehäuse nach Anspruch 1, bei dem die Verbin
dungseinrichtung eine Vielzahl von leitfähigen Kügelchen
(7) aufweist.
7. Halbleitergehäuse nach Anspruch 1, bei dem das Halbleiter
gehäuse mit dem externen Schaltkreis durch leitfähige
Kügelchen (7) verbunden ist und an dem externen Schalt
kreis in einer gestapelten Weise angebracht ist.
8. Halbleitergehäuse nach Anspruch 1, bei dem die leitfähigen
Kügelchen aus Blei (Pb) hergestellt sind.
9. Halbleitergehäuse nach Anspruch 7, bei dem die leitfähigen
Kügelchen aus Blei-Zinn (PbSn) hergestellt sind.
10. Verfahren zur Herstellung eines Halbleitergehäuses, mit
den Schritten:
- - Anbringen einer Vielzahl von Anschlußelementen (20), die in zwei Reihen einander gegenüberstehen, an einer oberen Oberfläche eines Klebebandes (10), wobei jedes der Anschlußelemente eine erste Stufe (20a) und eine zweite Stufe (2 Ob) aufweist, die auf einem höheren Niveau als die erste Stufe (20a) angeordnet ist;
- - Anbringen eines Halbleiterchips (1) an den ersten Stufen (20a) der Anschlußelemente (20) durch einen isolie renden Kleber;
- - Verbinden der Anschlußflecken des Halbleiterchips (1) mit den zweiten Stufen (2 Ob) der Anschlußelemente (20) durch Metalldrähte (5) mit Hilfe eines Draht-Bond-Ver fahrens; und
- - Vergießen der Anschlußelemente (20), des Halbleiter chips (1) und der Metalldrähte (5) durch eine Gießzusammen setzung (6), unter der Bedingung, daß die unteren und oberen Oberflächen der Anschlußelemente (20) gegenüber der Gießzusammensetzung (6) nach außen hin freiliegen.
11. Verfahren nach Anspruch 5, das des weiteren den Schritt
aufweist, Entfernen des Klebstreifens (10) nach dem
Gießschritt.
12. Verfahren zum Herstellen eines Halbleitergehäuses mit den
Schritten:
- - Anbringen einer Vielzahl von Anschlußelementen (20) in zwei Reihen in einander gegenüberliegender Weise an einer oberen Oberfläche eines Klebstreifens (10), wobei jedes der Anschlußelemente (20) einen Halbleiterchip-Verbin dungsabschnitt (20c) aufweist;
- - elektrisches Verbinden der Anschlußflecken des Halblei terchips (1) mit den jeweiligen Halbleiterchip-Verbin dungsabschnitten (20c) der Anschlußelemente (20) durch leitfähige Kügelchen (7); und
- - Vergießen der so erhaltenen Struktur mit einer Gießzu sammensetzung (6) unter der Bedingung, daß die oberen und unteren Oberflächen der Anschlußelemente (20) gegenüber der Gießzusammensetzung (6) nach außen freigelegt sind.
13. Verfahren nach Anspruch 12, das des weiteren den Schritt
des Entfernens des Klebstreifens (10) nach dem Gießschritt
umfaßt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20847/92 | 1992-11-07 | ||
KR1019920020847A KR960005042B1 (ko) | 1992-11-07 | 1992-11-07 | 반도체 펙케지 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4337675A1 true DE4337675A1 (de) | 1994-05-11 |
DE4337675B4 DE4337675B4 (de) | 2008-04-30 |
Family
ID=19342670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19934337675 Expired - Fee Related DE4337675B4 (de) | 1992-11-07 | 1993-11-04 | Verfahren zur Herstellung von stapelbaren Halbleitergehäusen |
Country Status (4)
Country | Link |
---|---|
US (1) | US5471088A (de) |
JP (1) | JP3388609B2 (de) |
KR (1) | KR960005042B1 (de) |
DE (1) | DE4337675B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19743766B4 (de) * | 1996-12-31 | 2009-06-18 | LG Semicon Co., Ltd., Cheongju | In vertikaler und horizontaler Ebene stapelbare Halbleiterchip-Gehäuse und Verfahren zu deren Herstellung |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3475306B2 (ja) * | 1994-10-26 | 2003-12-08 | 大日本印刷株式会社 | 樹脂封止型半導体装置の製造方法 |
KR100214463B1 (ko) * | 1995-12-06 | 1999-08-02 | 구본준 | 클립형 리드프레임과 이를 사용한 패키지의 제조방법 |
KR0179803B1 (ko) * | 1995-12-29 | 1999-03-20 | 문정환 | 리드노출형 반도체 패키지 |
KR100186309B1 (ko) * | 1996-05-17 | 1999-03-20 | 문정환 | 적층형 버텀 리드 패키지 |
US5817530A (en) * | 1996-05-20 | 1998-10-06 | Micron Technology, Inc. | Use of conductive lines on the back side of wafers and dice for semiconductor interconnects |
US5847458A (en) * | 1996-05-21 | 1998-12-08 | Shinko Electric Industries Co., Ltd. | Semiconductor package and device having heads coupled with insulating material |
KR100206910B1 (ko) * | 1996-06-14 | 1999-07-01 | 구본준 | 반도체 패키지의 디플래쉬 방법 |
KR0179924B1 (ko) * | 1996-06-14 | 1999-03-20 | 문정환 | 버텀리드 반도체 패키지 |
KR0179925B1 (ko) * | 1996-06-14 | 1999-03-20 | 문정환 | 리드프레임 및 그를 이용한 버텀 리드 반도체 패키지 |
US5940687A (en) * | 1997-06-06 | 1999-08-17 | International Business Machines Corporation | Wire mesh insert for thermal adhesives |
KR100431315B1 (ko) * | 1997-06-26 | 2004-10-06 | 주식회사 하이닉스반도체 | 반도체패키지및그제조방법 |
US6157074A (en) * | 1997-07-16 | 2000-12-05 | Hyundai Electronics Industries Co., Ltd. | Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same |
KR100271657B1 (ko) * | 1998-05-30 | 2000-11-15 | 김영환 | 칼럼 리드형 반도체 패키지 및 그 제조방법 |
US6831352B1 (en) * | 1998-10-22 | 2004-12-14 | Azimuth Industrial Company, Inc. | Semiconductor package for high frequency performance |
JP3297387B2 (ja) | 1998-11-20 | 2002-07-02 | 沖電気工業株式会社 | 半導体装置の製造方法 |
US6265761B1 (en) * | 1999-05-07 | 2001-07-24 | Maxim Integrated Products, Inc. | Semiconductor devices with improved lead frame structures |
KR100344927B1 (ko) * | 1999-09-27 | 2002-07-19 | 삼성전자 주식회사 | 적층 패키지 및 그의 제조 방법 |
KR100426494B1 (ko) * | 1999-12-20 | 2004-04-13 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 이것의 제조방법 |
JP4637380B2 (ja) | 2001-02-08 | 2011-02-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4598316B2 (ja) * | 2001-07-06 | 2010-12-15 | パナソニック株式会社 | 樹脂封止型半導体装置およびその製造方法 |
JP3801121B2 (ja) * | 2002-08-30 | 2006-07-26 | 松下電器産業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
JP3736516B2 (ja) * | 2002-11-01 | 2006-01-18 | 松下電器産業株式会社 | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 |
FR2851374B1 (fr) * | 2003-02-18 | 2005-12-16 | St Microelectronics Sa | Boitier-semi-conducteur a puce de circuits integres portee par les pattes de connexion electrique |
US20060201709A1 (en) * | 2003-04-07 | 2006-09-14 | Mciver Chandler H | Low profile small outline leadless semiconductor device package |
JP3910598B2 (ja) * | 2004-03-04 | 2007-04-25 | 松下電器産業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
US7161232B1 (en) * | 2004-09-14 | 2007-01-09 | National Semiconductor Corporation | Apparatus and method for miniature semiconductor packages |
FR2917236B1 (fr) * | 2007-06-07 | 2009-10-23 | Commissariat Energie Atomique | Procede de realisation de via dans un substrat reconstitue. |
JP2009094118A (ja) * | 2007-10-04 | 2009-04-30 | Panasonic Corp | リードフレーム、それを備える電子部品及びその製造方法 |
JP5167963B2 (ja) * | 2007-11-02 | 2013-03-21 | 大日本印刷株式会社 | 樹脂封止型半導体装置とそれに用いられるエッチング加工部材、および積層型樹脂封止型半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4649415A (en) * | 1985-01-15 | 1987-03-10 | National Semiconductor Corporation | Semiconductor package with tape mounted die |
US5060844A (en) * | 1990-07-18 | 1991-10-29 | International Business Machines Corporation | Interconnection structure and test method |
US5233221A (en) * | 1990-10-24 | 1993-08-03 | International Business Machines Corporation | Electronic substrate multiple location conductor attachment technology |
US5227232A (en) * | 1991-01-23 | 1993-07-13 | Lim Thiam B | Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution |
US5166772A (en) * | 1991-02-22 | 1992-11-24 | Motorola, Inc. | Transfer molded semiconductor device package with integral shield |
KR940006164B1 (ko) * | 1991-05-11 | 1994-07-08 | 금성일렉트론 주식회사 | 반도체 패키지 및 그 제조방법 |
-
1992
- 1992-11-07 KR KR1019920020847A patent/KR960005042B1/ko not_active IP Right Cessation
-
1993
- 1993-11-04 DE DE19934337675 patent/DE4337675B4/de not_active Expired - Fee Related
- 1993-11-05 JP JP27660493A patent/JP3388609B2/ja not_active Expired - Lifetime
-
1995
- 1995-03-23 US US08/409,911 patent/US5471088A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19743766B4 (de) * | 1996-12-31 | 2009-06-18 | LG Semicon Co., Ltd., Cheongju | In vertikaler und horizontaler Ebene stapelbare Halbleiterchip-Gehäuse und Verfahren zu deren Herstellung |
Also Published As
Publication number | Publication date |
---|---|
JP3388609B2 (ja) | 2003-03-24 |
KR960005042B1 (ko) | 1996-04-18 |
DE4337675B4 (de) | 2008-04-30 |
JPH06209069A (ja) | 1994-07-26 |
KR940012549A (ko) | 1994-06-23 |
US5471088A (en) | 1995-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4337675A1 (de) | Halbleitergehäuse und Verfahren zu dessen Herstellung | |
DE69621851T2 (de) | Mehrchipanlage und sandwich-typ verfahren zur herstellung durch verwendung von leitern | |
DE69321266T2 (de) | Halbleiteranordnung mit Überchipanschlüssen | |
DE19802347B4 (de) | Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls | |
DE4421077B4 (de) | Halbleitergehäuse und Verfahren zu dessen Herstellung | |
DE4238646B4 (de) | Halbleiter-Bauelement mit spezieller Anschlusskonfiguration | |
DE69325749T2 (de) | Gestapelte Mehrchip-Module und Verfahren zur Herstellung | |
DE102008061068B4 (de) | Elektronikbauelement und Verfahren zur Herstellung eines Elektronikbauelements | |
DE69315451T2 (de) | Chipträgerpackung für gedruckte Schaltungsplatte, wobei der Chip teilweise eingekapselt ist, und deren Herstellung | |
DE19708002B4 (de) | Anschlußrahmen für Halbleiterbauelement | |
DE68927295T2 (de) | Kunstharzversiegeltes halbleiterbauelement | |
DE19709295B4 (de) | Halbleiterbaugruppe | |
DE68928185T2 (de) | Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen | |
DE102008046095B4 (de) | Verfahren zum vereinzeln eines halbleiterbausteins | |
DE10229692A1 (de) | Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren | |
DE10142585B4 (de) | Halbleiteranordnung und zugehöriges Verfahren zu deren Herstellung | |
DE3300693A1 (de) | Halbleiteranordnung und verfahren zu ihrer herstellung | |
DE112006003372T5 (de) | Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters | |
DE4230187A1 (de) | Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit | |
DE68905475T2 (de) | Halbleiter-speichermodul hoeher dichte. | |
DE19755675B4 (de) | Halbleitergehäuse und Verfahren zu dessen Herstellung | |
DE19709259B4 (de) | Mehrlagiges Bodenanschlussgehäuse | |
DE19808193A1 (de) | Leadframevorrichtung und entsprechendes Herstellungsverfahren | |
DE69421750T2 (de) | Vergossene Kunststoffverkapselung für elektronische Anordnungen | |
DE19801488B4 (de) | Verfahren zum Zusammenbau eines Halbleiterbausteins |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20130601 |