DE19808193A1 - Leadframevorrichtung und entsprechendes Herstellungsverfahren - Google Patents

Leadframevorrichtung und entsprechendes Herstellungsverfahren

Info

Publication number
DE19808193A1
DE19808193A1 DE19808193A DE19808193A DE19808193A1 DE 19808193 A1 DE19808193 A1 DE 19808193A1 DE 19808193 A DE19808193 A DE 19808193A DE 19808193 A DE19808193 A DE 19808193A DE 19808193 A1 DE19808193 A1 DE 19808193A1
Authority
DE
Germany
Prior art keywords
diepad
leadframe
attached
chip
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19808193A
Other languages
English (en)
Other versions
DE19808193B4 (de
Inventor
Kurt Weiblen
Stefan Pinter
Frieder Haag
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19808193A priority Critical patent/DE19808193B4/de
Priority to PCT/DE1998/003742 priority patent/WO1999044234A1/de
Priority to US09/622,768 priority patent/US6528868B1/en
Priority to JP2000533901A priority patent/JP2002505523A/ja
Priority to KR1020007009360A priority patent/KR100730906B1/ko
Publication of DE19808193A1 publication Critical patent/DE19808193A1/de
Application granted granted Critical
Publication of DE19808193B4 publication Critical patent/DE19808193B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

STAND DER TECHNIK
Die vorliegende Erfindung betrifft eine Leadframevorrich­ tung, und insbesondere eine Leadframevorrichtung für ein spannungsempfindliches mikromechanisches Bauelement sowie ein entsprechendes Herstellungsverfahren.
Obwohl auf beliebige mikroelektronische und mikromechani­ sche Bauelemente anwendbar, werden die vorliegende Erfin­ dung sowie die ihr zugrundeliegende Problematik in bezug auf einen mikromechanischen Drucksensor-Halbleiterchip in Siliziumtechnologie erläutert.
Allgemein ist es erforderlich, mikroelektronische bzw. mi­ kromechanische Bauelemente (ICs, Chips, Sensoren usw.), welche zunächst in Form von Chips bzw. Dies vorliegen, zu verpacken, um sie vor Umwelteinflüssen zu schützen. Dabei ist das Problem der Kontaktierung der Chips mit externen Zuleitungen und der anschließenden hermetischen Verpackung zu lösen.
Ein übliches Verfahren umfaßt folgende Schritte: Anbringen der Chips auf einem Leadframestreifen, Bilden von Bondie­ rungen zwischen den externen Leads bzw. Anschlüssen des Leadframe und den Bondpads bzw. Bondflecken des Chips, Um­ formen mit Plastikmaterial und Vereinzeln der umformten Bauelemente.
Ein üblicher Leadframestreifen ist ausschnittsweise in Fig. 1 gezeigt. In Fig. 1 bezeichnen 10 allgemein den Leadfra­ mestreifen, 15 ein Diepad bzw. eine Chipanbringungsfläche, 20 einen einer Vielzahl vorgesehener externer Leads und 25 Tiebars zur Halterung des Diepad 15.
Auf solch einem Leadframestreifen 10, der üblicherweise aus einem ausgestanzten bzw. ausgeätzten Kupferband, also aus einem einheitlichen Material, hergestellt ist, wird durch eine automatische Vorrichtung gleichzeitig eine Vielzahl von Chips auf die Diepads 15 z. B. durch Kleben, Löten u. a. montiert, bondiert, verpackt und anschließend vereinzelt.
Die der vorliegenden Erfindung zugrundeliegende Problematik besteht allgemein darin, daß sich aufgrund der unterschied­ lichen thermischen Ausdehnungskoeffizienten von Leadframe­ material, Anbringungsmaterial (z. B. Kleber oder Lot) und Chipmaterial mechanische Spannungen ergeben können. Diese Spannungen hätten für den besagten mikromechanischen Druck­ sensor-Halbleiterchip drastische Konsequenzen, denn sie würden bei entsprechenden Messungen irrtümlicherweise als externer Druck interpretiert werden.
Prinzipiell besteht die Möglichkeit, den Leadframestreifen statt aus Kupfer aus einem anderen, thermisch besser ange­ paßten Material herzustellen, wie z. B. FeNi42%. Dann be­ stünde der komplette Leadframestreifen aus diesem Material, was bei der weiteren automatischen Montage Probleme mit sich brächte. Außerdem kann es erforderlich sein, unter­ schiedliche Chips mit unterschiedlichen thermischen Anfor­ derungen gleichzeitig zu montieren. In diesem Fall könnte die obige Lösung nur eine optimale Anpassung für einen die­ ser mehreren Chips erbringen.
VORTEILE DER ERFINDUNG
Die erfindungsgemäße Leadframevorrichtung mit den Merkmalen des Anspruchs 1 und das entsprechende Herstellungsverfahren gemäß Anspruch 8 weisen den Vorteil auf, daß sie eine gleichzeitige optimale Anpassung für eine Mehrzahl ver­ schiedener Bauelemente mit unterschiedlichen thermischen Anforderungen bieten. Die Spannung, welche durch die unter­ schiedliche thermische Ausdehnung von Leadframe und Chip bzw. Chips ausgeübt wird, wird minimiert. Andererseits je­ doch werden die für die weitere automatische Verarbeitung des Leadframestreifens günstigen Materialeigenschaften, wie z. B. gute thermische Leitfähigkeit und gute Bondierbarkeit (insbesondere der Leads), beibehalten. Nur das Diepad ist materialmäßig ergänzt bzw. ersetzt. Damit bedarf es keiner prinzipiellen Änderung der Fertigungslinie.
Die der vorliegenden Erfindung zugrundeliegende Idee be­ steht darin, daß in dem Diepadbereich, d. h. dem Anbrin­ gungsbereich des Diepad, welcher entweder ein Diepad aus dem erstem Material aufweist oder welcher kein Diepad aus dem ersten Material aufweist, des Leadframestreifens ein an den anzubringenden Chip angepaßtes Diepad angebracht wird, und zwar in einem zusätzlichen Arbeitsschritt, der dem ana­ log dem Schritt der eigentlichen Chipmontage verläuft, die­ sem jedoch vorgeschaltet ist. So lassen sich Materialien mit unterschiedlichen thermischen Ausdehnungskoeffizienten in einem Leadframestreifen integrieren. Mit anderen Worten können nunmehr dank der vorliegenden Erfindung mehrere ver­ schiedene Chips aus unterschiedlichen Materialien in einem Gehäuse auf einem Leadframe untergebracht werden.
In den jeweiligen Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen der in Anspruch 1 ange­ gebenen Leadframevorrichtung bzw. des in Anspruch 8 angege­ benen Verfahrens.
Gemäß einer bevorzugten Weiterbildung ist das erste Mate­ rial Kupfer oder eine Kupferlegierung oder eine Kupferver­ bindung und ist das zweite Material ein thermisch an das Material des Chips angepaßtes Material, vorzugsweise FeNi42% oder Kovar. Thermisch angepaßt bedeutet dabei in erster Linie eine Anpassung der thermischen Ausdehungskoef­ fizienten. Jedoch kann es Fälle geben, in denen auch die thermische Leitfähigkeit oder Wärmekapazität eine Rolle spielen.
Gemäß einer weiteren bevorzugten Weiterbildung ist das aus dem zweiten Material hergestellte Diepad auf einem Diepad aus dem ersten Material angebracht, welches ein Teil des Leadframes ist. Dadurch bedarf es keiner Modifikation des Herstellungsverfahrens für den Leadframestreifen, sondern nur eines zusätzlichen Anbringungsschritts für das Diepad aus dem zweiten Material.
Gemäß einer weiteren bevorzugten Weiterbildung ist das aus dem zweiten Material hergestellte Diepad an seinem Umfang an einem Diepadrahmen aus dem ersten Material angebracht, welches ein Teil des Leadframes ist. Damit ist beim Her­ stellungsverfahren für den Leadframestreifen ein Teil des ursprünglich vorgesehenen Diepads aus dem ersten Material auszustanzen bzw. auszuätzen. Diese Ausgestaltung ist vor­ teilhaft zur Minimierung der Lagetoleranzen.
Gemäß einer weiteren bevorzugten Weiterbildung ist das aus dem zweiten Material hergestellte Diepad an Tiebars aus dem ersten Material angebracht, welche ein Teil des Leadframes sind. Damit ist beim Herstellungsverfahren für den Leadfra­ mestreifen das ganze ursprünglich vorgesehene Diepads aus dem ersten Material auszustanzen bzw. auszuätzen.
Gemäß einer weiteren bevorzugten Weiterbildung ist aus dem zweiten Material hergestellte Diepad durch Verstemmen, Ver­ kleben, Verlöten oder Verschweißen am Leadframe angebracht. Dies sind übliche Verbindungsverfahren für zwei Metalle.
Dabei sei jedoch erwähnt, daß das zweite Material auch ein Kunststoff sein kann.
Gemäß einer weiteren bevorzugten Weiterbildung ist ein wei­ terer Diepadbereich vorgesehen, innerhalb dessen ein weite­ rer Chip anzubringen ist, und eine Vielzahl von Leads um den weiteren Diepadbereich herum angeordnet sind; und daß ein aus einem dritten Material hergestelltes Diepad zur Aufnahme des weiteren Chips im weiteren Diepadbereich am Leadframe angebracht ist, wobei das dritte Material entwe­ der gleich dem ersten oder gleich dem zweiten oder ein von diesen verschiedenes Material ist. So ist ein Multichip- Modul mit optimaler thermischer Anpassung herstellbar.
ZEICHNUNGEN
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher er­ läutert.
Es zeigen:
Fig. 1 eine ausschnittsweise schematische Darstellung eines üblichen Leadframestreifens zur Illustra­ tion der der Erfindung zugrundeliegenden Proble­ matik;
Fig. 2 eine schematische Darstellung eines Leadframes aus einem ersten Material mit einem daran ange­ brachten Diepad aus einem zweiten Material als erste Ausführungsform der vorliegenden Erfindung;
Fig. 3 eine schematische Darstellung eines Leadframes aus einem ersten Material mit einem daran ange­ brachten Diepad aus einem zweiten Material als zweite Ausführungsform der vorliegenden Erfindung mit einer Teilquerschnittsvergrößerung entlang der Linie A-A';
Fig. 4 eine schematische Darstellung eines Leadframes aus einem ersten Material mit einem daran ange­ brachten Diepad aus einem zweiten Material als dritte Ausführungsform der vorliegenden Erfindung mit einer Teilquerschnittsvergrößerung entlang der Linie A-A'; und
Fig. 5 eine schematische Darstellung eines Leadframes aus einem ersten Material mit einem daran ange­ brachten Diepad aus einem zweiten Material und einem daran angebrachten Diepad aus einem dritten Material als vierte Ausführungsform der vorlie­ genden Erfindung.
BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Elemente.
Fig. 2 zeigt eine schematische Darstellung eines Leadframes aus einem ersten Material mit einem daran angebrachten Die­ pad aus einem zweiten Material als erste Ausführungsform der vorliegenden Erfindung.
In Fig. 2 bezeichnet 20 einen Lead aus Kupfer, 125 jeweili­ ge Tiebars aus Kupfer und 150 ein Diepad aus FeNi42%, das ein thermisch an das Material des Chips (hier Silizium) an­ gepaßtes Material ist. Der aus Kupfer hergestellte Leadfra­ me hat einen zentralen Diepadbereich, innerhalb dessen ein Chip anzubringen ist. Von der Vielzahl von Leads, welche um den Diepadbereich herum angeordnet sind, ist aus Übersicht­ lichkeitsgründen nur der Lead 20 bezeichnet. Das aus FeNi42% hergestellte Diepad 150 ist bei diesem Beispiel durch Verstemmen an den Tiebars 125 aus Kupfer angebracht, welche ein Teil des Leadframes sind.
Fig. 3 ist eine schematische Darstellung eines Leadframes aus einem ersten Material mit einem daran angebrachten Die­ pad aus einem zweiten Material als zweite Ausführungsform der vorliegenden Erfindung mit einer Teilquerschnittsver­ größerung entlang der Linie A-A'.
In Fig. 3 bezeichnet 150' das aus FeNi42% hergestellte Die­ pad, 15' ein Diepadrahmen aus Kupfer, welcher ein Teil des Leadframes ist. Bei diesem Beispiel ist das Diepad 150' an seinem Umfang an dem Diepadrahmen 15' durch Verlöten ange­ bracht.
Fig. 4 ist eine schematische Darstellung eines Leadframes aus einem ersten Material mit einem daran angebrachten Die­ pad aus einem zweiten Material als dritte Ausführungsform der vorliegenden Erfindung mit einer Teilquerschnittsver­ größerung entlang der Linie A-A'.
In Fig. 4 bezeichnet 150'' das aus FeNi42% hergestellte Diepad, 15'' ein Diepad aus Kupfer, welches ein Teil des Leadframes ist. Bei diesem Beispiel ist das Diepad 150'' an seinem Umfang auf dem Diepad 15'' durch flächiges Verlöten angebracht.
Fig. 5 ist eine schematische Darstellung eines Leadframes aus einem ersten Material mit einem daran angebrachten Die­ pad aus einem zweiten Material und einem daran angebrachten Diepad aus einem dritten Material als vierte Ausführungs­ form der vorliegenden Erfindung.
In Fig. 5 bezeichnet 150''' ein erstes Diepad aus einem hochwärmeleitfähigen Material A, z. B. Silber, und 150'''' ein zweites Diepad aus einem thermisch angepaßten Material B, z. B. FeNi 42%. Die beiden Diepads 150''' und 150'''' sind durch Verschweißen an jeweiligen Tiebars 225 bzw. 225' an­ gebracht. Die Tiebars 225, 225' sind aus Kupfer und bilden einen Teil des Leadframe. Auf dem Diepad 150''' ist ein Prozessorchip 200 angebracht, und auf dem Diepad 150'''' ist ein Sensorchip 201 angebracht. 250 bezeichnet einen ei­ ner Vielzahl vorgesehener Bonddrähte.
Das Diepads 150''' aus Kupfer sorgt für eine gute Wärmeab­ fuhr vom Prozessorchip 200, und das Diepad 150'''' sorgt für eine Minimierung der mechanischen Spannungen für den empfindlichen Sensorchip 201.
Im folgenden wird das erfindungsgemäße Verfahren zur Her­ stellung der gezeigten Leadframevorrichtungen näher erläu­ tert.
Es wird ein aus einem ersten Material hergestellter Lead­ framestreifens aus Kupfer mit einer Vielzahl von Diepadbe­ reichen, innerhalb derer ein jeweiliger Chip anzubringen ist und denen jeweils eine entsprechende Vielzahl von Leads zugeordnet ist bereitgestellt.
Vor dem Anbringen der Chips erfolgt das Anbringen der aus anderen Materialien hergestellten Diepads in bestimmten der Diepadbereiche, welche sozusagen als Puffer für thermisch induzierte mechanische Spannungen dienen.
Anschließend erfolgt das Anbringen, Kontaktieren und Ver­ packen der Chips in gewohnter Art und Weise ohne Notwendig­ keit einer Veränderung existierender Produktionsanlagen. So erhält man ein mikromechanisches oder mikroelektronisches Bauelement, welches hervorragend thermisch angepaßt ist.
Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise mo­ difizierbar.
Insbesondere ist die Auswahl der Materialien nicht auf die angegebenen Materialien beschränkt, sondern beliebig gemäß den jeweiligen Anforderungen treffbar.
Als weiteres besonders gut geeignetes Material für das thermisch angepaßte Diepad bietet sich beispielsweise Kovar an.
Bezugszeichenliste
10
Leadframestreifen
15
,
15
'' Diepad aus Leadframe-Material
25
,
125
,
225
,
225
' Tiebars aus Leadframe-Material
20
Lead
150
,
150
',
150
'',
150
''',
150
'''' Diepads aus thermisch angepaßtem Mate­ rial
15
' Diepadrahmen aus Leadframe-Material
200
Prozessorchip
201
Sensorchip
250
Bonddraht

Claims (10)

1. Leadframevorrichtung mit:
einem aus einem ersten Material hergestellten Leadframe mit einem Diepadbereich, innerhalb dessen ein Chip (201; 202) anzubringen ist, und mit einer Vielzahl von Leads (20), welche um den Diepadbereich herum angeordnet sind; und
einem aus einem zweiten Material hergestellten Diepad (150; 150'; 150''; 150'''; 150'''') zur Aufnahme des Chips (201; 202), welches im Diepadbereich am Leadframe angebracht ist.
2. Leadframevorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß das erste Material Kupfer oder eine Kupferle­ gierung oder eine Kupferverbindung ist und das zweite Mate­ rial ein thermisch an das Material des Chips (201; 202) an­ gepaßtes Material, vorzugsweise FeNi42% oder Kovar, ist.
3. Leadframevorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das aus dem zweiten Material herge­ stellte Diepad (150'') auf einem Diepad (15'') aus dem er­ sten Material angebracht ist, welches ein Teil des Leadfra­ mes ist.
4. Leadframevorrichtung nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß das aus dem zweiten Material hergestellte Diepad (150') an seinem Umfang an ei­ nem Diepadrahmen (15') aus dem ersten Material angebracht ist, welches ein Teil des Leadframes ist.
5. Leadframevorrichtung nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß das aus dem zweiten Material hergestellte Diepad (150) an Tiebars (125) aus dem ersten Material angebracht ist, welche ein Teil des Lead­ frames sind.
6. Leadframevorrichtung nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß aus dem zweiten Mate­ rial hergestellte Diepad (150; 150'; 150''; 150'''; 150'''') durch Verstemmen, Verkleben, Verlöten oder Ver­ schweißen am Leadframe angebracht ist.
7. Leadframevorrichtung nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß ein weiterer Diepadbe­ reich vorgesehen ist, innerhalb dessen ein weiterer Chip (201; 202) anzubringen ist, und eine Vielzahl von Leads (20) um den weiteren Diepadbereich herum angeordnet sind; und daß ein aus einem dritten Material hergestelltes Diepad (150'''') zur Aufnahme des weiteren Chips (201; 202) im weiteren Diepadbereich am Leadframe angebracht ist, wobei das dritte Material entweder gleich dem ersten oder gleich dem zweiten oder ein von diesen verschiedenes Material ist.
8. Verfahren zur Herstellung einer Leadframevorrichtung mit den Schritten:
Bereitstellen eines aus einem ersten Material hergestellten Leadframestreifens (10) mit einer Vielzahl von Diepadberei­ chen, innerhalb derer ein jeweiliger Chip (201; 202) anzu­ bringen ist und denen jeweils eine entsprechende Vielzahl von Leads (20) zugeordnet ist; und
Anbringen mindestens eines aus einem zweiten Material her­ gestellten Diepads (150; 150'; 150''; 150'''; 150'''') in einem der Diepadbereiche zur Aufnahme eines entsprechenden Chips (201; 202).
9. Verfahren nach Anspruch 8, gekennzeichnet durch die Schritte:
Anbringen mindestens eines weiteren aus einem dritten Mate­ rial hergestellten Diepads (150; 150'; 150''; 150'''; 150'''') in einem der Diepadbereiche zur Aufnahme eines entsprechenden weiteren Chips (201; 202).
10. Mikromechanisches oder mikroelektronisches Bauelement, welches auf der Leadframevorrichtung nach mindestens einem der Ansprüche 1 bis 7 montiert ist.
DE19808193A 1998-02-21 1998-02-27 Leadframevorrichtung und entsprechendes Herstellungsverfahren Expired - Fee Related DE19808193B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19808193A DE19808193B4 (de) 1998-02-27 1998-02-27 Leadframevorrichtung und entsprechendes Herstellungsverfahren
PCT/DE1998/003742 WO1999044234A1 (de) 1998-02-27 1998-12-21 Leadframevorrichtung und entsprechendes herstellungsverfahren
US09/622,768 US6528868B1 (en) 1998-02-21 1998-12-21 Lead frame device and method for producing the same
JP2000533901A JP2002505523A (ja) 1998-02-27 1998-12-21 リードフレーム装置及び相応の製造方法
KR1020007009360A KR100730906B1 (ko) 1998-02-27 1998-12-21 리드 프레임 장치와 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19808193A DE19808193B4 (de) 1998-02-27 1998-02-27 Leadframevorrichtung und entsprechendes Herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE19808193A1 true DE19808193A1 (de) 1999-09-02
DE19808193B4 DE19808193B4 (de) 2007-11-08

Family

ID=7859034

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19808193A Expired - Fee Related DE19808193B4 (de) 1998-02-21 1998-02-27 Leadframevorrichtung und entsprechendes Herstellungsverfahren

Country Status (5)

Country Link
US (1) US6528868B1 (de)
JP (1) JP2002505523A (de)
KR (1) KR100730906B1 (de)
DE (1) DE19808193B4 (de)
WO (1) WO1999044234A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008041550A1 (de) 2008-08-26 2010-03-04 Robert Bosch Gmbh Im Diepadbereich strukuiertes Leadframe, dieses Leadframe umfassende mikrostruktuierte Bauteilanordnung und Verfahren zu deren Herstellung

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026710B2 (en) * 2000-01-21 2006-04-11 Texas Instruments Incorporated Molded package for micromechanical devices and method of fabrication
JP4611579B2 (ja) * 2001-07-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム、半導体装置およびその樹脂封止法
US7138712B2 (en) * 2002-01-31 2006-11-21 Micronas Gmbh Receptacle for a programmable, electronic processing device
DE10205563B4 (de) * 2002-02-11 2009-06-10 Advanced Micro Devices, Inc., Sunnyvale Gehäustes Halbleiterbauelement mit zwei Die-Paddles sowie zugehöriges Herstellungsverfahren
JP2004022601A (ja) * 2002-06-12 2004-01-22 Mitsubishi Electric Corp 半導体装置
WO2005117109A1 (en) * 2004-05-28 2005-12-08 Koninklijke Philips Electronics N.V. Chip having two groups of chip contacts
JP4744320B2 (ja) * 2005-04-04 2011-08-10 パナソニック株式会社 リードフレーム
DE102006051199A1 (de) * 2006-10-30 2008-05-08 Robert Bosch Gmbh Elektrisches Bauelement mit äußerer Kontaktierung
DE102006060429B4 (de) * 2006-12-20 2013-08-22 Epcos Ag Elektrisches Bauelement mit Leadframe-Strukturen
TW200836315A (en) * 2007-02-16 2008-09-01 Richtek Techohnology Corp Electronic package structure and method thereof
KR101073361B1 (ko) * 2009-05-06 2011-10-13 세미텍 주식회사 분리형 다이패드를 갖는 리드프레임
JP5611224B2 (ja) 2009-11-05 2014-10-22 ローム株式会社 信号伝達回路装置、半導体装置とその検査方法及び検査装置、並びに、信号伝達装置及びこれを用いたモータ駆動装置
JP5953703B2 (ja) * 2011-10-31 2016-07-20 ソニー株式会社 リードフレームおよび半導体装置
JP6178555B2 (ja) 2012-09-07 2017-08-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US9349628B2 (en) * 2013-02-25 2016-05-24 Advanced Micro Devices, Inc. Method and an alignment plate for engaging a stiffener frame and a circuit board
US8981539B2 (en) * 2013-06-10 2015-03-17 Alpha & Omega Semiconductor, Inc. Packaged power semiconductor with interconnection of dies and metal clips on lead frame
US9196578B1 (en) * 2014-08-14 2015-11-24 Freescale Semiconductor, Inc. Common pin for multi-die semiconductor package
JP6345583B2 (ja) * 2014-12-03 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置
US9070392B1 (en) 2014-12-16 2015-06-30 Hutchinson Technology Incorporated Piezoelectric disk drive suspension motors having plated stiffeners
WO2017003782A1 (en) 2015-06-30 2017-01-05 Hutchinson Technology Incorporated Disk drive head suspension structures having improved gold-dielectric joint reliability

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3778887A (en) * 1970-12-23 1973-12-18 Hitachi Ltd Electronic devices and method for manufacturing the same
US3808673A (en) * 1971-03-17 1974-05-07 Monsanto Co Opto-isolator devices and method for the fabrication thereof
JPS5662345A (en) * 1979-10-26 1981-05-28 Hitachi Ltd Load frame and semiconductor device
JPS5961154A (ja) * 1982-09-30 1984-04-07 Fujitsu Ltd 半導体装置
JPS5972757A (ja) * 1982-10-20 1984-04-24 Fujitsu Ltd 半導体装置
JPS62213270A (ja) * 1986-03-14 1987-09-19 Sumitomo Electric Ind Ltd 半導体装置用リ−ドフレ−ム
US4994895A (en) * 1988-07-11 1991-02-19 Fujitsu Limited Hybrid integrated circuit package structure
US5049976A (en) 1989-01-10 1991-09-17 National Semiconductor Corporation Stress reduction package and process
US5084753A (en) * 1989-01-23 1992-01-28 Analog Devices, Inc. Packaging for multiple chips on a single leadframe
JP2754675B2 (ja) * 1989-03-08 1998-05-20 三菱電機株式会社 半導体装置用リードフレーム、その製造方法および半導体装置
JPH0350758A (ja) * 1989-07-18 1991-03-05 Toshiba Corp 樹脂封止型半導体装置
DE4017697C2 (de) * 1990-06-01 2003-12-11 Bosch Gmbh Robert Elektronisches Bauelement, Verfahren zu dessen Herstellung und Verwendung
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
KR960003853B1 (ko) * 1990-09-10 1996-03-23 후지쓰 가부시끼가이샤 반도체 장치 및 그의 제조방법
JPH05206354A (ja) * 1992-01-24 1993-08-13 Mitsubishi Electric Corp 半導体圧力センサおよびその製造方法
JP2708320B2 (ja) * 1992-04-17 1998-02-04 三菱電機株式会社 マルチチップ型半導体装置及びその製造方法
US5598034A (en) * 1992-07-22 1997-01-28 Vlsi Packaging Corporation Plastic packaging of microelectronic circuit devices
US6072228A (en) * 1996-10-25 2000-06-06 Micron Technology, Inc. Multi-part lead frame with dissimilar materials and method of manufacturing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008041550A1 (de) 2008-08-26 2010-03-04 Robert Bosch Gmbh Im Diepadbereich strukuiertes Leadframe, dieses Leadframe umfassende mikrostruktuierte Bauteilanordnung und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
WO1999044234A1 (de) 1999-09-02
KR100730906B1 (ko) 2007-06-22
DE19808193B4 (de) 2007-11-08
JP2002505523A (ja) 2002-02-19
US6528868B1 (en) 2003-03-04
KR20010041266A (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
DE19808193A1 (de) Leadframevorrichtung und entsprechendes Herstellungsverfahren
DE69737588T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE2931449C2 (de)
DE19747105B4 (de) Bauelement mit gestapelten Halbleiterchips
DE102008046095B4 (de) Verfahren zum vereinzeln eines halbleiterbausteins
DE19735428A1 (de) Leiterrahmen für einen Halbleiterbaustein
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE68920603T2 (de) Gehäuse von integrierten Schaltungen und Herstellungsverfahren.
DE3913221A1 (de) Halbleiteranordnung
DE3937996A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE10223035A1 (de) Elektronisches Bauteil mit Hohlraumgehäuse, insbesondere Hochfrequenz-Leistungsmodul
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE3810899C2 (de)
DE3428881A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE69119946T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Lotanschlussdrähten aus unterschiedlichen Materialien
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE19801488B4 (de) Verfahren zum Zusammenbau eines Halbleiterbausteins
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE10297264B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE19745243B4 (de) Verfahren zum Herstellen eines mit Harz verschlossenen Halbleiterbauelements und Prägevorrichtung dafür
DE3619636A1 (de) Gehaeuse fuer integrierte schaltkreise
DE19732807B4 (de) Integriertes Schaltungsbauelement
DE112018005048T5 (de) Chip mit integrierter schaltung (ic), der zwischen einem offset-leiterrahmen-chip-befestigungspad und einem diskreten chip-befestigungspad befestigt ist

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130903