DE4230187B4 - Baueinheit mit Speicher-IC, sowie Verfahren zum Herstellen einer solchen Baueinheit - Google Patents

Baueinheit mit Speicher-IC, sowie Verfahren zum Herstellen einer solchen Baueinheit Download PDF

Info

Publication number
DE4230187B4
DE4230187B4 DE4230187A DE4230187A DE4230187B4 DE 4230187 B4 DE4230187 B4 DE 4230187B4 DE 4230187 A DE4230187 A DE 4230187A DE 4230187 A DE4230187 A DE 4230187A DE 4230187 B4 DE4230187 B4 DE 4230187B4
Authority
DE
Germany
Prior art keywords
semiconductor chip
conductors
inner conductor
insulating film
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4230187A
Other languages
English (en)
Other versions
DE4230187A1 (de
Inventor
Hee Gook Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4230187A1 publication Critical patent/DE4230187A1/de
Application granted granted Critical
Publication of DE4230187B4 publication Critical patent/DE4230187B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Baueinheit mit Leitern auf einem Chip (LOC = Lead on Chip) mit
– einem Halbleiterchip (51) mit mehreren Bondflecken (52), die in einer Reihe im mittleren Bereich der Oberfläche des Halbleiterchips (51) angeordnet sind;
– einem isolierenden Film (53), der an beiden Seitenbereichen der Oberfläche des Halbleiterchips ausgebildet ist;
– mehreren Innenleitern (54b), von denen jeder mit dem jeweiligen entsprechenden Bondfleck (52) des Halbleiterchips (51) elektrisch verbunden ist;
– einem Gehäusekörper (56), der den Halbleiterchip (51), den isolierenden Film (53) und den Innenleiter (54b) umgibt; und
– mehreren Aussenleitern (54c), von denen sich jeder von einem zugehörigen Innenleiter (54b) aus erstreckt und zum Anschluss an ein äusseres Element ausserhalb des Gehäusekörpers (56) dient;
– der isolierende Film (53), zwischen den Innenleitern (54b) und dem Halbleiterchip (51) auf beiden Seitenbereichen auf der Oberfläche des Halbleiterchips (51) aufgebracht ist; und
– die Innenleiter (54b) direkt...

Description

    • Priorität: 11. September 1991, Korea, Nr. 15863/1991 (P)
  • Die Erfindung betrifft eine Baueinheit mit Speicher-IC und ein Verfahren zum Herstellen einer solchen Baueinheit, spezieller eine Baueinheit mit Leitern auf dem Chip LOC = Lead On Chip), wie sie bei der Kapselung eines Speicher-IC mit 16-MByte oder noch größer verwendet wird, sowie ein Verfahren zum Herstellen einer solchen Baueinheit.
  • 6 ist ein Querschnitt durch den Aufbau einer Baueinheit für einen allgemeinen Speicher-IC. Andererseits ist 7 eine Draufsicht auf einen Leiterrahmen für den in 6 dargestellten Speicher-IC.
  • Zum Herstellen eines solchen Aufbaus einer Baueinheit wird zunächst ein Leiterrahmen hergestellt, der so ausgebildet ist, daß er einen Chip aufnehmen kann, der durch Zerteilen eines Wafers erhalten wurde. Der Leiterrahmen ist in den 6 und 7 mit dem Bezugszeichen 13 versehen. Wie in 7 dargestellt, weist der Leiterrahmen 13 einen paddelförmigen Teil auf, der im folgenden als Paddel 13a bezeichnet wird, an dem ein Halbleiterchip 11 befestigt wird. Weiterhin verfügt er über mehrere Innenleiter 13b, die elektrisch mit dem Chip 11 innerhalb der Baueinheit verbunden sind, mehreren Außenleiter 13c, die elektrisch mit anderen Elementen außerhalb der Baueinheit verbunden werden, ein Paar voneinander beabstandete Seitenschienen 13d, die so ausgebildet sind, daß sie die Form des Leiterrahmens 13 aufrechterhalten, Stützstäbe 13e, die so ausgebildet sind, daß sie die Außen- und Innenleiter 13b bzw. 13c so halten, daß diese gleichförmig beabstandet zwischen den Seitenschienen 13d liegen, ein Paar Haltestäbe 13f, die so ausgebildet sind, daß sie das Paddel 13a zwischen den Seitenschienen 13d halten, und mehrere Rastlöcher 13g.
  • Der Chip 11 wird durch Druckbonden am Paddel 13a des Leiterrahmens 13 befestigt, was nach dem Herstellen des Leiterrahmens 13 mit dem oben angegebenen Aufbau erfolgt. Anschließend erfolgt ein Drahtbonden, um Bondflecken 12 des Chips 11 elektrisch mit entsprechenden Innenleitern 13b über Drähte 14 zu verbinden. Die Bondflecken 12 sind auf der Oberfläche des Chips 11 ausgebildet, um das angegebene Drahtbonden vornehmen zu können. Sie sind im Fall eines Dual-in-line-Gehäuses in doppelter Reihe vorhanden, während sie im Fall eines Single-in-line-Gehäuses in einer einzigen Reihe vorhanden sind. Der dargestellte Fall entspricht dem eines Dual-in-line-Gehäuses.
  • Der Leiterrahmen 13, der Druck- und Drahtbonden unterzogen wurde, wird dann in einem Gießwerkzeug 15 mit einem Gießhohlraum angeordnet, der der gewünschten Form eines zu erzeugenden Gehäuses entspricht. Anschließend wird eine Epo xid-Gießverbindung (EMC = Epoxy Molding Compound) 16 in den Gießhohlraum des Gießwerkzeugs 15 eingefüllt, bei welchem Gießvorgang der Halbleiterchip 11 und die Innenleiter 13b eingegossen werden.
  • Nach dem Gießen wird ein Beschneidvorgang vorgenommen, um die Stäbe 13e vom Gußgehäuse zu entfernen. Anschließend wird ein Biegeablauf vorgenommen, um die Außenleiter 13c in eine gewünschte Form zu biegen. Auf diese Weise wird die Speicher-IC-Baueinheit mit dem in 6 dargestellten Aufbau erhalten.
  • Neuere technische Entwicklungen bei der Herstellung von Halbleiterelementen haben dazu geführt, daß Speicher-ICs eine immer größere Kapazität aufweisen. Dieser Trend hat auch zur Folge, daß die bloßen Chips in Halbleitergehäusen immer größer werden. Infolgedessen ist die vom bloßen Chip eingenommene Fläche unter der Gesamtfläche in einem Halbleitergehäuse zunehmend, was zu zunehmender Gesamtgröße der Baueinheit führt.
  • Eine solche Zunahme in dem vom bloßen Chip innerhalb der gesamten Speicher-IC-Baueinheit eingenommenen Fläche verhindert es, daß genug Raum zur Verfügung steht, der genauere Ausrichtung des Leiterrahmens innerhalb der Baueinheit sicherstellt. Um diese Schwierigkeit zu lösen, wurde eine Kapselungstechnik mit Leitern auf dem Chip (LOC = Lead On Chip) bekannt, bei der Kapselung ausgehend von dem Zustand erzielt wird, daß ein Leiterrahmen auf einen Chip gelegt wird.
  • Eine solche LOC-Kapselungstechnik wurde von IBM Corporation, USA verwendet, um dynamische RAMs mit 1 MByte Speicherkapazität (1M DRAM) herzustellen, und anschließend von Hitachi, Ltd., Japan um 4M DRAMs herzustellen. Die LOC-Kapselungstechnik wird auch die neue Kapselungstechnik beim Herstellen von 16M DRAMs sein.
  • 8 ist ein Querschnitt eines Aufbaus einer herkömmlichen LOC-Baueinheit. Wie in 8 dargestellt, weist diese LOC-Baueinheit einen Halbleiterchip 31 auf, der auf einem Paddel 34a eines Leiterrahmens befestigt ist und mit mehreren Bondflecken 32 versehen ist, die in einer Linie im mittleren Bereich der Oberfläche des Halbleiterchips 31 angeordnet sind. Die Baueinheit verfügt weiterhin über einen isolierenden Film 33, der auf der Oberfläche des Halbleiterchips 31 mit Ausnahme des Oberflächenbereichs mit den Bondflecken 32 angeordnet ist, d. h. über den beiden Seitenbereichen der Oberfläche des Halbleiterchips 31, mehrere Innenleiter 34b, die sich so erstrecken, daß ihr eines Ende über der Oberfläche des mit dem Paddel 34a des Leiterrahmens befestigten Halbleiterchips 31 angeordnet ist, wobei jeder Innenleiter elektrisch mit dem jeweiligen Bondfleck 32 über einen Draht 35 verbunden ist, mehrere Außenleiter 34c, die sich jeweils vom anderen Ende des zugehörigen Innenleiters 34b erstrecken und J-förmig ausgebildet sind, wobei jeder Außenleiter elektrisch mit einem äußeren Element verbunden ist, und einen Gehäusekörper 36, der den Halbleiterchip 31, den isolierenden Film 33 und die Innenleiter 34b umschließt.
  • 9 veranschaulicht einen Aufbau eines Leiterrahmens für eine herkömmliche LOC-Baueinheit, wie sie in 8 dargestellt ist. Ähnlich wie der Aufbau von 7 weist der in 9 dargestellte Leiterrahmen ein Paddel 34a, mehrere Innenleiter 34b, mehrere Außenleiter 34c, ein Paar Seitenschienen 34d, Stützstäbe 34e, Haltestäbe 34f und Rastlöcher 34g auf. In diesem Fall weisen die Innenleiter 34b jedoch. eine so große Länge auf, daß ihr freies, anzuschließendes Ende auf die Oberfläche des Halbleiterchips 31 aufgelegt werden kann.
  • Nun wird ein Verfahren zum Herstellen einer LOC-Baueinheit mit dem vorstehend genannten Aufbau beschrieben.
  • Zunächst wird ein Leiterrahmen 34 mit dem Aufbau gemäß 9 hergestellt. Danach wird ein Halbleiterchip 31, der zuvor durch Zerteilen eines Wafers erzeugt wurde, durch Druckbonden mit dem Paddel 34a des Leiterrahmens 34 verbunden. Als Isolierfilm 33 wird dann eine Polyimidschicht vorgegebener Dicke auf beide Seitenbereiche auf der Oberfläche des Halbleiterchips 31 aufgetragen. Anschließend wird Drahtbonden ausgeführt, um die Innenleiter 34b elektrisch mit dem zugehörigen Bondflecken des Chips 15 über Drähte 35 zu verbinden.
  • Anschließend an das Drahtbonden wird ein Gießvorgang ausgeführt, um einen vorgegebenen Teil einschließlich des Halbleiterchips 31, des Isolierfilms 33 und der Innenleiter 34b mit einer Epoxid-Gießverbindung zu vergießen, d. h., daß der den Chip 31 tragende Leiterrahmen 34 in einem (nicht dargestellten) Gießwerkzeug positioniert wird. Dabei stehen die Außenleiter 34c des Leiterrahmens 34 nach außen über die Gießform über. Die Epoxid-Gießverbindung wird in einen Gießhohlraum der Gießform eingefüllt, wodurch ein vorgegebener Teil vergossen wird, um den Gehäusekörper 36 zu bilden.
  • Anschließend wird ein Beschneidungsvorgang ausgeführt, um die Stützstäbe 34d und die Haltestäbe 34f zu entfernen. Anschließend werden die Außenleiter 34c in J-Form gebogen. Dadurch wird eine Single-in-line-LOC-Baueinheit erhalten.
  • Eine derartige LOC-Baueinheit hat den Vorteil, daß die Fläche vergrößert ist, die von den Innenleitern 34b innerhalb des Gehäuses eingenommen wird, was dadurch erfolgt, daß die Innenleiter 34b des Leiterrahmens 34 über einen aktiven Bereich des Halbleiterchips 31 überstehen und elektrisch mit diesem über die Drähte 35 verbunden sind.
  • Jedoch erfordert dieser Typ von LOC-Baueinheit die Verwendung eines Polymeren als nichtleitendem Material zum Isolie ren des Halbleiterchips 31 von den Innenleitern 34b des Leiterrahmens 34. Das Polymer ist zwischen dem Halbleiterchip 31 und den Innenleitern 34b des Leiterrahmens 34 vorhanden. Die Verwendung des Polymeren führt zur Schwierigkeit, daß die Bondkräfte zwischen dem Polymeren und dem Leiterrahmen 34 sowie zwischen dem Leiterrahmen 34 und dem Gehäusekörper 36 aus der Epoxid-Gießverbindung verringert werden. Eine weitere Schwierigkeit besteht dahingehend, daß unerwünschte parasitäre Kapazitäten zwischen jedem Innenleiter 34b des Leiterrahmens 34 und einer Schaltung des Halbleiterchips 31 auftreten können, der unterhalb der Innenleiter 34b angeordnet ist.
  • Derartige parasitäre Kapazitäten, wie sie durch Drahtbonden zwischen dem Halbleiterchip 31 und jedem Innenleiter 34b des Leiterrahmens 34, die sich an der Oberfläche des Halbleiterchips 31 erstrecken, erzeugt werden, können dadurch verhindert werden, daß die Polymerschicht so dick ausgebildet wird, daß der Halbleiterchip 31 perfekt von den Innenleitern 34b isoliert wird. Ein Zunehmen der Dicke der Poly merschicht bewirkt jedoch eine zunehmende Dicke der gesamten Speicher-IC-Baueinheit. Infolgedessen ist es nicht möglich, laminierte Baueinheiten zu erzeugen.
  • Die EP 0 501 830 A2 zeigt einen Lead-Frame für ein Gehäuse für einen Halbleiterchip. Der Halbleiterchip weist Bondpads auf, die in der Mitte des Chips angeordnet sind, wobei rechts und links neben der Reihe der Bondpads ein Spannungsversorgungsbus angeordnet ist. Die Bondpads werden mit inneren Leitungsfingern über Bonddrähte verbunden, wobei die Bonddrähte über die Busleitungen herübergeführt werden müssen. Um einen Kurzschluss zwischen dem Spannungsversorgungsbus und den inneren Leiterfingern zu vermeiden, weist der Spannungsversorgungsbus an seinen seitlichen Rändern jeweils einen dielektrischen Streifen aus Polyimid oder nichtleitfähigem Liquid auf. Die Oberfläche des Leiters des Spannungsversorgungsbuses ist in Längsausdehnung des Spannungsversorgungsbus abgestuft.
  • Die JP 02113544 A beschreibt einen Trägerfilm, wobei zur Verbesserung der Haftung zwischen einem Substrat und einem Vergießmittel die Oberfläche durch Vergrößern oder Aufrauhen vergrößert wird.
  • Die US 4,003,073 beschreibt einen Halbleiterchip mit einem Metallrahmen, der Bondpads aufweist, die direkt mit dem Halbleiterchip kontaktiert werden. Dabei ist die Rückseite des Halbleiterchips mit einer rauhen Oberfläche versehen.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, eine LOC-Baueinheit anzugeben, die dazu in der Lage ist, nicht nur zu verhindern, daß parasitäre Kapazitäten beim Verringern der Dicke eines Isolierfilms ansteigen, sondern bei dem auch die Verbindungskräfte zwischen dem isolierenden Film und dem Leiterrahmen sowie zwischen dem isolierenden Film und dem Gehäusekörper aus der Epoxid-Gießverbindung erhöht sind. Der Erfindung liegt weiterhin die Aufgabe zugrunde, ein Verfahren zum Herstellen einer LOC-Baueinheit anzugeben.
  • Die erfindungsgemäße Baueinheit mit Leitern auf einem Chip ist durch die Merkmale von Anspruch 1 gegeben. Das erfindungsgemäße Verfahren zum Herstellen einer Baueinheit mit Leitern auf einem Chip ist durch die Merkmale von Anspruch 5 gegeben.
    •
  • Die vorigen und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung in Zusammenhang mit den beigefügten Zeichnungen noch besser verständlich. Die Zeichnungen stellen folgendes dar.
  • 1 ist ein Querschnitt durch eine LOC-Baueinheit gemäß einem ersten Ausführungsbeispiel der Erfindung;
  • 2A bis 2C sind teilweise vergrößerte Darstellungen eines Bauteilbereichs, der dem Bereich "A" in 1 entspricht, und sie veranschaulichen verschiedene Beispiele für die elektrische Verbindung zwischen dem Halbleiterchip und den Innenleitern;
  • 3 ist eine Draufsicht auf einen Leiterrahmen für die LOC-Baueinheit gemäß dem ersten Ausführungsbeispiel der Erfindung;
  • 4 ist eine Draufsicht zum Veranschaulichen eines Lötprozesses bei einem erfindungsgemäßen Verfahren zum Herstellen einer LOC-Baueinheit;
  • 5 ist ein Querschnitt durch eine LOC-Baueinheit gemäß einem zweiten Ausführungsbeispiel der Erfindung;
  • 6 ist ein Querschnitt durch eine Baueinheit für einen allgemeinen Speicher-IC;
  • 7 ist eine Draufsicht auf einen Leiterrahmen für die in 6 dargestellte Speicher-IC-Baueinheit;
  • 8 ist ein Querschnitt durch eine herkömmliche LOC-Baueinheit; und
  • 9 ist eine Draufsicht auf einen Leiterrahmen für die in 8 dargestellte herkömmliche LOC-Baueinheit.
  • Unter Bezugnahme auf 1 wird nun eine LOC-Baueinheit gemäß einem ersten Ausführungsbeispiel der Erfindung beschrieben.
  • Wie in 1 dargestellt, weist die LOC-Baueinheit einen Halbleiterchip 51 mit mehreren Bondflecken 52 auf, die in einer Reihe im mittleren Bereich auf der Oberfläche des Halbleiterchips 51 angeordnet sind. Ein isolierender Film 53 ist auf der Oberfläche des Halbleiterchips 51 mit Ausnahme der Oberflächenbereiche aufgebracht, die den Bondflecken 52 entsprechen, d. h. in den beiden Seitenbereichen auf der Oberfläche des Halbleiterchips 51. Die LOC-Baueinheit weist auch einen Leiterrahmen 54 mit einem Paddel 54a, mehreren Innenleitern 54b und mehreren Außenleitern 54c auf. Jeder Bondfleck 52 des Halbleiterchips 51 ist an seiner Oberfläche mit Lötmittel 55 versehen. Jeder Innenleiter 54b des Leiterrahmens 54 erstreckt sich in solcher Weise bis über die Oberfläche des Halbleiterchips 51, daß sein eines Ende über dieser Oberfläche liegt und dieses Ende mit dem Halbleiterchip 51 über das Lötmittel 55 auf jedem Bondfleck 52 elektrisch verbunden ist. Ein Gehäusekörper 56, der unter Verwendung einer Epoxid-Gießverbindung angegossen ist, ist vorhanden, um den Halbleiterchip 51, die Innenleiter 54b des Leiterrahmens 54 und den isolierenden Film 53 einzuschließen.
  • Gemäß der vorliegenden Erfindung sind mehrere winzige Vorsprünge 57 an beiden Seitenbereichen der Oberfläche des Halbleiterchips 51 vorhanden. Andererseits weist der isolierende Film 53 an seiner Ober- und Unterseite gerändelte Flächen auf. Ähnlich ist jeder Innenleiter 54b an seiner Ober- und Unterseite mit gerändelten Oberflächen versehen.
  • Gemäß der vorliegenden Erfindung weist der isolierende Film 53, der zum Isolieren des Halbleiterchips 51 gegenüber den Innenleitern 54b dient, einen Fluorethylenfilm mit einer spezifischen induktiven Kapazität von 2,0 bis 2,2 auf, was im Gegensatz zu herkömmlichen Fällen steht, die einen Polyimidfilm mit einer spezifischen induktiven Kapazität von 3,5 verwenden. Durch Verwenden des Fluorethylenfilms mit der niedrigeren spezifischen induktiven Kapazität kann der isolierende Film 53 um etwa 44 % in der Dicke verringert werden, ohne daß die parasitären Kapazitäten größer werden, die zwischen dem Halbleiterchip 51 und jedem der Innenleiter 54b auftreten. D. h., daß die erfindungsgemäße LOC-Baueinheit einen isolierenden Fluorethylenfilm aufweist, dessen Dicke um etwa 60 μm bis etwa 70 μm kleiner ist als die Dicke von isolierenden Polyimidfilmen bei herkömmlichen Baueinheiten mit etwa 100 μm.
  • Obwohl ein derartiger Fluorethylenfilm einen Vorteil hinsichtlich der Dickenverringerung des isolierenden Films 53 wegen seiner niedrigeren spezifischen induktiven Kapazität mit sich bringt, hat er den Nachteil, daß seine Hafteigenschaft sehr schlecht ist. Gemäß der vorliegenden Erfindung wird dieses Problem durch die gerändelten Oberflächen gelöst, die an der jeweiligen Ober- und Unterseite des isolie renden Films 53 bzw. der Innenleiter 54b vorhanden sind.
  • Diese gerändelten Oberflächen verbessern die Haftkräfte zwischen dem Halbleiterchip 51 und jedem Innenleiter 54b sowie zwischen jedem Innenleiter 54b und dem aus der Epoxid-Gießverbindung hergestellten Gehäusekörper 56. Die Kontaktfläche zwischen den vorstehend genannten Teilen kann dadurch erhöht werden, daß mehrere gleichmäßig beabstandete Löcher in jedem Innenleiter 54b ausgebildet werden und jeder so perforierte Innenleiter mit Epoxidharz eingegossen wird.
  • In Verbindung mit den 1 bis 4 wird nun ein Verfahren zum Herstellen der LOC-Baueinheit mit dem vorstehend angegebenen Aufbau angegeben.
  • Gemäß diesem Verfahren wird zunächst. ein Leiterrahmen 54 mit dem in 3 dargestellten Aufbau hergestellt. Wie in 3 gezeigt, weist der Leiterrahmen 54 mehrere Innenleiter 54b auf, die sich in Längsrichtung so erstrecken, daß ihr jeweiliges eines Ende auf der Oberfläche des Halbleiterchips 51 positioniert ist, in ähnlicher Weise wie beim Leiterrahmen der herkömmlichen LOC-Baueinheit gemäß 9. Jedoch weist jeder Innenleiter 54b des Leiterrahmens 54 für die LOC-Baueinheit einen Aufbau dahingehend auf, daß sein mit jedem jeweiligen Bondfleck 52 des Halbleiterchips 51 zu verbindender Bereich weniger breit ist als der Bereich, der mit jedem zugehörigen Außenleiter 54c zu verbinden ist.
  • Das Bezugszeichen 54d bezeichnet Stützstäbe, 54e Seitenschienen, 54f Haltestäbe und 54g Rastlöcher.
  • Nach dem Herstellen des Leiterrahmens 54 wird ein Druckbondvorgang ausgeführt, um den Halbleiterchip 51 am Paddel 54a des Leiterrahmens 54 zu befestigen.
  • Anschließend werden mehrere winzige Vorsprünge 57 an der Oberfläche des Halbleiterchips 51 ausgebildet, der mehrere Bondflecken 52 entlang einer Linie aufweist. Das Ausbilden der winzigen Vorsprünge 57 wird dadurch erzielt, daß eine Schicht aus Si3N4 oder SiO2 über beiden Seitenbereichen der Oberfläche des Halbleiterchips 51 mit Ausnahme der Bereiche aufgebracht wird, in denen die Bondflecken 52 ausgebildet sind. Das Aufbringen erfolgt mit Hilfe von HF-Sputtern bei niedriger Temperatur, um eine Dicke von etwa 40 nm bis etwa 50 nm zu erzielen.
  • Über beiden Seitenbereichen der Oberfläche des Halbleiterchips 51 mit den winzigen Vorsprüngen 57 wird ein isolierender Film 53 aufgetragen, der aus einem Fluorethylenfilm mit gerändelten Oberflächen besteht. Die Ober- und die Unterseite jedes Innenleiters 54b wird dann mit gerändelten Oberflächen versehen, von denen eine in Kontakt mit der zugehörigen gerändelten Oberfläche des isolierenden Films 53 steht.
  • Das Ausbilden der gerändelten Oberflächen an den Innenleitern 54b des Leiterrahmens 54 kann dadurch erfolgen, daß die Innenleiter 54b zwischen Walzen mit jeweils gerändelter Außenfläche durchgezogen werden oder daß eine knöllchenförmige oder dendritische Schicht auf die Oberflächen der Innenleiter 54b durch Elektroplattieren mit einem Strom hoher Dichte mit nicht weniger als 100 mA/cm2 aufgetragen wird.
  • Anschließend an die Ausbildung der gerändelten Oberflächen an den Innenleitern 54b wird ein Lötmittel 55 auf jeden Bondfleck 52 des Halbleiterchips 51 aufgetragen. Anschließend wird ein Lötprozeß ausgeführt, um jeden Innenleiter 54b des Leiterrahmens 54 mit jedem zugehörigen Bondfleck 52 mittels des zugehörigen Lötmittels 55 zu verbinden, wodurch eine elektrische Verbindung zwischen dem Halbleiterchip 51 und jedem Innenleiter 54b hergestellt wird.
  • Wie in 3 dargestellt, weist jeder Innneleiter 54b des Leiterrahmens 54 einen solchen Aufbau auf, daß sein mit jedem jeweiligen Bondfleck 52 des Halbleiterchips 51 verbundener Bereich eine kleinere Breite aufweist als sein Bereich, der mit jedem zugehörigen Außenleiter 54c verbunden ist. Mit diesem Aufbau sind die Innenleiter 54b alternierend nach dem Löten mit den Lötmittelstellen 55 verbunden und dadurch elektrisch an den Halbleiterchip 51 angeschlossen. Aufgrund dieser Anordnung kann die Gesamtdicke der Baueinheit wirkungsvoll verringert werden.
  • Die elektrische Verbindung zwischen dem Halbleiterchip 51 und den Innenleitern 54b kann dadurch erzielt werden, daß ein Drahtbondverfahren mit allgemein verwendeten Drähten 58 eingesetzt wird, wie in 2a dargestellt. Zum Verringern der Gesamtdicke der Baueinheit können die Innenleiter 54b jedoch direkt mit den Bondflecken 52 unter Verwendung eines automatischen Band-Bondverfahrens oder eines C-4-Bondverfahrens verbunden werden, wie durch die 2b bzw. 2c veranschaulicht.
  • Anschließend wird ein vorgegebener Teil der Baueinheit einschließlich des Halbleiterchips 51 und der Innenleiter 54b mit einer Epoxid-Gießverbindung vergossen, um einen Gehäusekörper 56 zu bilden. Die sich ergebende Baueinheit wird einem Beschneidungsvorgang und einem Biegevorgang unterzogen. Dadurch wird eine Single-in-line-LOC-Baueinheit erhalten.
  • 5 veranschaulicht einen Aufbau einer LOC-Baueinheit gemäß einem zweiten Ausführungsbeispiel der Erfindung.
  • Die in 5 dargestellte LOC-Baueinheit weist denselben Aufbau wie die LOC-Baueinheit von 1 auf, mit der Ausnahme, daß ein Leiterrahmen mit Innenleitern 54b und Außen leitern 54c vorhanden ist, die getrennt von den zugehörigen Innenleitern 54b ausgebildet sind. In diesem Fall sind die Innenleiter 54b mit den zugehörigen Außenleitern 54c über ein Lötmittel verbunden.
  • Wie aus der vorstehenden Beschreibung ersichtlich ist, verwendet die vorliegende Erfindung einen Fluorethylenfilm mit niedriger spezifischer induktiver Kapazität als Polymerfilm zum Isolieren eines Halbleiterchips von den Innenleitern eines Leiterrahmens, was im Gegensatz zu herkömmlichen Fällen steht, wo ein Polyimidfilm mit hoher spezifischer induktiver Kapazität verwendet wird. Demgemäß ist es möglich, die Dicke des Polymerfilms zu verkleinern. Gemäß der vorliegenden Erfindung werden gerändelte Oberflächen an den oberen und unteren Verbindungsflächen des Polymerfilms und der Innenleiter des Leiterrahmens ausgebildet, während eine Mehrzahl winziger Vorsprünge an der oberen Verbindungsfläche des Halbleiterchips ausgebildet wird. Durch diese gerändelten Oberflächen und die winzigen Vorsprünge können Schwierigkeiten umgangen werden, die in bezug auf die Verbindungsstärke zwischen den Innenleitern und dem Polymerfilm aufgrund der Verwendung des Fluorethylenfilms entstehen. Es ist auch möglich, die Dicke des Polymerfilms zu verringern und ein Erhöhen der parasitären Kapazitäten zu verhindern. Dadurch wird ein Laminieren von Baueinheiten unterstützt.

Claims (14)

  1. Baueinheit mit Leitern auf einem Chip (LOC = Lead on Chip) mit – einem Halbleiterchip (51) mit mehreren Bondflecken (52), die in einer Reihe im mittleren Bereich der Oberfläche des Halbleiterchips (51) angeordnet sind; – einem isolierenden Film (53), der an beiden Seitenbereichen der Oberfläche des Halbleiterchips ausgebildet ist; – mehreren Innenleitern (54b), von denen jeder mit dem jeweiligen entsprechenden Bondfleck (52) des Halbleiterchips (51) elektrisch verbunden ist; – einem Gehäusekörper (56), der den Halbleiterchip (51), den isolierenden Film (53) und den Innenleiter (54b) umgibt; und – mehreren Aussenleitern (54c), von denen sich jeder von einem zugehörigen Innenleiter (54b) aus erstreckt und zum Anschluss an ein äusseres Element ausserhalb des Gehäusekörpers (56) dient; – der isolierende Film (53), zwischen den Innenleitern (54b) und dem Halbleiterchip (51) auf beiden Seitenbereichen auf der Oberfläche des Halbleiterchips (51) aufgebracht ist; und – die Innenleiter (54b) direkt mit den Bondflecken (52) verbunden sind; – der Halbleiterchip (51) eine durch HF-Sputtern gebildete Rauheit aus vielen Vorsprüngen (57) aufweist, die in beiden Seitenbereichen auf seiner Oberfläche ausgebildet sind; – der isolierende Film (53) an seiner Ober- und Unterseite mit gerändelten Oberflächen ausgebildet ist; und – jeder der Innenleiter (54b) an seiner Ober- und Unterseite eine gerändelte Oberfläche aufweist.
  2. Baueinheit nach Anspruch 1, dadurch gekennzeichnet, dass der isolierende Film (53) ein Fluorethylenfilm ist.
  3. Baueinheit nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass der isolierende Film (53) eine Dicke von 60 μm bis 70 μm aufweist.
  4. Baueinheit nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Gehäusekörper (56) aus einer Epoxid-Giessverbindung besteht.
  5. Baueinheit nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Aussenleiter (54c) getrennt von den Innenleitern (54b) ausgebildet sind.
  6. Baueinheit nach Anspruch 5, dadurch gekennzeichnet, dass die Aussenleiter (54c) mit einem jeweils zugehörigen Innenleiter (54b) verlötet sind.
  7. Verfahren zum Herstellen einer Baueinheit mit Leitern auf einem Chip, mit folgenden Schritten: a) Herstellen eines Leiterrahmens (54) mit einem Paddel (54a), mehreren Innenleitern (54b) und mehreren Aussenleitern (54c), von denen sich jeder von einem zugehörigen Innenleiter (54b) aus erstreckt; b) Druckbonden eines Halbleiterchips (51) auf das Paddel (54a) des Leiterrah mens (54), wobei der Halbleiterchip (51) mehrere Bondflecken (52) aufweist, die in einer Linie im mittleren Bereich der Oberfläche des Halbleiterchips (51) ausgebildet sind; c) Ausbilden eines isolierenden Films (53) auf der Oberfläche des Halbleiterchips (51); d) Ausbilden von Lötstellen an jedem Bondfleck (52) des Halbleiterchips (51); e) Vergiessen eines vorgegebenen Teils einschliesslich des Halbleiterchips (51), des isolierenden Films (53) und der Innenleiter (54b), um einen Gehäusekörper (56) zu bilden; und f) Beschneiden des Leiterrahmens (54) und Formen des Gehäusekörpers (56) wobei jeder Innenleiter (54b) zwischen den Schritten d) und e) an den jeweils zugehörigen Lötfleck angelötet wird, um die Innenleiter (54b) elektrisch mit dem Halbleiterchip (51) zu verbinden; und – zwischen den Schritten b) und c) durch HF-Sputtern eine Rauheit aus mehreren Vorsprüngen (57) auf den beiden Seitenbereichen an den Oberflächen des Halbleiterchips (51) mit Ausnahme des Bereichs mit den Bondflecken (52) ausgebildet wird; und – der isolierende Film (53) an der Vorsprünge (57) tragenden Oberfläche mit gerändelten Flächen an seiner Ober- und Unterseite ausgebildet wird; und – die Innenleiter (54b) mit gerändelten Oberflächen ausgebildet werden, wobei eine der gerändelten Oberflächen jedes Innenleiters (54b) in Berührung mit der oberen gerändelten Oberfläche des isolierenden Films (53) steht.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die mehreren winzigen Vorsprünge durch ein HF-Sputterverfahren bei niedriger Temperatur erzeugt werden.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Vorsprünge (57) aus Si3N4 oder SiO2 hergestellt werden.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die winzigen Vorsprünge (57) mit einer Dicke von 40 nm bis 50 nm ausgebildet werden.
  11. Verfahren nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass die Innenleiter einen solchen Aufbau aufweisen, da derjenige Bereich jedes Innenleiters, der mit einem zugehörigen Bondflecken des Halbleiterchips verbunden ist, eine kleinere Breite aufweist als derjenige Bereich, der mit dem zugehörigen Aussenleiter verbunden ist, wodurch jeweilige Bondflecken alternierend angeschlossen sind.
  12. Verfahren nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, dass die gerändelten Oberflächen der Innenleiter unter Verwendung von Walzen mit gerändelter Aussenfläche erzeugt werden.
  13. Verfahren nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, dass die gerändelten Oberflächen der Innenleiter durch Elektroplattieren bei hoher Stromdichte oder durch Beschichten mit einer knöllchenförmigen oder dendritischen Schicht auf die Oberflächen jedes Innenleiters erzeugt werden.
  14. Verfahren nach einem der Ansprüche 7 bis 13, dadurch gekennzeichnet, dass bei einem Leiterrahmen mit voneinander getrennten Aussen- und Innenleitern nach dem Schritt f) ein Lötschritt ausgeführt wird, bei dem dasjenige Ende jedes Innenleiters, das nicht mit einem Lötfleck auf den Halbleiterchip verlötet ist, mit dem zugehörigen Aussenleiter verlötet wird, um jeden Innenleiter mit dem jeweils zugehörigen Aussenleiter elektrisch zu verbinden.
DE4230187A 1991-09-11 1992-09-09 Baueinheit mit Speicher-IC, sowie Verfahren zum Herstellen einer solchen Baueinheit Expired - Fee Related DE4230187B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019910015863A KR940006083B1 (ko) 1991-09-11 1991-09-11 Loc 패키지 및 그 제조방법
KR15863/91 1991-09-11

Publications (2)

Publication Number Publication Date
DE4230187A1 DE4230187A1 (de) 1993-03-18
DE4230187B4 true DE4230187B4 (de) 2007-02-01

Family

ID=19319826

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4230187A Expired - Fee Related DE4230187B4 (de) 1991-09-11 1992-09-09 Baueinheit mit Speicher-IC, sowie Verfahren zum Herstellen einer solchen Baueinheit

Country Status (5)

Country Link
US (2) US5742096A (de)
JP (1) JP3121450B2 (de)
KR (1) KR940006083B1 (de)
DE (1) DE4230187B4 (de)
TW (1) TW301045B (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0152901B1 (ko) * 1993-06-23 1998-10-01 문정환 플라스틱 반도체 패키지 및 그 제조방법
TW270213B (de) * 1993-12-08 1996-02-11 Matsushita Electric Ind Co Ltd
KR970002140B1 (ko) * 1993-12-27 1997-02-24 엘지반도체 주식회사 반도체 소자, 패키지 방법, 및 리드테이프
US5554569A (en) * 1994-06-06 1996-09-10 Motorola, Inc. Method and apparatus for improving interfacial adhesion between a polymer and a metal
US5559366A (en) * 1994-08-04 1996-09-24 Micron Technology, Inc. Lead finger tread for a semiconductor lead package system
US5808354A (en) * 1994-11-21 1998-09-15 Samsung Electronics Co., Ltd. Lead frame for a semiconductor device comprising inner leads having a locking means for preventing the movement of molding compound against the inner lead surface
JP3205235B2 (ja) * 1995-01-19 2001-09-04 シャープ株式会社 リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
US5796158A (en) * 1995-07-31 1998-08-18 Micron Technology, Inc. Lead frame coining for semiconductor devices
US5785535A (en) * 1996-01-17 1998-07-28 International Business Machines Corporation Computer system with surface mount socket
JP3558459B2 (ja) * 1996-02-08 2004-08-25 沖電気工業株式会社 インナーリード接続方法
US6384333B1 (en) 1996-05-21 2002-05-07 Micron Technology, Inc. Underfill coating for LOC package
US5733800A (en) * 1996-05-21 1998-03-31 Micron Technology, Inc. Underfill coating for LOC package
JP3261987B2 (ja) * 1996-07-24 2002-03-04 日立電線株式会社 Ｌｏｃ用リードフレームおよびそれを利用した半導体装置
JPH10199911A (ja) * 1996-11-14 1998-07-31 Nittetsu Semiconductor Kk 半導体装置及びその製造方法
JPH10163400A (ja) * 1996-11-28 1998-06-19 Nitto Denko Corp 半導体装置及びそれに用いる２層リードフレーム
US6291273B1 (en) * 1996-12-26 2001-09-18 Hitachi, Ltd. Plastic molded type semiconductor device and fabrication process thereof
US6692989B2 (en) * 1999-10-20 2004-02-17 Renesas Technology Corporation Plastic molded type semiconductor device and fabrication process thereof
DE19704351B4 (de) * 1997-02-05 2006-03-30 Infineon Technologies Ag Leiterrahmen und Montagevorbereitungsverfahren für einen Leiterrahmen
CA2232843C (en) * 1997-03-25 2002-03-12 Koichi Haruta Plastic package, semiconductor device, and method of manufacturing plastic package
KR100230515B1 (ko) * 1997-04-04 1999-11-15 윤종용 요철이 형성된 리드 프레임의 제조방법
US6117797A (en) 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6949822B2 (en) * 2000-03-17 2005-09-27 International Rectifier Corporation Semiconductor multichip module package with improved thermal performance; reduced size and improved moisture resistance
JP2002176130A (ja) 2000-12-08 2002-06-21 Mitsubishi Electric Corp 封止型半導体装置およびそれに用いられるリードフレーム
US7264456B2 (en) * 2001-10-10 2007-09-04 Micron Technology, Inc. Leadframe and method for reducing mold compound adhesion problems
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP3981089B2 (ja) * 2004-02-18 2007-09-26 株式会社東芝 半導体装置とその製造方法
US20070290303A1 (en) * 2006-06-07 2007-12-20 Texas Instruments Deutschland Gmbh Dual leadframe semiconductor device package
US8895359B2 (en) * 2008-12-16 2014-11-25 Panasonic Corporation Semiconductor device, flip-chip mounting method and flip-chip mounting apparatus
US8643159B2 (en) 2012-04-09 2014-02-04 Freescale Semiconductor, Inc. Lead frame with grooved lead finger
US9978669B2 (en) * 2016-06-30 2018-05-22 Nxp Usa, Inc. Packaged semiconductor device having a lead frame and inner and outer leads and method for forming

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4003073A (en) * 1970-06-29 1977-01-11 Motorola, Inc. Integrated circuit device employing metal frame means with preformed conductor means
EP0247775A2 (de) * 1986-05-27 1987-12-02 AT&T Corp. Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte
EP0329317A2 (de) * 1988-02-12 1989-08-23 Hitachi, Ltd. Halbleiteranordnung mit einer isolierenden Folie
US4881118A (en) * 1988-02-22 1989-11-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JPH02113544A (ja) * 1988-10-21 1990-04-25 Mitsubishi Electric Corp キャリアテープ
EP0400324A2 (de) * 1989-05-30 1990-12-05 International Business Machines Corporation Halbleiterpackung
JPH0456239A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp 半導体装置
DE4030771A1 (de) * 1990-09-28 1992-04-02 Siemens Ag Kunststoffgehaeuse fuer einen halbleiterchip
US5126820A (en) * 1985-02-01 1992-06-30 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
EP0501830A2 (de) * 1991-02-28 1992-09-02 Texas Instruments Incorporated Isolierter Leiterrahmen für eingekapselte Halbleiteranordnungen

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52124865A (en) * 1976-04-13 1977-10-20 Sharp Corp Semiconductor device
JPS55140238A (en) * 1979-04-20 1980-11-01 Hitachi Ltd Tape carrier type semiconductor device
DE2929939A1 (de) * 1979-07-24 1981-02-19 Licentia Gmbh Halbleiteranordnung und verfahren zu ihrer herstellung
KR910006967B1 (ko) * 1987-11-18 1991-09-14 가시오 게이상기 가부시기가이샤 반도체 장치의 범프 전극 구조 및 그 형성 방법
JPH0727764B2 (ja) * 1988-03-16 1995-03-29 株式会社日立製作所 マイクロ波イオン源
US5175060A (en) * 1989-07-01 1992-12-29 Ibiden Co., Ltd. Leadframe semiconductor-mounting substrate having a roughened adhesive conductor circuit substrate and method of producing the same
US5278429A (en) * 1989-12-19 1994-01-11 Fujitsu Limited Semiconductor device having improved adhesive structure and method of producing same
US5164815A (en) * 1989-12-22 1992-11-17 Texas Instruments Incorporated Integrated circuit device and method to prevent cracking during surface mount
JPH03241826A (ja) * 1990-02-20 1991-10-29 Mitsubishi Materials Corp 半導体素子の製造方法およびこれに用いられる半導体基板
JPH03280532A (ja) * 1990-03-29 1991-12-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
NL9001491A (nl) * 1990-06-29 1992-01-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting, en inrichting voor toepassing van de werkwijze.
JPH04165624A (ja) * 1990-10-30 1992-06-11 Fujitsu Ltd 絶縁膜上のめっき配線方法
US5086018A (en) * 1991-05-02 1992-02-04 International Business Machines Corporation Method of making a planarized thin film covered wire bonded semiconductor package

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4003073A (en) * 1970-06-29 1977-01-11 Motorola, Inc. Integrated circuit device employing metal frame means with preformed conductor means
US5126820A (en) * 1985-02-01 1992-06-30 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
EP0247775A2 (de) * 1986-05-27 1987-12-02 AT&T Corp. Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte
EP0329317A2 (de) * 1988-02-12 1989-08-23 Hitachi, Ltd. Halbleiteranordnung mit einer isolierenden Folie
US4881118A (en) * 1988-02-22 1989-11-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JPH02113544A (ja) * 1988-10-21 1990-04-25 Mitsubishi Electric Corp キャリアテープ
EP0400324A2 (de) * 1989-05-30 1990-12-05 International Business Machines Corporation Halbleiterpackung
JPH0456239A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp 半導体装置
DE4030771A1 (de) * 1990-09-28 1992-04-02 Siemens Ag Kunststoffgehaeuse fuer einen halbleiterchip
EP0501830A2 (de) * 1991-02-28 1992-09-02 Texas Instruments Incorporated Isolierter Leiterrahmen für eingekapselte Halbleiteranordnungen

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
4- 56239 A., E-1214, June 10,1992, Vol.16, No.255
Patent Abstracts of Japan & JP 02113544 A., E- 953, July 19,1990, Vol.14, No.336 *
Patent Abstracts of Japan & JP 04056239 A., E-1214, June 10,1992, Vol.16, No.255 *
Patent Abstracts of Japan: 2-113544 A., E- 953, July 19,1990, Vol.14, No.336

Also Published As

Publication number Publication date
DE4230187A1 (de) 1993-03-18
JP3121450B2 (ja) 2000-12-25
TW301045B (de) 1997-03-21
KR930006867A (ko) 1993-04-22
KR940006083B1 (ko) 1994-07-06
US5742096A (en) 1998-04-21
US5358906A (en) 1994-10-25
JPH06169052A (ja) 1994-06-14

Similar Documents

Publication Publication Date Title
DE4230187B4 (de) Baueinheit mit Speicher-IC, sowie Verfahren zum Herstellen einer solchen Baueinheit
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE19520700B4 (de) Halbleiterbausteinanordnung
DE68927931T2 (de) Verfahren zur Herstellung einer Packungsstruktur für einen integrierten Schaltungschip
DE19728183B4 (de) Herstellungsverfahren für leitende Drähte eines Halbleitergehäuses in Chipgrösse
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE19716668C2 (de) Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen
DE69737588T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE2554965C2 (de)
DE3787671T2 (de) Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte.
DE4236625C2 (de) Halbleitervorrichtung mit LOC-Leiterrahmen und Verfahren zu ihrer Herstellung
DE4207198C2 (de) Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung
DE68928185T2 (de) Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE19708002A1 (de) Halbleiterbauelement und Anschlußrahmen dafür
DE10147955A1 (de) Halbleitervorrichtung
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE19817128A1 (de) Zuleitungsrahmen, den Zuleitungsrahmen benutzende Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE69006252T2 (de) Elektrischer Steckerstift und Verfahren zu seiner Herstellung.
DE10301432B4 (de) Zwischenverbindungsstruktur in einer Waferebenenpackung und Herstellungsverfahren
DE102008064373B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
DE3783076T2 (de) Auf einer oberflaeche montierter hochlast widerstand.

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8105 Search report available
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee