DE4030771A1 - Kunststoffgehaeuse fuer einen halbleiterchip - Google Patents
Kunststoffgehaeuse fuer einen halbleiterchipInfo
- Publication number
- DE4030771A1 DE4030771A1 DE19904030771 DE4030771A DE4030771A1 DE 4030771 A1 DE4030771 A1 DE 4030771A1 DE 19904030771 DE19904030771 DE 19904030771 DE 4030771 A DE4030771 A DE 4030771A DE 4030771 A1 DE4030771 A1 DE 4030771A1
- Authority
- DE
- Germany
- Prior art keywords
- intermediate layer
- semiconductor chip
- chip
- housing according
- system carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49558—Insulating layers on lead frames, e.g. bridging members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
Die Erfindung betrifft ein Kunststoffgehäuse für einen Halbleiter
chip nach dem Oberbegriff des Anspruchs 1.
Derartige Kunststoffgehäuse bzw. Verkapselungen für einen Halb
leiterchip, der an seiner Oberfläche eine integrierte Schaltung
(IC) aufweist, sind bekannt. Der Chip wird dabei auf einen metal
lenen Systemträger, einen sogenannten Leadframe (Rahmen mit An
schlußbeinen), und zwar bei Standard-ICs auf dessen zentrales
Teil (Insel) geklebt, gebondet und in einem Spritzgußprozeß voll
ständig mit Kunststoffpreßmasse umhüllt.
Die Fehlanpassung der thermischen Ausdehnung von Chip und Preß
masse führt bei plastikverkapselten Chips zu großen mechanischen
Spannungen im Gehäuse. Vor allem Scherspannungen an der Chipober
fläche, wo die empfindliche IC-Struktur und deren elektrische An
schlüsse liegen, und die Scher- und Zugspannungen in der Preßmas
se können die IC-Struktur und die Bondverbindungen zerstören bzw.
zu Rissen in der Umhüllung führen. Die Leadframe-Insel verstärkt
diese Spannungen noch. Weiterhin ist es problematisch, bei großen
Chips die seitlichen Leadframe-Anschlüsse stabil im Gehäuse zu
verankern.
Um die Chipoberfläche und die Bondanschlüsse von der Gehäusepreß
masse mechanisch zu entkoppeln, ist es bekannt, die Chipoberfläche
mit einer weichen Schutzabdeckung, beispielsweise aus einem Gel,
einem Polyimid oder einem Kleber zu versehen. Eine solche Zwi
schenschicht ist allerdings fertigungstechnisch aufwendig und er
höht die Spannungen in der Preßmasse am Chiprand. Das Problem
wird somit nur verlagert.
Die mechanische Verankerung der Anschlüsse wird durch komplizier
te Anschlußgeometrien oder größere Gehäuse erzielt. Bei einer wei
terhin bekannten Technik (William C. Ward, "Volume Production of
unique Plastic Surface-Mount Modules for the IBM 80-ns 1 Mbit
DRAM Chip by Area Wire Bond Techniques", Procs. of the 38. ECC,
1988, S.552-557) werden die Bondanschlüsse in die Chipmitte ver
legt, wo kaum Scherspannungen auftreten. Die Entkopplung von
Chipoberfläche und Preßmasse erfolgt durch zwei Klebefolien auf
dem Chip, die auch die Leadframe-Anschlüsse tragen. Die Anschlüs
se ragen fast bis in die Chipmitte und sind deshalb gut verankert.
Die Leadframe-Insel entfällt. Diese Technik erfordert allerdings
Spezialchips. IC mit Standarddesign, d. h. mit Bondanschlüssen an
den Seiten, können nicht verarbeitet werden.
Der Erfindung liegt die Aufgabe zugrunde, ein Kunststoffgehäuse
für einen IC-Halbleiterchip zu schaffen, bei dem das Auftreten
von mechanischen Spannungen, vor allem von Scherspannungen an der
Chipoberfläche vermieden wird und das insbesondere auch zum Ver
kapseln von integrierten Schaltungen mit Standarddesign geeignet
ist.
Diese Aufgabe wird erfindungsgemäß mit den Merkmalen des An
spruchs 1 gelöst.
Vorteilhafte Ausgestaltungen bzw. Weiterbildungen der Erfindung
sind Gegenstand zusätzlicher Ansprüche.
Die mit der Erfindung erzielten Vorteile bestehen insbesondere
darin, daß zum Befestigen der Leadframe-Anschlüsse bzw. Leiter
bahnen des Systemträgers auf der Chipoberfläche nur eine Klebe
folie, die als isolierende Zwischenschicht bevorzugt verwendet
wird, mitten auf den Chip geklebt wird, wobei die seitlichen elek
trischen Anschlußstellen, sogenannte Pads bzw. Bondpads frei blei
ben. Gebondet wird bzw. die Bonddrähte verlaufen seitwärts (Fig. 2)
oder von außen nach innen (Fig. 1). Die Leadframe-Insel entfällt,
wodurch eine Verringerung der mechanischen Spannung erreicht wird.
Als weitergehende vorteilhafte Maßnahme wird die als isolierende
Zwischenschicht verwendete weiche Klebefolie durch eine harte, in
der thermischen Ausdehnung an das Halbleitermaterial des Chips
angepaßte Schicht ersetzt. Dadurch werden die Scherspannungen in
der Ebene der IC-Struktur und der Bondungen (Anschlußstellen)
ganz oder zumindest teilweise blockiert und an die Oberseite die
ser harten Schicht verlegt. Dort sind sie unschädlich. In der
Preßmasse des Gehäuses werden die Spannungen nicht wie bei Gel
und weicher Klebung lokal an den Chipkanten erhöht. Der Effekt
kann auch mit einer harten Schicht über dem Leadframe erzielt
oder noch verbessert werden.
Anhand von in den Figuren der Zeichnung rein schematisch darge
stellten Ausführungsbeispielen wird die Erfindung im folgenden
erläutert. Es zeigen
Fig. 1 und 2 Ausschnitte der Anordnung der Leiterbahnen auf dem
Chip,
Fig. 3 eine Gehäuseausführungsform und
Fig. 4 eine weitere Gehäuseausführung.
In das in den Fig. 1 und 2 dargestellte Kunststoffgehäuse 1,
beispielsweise aus einem duroplastischen Kunststoff, ist ein
Halbleiterchip 2 völlig eingebettet. Der Halbleiterchip 2 weist
auf seiner Oberfläche eine integrierte Schaltung und dieser zuge
ordnete seitliche elektrische Anschlußstellen 5, sogenannte Pads,
auf. Diese Pads 5 sind durch Drähte 6 (Bonddrähte) mit den die Ge
häuseanschlüsse bildenden Leiterbahnen eines Systemträgers 3 kon
taktiert. Der Systemträger 3 ist über eine isolierende Zwischen
schicht 4, in diesem Beispiel eine Kunststoffolie auf der Ober
fläche des Chips 2 befestigt. Die Folie 4 ist etwas kleiner als
der Chip 2, so daß die seitlichen Anschlüsse 5 (Bondpads) nicht
bedeckt werden. Der Systemträger 3 (Leadframe) wird auf der Folie
zweckmäßig durch Kleben befestigt. Die Kleberschicht 7 (Fig. 3, 4)
kann beispielsweise zuerst auf den Chip 2 oder den Systemträger 3
aufgebracht sein. Die Kleberschicht 7 kann als Folie oder auch
flüssig aufgetragen werden, z. B. durch Aufstempeln. Besonders
einfach ist die Verwendung einer beidseitig kleberkaschierten
Kunststoffolie als Zwischenschicht 4. Die auf einer solchen Folie
4 bereits verhandenen Kleberschichten 7 bilden in diesem Fall das
Befestigungsmittel. Die auf der Oberseite der isolierenden Zwi
schenschicht, hier Folie 4 befestigten Leiterbahnen des Systemträ
gers 3 erstrecken sich in den Bereich über dem Chip 2 hinein, d. h.
sie verlaufen nahezu über die gesamte Chipfläche und haben daher
eine besonders gute Verankerung im Gehäuse 1. Die Fig. 1 zeigt
eine Variante des Verlaufs der Leiterbahnen des Systemträgers 3
und Fig. 2 eine weitere Variante. Von beiden Varianten ist in den
Fig. 1 und 2 nur die eine Hälfte des Systemträgers 3 darge
stellt. Die andere Hälfte ist dazu spiegelsymmetrisch.
Die Schichtenfolge ist bei dem in Fig. 3 dargestellten Ausführungs
beispiel identisch mit der in den Fig. 1 und 2 gezeigten. Bei die
sem besonders vorteilhaften Ausführungsbeispiel wird anstatt der
aufgeklebten, weichen Kunststoffolie, die beispielsweise aus Po
lyimid besteht, für die isolierende Zwischenschicht 4 eine Schicht
aus hartem Material mit einem dem Halbleiterchip 2 gleichen oder
mit ähnlichem thermischem Ausdehnungskoeffizienten verwendet. Bei
Silizium-Chips 2 ist die Verwendung von Silizium für die isolie
rende Zwischenschicht 4 thermisch und mechanisch optimal. Dabei
kann vorteilhaft polykristallines Rohsilizium verwendet werden.
Weitere besonders geeignete Materialien für die Zwischenschicht 4
sind Glas, z. B. Quarzglas, Keramik, z. B. A2O3-Keramik oder sogar
Metall, z. B. Molybdän oder Ni-Fe-Legierung, sofern die Isolation
der Kleberschicht 7 für die galvanische Trennung von Systemträger
3 und Halbleiterchip 2 ausreichend ist. Die Dicke der Zwischen
schicht 4 sollte ungefähr 50µm bis 500µm betragen. Die Zwischen
schicht 4, in diesem Beispiel in Form eines Plättchens, ist durch
eine beliebige, geeignete Klebetechnik auf dem Chip 2, dargestellt
durch die Kleberschicht 7, fixiert. Der Systemträger 3 ist auf
dem Plättchen bzw. der Zwischenschicht 4 zweckmäßig auch durch
Kleben, dargestellt durch die weitere Kleberschicht 7, befestigt.
Die harte Zwischenschicht 4 kann in Etiketten- oder Streifenform
schon auf dem Wafer aufgeklebt und im Falle der Verwendung einer
Metallschicht auch auf Löthöcker aufgelötet sein. Durch die Ver
wendung einer harten bzw. starren Schicht als Zwischenschicht 4
werden die Chipoberfläche und die Bondverbindungen besonders wirk
sam gegen Scherspannungen geschützt.
Von weiterem Vorteil ist, daß diese Zwischenschicht 4 neben der
mechanischen Schutzfunktion auch elektrische und thermische Funk
tionen übernehmen kann. Beispielsweise als elektrische Schirmung
oder als Wärmekapazität bei Schaltvorgängen von Leistungs-IC.
In Fig. 4 ist eine weitere Ausführungsform des Kunststoffgehäuses
1 dargestellt. Sowohl der Systemträger 3 als auch der Halbleiter
chip 2 sind wiederum mit der isolierenden Zwischenschicht 4 vor
zugsweise mittels Kleberschichten 7 befestigt. In diesem Beispiel
ist eine zur Zwischenschicht 4 analoge zusätzliche Schicht 8 vor
gesehen, die oberhalb des Systemträgers 3 zusätzlich oder alterna
tiv zur Zwischenschicht 4 eingesetzt werden kann. Die zusätzliche
Schicht 8 kann bei Bedarf auch eine größere Dicke als die Zwischen
schicht 4 aufweisen. Diese zusätzliche Schicht 8 kann vorteilhaft
nach dem Bonden aufgeklebt werden. Die Anordnung der Leiterbahnen
des Systemträgers 3 auf der Zwischenschicht 4 ist analog den in
den Fig. 1 und 2 gezeigten Ausführungsformen.
Claims (8)
1. Kunststoffgehäuse für einen Halbleiterchip, der darin völ
lig eingebettet ist, der auf seiner Oberfläche eine integrierte
Schaltung und seitliche elektrische Anschlußstellen aufweist,
die durch Drähte mit den die Gehäuseanschlüsse bildenden Leiter
bahnen eines Systemträgers kontaktiert ist, dadurch
gekennzeichnet, daß der Systemträger (3) über eine
isolierende Zwischenschicht (4) auf der Oberfläche des Halbleiter
chips (2) befestigt ist, welche die seitlichen Anschlußstellen
(5) freiläßt, und daß sich die Leiterbahnen des Systemträgers (3)
in den Bereich über dem Halbleiterchip (2) hinein erstrecken.
2. Gehäuse nach Anspruch 1, dadurch gekennzeich
net, daß der Systemträger (3) und der Halbleiterchip (2) mit
der isolierenden Zwischenschicht (4) durch Kleben befestigt sind.
3. Gehäuse nach Anspruch 1 oder 2, dadurch gekenn
zeichnet, daß die isolierende Zwischenschicht (4) eine
Kunststoffolie ist.
4. Gehäuse nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß die isolierende Zwischenschicht
(4) eine beidseitig kleberkaschierte Kunststoffolie ist.
5. Gehäuse nach Anspruch 1 oder 2, dadurch gekenn
zeichnet, daß die isolierende Zwischenschicht (4) aus
einem harten Material besteht, dessen thermischer Ausdehnungskoef
fizient dem des Materials des Halbleiterchips (2) angepaßt ist.
6. Gehäuse nach Anspruch 5, dadurch gekennzeich
net, daß der Halbleiterchip (2) aus einkristallinem Silizium
und die isolierende Zwischenschicht (4) aus polykrystallinem Sili
zium bestehen.
7. Gehäuse nach einem der Ansprüche 1 bis 6, dadurch
gekennzeichnet daß der Systemträger (3) mit einer
zusätzlichen Schicht (8) aus hartem Material versehen ist, dessen
thermischer Ausdehnungskoeffizient dem des Materials des Halblei
terchips (2) angepaßt ist.
8. Gehäuse nach Anspruch 6, dadurch gekenn
zeichnet, daß die zusätzliche Schicht (8) aus Glas, Si
lizium oder Aluminiumoxidkeramik besteht.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19904030771 DE4030771B4 (de) | 1990-09-28 | 1990-09-28 | Halbleiterbauelement mit einem in einem Kunststoffgehäuse eingebetteten Halbleiterchip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19904030771 DE4030771B4 (de) | 1990-09-28 | 1990-09-28 | Halbleiterbauelement mit einem in einem Kunststoffgehäuse eingebetteten Halbleiterchip |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4030771A1 true DE4030771A1 (de) | 1992-04-02 |
DE4030771B4 DE4030771B4 (de) | 2005-09-08 |
Family
ID=6415206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19904030771 Expired - Fee Related DE4030771B4 (de) | 1990-09-28 | 1990-09-28 | Halbleiterbauelement mit einem in einem Kunststoffgehäuse eingebetteten Halbleiterchip |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4030771B4 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4230187A1 (de) * | 1991-09-11 | 1993-03-18 | Gold Star Electronics | Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit |
EP0843356A2 (de) * | 1992-02-03 | 1998-05-20 | Motorola, Inc. | Halbleiteranordnung mit Überchipanschlüssen |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2706077B2 (ja) * | 1988-02-12 | 1998-01-28 | 株式会社日立製作所 | 樹脂封止型半導体装置及びその製造方法 |
JPH06329566A (ja) * | 1993-05-21 | 1994-11-29 | Asahi Glass Co Ltd | ジフルオロスチルベン誘導体化合物およびそれを含有する液晶組成物 |
-
1990
- 1990-09-28 DE DE19904030771 patent/DE4030771B4/de not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4230187A1 (de) * | 1991-09-11 | 1993-03-18 | Gold Star Electronics | Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit |
DE4230187B4 (de) * | 1991-09-11 | 2007-02-01 | Gold Star Electron Co., Ltd. | Baueinheit mit Speicher-IC, sowie Verfahren zum Herstellen einer solchen Baueinheit |
EP0843356A2 (de) * | 1992-02-03 | 1998-05-20 | Motorola, Inc. | Halbleiteranordnung mit Überchipanschlüssen |
EP0843356A3 (de) * | 1992-02-03 | 1998-10-28 | Motorola, Inc. | Halbleiteranordnung mit Überchipanschlüssen |
Also Published As
Publication number | Publication date |
---|---|
DE4030771B4 (de) | 2005-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102009046858B3 (de) | Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls | |
DE4424549C2 (de) | Verfahren zum Gehäusen eines Leistungshalbleiterbauelements und durch dieses Verfahren hergestelltes Gehäuse | |
DE102005039478A1 (de) | Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben | |
DE10251530B4 (de) | Stapelanordnung eines Speichermoduls | |
DE2736090A1 (de) | Aufbau einer elektrischen schaltung | |
DE10351761A1 (de) | Sensor für eine dynamische Grösse | |
DE19518753A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE112018002152T5 (de) | Halbleiterbauelement | |
DE10031952A1 (de) | Mehrchip-Halbleitermodul und Herstellungsverfahren dafür | |
DE112020003763T5 (de) | Halbleiterbauteil | |
DE112021001976T5 (de) | Halbleiterbauteil | |
DE102005050534B4 (de) | Leistungshalbleitermodul | |
DE69802146T2 (de) | Umarbeitungsfähige Leiterplattenbestückung mit einem Flip-Chip | |
DE10245451B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer | |
DE69109014T2 (de) | Flip-Chip-Halbleiteranordnung. | |
DE19612838A1 (de) | Leistungshalbleiterbauelement sowie Verfahren zu dessen Herstellung | |
DE112021001391T5 (de) | Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements | |
DE4030771B4 (de) | Halbleiterbauelement mit einem in einem Kunststoffgehäuse eingebetteten Halbleiterchip | |
WO2018046165A1 (de) | Leistungsmodul | |
EP0776041B1 (de) | Leistungs-Halbleitermodul | |
DE10244664A1 (de) | Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben | |
DE10261410B4 (de) | Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung | |
DE69231501T2 (de) | Packungsstruktur für integrierte Schaltungschips | |
EP0868776B1 (de) | Elektrisches bauelement, insbesondere mit akustischen oberflächenwellen arbeitendes bauelement - ofw-bauelement - sowie ein verfahren zu dessen herstellung | |
DE19630593C2 (de) | Verfahren zum Verbinden einer integrierten Schatung mit einem Substrat und elektronische Schaltungsanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |