JP3121450B2 - Ｌｏｃパッケージおよびその製造方法 - Google Patents

Ｌｏｃパッケージおよびその製造方法

Info

Publication number
JP3121450B2
JP3121450B2 JP04243295A JP24329592A JP3121450B2 JP 3121450 B2 JP3121450 B2 JP 3121450B2 JP 04243295 A JP04243295 A JP 04243295A JP 24329592 A JP24329592 A JP 24329592A JP 3121450 B2 JP3121450 B2 JP 3121450B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
insulating layer
inner lead
package
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04243295A
Other languages
English (en)
Other versions
JPH06169052A (ja
Inventor
グク リ ヒ
Original Assignee
エルジイ・セミコン・カンパニイ・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジイ・セミコン・カンパニイ・リミテッド filed Critical エルジイ・セミコン・カンパニイ・リミテッド
Publication of JPH06169052A publication Critical patent/JPH06169052A/ja
Application granted granted Critical
Publication of JP3121450B2 publication Critical patent/JP3121450B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＬＯＣ（リードオンチ
ップ）型のパッケージおよびその製造方法に係り、特
に、１６メガ ダイナミックランダムアクセスメモリ
（ＤＲＡＭ）以後のメモリＩＣのパッケージに使用され
るＬＯＣパッケージおよびその製造方法に関する。
【０００２】
【従来の技術】図６は、従来の一般のメモリＩＣパッケ
ージおよびそのモールド成形用金型の断面図、図７は、
図６のメモリＩＣパッケージ用リードフレームの平面図
である。
【０００３】ウエハからダイシングされたそれぞれの半
導体チップをパッケージするために、まず、リードフレ
ーム１３が形成される。リードフレーム１３は、図７に
示すように、ウエハからダイシングされたＩＣチップを
取付けるためのパドル１３ａと、パッケージ本体内部で
半導体チップのパッドと電気的に接続されるインナリー
ド１３ｂと、パッケージ本体外部において他の素子と電
気的に接続されるアウタリード１３ｃと、各リードフレ
ーム１３の形状を維持するためのサイドレール１３ｄ
と、２本のサイドレール１３ｄ間においてインナリード
１３ｂおよびアウタリード１３ｃが一定間隔を維持する
ように支持するダムバー１３ｅ、パドル１３ａをサイド
レール１３ｄ間において支持するサポートバー１３ｆ、
およびロッキングホール１３ｇとからなる。
【０００４】このような構造のリードフレーム１３を形
成したあと、ダイボンディング工程を行なって、パドル
１３ａ上に半導体チップ１１を取り付ける。
【０００５】その後、ワイヤボンディング工程を行なっ
て、半導体チップ１１の上面に形成されたボンディング
用パッド１２とインナリード１３ｂとをワイヤ１４を用
いて電気的に接続する。
【０００６】このとき、ボンディング用パッド１２は、
デュアルインライン型パッケージの場合には、半導体チ
ップ１１の表面に２列に、シングルインライン型パッケ
ージの場合には１列にそれぞれ形成されている。図６、
図７に示したものは、デュアルインラインタイプパッケ
ージである。
【０００７】ダイボンディングおよびワイヤボンディン
グ工程を行なった後、リードフレーム１３を所定の形状
のパッケージ形状を形成するための金型１５内に設置し
た後、ＥＭＣ（エポキシ モールディング コンパウン
ド）１６を金型１５の空間内に充填して半導体チップ１
１およびインナリード１３ｂを含む所定の部分をモール
ディングする。
【０００８】モールディング工程後、ダムバー１３ｅを
除去するトリミング工程を行ない、次いで、アウタリー
ド１３ｃを所定の形状に整形するフォーミング工程を行
なうと、メモリＩＣのパッケージが製造される。
【０００９】しかし、半導体素子の製造技術の発展によ
り、メモリＩＣの容量が大容量化する傾向にあり、これ
により半導体パッケージに内蔵する半導体チップの大き
さも相対的に大きくなる。
【００１０】したがって、全体パッケージの全容積中の
半導体チップが占有する容積が徐々に増加し、パッケー
ジ全体が厚くなっているのが現状である。
【００１１】このように、メモリＩＣ全体のパッケージ
の容積中、半導体チップが占有する容積の比率が増加す
ることにより、パッケージのリードフレームを確実に配
置・固定することができる空間が小さくなる。このよう
な問題点を解決するために、リードフレームを半導体チ
ップ上に載置してパッケージングするＬＯＣ（リードオ
ンチップ）パッケージ技術が提案された。
【００１２】このようなＬＯＣパッケージ技術は、米国
のＩＢＭで１メガ ＤＲＡＭに使用して以来、日本の日
立で４メガ ＤＲＡＭに適用したことがあり、今後、１
６メガ ＤＲＡＭ等に使用される新しいパッケージ技術
である。
【００１３】図８は、従来のＬＯＣパッケージの断面
図、図９は、図８のＬＯＣパッケージ用リードフレーム
の平面図である。
【００１４】従来のＬＯＣパッケージは、上面の中央部
にボンディング用パッド３２が一列に配置され、リード
フレームのパドル３４ａに取り付けられている半導体チ
ップ３１と、ボンディング用パッド３２を除く半導体チ
ップ３１の上面両側に形成され、半導体チップ３１とリ
ードフレームのインナリード３４ｂとを絶縁させるため
の絶縁層３３と、一端が半導体チップ３１の上部に位置
するように長く延長されてワイヤ３５によって半導体チ
ップ３１の各ボンディング用パッド３２に電気的に接続
される複数のインナリード３４ｂと、各インナリード３
４ｂの他端から延長されて外部で他の素子と電気的に接
続される「Ｊ」形状の複数のアウタリード３４ｃと半導
体チップ３１、絶縁層３３およびインナリード３４ｂを
囲むためのパッケージ本体３６とからなる。
【００１５】図９に示すように、ＬＯＣパッケージ用リ
ードフレームは、図７と同様にパドル３４ａ、インナリ
ード３４ｂ、アウタリード３４ｃ、サイドレール３４
ｄ、ダムバー３４ｅ、サポートバー３４ｆおよびロッキ
ングホール３４ｇとからなる。
【００１６】ただし、インナリード３４ｂが、パドル１
３ａ上に取り付けられる半導体チップ３１の上部表面に
位置するように充分に長く形成されている。
【００１７】このような構成のＬＯＣパッケージの製造
工程を以下説明する。
【００１８】図９に示すような構成のリードフレーム３
４を形成し、ダイボンディング工程を行なってリードフ
レーム３４のパドル３４ａ上にウエハからダイシングさ
れた半導体チップ３１を取り付け、ボンディング用パッ
ド３２を除く半導体チップ３１の上面両側にポリイミド
等を一定の厚さで塗布して絶縁層３３を形成し、ワイヤ
ボンディング工程を行なって半導体チップ３１のボンデ
ィング用パッド３２とリードフレーム３４のインナリー
ド３４ｂとをワイヤ３５を用いて電気的に接続する。ワ
イヤボンディング工程を行なった後、モールディング工
程により、半導体チップ３１、絶縁層３３およびインナ
リード３４ｂを含む所定の部分をＥＭＣを用いてモール
ディングし、パッケージ本体３６を形成する。
【００１９】すなわち、半導体チップ３１が載置された
リードフレーム３４をアウタリード３４ｃを除外して、
金型（図示せず）内に設置し、金型の空間内にＥＭＣを
充填し、かつ、半導体チップ３１およびインナリード３
４ｂを含む所定の部分をモールディングし、パッケージ
本体３６とリードフレーム３４とを一体化する。
【００２０】次いで、ダムバー３４ｅおよびサポートバ
ー３４ｆを除去するトリミング工程、および露出された
アウタリード３４ｃを「Ｊ」形状に折曲させるためのフ
ォーミング工程を行なうことにより、シングルインライ
ン型のＬＯＣパッケージを製造する。
【００２１】上記ＬＯＣパッケージでは、リードフレー
ム３４のインナリード３４ｂを半導体チップ３１のアク
ティブセル上まで引き上げ、ワイヤ３５を用いて半導体
チップ３１と電気的に接続させることにより、パッケー
ジ内部におけるリードフレーム３４のインナリード３４
ｂが占有する面積を増大できるという長所を有する。
【００２２】
【発明が解決しようとする課題】しかし、上記ＬＯＣパ
ッケージは、リードフレーム３４のインナリード３４ｂ
と半導体チップ３１との間に、これらを絶縁させるため
の絶縁層３３として、非電導物質である重合体（ポリマ
ー）を挿入する。しかし、これにより重合体からなる絶
縁層３３とリードフレーム３４、絶縁層３３とパッケー
ジ本体５６、および絶縁層３３と半導体チップ３１との
間の接着力が弱い問題がある。また、リードフレーム３
４の各インナリード３４ｂおよびその下方に位置する半
導体チップ３１の回路間に望ましくない寄生容量が生じ
る問題がある。
【００２３】一方、半導体チップ３１の上部まで引き上
げたリードフレーム３４のインナリード３４ｂを半導体
チップ３１にワイヤボンディングすることにより寄生容
量が生ずる問題を解決するために、重合体からなる絶縁
層３３を厚肉に形成してインナリード３４ｂと半導体チ
ップ３１を完全に絶縁することも行なわれる。しかし、
絶縁層３３を厚肉化するにしたがって、全体的にメモリ
ＩＣのパッケージが厚肉化され、ＩＣパッケージの薄型
化を達成できない問題があった。
【００２４】本発明の目的は、上記従来の問題を解決
し、絶縁層とリードフレーム、絶縁層とパッケージ本
体、絶縁層と半導体チップ、あるいはリードフレームと
パッケージ本体間の接着力を強化でき、また、絶縁層の
厚さを減少して薄型化を達成でき、かつ、寄生容量の増
加を防止できるＬＯＣパッケージおよびその製造方法を
提供することにある。
【００２５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のＬＯＣパッケージは、上面の中央部に複
数個のボンディング用パッドを設けた半導体チップと、
上記ボンディング用パッドを除く上記半導体チップの上
記上面に設けた絶縁層と、一端部がそれぞれ上記ボンデ
ィング用パッドに接続された複数のインナリードと、上
記半導体チップ、上記絶縁層および上記インナリードを
取り囲むパッケージ本体と、上記インナリードの他端部
から延長または別個に接続されて上記パッケージ本体の
外側で外部素子に接続するための複数のアウタリードと
を含んでなるＬＯＣパッケージにおいて、上記絶縁層と
上記インナリードとの接触面および上記絶縁層と上記パ
ッケージ本体との接触面が凹凸であることを特徴とす
る。
【００２６】また、上記半導体チップと上記絶縁層との
接触面が凹凸であることを特徴とする。
【００２７】また、上記リードフレームと上記パッケー
ジ本体との接触面が凹凸であることを特徴とする。
【００２８】また、上記絶縁層がフルオロエチレン系フ
ィルムであることを特徴とする。
【００２９】また、上記絶縁層の厚さが約６０〜７０μ
ｍであることを特徴とする。
【００３０】また、上記パッケージ本体がエポキシモー
ルディングコンパウンドからなることを特徴とする。
【００３１】また、上記ボンディング用パッドが上記半
導体チップの上記上面の中央部に少なくとも１列に配置
され、上記絶縁層が上記ボンディング用パッドの両側の
上記半導体チップの上記上面に設けられていることを特
徴とする。
【００３２】また、上記ボンディング用パッドと上記イ
ンナリードとが半田層を介して直接接続されていること
を特徴とする。
【００３３】また、上記ボンディング用パッドと上記イ
ンナリードとがボンディングワイヤを介して接続されて
いることを特徴とする。
【００３４】また、本発明のＬＯＣパッケージの製造方
法は、パドル、インナリードおよび上記インナリードの
端部から延長または別個に接続されたアウタリードを含
んでなるリードフレームを準備する第１の工程と、上面
の中央部に複数個のボンディング用パッドを設けた半導
体チップを、上記パドル上にダイボンディングする第２
の工程と、上記ボンディング用パッドを除く上記半導体
チップの上記上面に微細突起を形成する第３の工程と、
上記微細突起が形成された上記ボンディング用パッドを
除く上記半導体チップの上面に、上面と下面に凹凸面を
有する絶縁層を形成する第４の工程と、一方が上記絶縁
層の凹凸面の一方と接触する凹凸面を上記インナリード
に形成する第５の工程と、上記インナリードを上記ボン
ディング用パッドと接続する第６の工程と、上記半導体
チップ、上記絶縁層および上記インナリードを含む所定
の部分をモールディングしてパッケージ本体を形成する
第７の工程と、上記パッケージ本体と一体化した上記リ
ードフレームをトリミングし、かつ、フォーミングする
第８の工程と、を含むことを特徴とする。
【００３５】また、上記半導体チップ上の上記微細突起
を低温でＲＦスパッタリング法により形成することを特
徴とする。
【００３６】また、上記半導体チップ上の上記微細突起
がＳｉ3Ｎ4またはＳｉＯ2であることを特徴とする。
【００３７】また、上記半導体チップ上の上記微細突起
の厚さが約４００〜５００Åであることを特徴とする。
【００３８】また、上記インナリードの上記ボンディン
グ用パッドに接続される部分の幅が、上記アウタリード
に延長または別個に接続される部分の幅より狭いことを
特徴とする。
【００３９】また、上記半導体チップの上面の中央部に
配置された上記ボンディング用パッドに、両側から伸び
る上記インナリードを交互に接続することを特徴とす
る。
【００４０】また、上記インナリードの凹凸面を、凹凸
面を有するローラを用いて形成することを特徴とする。
【００４１】また、上記インナリードの凹凸面を、高電
流密度の電気めっき法を用いてこぶ状または樹枝状突起
状のいずれかの形状に形成することを特徴とする。
【００４２】また、上記第６の工程と上記第７の工程と
の間に、上記インナリードと上記アウタリードとを半田
付けする工程を有することを特徴とする。
【００４３】また、上記第６の工程において、上記ボン
ディング用パッドと上記インナリードとを半田層を介し
て直接接続することを特徴とする。
【００４４】また、上記第６の工程において、上記ボン
ディング用パッドと上記インナリードとをボンディング
ワイヤを介して接続することを特徴とする。
【００４５】さらに、本発明のＬＯＣパッケージの製造
方法は、パドル、インナリードおよび上記インナリード
の端部から延長または別個に接続されたアウタリードを
含んでなるリードフレームを準備する工程と、上面の中
央部に複数個のボンディング用パッドを設けた半導体チ
ップを、上記パドル上にダイボンディングする工程と、
上記半導体チップの上記ボンディング用パッドを除く凹
凸を有する上面に、絶縁層を塗布する工程と、上面、下
面の少なくとも下面に凹凸が形成されたインナリードを
上記絶縁層の上に載置し、かつ、上記インナリードを上
記ボンディング用パッドと接続する工程と、上記半導体
チップ、上記絶縁層および上記インナリードを含む所定
の部分をモールディングしてパッケージ本体を形成する
工程と、上記パッケージ本体と一体化した上記リードフ
レームをトリミングし、かつ、フォーミングする工程
と、を含むことを特徴とする。
【００４６】
【作用】本発明では、絶縁層とリードフレームのインナ
リードとの接触面、および絶縁層とパッケージ本体との
接触面が凹凸であるので、絶縁層とインナリード、およ
び絶縁層とパッケージ本体との接着力を向上できる。ま
た、半導体チップと絶縁層との接触面を凹凸とすること
により、半導体チップと絶縁層との接着力を向上でき
る。さらに、インナリードとパッケージ本体との接触面
を凹凸とすることにより、インナリードとパッケージ本
体との接着力を向上できる。また、半導体チップとイン
ナリードとを絶縁するための絶縁層として、比誘電率が
小さいフルオロエチレン系フィルムを使用することによ
り、絶縁層の厚さを薄くできる。したがって、パッケー
ジの薄型化を図ることができる。また、絶縁層の厚さが
減少できるのみならず、寄生容量の増加を抑制できる。
【００４７】
【実施例】以下、本発明のＬＯＣパッケージおよびその
製造方法の一実施例を図面を参照して詳細に説明する。
【００４８】実施例１ 図１は、本発明の第１の実施例のＬＯＣパッケージの要
部断面図、図２（ａ）〜（ｃ）は、それぞれ別の形態の
図１のＡ部の詳細図である。
【００４９】本実施例によるＬＯＣパッケージは、図１
に示すような構造を有する。すなわち、半導体チップ５
１の上面の中央部に複数のボンディング用パッド５２が
一列に配置されている。半導体チップ５１の上面の一列
のボンディング用パッド５２の両側には、リードフレー
ムのインナリード５４ｂと半導体チップ５１とを絶縁す
るための絶縁層５３が形成されている。半導体チップ５
１の各ボンディング用パッド５２上には半田層５５が形
成されている。リードフレームのインナリード５４ｂは
半導体チップ５１の上面の中央部まで延長され、半田層
５５により半田付けされて半導体チップ５１と電気的に
接続されている。また、半導体チップ５１とリードフレ
ームのインナリード５４ｂおよび絶縁層５３を含む所定
の部分をＥＭＣによりモールディングされ、パッケージ
本体５６が形成されている。
【００５０】本実施例のＬＯＣパッケージは、半導体チ
ップ５１の上面の一列のボンディング用パッド５２の両
側に微細突起５７が形成され、また、絶縁層５３の上下
面およびインナリード５４ｂの上下面にも凹凸面がそれ
ぞれ形成されている。
【００５１】本実施例では、インナリード５４ｂと半導
体チップ５１の上面とを絶縁するための絶縁層５３とし
て、比誘電率がほぼ３．５の重合体であるポリイミドフ
ィルムの代わりに、テフロンのような比誘電率がほぼ
２．０〜２．２であるフルオロエチレン系フィルムを使
用した。
【００５２】したがって、本発明では、絶縁層５３とし
て比誘電率が小さいフルオロエチレン系フィルムを使用
することにより、インナリード５４ｂと半導体チップ５
１と間の寄生容量を増加させず、絶縁層５３の厚さを約
４４％と減少させることができる。
【００５３】すなわち、絶縁層５３としてポリイミドを
使用する従来のＬＯＣパッケージでは、寄生容量の発生
を防止するために、絶縁層５３をほぼ１００μｍ厚さで
塗布したが、本実施例のＬＯＣパッケージでは、フルオ
ロエチレン系フィルムを使用することにより絶縁層を６
０〜７０μｍになるようにしたので、従来より絶縁層を
薄く形成できる。
【００５４】絶縁層５３としてフルオロエチレン系フィ
ルムを使用する場合、比誘電率が小さいので、その厚さ
を薄く塗布できる長所はあるが、物質自体の粘着強度が
非常に低い問題を解消するために、本実施例では絶縁層
５３の上下面に小さい凹凸面を連続的に形成するととも
に、インナリード５４ｂにも小さい凹凸面を連続的に形
成して半導体チップ５１、インナリード５４ｂおよびパ
ッケージ本体５６間の接着力を向上させた。上記物質間
の接触面積をさらに増加するための方法として、インナ
リード５４ｂに一定の間隔で貫通孔を形成してエポキシ
樹脂でモールディングしてもよい。
【００５５】上記の構造を有するＬＯＣパッケージの製
造方法を図１〜図４に基づいて詳細に説明する。
【００５６】まず、図３に示すような構造を有するリー
ドフレーム５４を作製する。図３に示すＬＯＣパッケー
ジ用リードフレーム５４では、図９の従来のＬＯＣパッ
ケージ用リードフレーム３４の構造と同様に、パドル５
４ａに取り付ける半導体チップ５１の上面にインナリー
ド５４ｂが位置するように、インナリード５４ｂを充分
に長く形成した。
【００５７】しかし、本発明のＬＯＣパッケージ用リー
ドフレーム５４のインナリード５４ｂは、図３、図４に
示すように、半導体チップ５１のボンディング用パッド
５２に接続される部分がアウタリード５４ｃに接続され
る部分の幅より狭く形成されている。
【００５８】なお、図３において、符号５４ｃはアウタ
リード、５４ｄはダムバー、５４ｅはサイドレール、５
４ｆはサポートバー、５４ｇはロッキングホールをそれ
ぞれ示す。
【００５９】リードフレーム５４を作製した後、ダイボ
ンデング工程を行なって、半導体チップ５１をリードフ
レーム５４のパドル５４ａに取り付ける。
【００６０】その後、上面の中央部に複数のボンディン
グ用パッド５２を一列に配置した半導体チップ５１の上
面の一列のボンディング用パッド５２の両側に微細突起
５７を形成する。すなわち、低温でＲＦスパッタリング
法により微細突起５７を、ボンディング用パッド５２が
形成された部分を除く半導体チップ５１の上面の両側に
Ｓｉ3Ｎ4またはＳｉＯ2の材料を用いてＲＦスパッタリ
ング工程を行ない、約４００〜５００Åの厚さで蒸着す
る。
【００６１】次いで、微細突起５７を形成した半導体チ
ップ５１の上面の両側に微細な凹凸面を有するフルオロ
エチレン系フィルムを塗布して絶縁層５３を形成する。
次いで、絶縁層５３の上面の凹凸面と接触するように、
インナリード５４ｂに凹凸面を形成する。
【００６２】インナリード５４ｂに凹凸面を形成する方
法を具体的に説明する。
【００６３】表面に微小な凹凸面が形成された図示しな
いローラ間に、リードフレーム５４のインナリード５４
ｂを通過させて凹凸面を形成するか、あるいは１００ｍ
Ａ／ｃｍ2以上の高電流密度を用いた電気めっき法によ
り、インナリード５４ｂの表面を小さいこぶ状または樹
枝状突起状の凹凸面でコーティングする方法もある。イ
ンナリード５４ｂに凹凸面を形成した後、半導体チップ
５１の各ボンディング用パッド５２上に半田層５５を形
成し、リードフレーム５４のインナリード５４ｂを半田
層５５を介して半導体チップ５１の各ボンディング用パ
ッド５２とインナリード５４ｂとを電気的に互いに接続
する。
【００６４】すなわち、図４に示すように、半導体チッ
プ５１のボンディング用パッド５２に接続される部分の
インナリード５４ｂの幅を、アウタリード５４ｃに接続
される部分の幅より狭く形成し、このような形状のイン
ナリード５４ｂは交互に配列され、半田層５５で半田付
けして半導体チップ５１のボンディング用パッド５２に
電気的に接続させることにより、パッケージの全体的な
厚さを大幅に減少させる。
【００６５】また、半導体チップ５１とインナリード５
４ｂとを接続する方法としては、図２（ａ）に示すよう
に、一般のワイヤ５８を用いたワイヤボンディング法を
使用してもよいが、パッケージの全体的な厚さを減少さ
せるために図２の（ｂ）および（ｃ）に示すように、Ｔ
ＡＢ（テープ オートメイティド ボンディング）法を用
い、またはＣ−４ボンディング法を用いてパッド５２に
直接接続する方法もある。
【００６６】その後、半導体チップ５１およびインナリ
ード５４ｂを含む所定の部分をＥＭＣでモールディング
してパッケージ本体５６を形成し、この後、リードフレ
ームのトリミング工程およびフォーミング工程を行なっ
て、シングルインライン型のＬＯＣパッケージが得られ
る。
【００６７】以上説明したように、本実施例では、絶縁
層５３とリードフレーム５４のインナリード５４ｂとの
接触面、および絶縁層５３とパッケージ本体５６との接
触面が凹凸であるので、絶縁層５３とインナリード５４
ｂ、および絶縁層５３とパッケージ本体５６との接着力
を向上できる。また、半導体チップ５１と絶縁層５３と
の接触面が凹凸であるので、半導体チップ５１と絶縁層
５３との接着力を向上できる。さらに、インナリード５
４ｂとパッケージ本体５６との接触面が凹凸であるの
で、インナリード５４ｂとパッケージ本体５６との接着
力を向上できる。すなわち、半導体チップ５１の表面に
微細突起５７を形成し、かつ、絶縁層５３およびリード
フレームのインナリード５４ｂの上下面に凹凸面を形成
し、これらを互いに接着したので、半導体チップ５１と
絶縁層５３、絶縁層５３とインナリード５４ｂ、インナ
ーリード５４ｂとパッケージ本体５６との間の接着力を
向上できる。また、半導体チップ５１とインナリード５
４ｂとを絶縁するための絶縁層５３として、比誘電率が
大きいポリイミドの代わりに比誘電率が小さいフルオロ
エチレン系フィルムを使用したので、絶縁層５３の厚さ
を薄くできる。したがって、パッケージの薄型化を図る
ことができる。また、絶縁層５３の厚さが減少できるの
みならず、寄生容量の増加を抑制できる。なお、絶縁層
５３としてフルオロエチレン系フィルムの使用に伴う絶
縁層５３とインナリード５４ｂ、絶縁層５３とパッケー
ジ本体５６、および絶縁層５３と半導体チップ５１との
間の接着力の低下の問題は、これらの間の上記各凹凸面
による接触により解消できる。
【００６８】実施例２ 図５は、本発明の第２の実施例のＬＯＣパッケージの構
造を示した断面図である。本実施例のＬＯＣパッケージ
では、インナリード５４ｂおよびアウタリード５４ｃが
別々に形成されたリードフレームを形成し、これらを互
いに半田付けにより接続したこと以外は、上記第１の実
施例と同様である。
【００６９】以上本発明を実施例に基づいて具体的に説
明したが、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。例えば、上記第１、第２の実施
例において、半導体チップ５１と絶縁層５３との接触面
や、インナリード５４ｂとパッケージ本体５６との接触
面を必ずしも凹凸にしなくてもよい。また、ＬＯＣパッ
ケージの製造工程において、半導体チップ５１の上面に
例えば微細突起５７等の凹凸を形成し、その凹凸面の上
にフルオロエチレン系フィルム等からなる絶縁層５３を
塗布することにより、絶縁層５３の下面を半導体チップ
５１の上面の凹凸面に即して形成し、次いで、該絶縁層
５３が完全に固くなる前に凹凸面を形成したインナリー
ド５４ｂを設けることにより、絶縁層５３の上面をイン
ナリード５４ｂの下面の凹凸面に即して形成してもよ
い。
【００７０】
【発明の効果】以上説明したように、本発明では、絶縁
層、インナリード、パッケージ本体、半導体チップ間の
接着力を向上でき、また、絶縁層の厚さを薄くするのが
可能なので、パッケージの薄型化を図ることができる。
さらに、絶縁層の厚さが減少できるのみならず、寄生容
量の増加を抑制できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例のＬＯＣパッケージの要
部断面図である。
【図２】（ａ）〜（ｃ）は、図１のＡ部のそれぞれ別の
形態の詳細図である。
【図３】図１のＬＯＣパッケージ用リードフレームの平
面図である。
【図４】本発明の第１の実施例における半田付け工程を
説明するための部分平面図である。
【図５】本発明の第２の実施例のＬＯＣパッケージの断
面図である。
【図６】従来のメモリＩＣパッケージおよびそのモール
ド成形用金型の断面図である。
【図７】図６のメモリＩＣパッケージ用リードフレーム
の平面図である。
【図８】従来のＬＯＣパッケージの断面図である。
【図９】図８のＬＯＣパッケージ用リードフレームの平
面図である。
【符号の説明】
５１…半導体チップ、５２…ボンディング用パッド、５
３…絶縁層、５４…リードフレーム、５４ａ…パドル、
５４ｂ…インナリード、５５…半田層、５６…パッケー
ジ本体、５７…微細突起、５８…ボンディングワイヤ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 H01L 23/28

Claims (21)

    (57)【特許請求の範囲】
  1. 【請求項１】上面の中央部に複数個のボンディング用パ
    ッドを設けた半導体チップと、上記ボンディング用パッ
    ドを除く上記半導体チップの上記上面に設けた絶縁層
    と、一端部がそれぞれ上記ボンディング用パッドに接続
    された複数のインナリードと、上記半導体チップ、上記
    絶縁層および上記インナリードを取り囲むパッケージ本
    体と、上記インナリードの他端部から延長または別個に
    接続されて上記パッケージ本体の外側で外部素子に接続
    するための複数のアウタリードとを含んでなるＬＯＣパ
    ッケージにおいて、上記絶縁層と上記インナリードとの
    接触面および上記絶縁層と上記パッケージ本体との接触
    面が凹凸であることを特徴とするＬＯＣパッケージ。
  2. 【請求項２】上記半導体チップと上記絶縁層との接触面
    が凹凸であることを特徴とする請求項１記載のＬＯＣパ
    ッケージ。
  3. 【請求項３】上記リードフレームと上記パッケージ本体
    との接触面が凹凸であることを特徴とする請求項１記載
    のＬＯＣパッケージ。
  4. 【請求項４】上記絶縁層がフルオロエチレン系フィルム
    であることを特徴とする請求項１記載のＬＯＣパッケー
    ジ。
  5. 【請求項５】上記絶縁層の厚さが６０〜７０μｍである
    ことを特徴とする請求項１記載のＬＯＣパッケージ。
  6. 【請求項６】上記パッケージ本体がエポキシモールディ
    ングコンパウンドからなることを特徴とする請求項１記
    載のＬＯＣパッケージ。
  7. 【請求項７】上記ボンディング用パッドが上記半導体チ
    ップの上記上面の中央部に少なくとも１列に配置され、
    上記絶縁層が上記ボンディング用パッドの両側の上記半
    導体チップの上記上面に設けられていることを特徴とす
    る請求項１記載のＬＯＣパッケージ。
  8. 【請求項８】上記ボンディング用パッドと上記インナリ
    ードとが半田層を介して直接接続されていることを特徴
    とする請求項１記載のＬＯＣパッケージ。
  9. 【請求項９】上記ボンディング用パッドと上記インナリ
    ードとがボンディングワイヤを介して接続されているこ
    とを特徴とする請求項１記載のＬＯＣパッケージ。
  10. 【請求項１０】パドル、インナリードおよび上記インナ
    リードの端部から延長または別個に接続されたアウタリ
    ードを含んでなるリードフレームを準備する第１の工程
    と、 上面の中央部に複数個のボンディング用パッドを設けた
    半導体チップを、上記パドル上にダイボンディングする
    第２の工程と、 上記ボンディング用パッドを除く上記半導体チップの上
    記上面に微細突起を形成する第３の工程と、 上記微細突起が形成された上記ボンディング用パッドを
    除く上記半導体チップの上面に、上面と下面に凹凸面を
    有する絶縁層を形成する第４の工程と、 一方が上記絶縁層の凹凸面の一方と接触する凹凸面を上
    記インナリードに形成する第５の工程と、 上記インナリードを上記ボンディング用パッドと接続す
    る第６の工程と、 上記半導体チップ、上記絶縁層および上記インナリード
    を含む所定の部分をモールディングしてパッケージ本体
    を形成する第７の工程と、 上記パッケージ本体と一体化した上記リードフレームを
    トリミングし、かつ、フォーミングする第８の工程と、
    を含むことを特徴とするＬＯＣパッケージの製造方法。
  11. 【請求項１１】上記半導体チップ上の上記微細突起を低
    温でＲＦスパッタリング法により形成することを特徴と
    する請求項１０記載のＬＯＣパッケージの製造方法。
  12. 【請求項１２】上記半導体チップ上の上記微細突起がＳ
    ｉ3Ｎ4またはＳｉＯ2であることを特徴とする請求項１
    ０または１１記載のＬＯＣパッケージの製造方法。
  13. 【請求項１３】上記半導体チップ上の上記微細突起の厚
    さが４００〜５００Åであることを特徴とする請求項１
    ０または１２記載のＬＯＣパッケージの製造方法。
  14. 【請求項１４】上記インナリードの上記ボンディング用
    パッドに接続される部分の幅が、上記アウタリードに延
    長または別個に接続される部分の幅より狭いことを特徴
    とする請求項１０記載のＬＯＣパッケージの製造方法。
  15. 【請求項１５】上記半導体チップの上面の中央部に配置
    された上記ボンディング用パッドに、両側から伸びる上
    記インナリードを交互に接続することを特徴とする請求
    項１０記載のＬＯＣパッケージの製造方法。
  16. 【請求項１６】上記インナリードの凹凸面を、凹凸面を
    有するローラを用いて形成することを特徴とする請求項
    １０記載のＬＯＣパッケージの製造方法。
  17. 【請求項１７】上記インナリードの凹凸面を、高電流密
    度の電気めっき法を用いてこぶ状または樹枝状突起状の
    いずれかの形状に形成することを特徴とする請求項１０
    記載のＬＯＣパッケージの製造方法。
  18. 【請求項１８】上記第６の工程と上記第７の工程との間
    に、上記インナリードと上記アウタリードとを半田付け
    する工程を有することを特徴とする請求項１０記載のＬ
    ＯＣパッケージ。
  19. 【請求項１９】上記第６の工程において、上記ボンディ
    ング用パッドと上記インナリードとを半田層を介して直
    接接続することを特徴とする請求項１記載のＬＯＣパッ
    ケージ。
  20. 【請求項２０】上記第６の工程において、上記ボンディ
    ング用パッドと上記インナリードとをボンディングワイ
    ヤを介して接続することを特徴とする請求項１記載のＬ
    ＯＣパッケージ。
  21. 【請求項２１】パドル、インナリードおよび上記インナ
    リードの端部から延長または別個に接続されたアウタリ
    ードを含んでなるリードフレームを準備する工程と、 上面の中央部に複数個のボンディング用パッドを設けた
    半導体チップを、上記パドル上にダイボンディングする
    工程と、 上記半導体チップの上記ボンディング用パッドを除く凹
    凸を有する上面に、絶縁層を塗布する工程と、 上面、下面の少なくとも下面に凹凸が形成されたインナ
    リードを上記絶縁層の上に載置し、かつ、上記インナリ
    ードを上記ボンディング用パッドと接続する工程と、 上記半導体チップ、上記絶縁層および上記インナリード
    を含む所定の部分をモールディングしてパッケージ本体
    を形成する工程と、 上記パッケージ本体と一体化した上記リードフレームを
    トリミングし、かつ、フォーミングする工程と、を含む
    ことを特徴とするＬＯＣパッケージの製造方法。
JP04243295A 1991-09-11 1992-09-11 Ｌｏｃパッケージおよびその製造方法 Expired - Fee Related JP3121450B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019910015863A KR940006083B1 (ko) 1991-09-11 1991-09-11 Loc 패키지 및 그 제조방법
KR1991-15863 1991-09-11

Publications (2)

Publication Number Publication Date
JPH06169052A JPH06169052A (ja) 1994-06-14
JP3121450B2 true JP3121450B2 (ja) 2000-12-25

Family

ID=19319826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04243295A Expired - Fee Related JP3121450B2 (ja) 1991-09-11 1992-09-11 Ｌｏｃパッケージおよびその製造方法

Country Status (5)

Country Link
US (2) US5742096A (ja)
JP (1) JP3121450B2 (ja)
KR (1) KR940006083B1 (ja)
DE (1) DE4230187B4 (ja)
TW (1) TW301045B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0152901B1 (ko) * 1993-06-23 1998-10-01 문정환 플라스틱 반도체 패키지 및 그 제조방법
TW270213B (ja) * 1993-12-08 1996-02-11 Matsushita Electric Ind Co Ltd
KR970002140B1 (ko) * 1993-12-27 1997-02-24 엘지반도체 주식회사 반도체 소자, 패키지 방법, 및 리드테이프
US5554569A (en) * 1994-06-06 1996-09-10 Motorola, Inc. Method and apparatus for improving interfacial adhesion between a polymer and a metal
US5559366A (en) * 1994-08-04 1996-09-24 Micron Technology, Inc. Lead finger tread for a semiconductor lead package system
US5808354A (en) * 1994-11-21 1998-09-15 Samsung Electronics Co., Ltd. Lead frame for a semiconductor device comprising inner leads having a locking means for preventing the movement of molding compound against the inner lead surface
JP3205235B2 (ja) * 1995-01-19 2001-09-04 シャープ株式会社 リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
US5796158A (en) * 1995-07-31 1998-08-18 Micron Technology, Inc. Lead frame coining for semiconductor devices
US5785535A (en) * 1996-01-17 1998-07-28 International Business Machines Corporation Computer system with surface mount socket
JP3558459B2 (ja) * 1996-02-08 2004-08-25 沖電気工業株式会社 インナーリード接続方法
US5733800A (en) 1996-05-21 1998-03-31 Micron Technology, Inc. Underfill coating for LOC package
US6384333B1 (en) 1996-05-21 2002-05-07 Micron Technology, Inc. Underfill coating for LOC package
JP3261987B2 (ja) * 1996-07-24 2002-03-04 日立電線株式会社 Ｌｏｃ用リードフレームおよびそれを利用した半導体装置
JPH10199911A (ja) * 1996-11-14 1998-07-31 Nittetsu Semiconductor Kk 半導体装置及びその製造方法
JPH10163400A (ja) * 1996-11-28 1998-06-19 Nitto Denko Corp 半導体装置及びそれに用いる２層リードフレーム
KR20040045045A (ko) 1996-12-26 2004-05-31 가부시키가이샤 히타치세이사쿠쇼 반도체장치
US6692989B2 (en) * 1999-10-20 2004-02-17 Renesas Technology Corporation Plastic molded type semiconductor device and fabrication process thereof
DE19704351B4 (de) * 1997-02-05 2006-03-30 Infineon Technologies Ag Leiterrahmen und Montagevorbereitungsverfahren für einen Leiterrahmen
CA2232843C (en) * 1997-03-25 2002-03-12 Koichi Haruta Plastic package, semiconductor device, and method of manufacturing plastic package
KR100230515B1 (ko) * 1997-04-04 1999-11-15 윤종용 요철이 형성된 리드 프레임의 제조방법
US6117797A (en) 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6949822B2 (en) * 2000-03-17 2005-09-27 International Rectifier Corporation Semiconductor multichip module package with improved thermal performance; reduced size and improved moisture resistance
JP2002176130A (ja) 2000-12-08 2002-06-21 Mitsubishi Electric Corp 封止型半導体装置およびそれに用いられるリードフレーム
US7264456B2 (en) * 2001-10-10 2007-09-04 Micron Technology, Inc. Leadframe and method for reducing mold compound adhesion problems
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP3981089B2 (ja) * 2004-02-18 2007-09-26 株式会社東芝 半導体装置とその製造方法
US20070290303A1 (en) * 2006-06-07 2007-12-20 Texas Instruments Deutschland Gmbh Dual leadframe semiconductor device package
CN102047404B (zh) * 2008-12-16 2013-07-10 松下电器产业株式会社 半导体装置和倒装芯片安装方法及倒装芯片安装装置
US8643159B2 (en) 2012-04-09 2014-02-04 Freescale Semiconductor, Inc. Lead frame with grooved lead finger
US9978669B2 (en) * 2016-06-30 2018-05-22 Nxp Usa, Inc. Packaged semiconductor device having a lead frame and inner and outer leads and method for forming

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4003073A (en) * 1970-06-29 1977-01-11 Motorola, Inc. Integrated circuit device employing metal frame means with preformed conductor means
JPS52124865A (en) * 1976-04-13 1977-10-20 Sharp Corp Semiconductor device
JPS55140238A (en) * 1979-04-20 1980-11-01 Hitachi Ltd Tape carrier type semiconductor device
DE2929939A1 (de) * 1979-07-24 1981-02-19 Licentia Gmbh Halbleiteranordnung und verfahren zu ihrer herstellung
US5126820A (en) * 1985-02-01 1992-06-30 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
US4774635A (en) * 1986-05-27 1988-09-27 American Telephone And Telegraph Company At&T Bell Laboratories Semiconductor package with high density I/O lead connection
KR910006967B1 (ko) * 1987-11-18 1991-09-14 가시오 게이상기 가부시기가이샤 반도체 장치의 범프 전극 구조 및 그 형성 방법
JP2706077B2 (ja) * 1988-02-12 1998-01-28 株式会社日立製作所 樹脂封止型半導体装置及びその製造方法
GB2215125B (en) * 1988-02-22 1991-04-24 Mitsubishi Electric Corp Semiconductor device
JPH0727764B2 (ja) * 1988-03-16 1995-03-29 株式会社日立製作所 マイクロ波イオン源
JPH02113544A (ja) * 1988-10-21 1990-04-25 Mitsubishi Electric Corp キャリアテープ
US4916519A (en) * 1989-05-30 1990-04-10 International Business Machines Corporation Semiconductor package
US5175060A (en) * 1989-07-01 1992-12-29 Ibiden Co., Ltd. Leadframe semiconductor-mounting substrate having a roughened adhesive conductor circuit substrate and method of producing the same
US5278429A (en) * 1989-12-19 1994-01-11 Fujitsu Limited Semiconductor device having improved adhesive structure and method of producing same
US5164815A (en) * 1989-12-22 1992-11-17 Texas Instruments Incorporated Integrated circuit device and method to prevent cracking during surface mount
JPH03241826A (ja) * 1990-02-20 1991-10-29 Mitsubishi Materials Corp 半導体素子の製造方法およびこれに用いられる半導体基板
JPH03280532A (ja) * 1990-03-29 1991-12-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0456239A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp 半導体装置
NL9001491A (nl) * 1990-06-29 1992-01-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting, en inrichting voor toepassing van de werkwijze.
DE4030771B4 (de) * 1990-09-28 2005-09-08 Infineon Technologies Ag Halbleiterbauelement mit einem in einem Kunststoffgehäuse eingebetteten Halbleiterchip
JPH04165624A (ja) * 1990-10-30 1992-06-11 Fujitsu Ltd 絶縁膜上のめっき配線方法
US5146312A (en) * 1991-02-28 1992-09-08 Lim Thiam B Insulated lead frame for semiconductor packaged devices
US5086018A (en) * 1991-05-02 1992-02-04 International Business Machines Corporation Method of making a planarized thin film covered wire bonded semiconductor package

Also Published As

Publication number Publication date
KR930006867A (ko) 1993-04-22
US5742096A (en) 1998-04-21
DE4230187A1 (de) 1993-03-18
TW301045B (ja) 1997-03-21
KR940006083B1 (ko) 1994-07-06
DE4230187B4 (de) 2007-02-01
US5358906A (en) 1994-10-25
JPH06169052A (ja) 1994-06-14

Similar Documents

Publication Publication Date Title
JP3121450B2 (ja) Ｌｏｃパッケージおよびその製造方法
US6849949B1 (en) Thin stacked package
CA1217876A (en) Semiconductor device and a method for fabricating the same
US6864566B2 (en) Duel die package
US6388313B1 (en) Multi-chip module
US6130115A (en) Plastic encapsulated semiconductor device and method of manufacturing the same
US6222259B1 (en) Stack package and method of fabricating the same
KR100460063B1 (ko) 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
JP3454920B2 (ja) 半導体パッケージおよびその製造方法
JP3461720B2 (ja) 樹脂封止型半導体装置
US5226232A (en) Method for forming a conductive pattern on an integrated circuit
US6762118B2 (en) Package having array of metal pegs linked by printed circuit lines
JP3535879B2 (ja) 半導体パッケージアセンブリ方法
JP2799850B2 (ja) Ｌｏｃ半導体パッケージ及び半導体装置のパッケージング方法
US5229329A (en) Method of manufacturing insulated lead frame for integrated circuits
US20010013643A1 (en) Semiconductor integrated circuit device
JPH0864725A (ja) 樹脂封止型半導体装置およびその製造方法
US6344687B1 (en) Dual-chip packaging
EP0501830B1 (en) Insulated lead frame for semiconductor packaged devices
US20020113304A1 (en) Dual die package and manufacturing method thereof
US20020030251A1 (en) Resin-encapsulated semiconductor device
JP3643705B2 (ja) 半導体装置とその製造方法
KR0146061B1 (ko) 적층형 패키지 및 그 제조방법
JP3013810B2 (ja) 半導体装置の製造方法
KR0152902B1 (ko) 버텀리드형 반도체 패키지의 구조 및 그 제조방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071020

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081020

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091020

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees