JPH0456239A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0456239A JPH0456239A JP2167148A JP16714890A JPH0456239A JP H0456239 A JPH0456239 A JP H0456239A JP 2167148 A JP2167148 A JP 2167148A JP 16714890 A JP16714890 A JP 16714890A JP H0456239 A JPH0456239 A JP H0456239A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- metal wiring
- metal
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 88
- 239000002184 metal Substances 0.000 claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000000853 adhesive Substances 0.000 abstract description 9
- 230000001070 adhesive effect Effects 0.000 abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 18
- 229920005591 polysilicon Polymers 0.000 description 18
- 239000011229 interlayer Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 ions) Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
- H01L2224/48451—Shape
- H01L2224/48453—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置に関するものである。
従来の技術
従来より、半導体装置では外部からの入力信号あるいは
半導体装置からの出力信号を半導体装置内の金属配線パ
ッド部と半導体装置外部につながる配線の間に金属のワ
イヤを接続することにより信号の入出力を行なっている
。
半導体装置からの出力信号を半導体装置内の金属配線パ
ッド部と半導体装置外部につながる配線の間に金属のワ
イヤを接続することにより信号の入出力を行なっている
。
以下、従来の半導体装置の金属配線パッド部について説
明する。
明する。
第２図は従来の半導体装置の金属配線パッド部の断面図
である。
である。
半導体基板１の上部に層間絶縁膜２を形成し、その上部
に所定の形状の金属配線３を形成する。
に所定の形状の金属配線３を形成する。
そして表面保護膜４の形成後、金属ワイヤ５を接続する
。
。
層間絶縁膜２は、半導体基板１の上部に化学的気相成長
法により、酸化シリコンを主成分とする約０．３μｍか
ら１μｍの厚みで形成される。層間絶縁膜２の上部に、
スパッタリングにより金属配線３を約１μｍ成膜する。
法により、酸化シリコンを主成分とする約０．３μｍか
ら１μｍの厚みで形成される。層間絶縁膜２の上部に、
スパッタリングにより金属配線３を約１μｍ成膜する。
金属配線３はリングラフィおよびドライエツチングによ
り所定のパターンに形成する。半導体外部からの異物（
水分、イオンなど）から半導体装置を保護するために、
酸化シリコンや窒化シリコンを主成分にする表面保護膜
４を形成する。金属ワイヤ５を接続する箇所には、約１
００μｍ角の窓をあけ金属配線３を表面に露出し、金属
ワイヤ５と接続する。金属ワイヤ５は、直径約３０μｍ
から５０μｍで超音波と熱により金属配線３と接続する
。
り所定のパターンに形成する。半導体外部からの異物（
水分、イオンなど）から半導体装置を保護するために、
酸化シリコンや窒化シリコンを主成分にする表面保護膜
４を形成する。金属ワイヤ５を接続する箇所には、約１
００μｍ角の窓をあけ金属配線３を表面に露出し、金属
ワイヤ５と接続する。金属ワイヤ５は、直径約３０μｍ
から５０μｍで超音波と熱により金属配線３と接続する
。
金属ワイヤ５の先端は、金属配線３との接続部で約６０
μｍから１００μｍの直径になる。すなわち、金属ワイ
ヤ５が２〜３倍に広がる。
μｍから１００μｍの直径になる。すなわち、金属ワイ
ヤ５が２〜３倍に広がる。
このように製作された半導体装置において、半導体外部
との信号の入出力が可能となる。
との信号の入出力が可能となる。
発明が解決しようとする課題
しかしながら、上記従来の構造では、金属配線３と金属
ワイヤ５との接着面積は約６０〜１００μｍであり、金
属配線３と金属ワイヤ５の接続時や半導体装置の組立時
の外部からの機械的応力により金属配線３と金属ワイヤ
５との界面で剥離が発生しやすい。金属配線３と金属ワ
イヤ５との接着強度を向上するには接着部分の面積を拡
大する必要がある。すなわち、金属ワイヤ５の直径を太
くし金属配線３との接着面積を拡大する必要がある。金
属ワイヤ５の直径を太くするには半導体装置組立装置の
大幅な改造が必要であり、金属配線３の面積を広げるた
めには、レイアウト面積が増加する不都合が生じる。
ワイヤ５との接着面積は約６０〜１００μｍであり、金
属配線３と金属ワイヤ５の接続時や半導体装置の組立時
の外部からの機械的応力により金属配線３と金属ワイヤ
５との界面で剥離が発生しやすい。金属配線３と金属ワ
イヤ５との接着強度を向上するには接着部分の面積を拡
大する必要がある。すなわち、金属ワイヤ５の直径を太
くし金属配線３との接着面積を拡大する必要がある。金
属ワイヤ５の直径を太くするには半導体装置組立装置の
大幅な改造が必要であり、金属配線３の面積を広げるた
めには、レイアウト面積が増加する不都合が生じる。
本発明は上記従来の発明の問題点を解決するもので、入
力回路パッド部金属配線と金属ワイヤとの接着強度を向
上させることが可能な半導体装置を提供することを目的
とする。
力回路パッド部金属配線と金属ワイヤとの接着強度を向
上させることが可能な半導体装置を提供することを目的
とする。
課題を解決するための手段
この目的を達成するために、本発明の半導体装置は、入
力回路部の金属配線パッド部の下部で複数に分離し電気
的にどのノードとも接続しない導電層配線を有する。
力回路部の金属配線パッド部の下部で複数に分離し電気
的にどのノードとも接続しない導電層配線を有する。
作用
この構造によって、金属配線の形状が導電層配線部にお
いて凹凸を持ち、金属ワイヤと金属配線との接着面積を
拡大することができ、接着強度を向上することができる
。また、従来品と同等の接着強度ならばレイアウト面積
を縮小することができる。
いて凹凸を持ち、金属ワイヤと金属配線との接着面積を
拡大することができ、接着強度を向上することができる
。また、従来品と同等の接着強度ならばレイアウト面積
を縮小することができる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は、本発明の第１の実施例における、半導体装置
の入力回路部の金属配線パッド部の断面図である。
の入力回路部の金属配線パッド部の断面図である。
本発明の半導体装置は、入力回路部の金属配線パッド部
３の下部に複数に分離し電気的にどのノードとも接続し
ないポリサイド（シリサイド＋ポリシリコンの２層構造
）配線６を有するものである。
３の下部に複数に分離し電気的にどのノードとも接続し
ないポリサイド（シリサイド＋ポリシリコンの２層構造
）配線６を有するものである。
層間絶縁膜２は半導体基板１の上部に化学的気相成長法
により、酸化シリコンを主成分として０．３μｍから１
μｍの厚みで形成する。ポリサイド（シリサイド＋ポリ
シリコンの２層構造、以下ポリサイドと称す）配線６は
層間絶縁膜２の上部に、化学的気相成長法により、モノ
シランを原料ガスとして用いてポリシリコン膜を約０．
３μｍから１μｍおよび高融点金属とシリコンとの化合
物（例えばタングステンシリサイドＷ Ｓ ｉ ｘなど
）を約０．３μｍから０．５μｍに成膜しリングラフィ
およびドライエツチングにより形成する。ポリサイド配
線６は複数に配置し、また電気的にどのノードとも接続
しない。ポリサイド配線６０個々の大きさは約１μｍで
金属配線３の下部全面に配置する。層間絶縁膜７はポリ
サイド配線６の上部に化学的気相成長法により、酸化シ
リコンを主成分とする約０．３μｍから１μｍ形成する
。スパッタリングにより金属配線膜を約１μｍに成膜す
る。リングラフィおよびドライエツチングにより金属配
線３を所定の形状に形成する。入力回路パッド部の金属
配線３の大きさは約１００μｍ飛程度である。金属配線
３は、ポリサイド配線６の形状に沿って凹凸形状となり
表面積が増加する。
により、酸化シリコンを主成分として０．３μｍから１
μｍの厚みで形成する。ポリサイド（シリサイド＋ポリ
シリコンの２層構造、以下ポリサイドと称す）配線６は
層間絶縁膜２の上部に、化学的気相成長法により、モノ
シランを原料ガスとして用いてポリシリコン膜を約０．
３μｍから１μｍおよび高融点金属とシリコンとの化合
物（例えばタングステンシリサイドＷ Ｓ ｉ ｘなど
）を約０．３μｍから０．５μｍに成膜しリングラフィ
およびドライエツチングにより形成する。ポリサイド配
線６は複数に配置し、また電気的にどのノードとも接続
しない。ポリサイド配線６０個々の大きさは約１μｍで
金属配線３の下部全面に配置する。層間絶縁膜７はポリ
サイド配線６の上部に化学的気相成長法により、酸化シ
リコンを主成分とする約０．３μｍから１μｍ形成する
。スパッタリングにより金属配線膜を約１μｍに成膜す
る。リングラフィおよびドライエツチングにより金属配
線３を所定の形状に形成する。入力回路パッド部の金属
配線３の大きさは約１００μｍ飛程度である。金属配線
３は、ポリサイド配線６の形状に沿って凹凸形状となり
表面積が増加する。
金属配線３の上部には、半導体外部からの異物（水分、
イオンなど）から半導体装置を保護するために、酸化シ
リコンや窒化シリコンを主成分にする表面保護膜４を形
成し、金属ワイヤ５を接続する箇所には、約１００μｍ
角の窓をあけ金属配線３を表面に露出し、金属ワイヤと
接続する。ポリサイド配線６は集積回路半導体装置に用
いられる多層配線のレイアウト・パターンの一部を変更
するだけで形成することができる。
イオンなど）から半導体装置を保護するために、酸化シ
リコンや窒化シリコンを主成分にする表面保護膜４を形
成し、金属ワイヤ５を接続する箇所には、約１００μｍ
角の窓をあけ金属配線３を表面に露出し、金属ワイヤと
接続する。ポリサイド配線６は集積回路半導体装置に用
いられる多層配線のレイアウト・パターンの一部を変更
するだけで形成することができる。
入力回路部の金属配線パッド部３の下部に、ポリサイド
配線６を設けることにより金属配線３の形状が凹凸とな
り金属配線３の上部の表面積が増加し、金属配線３と金
属ワイヤ５との接着強度を向上することができる。
配線６を設けることにより金属配線３の形状が凹凸とな
り金属配線３の上部の表面積が増加し、金属配線３と金
属ワイヤ５との接着強度を向上することができる。
第２図は、本発明の第２の実施例における、半導体装置
の入力回路部の金属配線パッド部の断面図である。
の入力回路部の金属配線パッド部の断面図である。
本発明の半導体装置は、入力回路部の金属配線パッド部
３の下部に複数に分離し電気的にどのノードとも接続し
ないポリシリコン配線８を有する。
３の下部に複数に分離し電気的にどのノードとも接続し
ないポリシリコン配線８を有する。
ポリシリコン配線８を用いることにより本発明の第１番
目の実施例におけるポリサイド（シリサイド＋ポリシリ
コンの２層構造）配線６に比べて、製造工程の簡略化が
図れる。また、ポリサイド配線６はシリサイドとポリシ
リコンとの２層構造のため、それぞれの熱膨張係数の差
によりシリサイドとポリシリコンの界面での剥離が発生
しやすい。そのため、ポリシリコン配線単体で用いる方
が金属ワイヤと金属配線との接着強度を向上させること
かできる。
目の実施例におけるポリサイド（シリサイド＋ポリシリ
コンの２層構造）配線６に比べて、製造工程の簡略化が
図れる。また、ポリサイド配線６はシリサイドとポリシ
リコンとの２層構造のため、それぞれの熱膨張係数の差
によりシリサイドとポリシリコンの界面での剥離が発生
しやすい。そのため、ポリシリコン配線単体で用いる方
が金属ワイヤと金属配線との接着強度を向上させること
かできる。
層間絶縁膜２は半導体基板１の上部に化学的気相成長法
により、酸化シリコンを主成分として０．３μｍから１
μｍ厚みで形成する。ポリシリコン配線８は層間絶縁膜
２の上部に、化学的気相成長法により、モノシランを原
料ガスとして用いてポリシリコン膜を約０．３μｍから
１μｍ成膜しリングラフィおよびドライエツチングによ
り形成する。ポリシリコン配線８は複数に配置しまた電
気的にどのノードとも接続しない。ポリシリコン配線８
の個々の大きさは約１μｍで金属配線３の下部全面に配
置する。層間絶縁膜７はポリシリコン配線８の上部に化
学的気相成長法により、酸化シリコンを主成分とする約
０．３μｍから１μｍ形成する。スパッタリングにより
金属配線膜を約１μｍに成膜する。リソグラフィおよび
ドライエツチングにより金属配線３を所定の形状に形成
する。入力回路パッド部の金属配線３の大きさは約１０
０μｍ飛程度である。金属配線３は、ポリシリコン配線
８の形状に沿って凹凸形状となり表面積が増加する。金
属配線３の上部には、半導体外部からの異物（水分、イ
オンなど）から半導体装置を保護するために、酸化シリ
コンや窒化シリコンを主成分にする表面保護膜４を形成
し、金属ワイヤ５を接続する箇所には、約１００μｍ角
の窓をあけ金属配線３を表面に露出し、金属ワイヤと接
続する。ポリシリコン配線８は集積回路半導体装置に用
いられる多層配線のレイアウト・パターンの一部を変更
するだけで形成することかできる。
により、酸化シリコンを主成分として０．３μｍから１
μｍ厚みで形成する。ポリシリコン配線８は層間絶縁膜
２の上部に、化学的気相成長法により、モノシランを原
料ガスとして用いてポリシリコン膜を約０．３μｍから
１μｍ成膜しリングラフィおよびドライエツチングによ
り形成する。ポリシリコン配線８は複数に配置しまた電
気的にどのノードとも接続しない。ポリシリコン配線８
の個々の大きさは約１μｍで金属配線３の下部全面に配
置する。層間絶縁膜７はポリシリコン配線８の上部に化
学的気相成長法により、酸化シリコンを主成分とする約
０．３μｍから１μｍ形成する。スパッタリングにより
金属配線膜を約１μｍに成膜する。リソグラフィおよび
ドライエツチングにより金属配線３を所定の形状に形成
する。入力回路パッド部の金属配線３の大きさは約１０
０μｍ飛程度である。金属配線３は、ポリシリコン配線
８の形状に沿って凹凸形状となり表面積が増加する。金
属配線３の上部には、半導体外部からの異物（水分、イ
オンなど）から半導体装置を保護するために、酸化シリ
コンや窒化シリコンを主成分にする表面保護膜４を形成
し、金属ワイヤ５を接続する箇所には、約１００μｍ角
の窓をあけ金属配線３を表面に露出し、金属ワイヤと接
続する。ポリシリコン配線８は集積回路半導体装置に用
いられる多層配線のレイアウト・パターンの一部を変更
するだけで形成することかできる。
入力回路部の金属配線パッド部３の下部に、ポリシリコ
ン配線８を設けることにより金属配線３の形状が凹凸と
なり金属配線３の上部の表面積が増加し、金属配線３と
金属ワイヤ５との接着強度を向上することができる。
ン配線８を設けることにより金属配線３の形状が凹凸と
なり金属配線３の上部の表面積が増加し、金属配線３と
金属ワイヤ５との接着強度を向上することができる。
発明の効果
本発明の半導体装置、金属配線と金属ワイヤの接続時や
半導体装置の組立時の外部からの機械的応力により金属
配線と金属ワイヤとの界面で剥離が発生することを大幅
に改善する。また、従来品と同等の接着強度ならばレイ
アウト面積を縮小することができる。
半導体装置の組立時の外部からの機械的応力により金属
配線と金属ワイヤとの界面で剥離が発生することを大幅
に改善する。また、従来品と同等の接着強度ならばレイ
アウト面積を縮小することができる。
第１図は、本発明の第１の実施例における半導体装置の
断面図、第２図は本発明の第２の実施例における半導体
装置の断面図、第３図は従来の半導体装置の断面図であ
る。 １・・・・・・半導体基板、２・・・・・・層間絶縁膜
、３・・・・・・金属配線、４・・・・・・表面保護膜
、５・・・・・・金属ワイヤ、６・・・・・・ポリサイ
ド配線、７・・・・・・層間絶縁膜、８・・・・・・ポ
リシリコン配線。 代理人の氏名 弁理士 粟野重孝 ほか１名弔 図
断面図、第２図は本発明の第２の実施例における半導体
装置の断面図、第３図は従来の半導体装置の断面図であ
る。 １・・・・・・半導体基板、２・・・・・・層間絶縁膜
、３・・・・・・金属配線、４・・・・・・表面保護膜
、５・・・・・・金属ワイヤ、６・・・・・・ポリサイ
ド配線、７・・・・・・層間絶縁膜、８・・・・・・ポ
リシリコン配線。 代理人の氏名 弁理士 粟野重孝 ほか１名弔 図
Claims (1)
- 半導体基板と、前記半導体基板上に形成された第１の
絶縁膜と、前記第１の絶縁膜上の少なくともワイヤ・ボ
ンディング・パッド部に形成された凸部形状を持つ堆積
膜と、前記堆積膜全面に形成された第２の絶縁膜と、前
記第２の絶縁膜上でかつ前記ワイヤ・ボンディング・パ
ッド部に少なくとも形成された内部回路と接続された金
属配線と、前記金属配線に接続された金属ワイヤを備え
たことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2167148A JPH0456239A (ja) | 1990-06-25 | 1990-06-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2167148A JPH0456239A (ja) | 1990-06-25 | 1990-06-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0456239A true JPH0456239A (ja) | 1992-02-24 |
Family
ID=15844312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2167148A Pending JPH0456239A (ja) | 1990-06-25 | 1990-06-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0456239A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4230187A1 (de) * | 1991-09-11 | 1993-03-18 | Gold Star Electronics | Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit |
| KR100277850B1 (ko) * | 1998-02-16 | 2001-01-15 | 김영환 | 반도체 소자의 패드 및 그의 형성방법 |
| KR100459889B1 (ko) * | 1999-02-11 | 2004-12-03 | 삼성전자주식회사 | 반도체/금속 접합방법 |
-
1990
- 1990-06-25 JP JP2167148A patent/JPH0456239A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4230187A1 (de) * | 1991-09-11 | 1993-03-18 | Gold Star Electronics | Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit |
| DE4230187B4 (de) * | 1991-09-11 | 2007-02-01 | Gold Star Electron Co., Ltd. | Baueinheit mit Speicher-IC, sowie Verfahren zum Herstellen einer solchen Baueinheit |
| KR100277850B1 (ko) * | 1998-02-16 | 2001-01-15 | 김영환 | 반도체 소자의 패드 및 그의 형성방법 |
| KR100459889B1 (ko) * | 1999-02-11 | 2004-12-03 | 삼성전자주식회사 | 반도체/금속 접합방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5851425B2 (ja) | ハンドウタイソウチ | |
| TWI405300B (zh) | 半導體裝置及其製造方法 | |
| JPH0456239A (ja) | 半導体装置 | |
| JPH0456237A (ja) | 半導体装置 | |
| US6596633B2 (en) | Method for manufacturing a semiconductor device | |
| JPH0621061A (ja) | 半導体装置 | |
| JP2000357708A (ja) | ボンディングパッド構造とその製法 | |
| JPH06310597A (ja) | 半導体装置 | |
| JPS63308924A (ja) | 半導体装置 | |
| JPH03112135A (ja) | 半導体装置およびその製造方法 | |
| JPS60145628A (ja) | 半導体装置 | |
| JPH03209823A (ja) | 樹脂封止型半導体装置 | |
| JPH08306701A (ja) | 半導体装置 | |
| JPH0456228A (ja) | 半導体装置 | |
| JPH0620067B2 (ja) | 半導体装置およびその製造方法 | |
| JPS60111442A (ja) | 半導体装置 | |
| JPS6020523A (ja) | 電子装置 | |
| JPH03161935A (ja) | 半導体集積回路 | |
| JPH01233739A (ja) | 半導体装置の製造方法 | |
| JPH05129446A (ja) | 半導体装置およびその製造方法 | |
| JPS6334939A (ja) | 半導体装置およびその製造方法 | |
| JPH03136331A (ja) | 半導体装置 | |
| JPS58110055A (ja) | 半導体装置 | |
| JPS6197852A (ja) | 半導体素子 | |
| JPS63143826A (ja) | 半導体装置 |