DE4126289A1 - Integrierte halbleiterschaltungseinrichtung - Google Patents
Integrierte halbleiterschaltungseinrichtungInfo
- Publication number
- DE4126289A1 DE4126289A1 DE4126289A DE4126289A DE4126289A1 DE 4126289 A1 DE4126289 A1 DE 4126289A1 DE 4126289 A DE4126289 A DE 4126289A DE 4126289 A DE4126289 A DE 4126289A DE 4126289 A1 DE4126289 A1 DE 4126289A1
- Authority
- DE
- Germany
- Prior art keywords
- region
- field effect
- bipolar transistor
- train
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 239000000758 substrate Substances 0.000 claims description 36
- 230000005669 field effect Effects 0.000 claims description 27
- 239000012535 impurity Substances 0.000 claims 4
- 238000009792 diffusion process Methods 0.000 description 38
- 238000010586 diagram Methods 0.000 description 7
- 230000010354 integration Effects 0.000 description 7
- 150000002736 metal compounds Chemical class 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229940126214 compound 3 Drugs 0.000 description 2
- 239000003921 oil Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11896—Masterslice integrated circuits using combined field effect/bipolar technology
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
Die vorliegende Erfindung bezieht sich allgemein auf
integrierte Halbleiterschaltungseinrichtungen und im besonderen
auf eine integrierte Halbleiterschaltungseinrichtung zur
Bildung einer logischen Schaltung, die ein mit einem
Bipolartransistor verbundenes Widerstandselement enthält, auf
einer kleineren belegten Fläche. Die Erfindung ist insbesondere
anwendbar auf Bi-CMOS-Gate-Array-Einrichtungen.
In Verbindung mit der Anmeldung steht die US-Anmeldung Ser.-No.
4 82 954 vom 22.02.1990 des selben Anmelders.
Das Gate-Array ist unter einer Vielzahl hoch integrierter
Kundenwunsch-Schaltkreise (LSI) einer der gebräuchlichsten
logischen LSI-Schaltkreise. Die Ursache für die vielfältige
Anwendung des Gate-Arrays zur Verwirklichung verschiedener
logischer Schaltungen besteht darin, daß ein gewünschter
logischer LSI-Schaltkreis einfach und damit kostengünstig durch
Einführung von Verbindungen entsprechend den Kundenanforde
rungen zwischen Basiszellen wie Transistoren, Dioden etc.
erhalten werden kann, die auf einem Halbleitersubstrat
vorgebildet sind.
Eine aus Bipolartransistoren gebildete Schaltung weist im
allgemeinen einen großen Stromverbrauch auf, kann aber
Hochgeschwindigkeitsbetrieb ebenso erreichen wie eine große
Laststeuerfähigkeit. Eine aus CMOS-Transistoren gebildete
Schaltung kann auf der anderen Seite nicht so schnell wie eine
Bipolartransistorschaltung arbeiten, kommt aber mit niedrigem
Stromverbrauch aus und erreicht hohe Integrationsdichten. Daher
wird eine integrierte Bi-CMOS-Schaltungseinrichtung aus
Bipolartransistoren und CMOS-Transistoren auf einem einzigen
Halbleitersubstrat gebildet, um die Vorteile der Bipolartran
sistorschaltung und der CMOS-Transistorschaltung miteinander zu
vereinen. Die integrierte Bi-CMOS-Schaltungseinrichtung enthält
eine Eingangsschaltung zur Aufnahme eines extern angelegten
Eingangssignals mit ECL (emittergekoppelter Logik) -Amplitude
zur Ansteuerung der internen CMOS-Transistorschaltung.
Fig. 9 ist ein Blockschaltbild, das ein Bi-CHOS-Gate Array als
Hintergrund der vorliegenden Erfindung zeigt. Nach Fig. 9
enthält ein Bi-CMOS-Gate-Array 70 ein Basiszellgebiet 72 in dem
eine Anzahl von Basiszellen gebildet sind, von denen jede einen
PMOS-Transistor, einen NMOS-Transistor und einen Bipolar
transistor (nicht gezeigt) enthält. Die ECL-Eingangs-/Ausgangs
(E/A)-Schaltungen und die CMOS-Eingangs-/Ausgangs-Schaltungen
sind in einem Eingangs-/Ausgangs (E/A)-Schaltungsgebiet 71 um
das Basiszellgebiet 72 herum gebildet.
In den letzten Jahren wurde das sogenannte logische Bi-CMOS-
Gatter, das CMOS-Transistoren und Bipolartransistoren kombi
niert, als logisches Gatter mit hoher Arbeitsgeschwindigkeit
und niedrigem Leistungsverbrauch bekannt. Im folgenden wird ein
NAND-Gatter mit zwei Eingängen als Beispiel eines logischen Bi-
CMOS-Gatters beschrieben.
Fig. 6 ist ein Schaltbild, das ein herkömmliches NAND-Gatter
mit zwei Eingängen zeigt. Nach Fig. 6 sind Source und Substrat
eines PMOS-Transistors MP1 mit einem Stromversorgungspotential
Vcc verbunden. Ein PMOS-Transistor MP2 ist mit Source und
Substrat ebenfalls mit dem Stromversorgungspotential Vcc ver
bunden. Die Drains der Transistoren MP1 und MP2 sind mitein
ander und mit der Basis eines npn-Transistors Q1 verbunden. Der
Kollektor des Transistors MP1 ist mit dem Stromversorgungs
potential Vcc und sein Emitter mit dem Ausgangsanschluß Y
verbunden. Ein PMOS-Transistor MP3 ist mit seiner Source mit
der Basis des Transistors Q1 verbunden, seine Drain ist mit dem
Emitter des Transistors Q1 verbunden, sein Gate ist mit dem
Massepotential GND verbunden und sein Substrat ist mit dem
Stromversorgungsanschluß Vcc verbunden. Die Drain eines NMOS-
Transistors MN1 ist mit dem Emitter des Transistors Q1
verbunden, und seine Source ist mit der Drain des Transistors
MN2 verbunden. Die Source des NMOS-Transistors MN2 ist mit dem
Massepotential GND verbunden. Die Substrate der Transistoren
MN1 und MN2 sind miteinander mit Massepotential GND verbunden.
Die Gates der Transistoren MP1 und MN1 sind miteinander mit
einem Eingangsanschluß A verbunden. Die Gates der Transistoren
MP2 und MN2 sind miteinander mit einem Eingangsanschluß B
verbunden.
Im folgenden wird der Betrieb der Einrichtung beschrieben. Wenn
an die Eingangsanschlüsse A und B jeweils ein Signal auf H-Pe
gel angelegt wird, werden die Transistoren MN1 und MN2 ein
geschaltet. Durch die Basis des Transistors Q1 fließt kein
Basisstrom, da die Transistoren MP1 und MP2 zu diesem Zeitpunkt
ausgeschaltet sind. Im Ergebnis dessen wird der Ausgangsan
schluß Y auf L-Pegel gebracht.
Wenn an einen oder beide der Eingangsanschlüsse A und B ein
Signal mit L-Pegel angelegt wird, werden einer der Transistoren
MP1 und MP2 oder beide eingeschaltet. Durch die Basis des
Transistors Q1 fließt ein Basisstrom. Einer oder beide
Transistoren MN1 und MN2 werden ausgeschaltet, und der
Ausgangsanschluß Y nimmt im Ergebnis dessen H-Pegel an. Das
Potential des Ausgangsanschlusses Y wächst bis zum Stromversor
gungspotential an, da der Transistor MP3 zu diesem Zeitpunkt
ebenfalls eingeschaltet wird.
Wenn beide an die Eingangsanschlüsse A und B angelegten
Eingangssignale H-Pegel annehmen, wird die Basis des
Transistors Q1 über die Transistoren MP3, MN1 und MN2 auf
Masse GND entladen.
Fig. 7 ist ein Layout, daß das Innere des Gate-Arrays des NAND-
Gatters nach Fig. 6 zeigt. In dem in Fig. 7 gezeigten Fall
bilden die Basiszellen des Gate-Arrays das NAND-Gatter. Nach
Fig. 7 wird an einer Verbindungsschicht 4 ein Stromversorgungs
potential Vcc angelegt, und an die Verbindungsschicht 5 wird
ein Massepotential GND angelegt. Auf einem PMOS-Transistor
gebiet 51 sind (nicht gezeigt) Isolierschichten gebildet, und
Gate-Elektroden 6a sind auf den Isolierschichten gebildet,
wodurch PMOS-Transistoren gebildet werden. Ähnlich sind in
einem NMOS-Transistorgebiet 54 (nicht gezeigt) Isolierschich
ten gebildet, und Gate-Elektroden 6b sind auf den Isolier
schichten gebildet, wodurch 505-Transistoren gebildet werden.
Die Transistoren MP1, MP2 und MP3 sind im PMOS-Transistorgebiet
51 gebildet. Der Transistor Q1 ist in einem npn-Bipolartran
sistorgebiet 52a gebildet. Die Transistoren MN1 und MN2 sind im
NMOS-Transistorgebiet 54 gebildet.
Wie in Fig. 6 gezeigt, ist im herkömmlichen NAND-Gatter der
PMOS-Transistor MP3 zur Entladung der Basis des Transistors Q1
nötig. Der Transistor MP3 muß daher gemäß Fig. 7 im Gebiet 51
gebildet werden, was die Erzeugung einer hohen Integrations
dichte im Layout behindert.
Es ist daher Aufgabe der vorliegenden Erfindung, die Integra
tionsdichte von integrierten Halbleiterschaltungseinrichtungen,
die eine logische Schaltung unter Einschluß eines mit einem
Bipolartransistor verbundenen Widerstandselementes bilden, zu
erhöhen. Insbesondere soll die Integrationsdichte von Bi-CMOS-
Gate-Arrays, die eine logische Schaltung unter Einschluß eines
mit einem Bipolartransistor verbundenen Widerstandselementes
bilden, erhöht werden.
Vereinfacht gesagt, bildet eine integrierte Halbleiterschal
tungseinrichtung gemäß der Erfindung eine logische Schaltung
unter Einschluß eines mit einem Bipolartransistor verbundenen
Widerstandselementes. Die integrierte Halbleiterschaltungsein
richtung weist ein Halbleitersubstrat mit einer Hauptober
fläche, ein erstes vorbestimmtes Feldeffekttransistorgebiet auf
der Hauptoberfläche des Substrates zur Bildung eines Zuges
(einer Reihe) einer Mehrzahl von Feldeffekttransistoren eines
ersten Leitungstyps in einer vorbestimmten ersten Richtung in
der Hauptoberfläche, ein zweites vorbestimmtes Feldeffekttran
sistorgebiet auf der Hauptoberfläche des Substrates zur Bildung
eines Zuges einer Mehrzahl von Feldeffekttransistoren eines
zweiten Leitungstyps in der ersten Richtung, ein vorbestimmtes
Bipolartransistorgebiet auf der Hauptoberfläche des Substrates
zwischen dem ersten und dem zweiten Feldeffekttransistorgebiet
zur Bildung eines Zuges einer Mehrzahl von Bipolartransistoren
in der ersten Richtung und ein vorbestimmtes Widerstandsele
mentgebiet auf der Hauptoberfläche des Halbleitersubstrates und
zwischen dem ersten und zweiten Feldeffekttransistorgebiet zur
Bildung eines Zuges einer Mehrzahl von Widerstandselementen in
der ersten Richtung. Das Widerstandselementgebiet ist dem Bipo
lartransistorgebiet benachbart und mit diesem elektrisch ver
bunden. Der Bipolartransistor der logischen Schaltung ist im
Bipolartransistorgebiet gebildet, und das Widerstandselement
ist im Widerstandselementgebiet gebildet.
Es ist nicht erforderlich, den Bipolartransistor und das Wider
standselement zur Bildung der logischen Schaltung durch Verbin
dungen zu verbinden, da das Widerstandselementgebiet dem
Bipolartransistorgebiet benachbart und mit diesem elektrisch
verbunden ist. Damit wird die Verbindungsfläche verringert, wo
durch die Integrationsdichte der Schaltung erhöht wird.
Nach einem weiteren Aspekt der Erfindung weist eine integrierte
Halbleiterschaltungseinrichtung ein Halbleitersubstrat, ein
erstes vorbestimmtes Feldeffekttransistorgebiet auf dem
Substrat zur Bildung eines Zuges einer Mehrzahl von
Feldeffekttransistoren eines ersten Leitungstyps in einer
vorbestimmten ersten Richtung, ein zweites vorbestimmtes
Feldeffekttransistorgebiet auf dem Substrat zur Bildung eines
Zuges einer Mehrzahl von Feldeffekttransistoren eines zweiten
Leitungstyps der ersten Richtung, ein Bipolartransistorgebiet
auf dem Substrat und zwischen dem ersten und zweiten
Feldeffekttransistorgebiet zur Bildung eines Zuges einer
Mehrzahl von Bipolartransistoren in der ersten Richtung und ein
vorbestimmtes Widerstandselementgebiet auf dem Substrat und
zwischen dem ersten und zweiten Feldeffekttransistorgebiet zur
Bildung eines Zuges einer Mehrzahl von Widerstandselementen in
die erste Richtung auf. Das Widerstandselementgebiet ist dem
Bipolartransistorgebiet benachbart und mit diesem elektrisch
verbunden.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben
sich aus der Erläuterung von Ausführungsbeispielen anhand der
Figuren. Von den Figuren zeigen:
Fig. 1 ein Layout eines Gate-Arrays nach einer ersten Aus
führungsform,
Fig. 2 ein Schaltbild, daß das in Fig. 1 gezeigte NAND-
Gatter darstellt,
Fig. 3A eine Querschnittsdarstellung, die den Aufbau längs
der Linie III-III in Fig. 1 darstellt,
Fig. 3B eine Querschnittsdarstellung, die den Aufbau eines
Gate-Arrays nach einer weiteren Ausführungsform
zeigt,
Fig. 4 eine Querschnittsdarstellung, die den Aufbau längs
der Linie IV-IV in Fig. 1 zeigt,
Fig. 5 eine Querschnittsdarstellung, die den Aufbau eines
Gate-Arrays nach einer weiteren Ausführungsform
zeigt,
Fig. 6 ein Schaltbild, das ein herkömmliches NAND-Gatter
zeigt,
Fig. 7 ein Layout, daß das Innere des Gate-Arrays des NAND-
Gatters nach Fig. 6 zeigt,
Fig. 8A ein Schaltbild, das ein herkömmliches NAND-Gatter
zeigt,
Fig. 8B ein Layout, daß das Innere des Gate-Arrays des NAND-
Gatters nach Fig. 8A zeigt,
Fig. 9 ein Blockschaltbild, das ein Bi-CMOS-Gate-Array zur
Darstellung des Hintergrundes der Erfindung zeigt.
Nach Fig. 2 sind Source und Substrat eines PMOS-Transistors MP1
mit einem Stromversorgungspotential Vcc verbunden. Analog sind
Source und Substrat eines PMOS-Transistors MP2 mit einem
Stromversorgungspotential Vcc verbunden. Die Drains der Transis
toren MP1 und MP2 sind miteinander mit der Basis des Transi
stors Q1 verbunden. Der Kollektor des npn-Transistors Q1 ist
mit dem Stromersorgungspotential Vcc verbunden, sein Emitter
ist mit einem Ausgangsanschluß Y verbunden. Ein Widerstandsele
ment R1 ist zwischen Basis und Emitter des Transistors Q1
gelegt. Die Drain eines NMOS-Transistors MN1 ist mit dem
Emitter des Transistors Q1 verbunden, seine Source ist mit der
Drain eines NMOS-Transistors MN2 verbunden. Die Source des
Transistors MN2 ist mit dem Massepotential GND verbunden. Die
Substrate der Transistoren MN1 und MN2 sind miteinander und mit
dem Massepotential GND verbunden. Die Gates der Transistoren
MP1 und MN1 sind miteinander und mit einem Eingangsanschluß A
verbunden. Die Gates der Transistoren MP2 und MN2 sind mitein
ander und mit einem Eingangsanschluß B verbunden.
Im folgenden wird die Funktionsweise der Schaltung beschrieben.
Wenn an die Eingangsanschlüsse A und B jeweils ein Eingangs
signal auf H-Pegel gelegt wird, werden die Transistoren MN1
und MN2 eingeschaltet. Da die Transistoren MP1 und MP2 zu
dieser Zeit nicht eingeschaltet sind, fließt durch die Basis
des Transistors Q1 kein Basisstrom. Im Ergebnis dessen, wird
der Ausgangsanschluß Y auf L-Pegel gebracht.
An einen oder beide der Eingangsanschlüsse A und B wird ein
Eingangssignal auf L-Pegel angelegt, wodurch einer oder beide
der Transistoren MP1 und MP2 eingeschaltet werden. Dement
sprechend fließt durch die Basis des Transistors Q1 ein
Basisstrom. Einer oder beide der Transistoren MN1 und MN2
werden ausgeschaltet. Dann nimmt der Ausgangsanschluß Y H-Pegel
an. Das Potential des Ausgangsanschlusses Y wächst bis zum
Stromversorgungspotential Vcc an, da ein Widerstand R1 zwischen
Basis und Emitter des Transistors Q1 geschaltet ist.
Wenn beide an die Eingangsanschlüsse A und B angelegten Ein
gangssignale H-Pegel annehmen, wird die Basis des Transistors
Q1 über den Widerstand R1 und die Transistoren MN1 und MN2 auf
Massepotential GND entladen.
Das Layout eines Gate-Arrays entsprechend einer Ausführungsform
wird in Fig. 1 gezeigt. Nach Fig. 1 sind in einem PMOS-Tran
sistorgebiet 51 Transistoren MP1 und MP2 gebildet. In einem
Gebiet 52 sind ein Transistor Q1 und ein Widerstandselement R1
gebildet. Das Gebiet 52 beinhaltet ein npn-Bipolartransistor
gebiet 52a und ein Widerstandselementgebiet 52b. Ein Bereich 53
ist ein Bereich zum Verbinden des Widerstandselementes R1 mit
einer Verbindungsschicht. In einem NMOS-Transistorgebiet 54
sind Transistoren MN1 und MN2 gebildet. Die Gebiete 51, 52a und
54 entsprechen den Gebieten 51, 52a und 54 nach Fig. 7.
In Fig. 1 ist besonders zu beachten, daß benachbart zum npn-
Bipolartransistorgebiet 52a ein Widerstandselementgebiet 52b
gebildet ist. In der Praxis werden diese Gebiete 52a und 52b
als ein p⁻-Diffusionsschicht im gleichen Prozeß gebildet. Zu
sätzlich wird der Bereich 53 zum Verbinden eines Endes des
Widerstandselementgebietes 52b mit einer Verbindungsschicht ge
bildet.
Fig. 3A ist eine Querschnittsdarstellung längs der Linie III-
III in Fig. 1. Nach Fig. 3A ist auf der Oberfläche des p-Sub
strates 30 eine epitaxiale Schicht Ep gebildet. Zwischen dem
Substrat 30 und der Epitaxieschicht Ep sind in einem vorbe
stimmten Abstand voneinander eine vergrabene n⁺-Schicht 31 und
eine vergrabene p⁺-Schicht 32 gebildet. Eine n-Wanne 33 ist in
der Epitaxieschicht Ep auf der vergrabenen Schicht 31 gebildet,
und eine p-Wanne 34 ist auf der vergrabenen Schicht 32
gebildet. Auf der Oberfläche der Epitaxieschicht Ep sind in
einem angemessenen Abstand voneinander Elementisolations-
Oxidschichten 11-15 gebildet. Eine n⁺-Diffusionsschicht 21 ist
zwischen dem Oxidfilmschichten 11 und 12 als Gebiet zur
Ausführung der n-Wanne 33 gebildet. Eine p⁺-Diffusionsschicht
22 ist als Gebiet zur Ausbildung der Source-/Drain-Elektroden
von PMOS-Transistoren im Gebiet 51 gebildet. p⁻-Diffusions
schichten 23 und 28 sind im Gebiet 52 gebildet. Die
Diffusionsschichten 23 und 28 werden zusammenhängend und
gleichzeitig gebildet. Die Diffusionsschicht 23 ist im Gebiet
52a gebildet und wird als Basisgebiet für npn-Bipolartran
sistoren genutzt. Die Diffusionsschicht 28 ist im Gebiet 52b
gebildet und dient zum Bilden von p-Diffusionswiderstands
elementen. Eine n⁺-Diffusionsschicht 24, die den Emitter des
npn-Bipolartransistors bildet, ist in der Diffusionsschicht 23
gebildet. Im Gebiet 53 ist eine p⁺-Diffusionsschicht 25 als
Elektrodengebiet für die Diffusionsschicht 28, die das
Widerstandselement bildet, gebildet. Eine n⁺-Diffusionsschicht
26 ist zwischen den Oxidschichten 13 und 14 als das Source/
Drain-Elektrodengebiet des NMOS-Transistors im Gebiet 54
gebildet. Eine p⁺-Diffusionsschicht 27 ist zwischen den
Oxidschichten 14 und 15 als Gebiet zur Ausführung der p-Wanne
34 gebildet. Die Diffusionsschicht 21 fungiert als Elektrode
zum Halten des Substratpotentiales des PMOS-Transistors, der im
Gebiet 51 gebildet ist, und als Kollektorelektrode für den npn-
Bipolartransistor, der im Gebiet 52a gebildet ist. Das Substrat
des PMOS-Transistors wird auf das Stromversorgungspotential Vcc
gebracht, und damit wird der Kollektor des npn-Bipolartran
sistors auf dem Stromversorgungspotential Vcc festgehalten.
Die p⁺-Diffusionsschicht 22, die p⁻-Diffusionsschichten 23 und
28 und die p⁺-Diffusionsschicht 25 sind voneinander durch zwei
einander benachbarte Gate-Elektroden 6a nach Fig. 1 getrennt,
und damit ist es nicht möglich, die p⁺-Diffusionsschicht 22 und
p⁻-Diffusionsschicht 23 sowie die p⁻-Diffusionsschicht 28 und
p⁺-Diffusionsschicht 25 elektrisch voneinander zu trennen. Die
p⁺-Diffusionsschicht 22 im Source-/Drain-Elektrodengebiet des
PMOS-Transistors in Region 51 ist daher mit der Basis des npn-
Bipolartransistors im Gebiet 52a verbunden. Die p⁺-Diffusions
schicht 22 im Source-/Drain-Elektrodengebiet im PMOS-Transis
tor im Gebiet 51 fungiert auch als Elektrode zur Realisierung
der Basis des npn-Bipolartransistors im Gebiet 52a. Die Basis
des npn-Bipolartransistors im Gebiet 52a ist dasselbe wie die
p⁻-Diffusionsschicht 28 zur Bildung eines p-Diffusions
widerstandes im Gebiet 52b, und daher sind die Basis des npn-
Bipolartransistors und Source/Drain des PMOS-Transistors
elektrisch miteinander verbunden. Analog sind die p⁻Diffu
sionsschicht 28 zur Bildung des p-Diffusionswiderstandes im
Gebiet 52b und die p⁺-Diffusionsschicht 25 als Elektrodengebiet
für einen p-Diffusionswiderstand im Gebiet 53 elektrisch
miteinander verbunden.
Fig. 4 ist eine Querschnittsdarstellung längs der Linie IV-IV
in Fig. 1. In Fig. 4 wird die Struktur der dem Aufbau der Fig.
3 entsprechenden Teile im Querschnitt gezeigt.
Bei der in Fig. 2 gezeigten Ausführungsform wurde der Fall be
schrieben, daß ein npn-Bipolartransistor und ein p-Diffusions
widerstandselement in einem PMOS-Transistorgebiet gebildet
sind, es ist aber hervorzuheben, daß die Erfindung auch auf ein
Gate-Array mit einer zu dieser Ausführungsform komplementären
Querschnittsstruktur angewendet werden kann. Spezieller ist in
Fig. 5 gezeigt, daß ein pnp-Bipolartransistor und ein n-Dif
fusionswiderstandselement in einem NMOS-Transistorgebiet
gebildet sind. Gebiete 61, 62a, 62b, 63 und 64 entsprechen den
Gebieten 51, 52a, 52b, 53 und 54 in Fig. 3. Bei der in Fig. 5
gezeigten Ausführungsform können zur Ausführungsform nach Fig. 1
ähnliche Effekte erhalten werden. Bei den Ausführungsformen
können für den Leitungstyp des Halbleitersubstrates der p- oder
der n-Typ gewählt werden.
Wie aus dem in Fig. 1 gezeigten Layout zu sehen ist, ist der
mit der Basis des Bipolartransistors Q1 verbundene Widerstand
R1 aus einem p⁻-Diffusionsgebiet 28 gebildet, das dem die Basis
bildende p⁻-Diffusionsgebiet 23 benachbart ist, wie in Fig. 3
gezeigt ist, und damit wird die durch das NAND-Gatter belegte
Fläche im Vergleich zu dem in Fig. 7 gezeigten herkömmlichen
Layout verringert. Die Fläche in Breitenrichtung im PMOS-
Transistorgebiet 51 ist nicht erforderlich, da der Widerstand
R1 in Ausrichtung mit dem Bipolartransistor Q1 gebildet ist. Im
Ergebnis dessen kann eine hochdichte Integration im Bi-CMOS-
Gate Array erreicht werden.
In Fig. 3B ist der Querschnittsaufbau eines Gate Arrays, das
eine andere Ausführungsform repräsentiert, gezeigt. Im
Vergleich zur Fig. 3A ist die Emitterelektrode 57 aus
polykristallinem Silizium zwischen der n⁺-Diffusionsschicht 24
und einer Metallverbindung 3 angeordnet. Wenn die Metall
verbindung 3 direkt mit der n⁺-Diffusionsschicht 24 verbunden
ist, wie in Fig. 3A gezeigt, wird die n⁺-Diffusionsschicht 24
durch die Bildung der Metallverbindung 3 beeinflußt. Mit
anderen Worten, durch die Verbindung 3 und n⁺-Diffusionsschicht
24 kann eine Legierung gebildet werden, und aus diesem Grunde
wird ein dort erzeugter Bipolartransistor nicht die gewünschten
Charakteristiken haben. Bei einem Beispiel nach Fig. 3, wo eine
aus polykristallinem Silizium gebildete Emitterelektrode 57
vorgesehen ist, ist diesem Problem vorgebeugt, und daher können
für den Bipolartransistor die gewünschten Charakteristiken
erreicht werden.
Fig. 8 ist ein Schaltbild, das ein NOR-Gatter zeigt. Das NOR-
Gatter enthält PMOS-Transistoren MP3 und MP4, NMOS-Transistoren
MN3 und MN4, einen pnp-Transistor Q2 und ein Widerstandselement
R2. Das in Fig. 8A gezeigte NOR-Gatter ist im Gate-Array gebil
det, wie in Fig. 8B gezeigt.
In Fig. 8B ist ein Layout für das Gate-Array nach einer
weiteren Ausführungsform gezeigt. Gemäß Fig. 8B sind in einem
PMOS-Transistorgebiet 51 Transistoren MP3 und MP4 gebildet. In
einem NMOS-Transistorgebiet 54 sind Transistoren MN3 und MN4
gebildet. Benachbart zum NMOS-Transistorgebiet 54 ist ein Bi
polartransistorgebiet 55a gebildet. Benachbart zum Gebiet 55a
ist ein Widerstandselementgebiet 55b gebildet. Der Transistor
Q2 und das Widerstandselement R2, die in Fig. 8A gezeigt sind,
sind im Gebiet 55a bzw. 55b gebildet.
Im Betrieb sind die Basis des Transistors Q2 und das Wider
standselement R2 nach Fig. 8A miteinander verbunden, da das Wi
derstandselementgebiet 55b benachbart zum Bipolartransistorge
biet 55a gebildet ist. Mit anderen Worten können die Basis des
Transistors Q2 und das Widerstandselement R2 miteinander ohne
Vorsehen einer Verbindung verbunden werden, und damit kann die
Integrationsdichte im Bi-CMOS-Gate-Array erhöht werden.
Im vorangehenden wurden Fälle beschrieben, bei denen die Erfin
dung auf ein NAND-Gatter und NOR-Gatter in einem Bi-CMOS-Gate-
Array angewendet wurde, aber es ist zu beachten, daß der Anwen
dungsbereich der Erfindung dadurch in keiner Weise begrenzt
ist. Diese ist vielmehr allgemein nützlich zur Erreichung hoher
Integrationsdichten, wenn eine Schaltung ein Widerstandselement
aufweist, das mit der Basis eines Bipolartransistors verbunden
ist.
Claims (10)
1. Integrierte Halbleiterschaltungseinrichtung, die eine
logische Schaltung unter Einschluß eines mit einem Bipolar
transistor (Q1) verbundenen Widerstandselementes (R1) enthält,
mit
einem Halbleitersubstrat (30) mit einer Hauptoberfläche,
einem ersten vorbestimmten Feldeffektransistorgebiet (51) in der Hauptfläche des Substrates zur Bildung eines Zuges einer Mehrzahl von Feldeffektransistoren eines ersten Leitungstyps in einer vorbestimmten ersten Richtung auf der Hauptoberfläche,
einem zweiten vorbestimmten Feldeffekttransistorgebiet (54) in der Hauptoberfläche des Halbleitersubstrates zur Bildung eines Zuges einer Mehrzahl von Feldeffektransistoren eines zweiten Leitungstypes in der ersten Richtung,
einem vorbestimmten Bipolartransistorgebiet (52a) in der Haupt oberfläche des Substrates und zwischen dem ersten und dem zweiten Feldeffektransistorgebiet zur Bildung eines Zuges einer Mehrzahl von Bipolartransistoren in der ersten Richtung und
einem vorbestimmten Widerstandselementgebiet (52b) auf der Hauptoberfläche des Halbleitersubstrates und zwischen dem ersten und dem zweiten Feldeffekttransistorgebiet zur Bildung eines Zuges einer Mehrzahl von Widerstandselementen in der ersten Richtung,
wobei das Widerstandselementgebiet (52b) dem Bipolartransistor gebiet (52a) benachbart und mit diesem elektrisch verbunden ist und die logische Schaltung aus dem Bipolartransistor (Q1), der im Bipolartransistorgebiet (52a) gebildet ist, und dem Wider standselement (R1), das im Widerstandselementgebiet (52b) gebildet ist, gebildet ist.
einem Halbleitersubstrat (30) mit einer Hauptoberfläche,
einem ersten vorbestimmten Feldeffektransistorgebiet (51) in der Hauptfläche des Substrates zur Bildung eines Zuges einer Mehrzahl von Feldeffektransistoren eines ersten Leitungstyps in einer vorbestimmten ersten Richtung auf der Hauptoberfläche,
einem zweiten vorbestimmten Feldeffekttransistorgebiet (54) in der Hauptoberfläche des Halbleitersubstrates zur Bildung eines Zuges einer Mehrzahl von Feldeffektransistoren eines zweiten Leitungstypes in der ersten Richtung,
einem vorbestimmten Bipolartransistorgebiet (52a) in der Haupt oberfläche des Substrates und zwischen dem ersten und dem zweiten Feldeffektransistorgebiet zur Bildung eines Zuges einer Mehrzahl von Bipolartransistoren in der ersten Richtung und
einem vorbestimmten Widerstandselementgebiet (52b) auf der Hauptoberfläche des Halbleitersubstrates und zwischen dem ersten und dem zweiten Feldeffekttransistorgebiet zur Bildung eines Zuges einer Mehrzahl von Widerstandselementen in der ersten Richtung,
wobei das Widerstandselementgebiet (52b) dem Bipolartransistor gebiet (52a) benachbart und mit diesem elektrisch verbunden ist und die logische Schaltung aus dem Bipolartransistor (Q1), der im Bipolartransistorgebiet (52a) gebildet ist, und dem Wider standselement (R1), das im Widerstandselementgebiet (52b) gebildet ist, gebildet ist.
2. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß das Bipolartransistorgebiet (52a),
eine Emitterschicht (24) eine Basisschicht (23) und eine
Kollektorschicht (33) einschließt, die in einer zweiten
Richtung senkrecht zur Hauptoberfläche des Substrates gebildet
sind, und daß das Widerstandselementgebiet (52b) eine Störstel
lenschicht (28) benachbart zu und elektrisch verbunden mit der
Basisschicht (23) des Bipolartransistorgebietes (52a) ein
schließt.
3. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 2,
dadurch gekennzeichnet, daß die Störstellenschicht (28) den
gleichen Leitungstyp aufweist wie die Basisschicht (23) .
4. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 3,
dadurch gekennzeichnet, daß die Störstellenschicht (28) die
gleiche Störstellenkonzentration wie die Basisschicht (23) auf
weist.
5. Integrierte Halbleiterschaltungseinrichtung nach einem der
Ansprüche 2-4, dadurch gekennzeichnet, daß die logische
Schaltung eine NAND-Gatterschaltung unter Einschluß des
Bipolartransistors (Q1) und des mit der Basis (23) des Bipolar
transistors verbundenen Widerstandselementes (R1) aufweist.
6. Integrierte Halbleiterschaltungseinrichtung nach einem der
Ansprüche 2-4, dadurch gekennzeichnet, daß die logische
Schaltung eine NOR-Gatterschaltung unter Einschluß des
Bipolartransistors (Q1) und des mit der Basis (23) des
Bipolartransistors verbundenen Widerstandselementes (R1) auf
weist.
7. Integrierte Halbleiterschaltungseinrichtung nach einem der
Ansprüche 1-6, gekennzeichnet durch ein Basiszellgebiet (52)
auf dem Substrat (30) zur Bildung von Basiszellen, wobei das
erste und zweite Feldeffekttransistorgebiet (51, 54), das Bi
polartransistorgebiet (52a) und das Widerstandselementgebiet
(52b) im Basiszellgebiet (72) gebildet sind.
8. Integrierte Halbleiterschaltungseinrichtung nach einem der
Ansprüche 1-7, dadurch gekennzeichnet, daß der Zug der Mehr
zahl von Feldeffekttransistoren des ersten Leitungstyps einen
Zug einer Mehrzahl von PMOS-Transistoren einschließt und daß
der Zug der Mehrzahl von Feldeffekttransistoren des zweiten
Leitungstyps einen Zug einer Mehrzahl von NMOS-Transistoren
einschließt.
9. Integrierte Halbleiterschaltungseinrichtung mit
einem Halbleitersubstrat (30),
einem ersten vorbestimmten Feldeffekttransistorgebiet (51) auf dem Substrat zur Bildung eines Zuges einer Mehrzahl von Feld effekttransistoren eines ersten Leitungstyps in einer vorbe stimmten ersten Richtung,
einem zweiten vorbestimmten Feldeffekttransistorgebiet (54) auf dem Substrat zur Bildung eines Zuges einer Mehrzahl von Feldeffekttransistoren eines zweiten Leitungstypes in der ersten Richtung,
einem vorbestimmten Bipolartransistorgebiet (52a) auf dem Sub strat und zwischen dem ersten und zweiten Feldeffekttransi storgebiet zur Bildung eines Zuges einer Mehrzahl von Bipolar transistoren in der ersten Richtung und
einem vorbestimmten Widerstandselementgebiet (52b) auf dem Substrat und zwischen dem ersten und zweiten Feldeffekttran sistsorgebiet zur Bildung eines Zuges einer Mehrzahl von Wider standselementen in der ersten Richtung, wobei das Widerstands elementgebiet (52b) dem Bipolartransistorgebiet (52a) benach bart und mit diesem elektrisch verbunden ist.
einem Halbleitersubstrat (30),
einem ersten vorbestimmten Feldeffekttransistorgebiet (51) auf dem Substrat zur Bildung eines Zuges einer Mehrzahl von Feld effekttransistoren eines ersten Leitungstyps in einer vorbe stimmten ersten Richtung,
einem zweiten vorbestimmten Feldeffekttransistorgebiet (54) auf dem Substrat zur Bildung eines Zuges einer Mehrzahl von Feldeffekttransistoren eines zweiten Leitungstypes in der ersten Richtung,
einem vorbestimmten Bipolartransistorgebiet (52a) auf dem Sub strat und zwischen dem ersten und zweiten Feldeffekttransi storgebiet zur Bildung eines Zuges einer Mehrzahl von Bipolar transistoren in der ersten Richtung und
einem vorbestimmten Widerstandselementgebiet (52b) auf dem Substrat und zwischen dem ersten und zweiten Feldeffekttran sistsorgebiet zur Bildung eines Zuges einer Mehrzahl von Wider standselementen in der ersten Richtung, wobei das Widerstands elementgebiet (52b) dem Bipolartransistorgebiet (52a) benach bart und mit diesem elektrisch verbunden ist.
10. Integrierte Halbleiterschaltungseinrichtung nach einem der
Ansprüche 1-9, dadurch gekennzeichnet, daß die integrierte
Halbleiterschaltungseinrichtung eine Gate-Array-Einrichtung
aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2211367A JP2714996B2 (ja) | 1990-08-08 | 1990-08-08 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4126289A1 true DE4126289A1 (de) | 1992-02-13 |
DE4126289C2 DE4126289C2 (de) | 1996-03-28 |
Family
ID=16604795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4126289A Expired - Fee Related DE4126289C2 (de) | 1990-08-08 | 1991-08-08 | Integrierte Halbleiterschaltungseinrichtung mit BICMOS-Basiszellen |
Country Status (3)
Country | Link |
---|---|
US (1) | US5278436A (de) |
JP (1) | JP2714996B2 (de) |
DE (1) | DE4126289C2 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2720816B2 (ja) * | 1995-03-31 | 1998-03-04 | 日本電気株式会社 | BiMOS集積回路 |
US5936265A (en) * | 1996-03-25 | 1999-08-10 | Kabushiki Kaisha Toshiba | Semiconductor device including a tunnel effect element |
JP2000150667A (ja) * | 1998-11-10 | 2000-05-30 | Hitachi Ltd | 半導体集積回路装置 |
US7026690B2 (en) * | 2003-02-12 | 2006-04-11 | Micron Technology, Inc. | Memory devices and electronic systems comprising integrated bipolar and FET devices |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4682202A (en) * | 1983-07-29 | 1987-07-21 | Fujitsu Limited | Master slice IC device |
EP0125504B1 (de) * | 1983-04-15 | 1989-08-23 | Hitachi, Ltd. | Hybride integrierte Halbleiterstromkreisanordnung mit bipolaren Transistoren und MOS-Transistoren |
EP0336741A2 (de) * | 1988-04-06 | 1989-10-11 | Hitachi, Ltd. | Integrierter Halbleiterschaltkreis mit Bipolartransistoren und MOSFETs |
DE3902641A1 (de) * | 1989-01-30 | 1990-08-02 | Asic Halbleiter Gmbh | Multifunktionszelle fuer kundenspezifische integrierte schaltungen |
EP0439301A1 (de) * | 1990-01-22 | 1991-07-31 | Hitachi, Ltd. | Integrierte Halbleiterschaltungsanordnung |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4958213A (en) * | 1987-12-07 | 1990-09-18 | Texas Instruments Incorporated | Method for forming a transistor base region under thick oxide |
JPH0831581B2 (ja) * | 1988-02-19 | 1996-03-27 | 株式会社東芝 | 半導体装置 |
JPH0350767A (ja) * | 1989-07-18 | 1991-03-05 | Nec Corp | バイポーラcmosゲートアレイ半導体装置 |
JP2661318B2 (ja) * | 1990-03-27 | 1997-10-08 | 日本電気株式会社 | 半導体装置 |
JP2609746B2 (ja) * | 1990-07-19 | 1997-05-14 | 株式会社東芝 | 半導体装置 |
-
1990
- 1990-08-08 JP JP2211367A patent/JP2714996B2/ja not_active Expired - Fee Related
-
1991
- 1991-08-01 US US07/739,144 patent/US5278436A/en not_active Expired - Lifetime
- 1991-08-08 DE DE4126289A patent/DE4126289C2/de not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0125504B1 (de) * | 1983-04-15 | 1989-08-23 | Hitachi, Ltd. | Hybride integrierte Halbleiterstromkreisanordnung mit bipolaren Transistoren und MOS-Transistoren |
US4682202A (en) * | 1983-07-29 | 1987-07-21 | Fujitsu Limited | Master slice IC device |
EP0336741A2 (de) * | 1988-04-06 | 1989-10-11 | Hitachi, Ltd. | Integrierter Halbleiterschaltkreis mit Bipolartransistoren und MOSFETs |
DE3902641A1 (de) * | 1989-01-30 | 1990-08-02 | Asic Halbleiter Gmbh | Multifunktionszelle fuer kundenspezifische integrierte schaltungen |
EP0439301A1 (de) * | 1990-01-22 | 1991-07-31 | Hitachi, Ltd. | Integrierte Halbleiterschaltungsanordnung |
Also Published As
Publication number | Publication date |
---|---|
JPH0493076A (ja) | 1992-03-25 |
US5278436A (en) | 1994-01-11 |
JP2714996B2 (ja) | 1998-02-16 |
DE4126289C2 (de) | 1996-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2021824C3 (de) | Monolithische Halbleiterschaltung | |
DE68919636T2 (de) | Ununterbrochene Matrix, deren Plattengrösse programmierbar ist. | |
DE2826847C2 (de) | Hochintegrierte Halbleiterschaltungsanordnung | |
DE2262297C2 (de) | Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I↑2↑L-Aufbau | |
DE3788242T2 (de) | Binäre logische Schaltung. | |
DE2925246C2 (de) | ||
DE2356301C3 (de) | Monolithisch integrierte, logische Schaltung | |
DE2751881A1 (de) | Monolithische digitale halbleiterschaltung mit mehreren bipolartransistoren | |
DE1766488A1 (de) | Schaltungsbaustein und Schaltungsgruppe fuer LSI-Schaltungen | |
DE2554296A1 (de) | Integrierte schaltung mit komplementaeren feldeffekttransistoren | |
DE19838150A1 (de) | Halbleitergerät mit einer Reihe von Standardzellen und Verfahren zu seiner Konstruktion | |
DE2509530A1 (de) | Halbleiteranordnung fuer logische verknuepfungsschaltungen | |
DE3486077T2 (de) | Integrierte halbleiterschaltungsanordnung. | |
DE1959744A1 (de) | Monolithische Halbleiteranordnung | |
DE3650186T2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung. | |
DE2852200C2 (de) | ||
DE2531367C2 (de) | ||
DE4126289C2 (de) | Integrierte Halbleiterschaltungseinrichtung mit BICMOS-Basiszellen | |
DE2753882C2 (de) | Digitale integrierte Schaltung | |
DE69532315T2 (de) | Halbleitervorrichtung zur Speisung, Rückleitung und Entmagnetisierung einer induktiven Last | |
EP0004274B1 (de) | Grundschaltung einer integrierten Transistor-Logik sowie logische Schaltung unter Verwendung einer derartigen Grundschaltung | |
DE2819001A1 (de) | Integrierte logikschaltungsanordnung | |
DE68912415T2 (de) | Integrierte Stromspiegelschaltung mit vertikalen Transistoren. | |
DE2756777C3 (de) | Digitalschaltungselement | |
DE19928762C1 (de) | Schaltungsanordnung zur Verhinderung der Injektion von Minoritätsladungsträgern in das Substrat |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |