JPS61294527A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPS61294527A JPS61294527A JP13737185A JP13737185A JPS61294527A JP S61294527 A JPS61294527 A JP S61294527A JP 13737185 A JP13737185 A JP 13737185A JP 13737185 A JP13737185 A JP 13737185A JP S61294527 A JPS61294527 A JP S61294527A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- resistor
- reference voltage
- constant current
- manufacturing process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバイポーラ回路を有する集積回路に用いられる
基準電圧発生回路に関する。
基準電圧発生回路に関する。
従来から、基準電圧発生回路として用いられる回路に、
シ請ットキー−バリャ・ダイオード（以下単にダイオー
ドと記す）に並列に接続した抵抗の比により、ダイオー
ドの順方向電圧Ｖｓを分割して、基準電圧を発生させる
回路がある。
シ請ットキー−バリャ・ダイオード（以下単にダイオー
ドと記す）に並列に接続した抵抗の比により、ダイオー
ドの順方向電圧Ｖｓを分割して、基準電圧を発生させる
回路がある。
第２図は従来の基準電圧発生回路の一例の回路図である
。
。
ダイオードＤとその直列抵抗Ｒｓに並列し抵抗Ｒ１，Ｒ
２を接続し、定電流を流すべく、トランジスタＴｒのエ
ミッタに接続された抵抗Ｂ３で一定の電圧降下を生むよ
うにＴ「のベースに一定電圧を印加しである。基準電圧
ｖＲは、几１とＲ２の比により、（ダイオードＤの頭方
向電圧Ｖｆ）十（抵抗Ｒｓの電位降下分）を分割し、Ｖ
ｃｃ を基準に出力電圧を取出す。出力電圧ＶＲは次
式で表わされる。
２を接続し、定電流を流すべく、トランジスタＴｒのエ
ミッタに接続された抵抗Ｂ３で一定の電圧降下を生むよ
うにＴ「のベースに一定電圧を印加しである。基準電圧
ｖＲは、几１とＲ２の比により、（ダイオードＤの頭方
向電圧Ｖｆ）十（抵抗Ｒｓの電位降下分）を分割し、Ｖ
ｃｃ を基準に出力電圧を取出す。出力電圧ＶＲは次
式で表わされる。
ここで、抵抗値のばらつきによって、ダイオードＤに流
れる電流は変化するが、順方向電圧（Ｖｆ ） の電
流密度変化に対する変化量は小さい。従って、ｖＲのば
らつきは、Ｒｔ 、Ｒｓ 、Ｈａｓ 、ＢＳの比が正し
く出て忘れば／トさい。
れる電流は変化するが、順方向電圧（Ｖｆ ） の電
流密度変化に対する変化量は小さい。従って、ｖＲのば
らつきは、Ｒｔ 、Ｒｓ 、Ｈａｓ 、ＢＳの比が正し
く出て忘れば／トさい。
ところが、Ｒｓはシ１ットキー・バリヤーダイオードを
形成する半導体領域の抵抗であり、ＩＣ内で便用される
抵抗孔！〜Ｒ３とはｌ異なる製造工程で製造される場合
が多い。この為、几Ｓと几ｌ。
形成する半導体領域の抵抗であり、ＩＣ内で便用される
抵抗孔！〜Ｒ３とはｌ異なる製造工程で製造される場合
が多い。この為、几Ｓと几ｌ。
几２．Ｒ３では、抵抗値が無関係でばらつくことになる
。Ｒｓのばらつきをα（％）、Ｒ１、Ｒｚ 、几３のば
らつきをβ（％）とすると、Ｖ＋ａのばらつきΔｖＲは ・・・・・（５） となる。（５）式より、 （Ｒｓ＋Ｒｚ）：Ｒｓ＝＋ Ｒｔ ： Ｒｓ−Ｒｔ／Ｅ
、ｓ −−（６）の比をとるように、つまり 几３＝几ｌ＋Ｒｚ ・・−・−（７
）の関係を満たすように抵抗値を選ぶと、ΔＶＲ＝Ｏと
なり、抵抗のばらつきに対して、出力電圧のばらつきを
補償できることになる。
。Ｒｓのばらつきをα（％）、Ｒ１、Ｒｚ 、几３のば
らつきをβ（％）とすると、Ｖ＋ａのばらつきΔｖＲは ・・・・・（５） となる。（５）式より、 （Ｒｓ＋Ｒｚ）：Ｒｓ＝＋ Ｒｔ ： Ｒｓ−Ｒｔ／Ｅ
、ｓ −−（６）の比をとるように、つまり 几３＝几ｌ＋Ｒｚ ・・−・−（７
）の関係を満たすように抵抗値を選ぶと、ΔＶＲ＝Ｏと
なり、抵抗のばらつきに対して、出力電圧のばらつきを
補償できることになる。
しかし、（力式のように抵抗値を決めると、（２）式。
（３）式からＲｓ＝Ｑ またはｌ２＝０となり、現実
と矛盾する。つまり、抵抗の比をとることにより。
と矛盾する。つまり、抵抗の比をとることにより。
Ｖａのばらつきを保償することはできない。その為に、
ｖＲが製造ロフトにより大きくばらつくことがあった。
ｖＲが製造ロフトにより大きくばらつくことがあった。
このように従来例にＳいては、抵抗値の製造ばらつきに
対して基準電圧のばらつきを補償することは非常に困難
なことであるという問題があった。
対して基準電圧のばらつきを補償することは非常に困難
なことであるという問題があった。
本発明の目的は、製造工程の異なる二種類の抵抗の製造
ばらつきに対しても出力電圧のばらつきを補償すること
のできる基準電圧発生回路を提供することにある。
ばらつきに対しても出力電圧のばらつきを補償すること
のできる基準電圧発生回路を提供することにある。
本発明の基準電位発生回路は、低電位側電源に一端が接
続される第１の抵抗と該第１の抵抗の他端にエミッタが
接続しベースが定電圧源に接続しコ１／クタから定電流
を取出すトランジスタとを含んで構成される定電流回路
部と、高電位側電源にアノードが接続するダイオードと
該ダイオードのカソードと前記トランジスタのコレクタ
との間に接続する第２の抵抗と前記高電位側電源と前記
トランジスタのコレクタとの間に直列接続された第３の
抵抗及び第４の抵抗とを含んで構成される基準電圧発生
部とから成る基準電圧発生回路に２いて、前記第１の抵
抗が前記第２の抵抗と同じ製造工程で作られた第５の抵
抗と前記第２及び第３の抵抗と同じ製造工程で作られた
第６の抵抗との並列接続で構成されていることを時数と
する。
続される第１の抵抗と該第１の抵抗の他端にエミッタが
接続しベースが定電圧源に接続しコ１／クタから定電流
を取出すトランジスタとを含んで構成される定電流回路
部と、高電位側電源にアノードが接続するダイオードと
該ダイオードのカソードと前記トランジスタのコレクタ
との間に接続する第２の抵抗と前記高電位側電源と前記
トランジスタのコレクタとの間に直列接続された第３の
抵抗及び第４の抵抗とを含んで構成される基準電圧発生
部とから成る基準電圧発生回路に２いて、前記第１の抵
抗が前記第２の抵抗と同じ製造工程で作られた第５の抵
抗と前記第２及び第３の抵抗と同じ製造工程で作られた
第６の抵抗との並列接続で構成されていることを時数と
する。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。
この実施例は、低電位側を源ＶＥＥに一端が接続される
第１の抵抗とこの第１の抵抗Ｒ３の他端にエミッタが接
続しベースが定電圧源に接続しコ１／クタから定電流を
取出すトランジスタＴｒとを含んで構成される定電流回
路部と、高電位側電源Ｖｃｃにアノードが接続するダイ
オードＤとこのダイオードのカソードとトランジスタＴ
ｒのコレクタとの間に接続する第２の抵抗孔Ｓと高電位
側電源ＶＣＣとトランジスタＴｒのコレクタとの間に直
列接続されたＷｃ３の抵抗Ｒ１及び第４の抵抗孔２とを
含んで構成される基準電圧発生部とから成る基準電圧発
生回路において、第１の抵抗が第２の抵抗Ｒｓと同じ製
造工程で作られた第５の抵抗Ｒ４と第２及び第３の抵抗
Ｒ１，Ｒｓと同じ製造工程で作られた第６の抵抗Ｒｓと
の並列接続で構成されている。
第１の抵抗とこの第１の抵抗Ｒ３の他端にエミッタが接
続しベースが定電圧源に接続しコ１／クタから定電流を
取出すトランジスタＴｒとを含んで構成される定電流回
路部と、高電位側電源Ｖｃｃにアノードが接続するダイ
オードＤとこのダイオードのカソードとトランジスタＴ
ｒのコレクタとの間に接続する第２の抵抗孔Ｓと高電位
側電源ＶＣＣとトランジスタＴｒのコレクタとの間に直
列接続されたＷｃ３の抵抗Ｒ１及び第４の抵抗孔２とを
含んで構成される基準電圧発生部とから成る基準電圧発
生回路において、第１の抵抗が第２の抵抗Ｒｓと同じ製
造工程で作られた第５の抵抗Ｒ４と第２及び第３の抵抗
Ｒ１，Ｒｓと同じ製造工程で作られた第６の抵抗Ｒｓと
の並列接続で構成されている。
つまり、抵抗Ｒ４はダイオードの直列抵抗Ｒｓと同じ製
造工程で作られてぶり、抵抗Ｒｓは抵抗几５とは同じ製
造工程で作られる。従って、抵抗Ｒ１，Ｒ２，Ｒ１はＲ
４，Ｒ８と製造工程の異なる抵抗である。
造工程で作られてぶり、抵抗Ｒｓは抵抗几５とは同じ製
造工程で作られる。従って、抵抗Ｒ１，Ｒ２，Ｒ１はＲ
４，Ｒ８と製造工程の異なる抵抗である。
この基準電圧発生回路の出力電圧ｖｎはとなる。ただし
、Ｒ４とＲ１の合成抵抗値は、従来回路（第２図）のＲ
３の値と同じにする。 っである。
、Ｒ４とＲ１の合成抵抗値は、従来回路（第２図）のＲ
３の値と同じにする。 っである。
ここで、Ｒ１１，Ｒ４とＲｘ、Ｒｖ、Ｒｓが製造ばらつ
きにより、無関係にばらついたときの出力電圧のばらつ
きを考える。
きにより、無関係にばらついたときの出力電圧のばらつ
きを考える。
Ｒｓ、几４のばらつきをα（％）に、Ｒｘ、Ｒｚ。
Ｒ５のばらつきをβ（％）としたときの出力電圧ｖＲの
ばらつきΔＶｎ は、 ・・・・（１０） となる。（１０）式より の比をとるよう抵抗を選ぶと、ΔＶＲ＝ ０ となり
抵抗のばらつきに対して、出力電圧ＶＲのばらつきを樵
′償できることがわかる。また、（１１）式の比をとる
ように抵抗を選んだ時は、 となり、現実に矛盾することな（、抵抗値を決定できる
。
ばらつきΔＶｎ は、 ・・・・（１０） となる。（１０）式より の比をとるよう抵抗を選ぶと、ΔＶＲ＝ ０ となり
抵抗のばらつきに対して、出力電圧ＶＲのばらつきを樵
′償できることがわかる。また、（１１）式の比をとる
ように抵抗を選んだ時は、 となり、現実に矛盾することな（、抵抗値を決定できる
。
つまり、第１図の回路構成において、各抵抗の比をとる
ことにより、抵抗の製造ばらつきに対して、出力電圧Ｖ
ａのばらつきを補償することができる。
ことにより、抵抗の製造ばらつきに対して、出力電圧Ｖ
ａのばらつきを補償することができる。
以上説明したように、本発明によれば、製造工程の異な
る二種類の抵抗の製造ばらつきに対して、出力電圧のば
らつきを補償することができ基準電圧発生回路が得られ
る。
る二種類の抵抗の製造ばらつきに対して、出力電圧のば
らつきを補償することができ基準電圧発生回路が得られ
る。
第１図は本発明の一実施例の回路図、第２図は従来の基
準電圧発生回路の一例の回路図である。 Ｄ・・・・・・シ曹ットキ・バリアーダイオード、Ｒ１
゜Ｒｚ 、Ｒ３、Ｒ４、Ｒｓ 、Ｒｓ・・・・・・抵抗
、Ｔｒ・・・・・・トランジスタ。 又゛″、４′ Ｖ。 第１図 ＶＥε 第２図
準電圧発生回路の一例の回路図である。 Ｄ・・・・・・シ曹ットキ・バリアーダイオード、Ｒ１
゜Ｒｚ 、Ｒ３、Ｒ４、Ｒｓ 、Ｒｓ・・・・・・抵抗
、Ｔｒ・・・・・・トランジスタ。 又゛″、４′ Ｖ。 第１図 ＶＥε 第２図
Claims (1)
- 低電位側電源に一端が接続される第１の抵抗と該第１の
抵抗の他端にエミッタが接続しベースが定電圧源に接続
しコレクタから定電流を取出すトランジスタとを含んで
構成される定電流回路部と、高電位側電源にアノードが
接続するダイオードと該ダイオードのカソードと前記ト
ランジスタのコレクタとの間に接続する第２の抵抗と前
記高電位側電源と前記トランジスタのコレクタとの間に
直列接続された第３の抵抗及び第４の抵抗とを含んで構
成される基準電圧発生部とから成る基準電圧発生回路に
おいて、前記第１の抵抗が前記第２の抵抗と同じ製造工
程で作られた第５の抵抗と前記第２及び第３の抵抗と同
じ製造工程で作られた第６の抵抗との並列接続で構成さ
れていることを特徴とする基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13737185A JPS61294527A (ja) | 1985-06-24 | 1985-06-24 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13737185A JPS61294527A (ja) | 1985-06-24 | 1985-06-24 | 基準電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61294527A true JPS61294527A (ja) | 1986-12-25 |
Family
ID=15197120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13737185A Pending JPS61294527A (ja) | 1985-06-24 | 1985-06-24 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61294527A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5150188A (en) * | 1989-11-30 | 1992-09-22 | Kabushiki Kaisha Toshiba | Reference voltage generating circuit device |
-
1985
- 1985-06-24 JP JP13737185A patent/JPS61294527A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5150188A (en) * | 1989-11-30 | 1992-09-22 | Kabushiki Kaisha Toshiba | Reference voltage generating circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101714008B (zh) | 定电流电路 | |
| JPS61294527A (ja) | 基準電圧発生回路 | |
| CN100438330C (zh) | 带隙参考电路 | |
| JPS5977529A (ja) | 定電流回路 | |
| JPH0755621Y2 (ja) | 基準電圧発生回路 | |
| JPS60191508A (ja) | 電流発生装置 | |
| JPS5882321A (ja) | 絶対温度比例電流発生回路 | |
| JPS5937852Y2 (ja) | 定電流回路 | |
| JPS61120219A (ja) | 定電圧回路 | |
| JPS60175132A (ja) | 基準電圧回路 | |
| JPS5897715A (ja) | 基準電圧発生回路 | |
| JPS6097708A (ja) | 定電流回路 | |
| JPS5875221A (ja) | 基準電圧発生回路 | |
| JPS6024707A (ja) | バイアス回路 | |
| JPS6093533A (ja) | 基準電圧回路 | |
| JPS5897714A (ja) | 基準電圧発生回路 | |
| JPS628552A (ja) | 半導体装置 | |
| JPS63177214A (ja) | 基準電圧発生回路 | |
| JPH02193410A (ja) | 比較装置 | |
| JPH06236221A (ja) | 集積回路用の定電圧発生回路 | |
| JPH02201616A (ja) | 定電圧発生回路 | |
| JPH0245812A (ja) | 電圧源回路 | |
| JPS6290576A (ja) | 電圧検出回路 | |
| JPS5911924B2 (ja) | 並列制御型電圧安定化回路 | |
| JPS60101623A (ja) | 定電圧供給回路 |