DE4021251C2 - Multiprozessorsystem - Google Patents
MultiprozessorsystemInfo
- Publication number
- DE4021251C2 DE4021251C2 DE4021251A DE4021251A DE4021251C2 DE 4021251 C2 DE4021251 C2 DE 4021251C2 DE 4021251 A DE4021251 A DE 4021251A DE 4021251 A DE4021251 A DE 4021251A DE 4021251 C2 DE4021251 C2 DE 4021251C2
- Authority
- DE
- Germany
- Prior art keywords
- data
- address
- microcomputer
- memory
- dpram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 claims description 33
- 230000005540 biological transmission Effects 0.000 description 26
- 238000012546 transfer Methods 0.000 description 10
- 238000012544 monitoring process Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
- B60W50/00—Details of control systems for road vehicle drive control not related to the control of a particular sub-unit, e.g. process diagnostic or vehicle driver interfaces
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
- B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
- B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
- B60R16/03—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for
- B60R16/0315—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for using multiplexing techniques
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
- B60W10/00—Conjoint control of vehicle sub-units of different type or different function
- B60W10/04—Conjoint control of vehicle sub-units of different type or different function including control of propulsion units
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
- B60W10/00—Conjoint control of vehicle sub-units of different type or different function
- B60W10/10—Conjoint control of vehicle sub-units of different type or different function including control of change-speed gearings
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
- B60W30/00—Purposes of road vehicle drive control systems not related to the control of a particular sub-unit, e.g. of systems using conjoint control of vehicle sub-units
- B60W30/18—Propelling the vehicle
- B60W30/1819—Propulsion control with control means using analogue circuits, relays or mechanical links
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
- B60W50/00—Details of control systems for road vehicle drive control not related to the control of a particular sub-unit, e.g. process diagnostic or vehicle driver interfaces
- B60W2050/0001—Details of the control system
- B60W2050/0043—Signal treatments, identification of variables or parameters, parameter estimation or state estimation
- B60W2050/0044—In digital systems
- B60W2050/0045—In digital systems using databus protocols
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Combustion & Propulsion (AREA)
- Transportation (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Multi Processors (AREA)
Description
Die Erfindung betrifft ein Multiprozessorsystem aus ei
nem ersten Mikrocomputer, der eine erste CPU und einen
ersten Speicher besitzt, und einem zweiten Mikrocompu
ter, der eine zweite CPU und einen zweiten Speicher be
sitzt, die beide miteinander durch einen externen Adres
senbus, einen externen Datenbus und einen externen Kon
trollsignalbus verbunden sind, wobei ein dritter Spei
cher, der einen Doppelport besitzt, in wenigstens dem
zweiten Mikrocomputer vorgesehen ist.
Ein derartiges Multiprozessorsystem ist beispielsweise
in der Zeitschrift "DESIGN & ELEKTRONIK", Ausgabe 1, 1987,
Seiten 61-66 und 69 in dem Artikel "Der Einsatz stati
scher Dual-Port-RAMs" von Manfred Kross beschrieben.
Dort wird jedoch das Problem gelöst, wie Zugriffskon
flikte gelöst werden, die in einem derartigen Multipro
zessorsystem entstehen. Die Probleme, die sich beim Er
zeugen einer Adresse ergeben, wenn weitere Mikroprozes
soren hinzugefügt werden, werden nicht diskutiert.
Weiter ist die Literaturstelle "SERIAL MULTIPROCESSING
ARCHITECTURE FOR SIGNAL PROCESSING" in IBM Technical
Disclosure Bullentin, Vol. 32, No. 3B, August 1989, auf
Seite 362-364 zu nennen. In dieser Textstelle werden
jedoch nur verschiedene Architekturen eines Systems mit
einer Vielzahl von Prozessoren verglichen, und ebenfalls
kein Hinweis darauf gegeben, wie eine Adresse erzeugt
wird.
Intern ist jedoch ein Multiprozessorsystem bereits be
kannt, das einen herkömmlichen Doppelportspeicher ver
wendet. Dieses System ist in Fig. 3 gezeigt. Ein
Einchip-Mikrocomputer A1 umfaßt eine zentrale Verarbei
tungseinheit A (CPUA) 2 zum Ausführen verschiedener Ope
rationen und Datenverarbeitungen; einen Lesespeicher A
(ROMA) 3, in dem Programme gespeichert sind; einen Spei
cher A (RAMA) 4 mit wahlfreiem Zugriff, in dem Daten
usw. gespeichert werden, ein Eingabe/Ausgabe-Port (I/O)
A5 zum Datenaustausch mit externen Geräten; und interne
Adreß-, Daten- und Steuersignalbusse A6, A7 und A8 zum Verbin
den der oben genannten Einheiten 2 bis 5. In gleicher Weise
umfaßt ein Einchip-Mikrocomputer B9 eine CPUB 10; einen ROMB 11;
einen RAMB 12; ein I/O-Port B13; einen Doppelport-RAM (DPRAM) 14,
der entgegengesetzte Ports zum Schreiben und Lesen von Daten
freigibt; und interne Adreß-, Daten- und Steuersignalbusse B15,
B16 und B17. Der Mikrocomputer A1 ist über externe Adreß-, Daten
und Steuersignalbusse 18, 19 und 20 mit den externen Busports
des DPRAM 14 verbunden, um ein Multiprozessorsystem zu bilden.
Gemäß der Speicheraufteilung nach Fig. 4 werden die Speicherbe
reiche der CPUA 2 und der CPUB 10 jeweils von Adressen von "0000"
bis "FFFF" gebildet. Die Adressen der Speicher ROMA 3 und ROMB
11, RAMA 4 und RAMB 12 und DPRAM 14 sind derart aufgeteilt, daß
sie einander nicht überschneiden.
Nachstehend ist die Datenübertragung beschrieben. Die von dem
Mikrocomputer A1 verwendeten Daten werden im Normalfall in den
RAMA 4 geladen und von der CPUA 2 zur Verarbeitung gelesen. Wenn
die Daten an den Mikrocomputer B9 gegeben werden, liest die CPUA
2 die von dem Mikrocomputer B9 geforderten Daten aus dem RAMA 4
aus und überträgt sie über die externen Busse 18-20 an den DPRAM
14. Dann liest die CPUB 10 die Daten von dem DPRAM 14 und lädt
sie in den ROMB 11. Wenn die Daten von dem Mikrocomputer B9 an
den Mikrocomputer A1 übertragen werden, läuft der beschriebene
Vorgang anders herum ab. Auf diese Weise bildet der DPRAM 14 für
die Datenübertragung eine Brücke zwischen den beiden CPU 2 und
10. Wenn derjenige Bereich, in dem Daten, welche von dem Mikro
computer A1 an B9 (A→B) zu übertragen sind, abgelegt werden,
denjenigen Bereich überschneidet, in dem Daten abgelegt werden,
die von dem Mikrocomputer B9 an A1 (B→A) zu übertragen sind,
können Daten verlorengehen, obwohl die Datenübertragung fehler
frei ausgeführt worden ist. Aus diesem Grund ist der Speicherbe
reich des DPRAM 14 durch die Richtung der Datenübertragung ge
teilt.
Das Mikroprozessorsystem wird verwendet, um verschiedene Einrich
tungen, wie etwa einen Motor und ein Getriebe in einem Fahrzeug
zu überwachen, während die entsprechenden Mikrocomputer komplexe
Steuerungen und Regelungen vornehmen. Ein allumfassendes Über
wachungssystem für einen Kraftfahrzeugantrieb ist in Fig. 5
gezeigt. Dieses allumfassende Überwachungssystem umfaßt einen
Motor 50; ein Getriebe 60; einen Mikrocomputer A1 zum Überwachen
des Motors; und einen Mikrocomputer B9 zum Überwachen des Getrie
bes. Ein Analogsensor 51a und ein Digitalsensor 51b sind an dem
Motor 50 angebracht, um die Drehzahl und die Temperatur zu er
fassen. Sie geben Daten über einen A/D-Wandler 52a bzw. einen
Zähler 52b an den Mikrocomputer A1, um die charakteristischen
Daten des Motors, wie die Drehzahl und die Temperatur zu verar
beiten, um so einen Einspritz/Zündungs-Steuersteller 53 über
einen I/O-Port 5 zu überwachen. Ebenso werden Daten von einem
Analogsensor 61a und einem Digitalsensor 61b, die an dem Getriebe
60 angebracht sind, um die Getriebestellung und das Drehmoment
zu erfassen, über einen A/D-Wandler 62a bzw. einen Zähler 62b an
den Mikrocomputer B9 gegeben, um die charakteristischen Daten
des Getriebes, wie die Getriebestellung und das Drehmoment zu
verarbeiten, um so einen Öldrucksteuersteller 63 über ein I/O-
Port 13 zu überwachen. Darüber hinaus werden zwischen den beiden
Mikrocomputern 1 und 9 über ein DPRAM 14 und externe Busse 18
bis 20 Daten übertragen, die zu den Daten hinzukommen, die je
weils den Mikrocomputern 1 oder 9 zugeführt werden, um den Motor
50 und das Getriebe 60 in komplexer Weise zu überwachen.
Bei dem herkömmlichen Multiprozessorsystem ist es nötig, beide
CPUA 2 und B10 mit Hilfe von Software zu betreiben, um Daten
zwischen den Mikrocomputern A1 und B9 auszutauschen. Demzufolge
werden die beiden CPU zusätzlich belastet, wobei die Software
mit einigen Problemen zu verarbeiten ist. Das Vorhandensein der
Software beschränkt die Übertragungsgeschwindigkeit, so daß das
System nicht für die Echtzeitverarbeitung verwendet werden kann,
welche große Verarbeitungsgeschwindigkeiten erfordert. Bei der
Automobilüberwachung ist die Überwachung um so komplexer, je
größer die Datenmenge ist, welche zwischen den beiden CPU über
tragen wird. Die Echtzeit-Verarbeitungsgeschwindigkeit der Mikro
computer 1 und 9 ist so hoch, daß nur wenig Zeit für die Daten
übertragung zwischen dem CPU verbleibt, weshalb nur wenige Daten
übertragen werden können.
Wenn ein Mikrocomputer B9 hinzugefügt wird, um das Getriebe zu
überwachen, um so die Fahreigenschaften eines Automobils zu
verbessern, das einen Mikrocomputer A1 für die Überwachung des
Motors aufweist, ist es für die Datenübertragung nötig, den
Speicherbereich der CPUA 2 so zu verändern, daß er dem Speicher
bereich des DPRAM 14 entspricht. Das bringt sehr große Probleme
bei der Software zum Ansteuern des DPRAM 14 mit sich. Wenn das
Programm nicht geändert würde, wäre es nicht nur nicht möglich,
Daten an den Mikrocomputer B9 zu übertragen, sondern es wäre
auch schwierig, die einzelnen Mikrocomputer zu trennen oder
miteinander zu verbinden.
Der Erfindung liegt demzufolge die Aufgabe zugrunde, ein
Multiprozessorsystem anzugeben, das es den einzelnen Mi
kroprozessoren erlaubt, Daten mit hoher Geschwindigkeit
auszutauschen, das der Software weiter die Datenübertra
gung erleichtert und das eine einfache Verbindbarkeit
und Trennbarkeit der entsprechenden Mikrocomputer bie
tet. Erfindungsgemäß wird diese Aufgabe durch die im An
spruch 1 genannten Merkmale gelöst.
Nachstehend ist die Erfindung anhand eines bevorzugten Aus
führungsbeispiels unter Bezugnahme auf die beiliegende Zeichnung
mit weiteren Einzelheiten näher erläutert. Dabei zeigt:
Fig. 1 ein Blockschaltbild eines Multiprozessorsystems
nach einem Ausführungsbeispiel der Erfindung;
Fig. 2 ein Diagramm der Speicheraufteilung des Multi
prozessorsystems;
Fig. 3 ein Blockschaltbild eines herkömmlichen Multi
prozessorsystems;
Fig. 4 ein Diagramm der Speicheraufteilung des herkömm
lichen Multiprozessorsystems; und
Fig. 5 ein Blockschaltbild eines allumfassenden Über
wachungssystems für die Kraftübertragung in einem
Automobil.
Gemäß Fig. 1 umfaßt ein Einchip-Mikrocomputer A1 eine CPUA 2,
die verschiedene Operationen und Datenverarbeitungen ausführt;
einen ROMA 3, in dem Programme gespeichert sind; einen RAMA 4,
in den Daten usw. geladen werden; einen I/O-Port A5 zum Aus
tauschen von Daten mit externen Geräten; und interne
Adreß-, Daten- und Steuersignalbusse A6, A7 und A8 zum Verbinden
der einzelnen Einheiten 2 bis 5. Ähnlich umfaßt ein Einchip-
Mikrocomputer B eine CPUB 10; einen ROMB 11; einen RAMB 12; einen
I/O-Port B13; einen Doppelport-RAM (DPRAM) 14, bei dem entgegen
gesetzte Ports Daten lesen und schreiben können; und interne
Adreß-, Daten- und Steuersignalbusse B15, B16 und B17 zum Ver
binden der einzelnen Einheiten 10 bis 14. Der Mikrocomputer B9
umfaßt ferner eine Adreßsetzmittel 21 zum Abgeben von Adressen
an den DPRAM 14. Das Adreßsetzmittel 21 umfaßt ein Offset-Re
gister 22, in das die CPUB 10 einen gegebenen Wert zu einer
gegebenen Zeit setzen kann; einen Adreßsignalspeicher 23 zum Auf
nehmen des Adreßwertes, der von dem Mikrocomputer A1 über einen
externen Adreßbus 18 übertragen wird; und einen Addierer 24 zum
Zusammensetzen der Werte des Offset-Registers 22 und eines Wertes
des Adreßsignalspeichers 23. Das heißt, daß der Addierer 24 die in
dem Adreßsignalspeicher 23 aufgenommene Adresse dem in das Offset-
Register 22 gesetzten Wert zuaddiert, um eine physikalische A
dresse auf den externen Busports des DPRAM 14 zu erzeugen. Der
Mikrocomputer A1 ist mit den externen Busports des DPRAM 14 über
einen externen Datenbus und einen Steuersignalbus 19 und 20
verbunden, um ein Multiprozessorsystem zu bilden.
Der Betrieb ist nachstehend unter Bezugnahme auf Fig. 2 er
läutert, welche die Speicheraufteilungen des Mikroprozessor
systems zeigt, die jeweils Adressen von "0000" bis "FFFF" um
fassen. In dem Speicherbereich der CPUA 2 sind Adressen "1500"
bis "3000" und "3500" bis "FFFF" dem RAMA 4 bzw. dem ROMA 3
zugeordnet. In dem Speicherbereich der CPUB 10, sind Adressen
von "1500" bis "2500", von "2500" bis "3500" und von "3500" bis
"FFFF" dem RAMB 12, dem DPRAM 14 bzw. dem ROMB 11 zugeordnet.
Der Bereich des DPRAM 14 ist in einen ersten Übertragungsbereich
α von dem Mikrocomputer A1 an B9 (A→B) bei Adressen von "2500"
bis "3000" und einen zweiten Speicherbereich β von dem Mikrocom
puter B9 an A2 (B→A) bei Adressen von "3000" bis "3500" aufge
teilt. Die von der CPUA 2 an Adressen von "2500" bis "3000" des
RAMA 4 geschriebenen Daten werden an den ersten Übertragungs
bereich α übertragen, während dann, wenn die CPUB 10 Daten in
den zweiten Speicherbereich β des DPRAM 14 schreibt, der freie
Übertragungsbereich bei Adressen von "3000" bis "3500" der CPUA
2, welcher dem zweiten Übertragungsbereich β entspricht, als ein
erweiterter Bereich des RAMA 4 verwendet wird. Das heißt, daß
dann, wenn Daten von der CPUA 2 an die CPUB 10 übertragen werden,
die CPUA 2 eine Adresse zum Zugriff auf dem RAMA 4 abgibt, die
dem ersten Übertragungsbereich α entspricht. Diese Adresse wird
von dem Adreßsignalspeicher 23 aufgenommen und in dem Addierer 24
einem Wert des Offset-Registers 22 zuaddiert, um eine physika
lische Adresse des DPRAM zu erzeugen. Mit dieser Adresse wird
auf den ersten Übertragungsbereich α des DPRAM 14 zugegriffen,
so daß diejenigen Daten, die mit den in dem RAMA 4 geschriebenen
Daten identisch sind, in den ersten Übertragungsbereich α ge
schrieben werden, um die Datenübertragung vorzunehmen.
Wenn die Daten von der CPUB 10 an die CPUA 2 übertragen werden,
schreibt die CPUB 10 in den zweiten Übertragungsbereich β die
für die CPUA 2 notwendigen Daten. Wenn die notwendigen Daten für
die CPUA 2 gelesen sind, wird eine Adresse zwischen "3000" und
"3500", entsprechend dem zweiten Übertragungsbereich β, abge
geben. Diese Adresse wird von dem Adreßsignalspeicher 23 aufgenommen
und einem Wert des Offset-Registers 22 in dem Addierer 24 zu
addiert, um eine physikalische Adresse des DPRAM zu erzeugen.
Mit dieser Adresse wird auf dem zweiten Übertragungsbereich β
des DPRAM 14 zugegriffen, so daß die CPUA 2 die Daten von der
CPUB 10 liest, wodurch die Datenübertragung abgeschlossen ist.
Auf diese Weise ist es möglich, den Speicherbereich des DPRAM 14
als gemeinsamen Speicher zum Übertragen von Daten zu nutzen,
indem der Speicherbereich des DPRAM 14 so gesetzt wird, daß er
einen Teil des Bereiches des RAMA 4 der CPUA 2 überschneidet und
die Adresse, die dem überschneidenden Bereich entspricht, in das
Offset-Register mittels der CPUB 10 gesetzt wird. Da die Daten
ausschließlich unter Verwendung des Speicherbereiches des DPRAM
14 als gemeinsamer Speicher übertragen werden, um Daten für die
Datenübertragung zu schreiben und zu lesen, ist es möglich,
Datenübertragungen mit hoher Geschwindigkeit auszuführen, ohne
daß irgendwelche problematische Software benutzt wird. Da der
Wert des Offset-Registers 22 und derjenige des Speicherbereiches
DPRAM 14 später gesetzt werden können, ist es darüber hinaus
möglich, nicht nur einen Mikrocomputer B9 zum Überwachen des
Getriebes in dem umfassenden Überwachungssystem für die Kraft
übertragung in einem Automobil hinzuzufügen, das einen Mikrocom
puter A1 für die Überwachung des Motors umfaßt, sondern auch ein
gegebenes Verhältnis des ersten Übertragungsbereiches α zu dem
zweiten Übertragungsbereich β zu setzen, und zwar durch geeig
netes Setzen des Offset-Registers 22.
Alternativ dazu können die Schaltung zum Zusammensetzen der
Adressen oder der Addierer 24 das Adreßsetzmittel 21 logische
Schaltkreise sein.
Da die Adresse des dritten Speichers mit einem Offset-Register
gesetzt wird, so daß die Daten nur durch Zugriff auf den dritten
Speicher übertragen werden, ist, wie vorstehend beschrieben,
gemäß der Erfindung keine spezielle Software nötig, die Belastung
der CPU ist gesenkt und die Daten werden mit großer Geschwindig
keit zwischen den Mikrocomputern übertragen. Da das Offset-Re
gister auf einen vorgegebenen Wert gesetzt werden kann, ist es
darüber hinaus möglich, daß der dritte Speicher den Speicher
bereich eines der Mikrocomputer überschneidet, wodurch es mög
lich ist, die Mikrocomputer in einfacher Weise miteinander zu
verbinden oder voneinander zu trennen.
Die in der vorstehenden Beschreibung, dem Anspruch sowie der
Zeichnung offenbarten Merkmale der Erfindung können sowohl ein
zeln als auch in beliebigen Kombinationen für die Verwirklichung
der Erfindung in ihren verschiedenen Ausführungsformen wesentlich
sein.
Claims (1)
- Multiprozessorsystem aus einem ersten Mikrocomputer (1), der eine erste CPU (2) und einen ersten Speicher (4) besitzt, und einem zweiten Mikrocomputer (9), der eine zweite CPU (10) und einen zweiten Speicher (12) besitzt, die beide miteinander durch einen externen Adressenbus, einen externen Datenbus und einen externen Kontrollsignalbus verbunden sind, wobei ein dritter Speicher (14), der einen Doppelport besitzt, in wenig stens dem zweiten Mikrocomputer vorgesehen ist, dadurch gekennzeichnet, daß der zweite Mikrocomputer (9) weiter Adreßsetzmittel (21) enthält, die aus einem Offet-Register (22), in den ein gewünschter Wert durch die zweite CPU (10) vom zweiten Mikrocomputer (9) gesetzt wird, einem Adreß signalspeicher (23) zum Speichern eines Adreßwertes von dem externen Adreßbus (18) und einem Addierer (24) zum Addieren des Wertes aus dem Offset-Register (22) und dem Adreßwert bestehen, und eine Summenadresse an den dritten Speicher zuführen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1316007A JP2570872B2 (ja) | 1989-12-04 | 1989-12-04 | ワンチップマイクロコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4021251A1 DE4021251A1 (de) | 1991-06-06 |
DE4021251C2 true DE4021251C2 (de) | 1995-02-23 |
Family
ID=18072209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4021251A Expired - Fee Related DE4021251C2 (de) | 1989-12-04 | 1990-07-04 | Multiprozessorsystem |
Country Status (3)
Country | Link |
---|---|
US (1) | US5455920A (de) |
JP (1) | JP2570872B2 (de) |
DE (1) | DE4021251C2 (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1995005951A1 (de) * | 1993-08-26 | 1995-03-02 | Siemens Aktiengesellschaft | Steuerung für ein kraftfahrzeug |
US5617537A (en) * | 1993-10-05 | 1997-04-01 | Nippon Telegraph And Telephone Corporation | Message passing system for distributed shared memory multiprocessor system and message passing method using the same |
WO1997005550A1 (en) * | 1995-07-27 | 1997-02-13 | Intel Corporation | Protocol for arbitrating access to a shared memory area using historical state information |
CN1084506C (zh) * | 1995-12-08 | 2002-05-08 | 联华电子股份有限公司 | 可切换的存储器地址产生方法与装置 |
JPH10232788A (ja) * | 1996-12-17 | 1998-09-02 | Fujitsu Ltd | 信号処理装置及びソフトウェア |
US6188381B1 (en) * | 1997-09-08 | 2001-02-13 | Sarnoff Corporation | Modular parallel-pipelined vision system for real-time video processing |
JP3666286B2 (ja) * | 1999-02-08 | 2005-06-29 | 株式会社デンソー | 自動車用制御装置 |
US6529970B1 (en) | 2000-04-13 | 2003-03-04 | Fujitsu Microelectronics America, Inc. | Method and microprocessor with fast program downloading features |
JP3882666B2 (ja) * | 2002-04-19 | 2007-02-21 | 株式会社デンソー | 送信装置及び電子制御装置 |
ITBO20030256A1 (it) * | 2003-04-30 | 2004-11-01 | Magneti Marelli Powertrain Spa | Sistema di controllo con architettura multiprocessore per |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4121283A (en) * | 1977-01-17 | 1978-10-17 | Cromemco Inc. | Interface device for encoding a digital image for a CRT display |
JPS63255759A (ja) * | 1987-04-14 | 1988-10-24 | Mitsubishi Electric Corp | 制御システム |
US4796232A (en) * | 1987-10-20 | 1989-01-03 | Contel Corporation | Dual port memory controller |
US5327541A (en) * | 1989-10-13 | 1994-07-05 | Texas Instruments Inc. | Global rotation of data in synchronous vector processor |
-
1989
- 1989-12-04 JP JP1316007A patent/JP2570872B2/ja not_active Expired - Fee Related
-
1990
- 1990-07-04 DE DE4021251A patent/DE4021251C2/de not_active Expired - Fee Related
-
1993
- 1993-12-07 US US08/163,403 patent/US5455920A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE4021251A1 (de) | 1991-06-06 |
US5455920A (en) | 1995-10-03 |
JP2570872B2 (ja) | 1997-01-16 |
JPH03175559A (ja) | 1991-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4021251C2 (de) | Multiprozessorsystem | |
DE3146356C2 (de) | Vorrichtung zur Steuerung der Übertragung von Gerätesteuerinformation in einem Datenendgerät | |
DE3685876T2 (de) | Meister-sklave-mikroprozessorsystem mit einem virtuellen speicher. | |
DE102008021348A1 (de) | Halbleiterspeicher, Speicherzugriffs-Steuersystem und Datenlese-Verfahren | |
DE60012241T2 (de) | Fahrzeugsteuerungseinrichtung und Methode zur Verteilung der Steuerungsdaten | |
DE69229303T2 (de) | Gemeinsame Benutzung eines Speichers zur Kommunikation zwischen Prozessoren | |
DE3784533T2 (de) | Verfahren und vorrichtung zur informationsuebertragung von einem speicherbereich zu einem anderen speicherbereich. | |
EP0739509B1 (de) | Anordnung mit master- und slave-einheiten | |
DE69330194T2 (de) | Anordnung zur Datenübertragung zwischen einem Computer-Bus und einem Massenspeicher | |
DE3855284T2 (de) | Direktspeicherzugriffssteuerung | |
DE19819569B4 (de) | Elektronischer Schaltkreis für die Umwandlung von Daten | |
DE3137313C2 (de) | Schaltungsanordnung zur Kopplung zweier Mikroprozessoren | |
DE19616346C2 (de) | Computersystem mit optimierter Anzeigensteuerung | |
DE102004022614B3 (de) | Erweiterbares Steuergerät | |
DE3235264C2 (de) | ||
EP0562151A1 (de) | Integrierter Mikroprozessor | |
DE69130689T2 (de) | Signalprozessor | |
EP2203823B1 (de) | Verfahren zum testen eines adressbusses in einem logischen baustein | |
DE60118492T2 (de) | Steuergerät für einen Kraftfahrzeugmotor | |
DE3853129T2 (de) | Direkte Kontrolleinrichtung für Multiprozessornetzwerk. | |
DE60107754T2 (de) | CPU-System mit Hochgeschwindigkeitsperipherie-LSI-Schaltung | |
DE3851017T2 (de) | Verfahren zur Steuerung von Vorrichtungen durch ein lokales Netzwerk, insbesondere zur Automatisierung einer Werkstatt. | |
DE19909081C2 (de) | Anordnung zur Übertragung von in mehrere Wörter unterteilten Datensätzen | |
DE3534871C2 (de) | ||
DE69630683T2 (de) | Dynamisches ram in einem mikroprozessorsystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |