DE3235264C2 - - Google Patents

Description

Die Erfindung betrifft ein Verfahren zum Betreiben eines lokalen Speichers in einer Datenverarbeitungsvorrichtung.

Aufgrund der Entwicklung von großintegrierten Schaltkreisen (LSI) und Mikrorechnern konnten in jüngster Zeit Datenverarbeitungsvorrichtungen zunehmend kostengünstiger hergestellt werden. Im Zuge dieser Entwicklung kann auch ein LSI oder ein Mikroprozessor zur Ausführung systematischer Operationen mit einer Datenverarbeitungsvorrichtung verbunden werden. Unter Verwendung eines LSI oder eines Mikroprozessors für die Steuerung bzw. Eingabe/Ausgabesteuerung wird dann nach Maßgabe spezifischer Software eine ganz spezielle Verarbeitung durchgeführt.

Fig. 1 veranschaulicht ein Beispiel für eine Datenverarbeitungsvorrichtung, bei der eine Zentraleinheit (CPU) 11 arithmetische Operationen in Übereinstimmung mit einem in einem Hauptspeicher (MMU) 12 gespeicherten Programm unter Überwachung von nicht dargestellten, an eine Sammelschiene 15 angeschlossenen Eingabe/Ausgabegeräte steuert.

Eingabe/Ausgabe-Prozessoren (IPO) 13 und 14 führen die Datenübertragung zwischen der Sammelschiene 15 und den Eingabe/Ausgabegeräten durch. Die Zentraleinheit 11, der Hauptspeicher 12 und die Prozessoren 13 und 14 sind an die Sammelschiene 15 angeschlossen.

Bei der Datenverarbeitungsvorrichtung gemäß Fig. 1 belegen die Eingabe/Ausgabegeräte die Sammelschiene 15 für die Datenübertragung und den gegenseitigen Informationsaustausch über diese Sammelschiene.

Im Hauptspeicher 12 sind allgemeine Programme, einschließlich eines Betriebssystems (OS) gespeichert. Die Zentraleinheit 11 bewirkt einen Zugriff zum Hauptspeicher 12 über die Sammelschiene 15, sooft die Betriebssystemsteuerung benötigt wird. In diesem Fall belegt die Zentraleinheit 11 die Sammelschiene 15 und überträgt Daten in vorbestimmten Einheiten. Anschließend steht die Sammelschiene 15 für andere Vorrichtungen oder Geräte offen.

Bei der beschriebenen Datenverarbeitungsvorrichtung belegt jedoch die Zentraleinheit 11 die Sammelschiene 15 häufig, weil das Betriebssystem in seinem Maßstab erweitert ist. Hierdurch vergrößert sich der Gesamtanteil für das Betriebssystem weiter unter Beeinträchtigung der Leistung der Datenverarbeitungsvorrichtung.

Ein Cache-Speichersystem soll die Hochgeschwindigkeitsverarbeitung ermöglichen und die Leistungsfähigkeit der Zentraleinheit 11 verbessern. Ein Cache-Speicher ist ein Hochgeschwindigkeitsspeicher für die Zwischenspeicherung der zwischen der Zentraleinheit 11 und dem Hauptspeicher 12 übertragenen Daten. Obgleich die Speicherkapazität des Cache- Speichers klein ist, werden die Daten mit hoher Geschwindigkeit zwischen der Zentraleinheit 11 und dem Hauptspeicher 12 übertragen, weil ein Hochgeschwindigkeits-Speicherelement Verwendung findet.

Der Hauptspeicher 12 und der Cache-Speicher sind jeweils im wesentlichen in Blöcke einer festen Länge (32 Byte zu 64 Byte) unterteilt. Die im Hauptspeicher 12 gespeicherten Daten werden zum Cache-Speicher in Blockeinheiten übertragen. Wenn die Zentraleinheit 11 einen Operator einer gerade ausgeführten Anweisung oder die nächste Anweisung anfordert, prüft sie zunächst, ob derartige Daten im Cache-Speicher gespeichert sind. Wenn in letzterem die nötigen Daten gespeichert sind, werden diese Daten sofort aus diesem Speicher ausgelesen und als Adreßtabelle in einem Speicher abgespeichert, der ein sog. Inhaltsverzeichnis darstellt, um eine Hochgeschwindigkeits- Adressierung durchzuführen. Falls dagegen im Cache- Speicher die nötigen Daten nicht enthalten sind, wird ein diese Daten enthaltender Block aus dem Hauptspeicher 12 ausgelesen und zum Cache-Speicher übertragen. Gleichzeitig wird der oben beschriebene Block für die Verarbeitung durch die Zentraleinheit 11 benutzt. Ein Block enthält im allgemeinen eine Zahl von Daten, die um einen Befehl größer ist als die verarbeitete Datenzahl. Im Betrieb ist es weiterhin wahrscheinlicher, daß die nötigen Daten im selben Block des Hauptspeichers 12 enthalten sind. Bei der beschriebenen Vorrichtung wird daher die Verarbeitungsgeschwindigkeit des Rechners erhöht.

Bei Anwendung des Cache-Speichersystems wird die Leistung der Zentraleinheit 11 verbessert. Die Hardware (Inhaltsverzeichnis und seine peripheren Schaltungen) für die Steuerung der Zentraleinheit 11 besitzt jedoch große Abmessungen. Weiterhin wird dabei das Steuersystem der Zentraleinheit 11 komplex.

In der DE-OS 28 54 485 ist ein Datenverarbeitungssystem mit Speicherhierarchie beschrieben, bei dem eine System-Datenschiene und mehrere Systemeinheiten einschließlich eines Hauptspeichers, eines Pufferspeichers und einer Zentraleinheit, die alle an die System-Datenschiene angeschlossen sind, vorgesehen sind. Bei diesem Datenverarbeitungssystem werden verschiedene Adressen- und Datenformate verwendet, wobei beispielsweise bestimmte Bits dazu benutzt werden, um eine Speicherstelle zu adressieren. Der Hauptspeicher und der Pufferspeicher haben so verschiedene Adressen, wobei für den Pufferspeicher ein Inhaltsverzeichnis vorgesehen ist. Damit soll ein Datenverarbeitungssystem geschaffen werden, bei dem die Informationsübertragung zwischen einer Zentraleinheit und einem Pufferspeicher und der Nachrichtenaustausch zwischen einem Hauptspeicher und anderen Systemkomponenten verbessert ist, wobei die Wahrscheinlichkeit eines Staus des Datenverkehrs auf einer Datenschiene auf ein Minimum reduziert wird.

Weiterhin beschäftigt sich der Aufsatz von C. J. Conti: "Concepts for Buffer Storage", in "Computer Group News", März 1969, Seiten 9 bis 11, mit einer Datenverarbeitungsvorrichtung, die für Sektorpuffer und Direktabbildungspuffer sogenannte "Cache"-Speicher verwendet, welche die folgenden Eigenschaften aufweisen: Wann immer eine Zentraleinheit auf Adressen eines Cache- Speichers und speziell eines Pufferspeichers zugreift, in welchem kopierte Daten sind, nimmt der Cache-Speicher den Zugriff unabhängig von Lese- oder Schreiboperationen vor. Das Kopieren von in einem Hauptspeicher gespeicherten Daten in den Cache-Speicher wird nicht durch dessen Software, sondern automatisch durch dessen Hardware ausgeführt. Um dies nun durchzuführen, ist eine Gültigkeitsbit-Anzeige, ob der Block in den Cache-Speicher kopiert ist oder nicht, unvermeidlich für jeden Block im Inhaltsverzeichnis des Cache-Speichers vorgesehen. Die den Cache-Speicher ansteuernde Hardware liest automatisch die Speicherinhalte des Blocks aus dem Hauptspeicher aus, wenn der Block einschließlich der entsprechenden Adresse im Cache-Speicher nicht vorliegt oder wenn das Gültigkeitsbit nicht "gültig" anzeigt, selbst wenn der Block einschließlich der Adressen im Cache-Speicher vorhanden ist.

Schließlich sind in der DE-Z. "Elektronische Rechenanlagen", Jahrgang 20, 1978, Heft 3, Seiten 109 bis 114) lokale Speicher in Datenverarbeitungssystemen beschrieben, wobei auch auf sog. Cache-Pufferspeicher eingegangen wird, die zwischen einem Zentralprozessor und einem Hauptspeicher liegen, wobei hier in der Speicherhierarchie der Hauptspeicher einem Basisspeicher nachgeschaltet ist. Ein solcher Cache-Pufferspeicher wird in ähnlicher Weise adressiert wie der Hauptspeicher und erfordert eine gesonderte Einspeicherungs- und Ausspeicherungs-Verarbeitung.

Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zum Betreiben eines lokalen Speichers in einer Datenverarbeitungsvorrichtung zu schaffen, bei dem die Betriebsleistung einer Sammelschiene und die Ausführgeschwindigkeit eines Befehlszyklus wesentlich erhöht wird.

Diese Aufgabe wird durch ein Verfahren nach dem Patentanspruch 1 gelöst.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Patentansprüchen 2 und 3.

Die Erfindung ermöglicht ein Verfahren, bei dem ein Satz von Routineprogrammen, die häufig in einem Betriebssystem benutzt werden, in einem in einer Zentraleinheit angeordneten lokalen Speicher gespeichert ist und die Zentraleinheit einen Zugriff zum lokalen Speicher herstellt, so daß die Betriebsleistung einer Sammelschiene und die Geschwindigkeit eines Zentraleinheit-Befehlszyklus wesentlich erhöht werden und damit die Leistungsfähigkeit der Sammelschiene bedeutend verbessert wird.

Mit dem Verfahren zur Datenverarbeitung gemäß der Erfindung werden die folgenden Vorteile erzielt:

• a) Da der lokale Speicher ein Hochgeschwindigkeitsspeicher ist, ist die Zykluszeit des Zentraleinheit- Befehls kürzer als die Zugriffzeit zum Hauptspeicher.
• b) Während die Zentraleinheit einen Zugriff zum lokalen Speicher herstellt, ist ein Zugriff anderer Eingabe/Ausgabegeräte zum Hauptspeicher möglich.
• c) Im Vergleich zu einer Anlage, bei der das Betriebssystems in einem Festwertspeicher in Hardware-Weise programmiert ist, kann das Betriebssystem einfach verbessert und modifiziert werden.
• d) Da sich der Inhalt des lokalen Speichers dynamisch ändern läßt, läßt sich die Anlage mittels einer entsprechenden Änderung flexibel an verschiedene Anwendungsfälle anpassen.

Im folgenden ist eine bevorzugte Ausführungsform der Erfindung im Vergleich zum Stand der Technik anhand der beigefügten Zeichnung näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild des Gesamtaufbaus einer Datenverarbeitungsvorrichtung,

Fig. 2 ein Blockschaltbild des Aufbaus einer Zentraleinheit,

Fig. 3 Speicherpläne eines Hauptspeichers und eines lokalen Speichers, und

Fig. 4 ein Blockschaltbild der Schaltungsanordnung einer Speichersteuereinheit gemäß Fig. 2.

In Fig. 2 sind nur die die Erfindung betreffenden Teile veranschaulicht. Eine Zentraleinheit (CPU) 11 umfaßt eine arithmetische Logikeinheit (ALU) 21, einen lokalen Speicher (LMU) 22, eine Speichersteuereinheit (MCU) 23 und eine Sammelschienen-Schnittstelleneinheit (BIU) 24. Die Logikeinheit 21 führt eine logische Berechnung nach Maßgabe von im lokalen Speicher 22 oder in einem Hauptspeicher (MMU) 12 gespeicherten Programmdaten durch und steuert mit einer Anlage verbundene Eingabe/Ausgabegeräte an. Der lokale Speicher (LMU) 22 stellt einen zusätzlichen Speicher dar; in ihm ist ein Satz von Programmen gespeichert, die aus einem Operationssystem (OS) des Hauptspeichers 12 häufig benutzt werden. Bei der dargestellten Ausführungsform können gemäß Fig. 3 die Speicherinhalte der Adressen von 16KB bis 32KB entsprechenden Speicherstellen kopiert und im lokalen Speicher 22 gespeichert werden. Die Speichersteuereinheit (MCU) 23 ist mit der arithmetischen Logikeinheit 21 und dem lokalen Speicher 22 verbunden, und ihr Innenaufbau ist in Fig. 4 dargestellt. Die Speichersteuereinheit 23 umfaßt ein Adressenregister, einen Komparator, Flip-Flops sowie verschiedene Arten von nicht dargestellten Torschaltungen, und sie steuert die Speicher an.

Die Sammelschienen-Schnittstelleneinheit (BIU) 24 dient zur Verbindung der Zentraleinheit 11 mit einer Sammelschiene 15 und weist einen Sammelschienen-Treiber/Empfänger (nicht dargestellt) sowie andere Arten von Torschaltungen auf. Die Sammelschiene 15 wird durch eine Anzahl von Adressenleitungen, Datenleitungen und Steuerleitungen gebildet.

Bei der beschriebenen Datenverarbeitungsvorrichtung liest die Zentraleinheit 11 einen Teil des Betriebssystems aus dem Hauptspeicher 12 aus und schreibt diesen Teil in den lokalen Speicher 22 ein. Eine Adresse, die die Übereinstimmung zwischen einem im lokalen Speicher 22 eingeschriebenen Programm und einer Speicherstelle des Hauptspeichers 12 angibt, wird in einem Adressenregister 54 in der Speichersteuereinheit 23 gesetzt. Danach führt die Zentraleinheit 11 Operationen unabhängig vom Speicherinhalt des lokalen Speichers 22 durch. Sooft die Zentraleinheit 11 einen Zugriff zum Hauptspeicher 12 herstellt, wird eine durch erstere gelieferte Adresse durch einen Komparator 55 mit der im Adressenregister 54 gesetzten Größe verglichen. Wenn das von der Zentraleinheit 11 gelieferte Adressendatum innerhalb der Gesamtheit der aus den im Adressenregister 54 gespeicherten Adressendaten und der Kapazität des lokalen Speichers 22 liegt, stellt die Zentraleinheit 11 einen Zugriff zum lokalen Speicher 22 her. Gleichzeitig wird eine Signalausgabe zur Sammelschiene 15 durch die Sammelschienen-Schnittstelleneinheit 24 verhindert.

Im folgenden sind Aufbau und Arbeitsweise der Datenverarbeitungsvorrichtung im einzelnen erläutert. Wenn der Betrieb der Anlage eingeleitet wird, wird ein Ladeprogramm (Loader) von einem externen Speicher, z. B. einer mit Eingabe/Ausgabe-Prozessoren 13 und 14 (IOPs) verbundenen Plattenspeichereinheit, in den Hauptspeicher 12 eingegeben. Durch dieses Ladeprogramm werden Daten (z. B. Betriebssystemprogramm und Benutzerprogramm) von einer Magnetplatteneinheit in den Hauptspeicher 12 eingegeben. Die im Hauptspeicher 12 gespeicherten Daten werden teilweise oder ganz auch in den lokalen Speicher 22 eingegeben. Dabei wird ein Teil jeder dem Speicherbereich des Hauptspeichers 12 zugewiesenen Adressenstelle auch als Adresse des lokalen Speichers 22 zugewiesen. Die Einschreib- und Lesebefehle werden sowohl im Hauptspeicher 12 als auch im lokalen Speicher 22 gemeinsam benutzt. In diesem Fall muß die Zentraleinheit 11 entweder den Hauptspeicher 12 oder den lokalen Speicher 22, welche dieselben Adressen aufweisen, wählen. Wenn weiterhin ein Programm, das einen Datenbereich im lokalen Speicher 22 aufweist, in den lokalen Speicher 22 kopiert und dieses Programm ausgeführt wird, ergibt sich eine gewisse Störung, weil die Daten durch andere Geräte, wie die Eingabe/Ausgabegeräte, aus diesem Datenbereich ausgelesen werden müssen. In diesem Fall müssen daher Daten in den Datenbereich des Hauptspeichers 12 eingeschrieben werden, da die Eingabe/Ausgabegeräte nicht das Vorhandensein des lokalen Speichers 22 erkennen.

Zur Lösung dieses Problems ist ein Flip-Flop zur Unterscheidung der Dauer des Einleitungsbetriebs von der Dauer des eigentlichen Betriebs vorgesehen. Wenn der Betrieb der Anlage eingeleitet wird, wird ein Befehlswort des Ladeprogramms aus dem Hauptspeicher 12 ausgelesen, und im Hauptspeicher 12 gespeicherte Daten (z. B. Benutzerprogramm) werden in den lokalen Speicher 22 kopiert.

Wenn sich die Anlage dagegen im eigentlichen Betrieb befindet, wird ein Befehlswort des Benutzerprogramms aus dem lokalen Speicher 22 ausgelesen, während Daten (Operationsergebnis aufgrund der Ausführung des Benutzerprogramms) aus dem Hauptspeicher 12 ausgelesen und in ihn eingeschrieben werden.

Fig. 4 veranschaulicht eine Schaltung für die Steuerung der vorstehend beschriebenen Operation. Die Schaltung stellt einen Teil der Speichersteuereinheit (MCU) 23 dar, die einen Regler aufweist, der ein Speicherstartsignal MEMS nach Lieferung eines Lesesignals READ und eines Einschreibsignals WRITE liefert, um eine vorbestimmte Operation auszuführen. Ein derartiger Regler ist an sich bekannt und braucht daher nicht im einzelnen beschrieben zu werden. Das Lesesignal READ wird an die eine Eingangsklemme eines UND-Glieds 41 sowie die erste Eingangsklemme eines UND-Glieds 44 angelegt. Das Lesesignal READ wird auch über einen Treiber 61 zum lokalen Speicher 22 und über einen Treiber 64 zum Hauptspeicher 12 geliefert. Ein Befehlsabrufzyklus-Signal IFS, das angibt, ob sich die Zentraleinheit 11 in einem Schritt zum Abrufen eines Befehls befindet oder nicht, wird der anderen Eingangsklemme des UND-Glieds 41 aufgeprägt. Das Einschreibsignal WRITE wird der ersten Eingangsklemme eines UND-Glieds 43 zugeführt und außerdem über einen Treiber 62 zum lokalen Speicher 22 und über einen Treiber 65 zum Hauptspeicher 12 geliefert.

Das Speicherstartsignal MEMS wird an die zweiten Eingangsklemmen aller UND-Glieder 43, 44 und 45 sowie die dritte Eingangsklemme des UND-Glieds 42 und die erste Eingangsklemme eines UND-Glieds 46 gemeinsam bzw. gleichzeitig angelegt. Weiterhin wird ein Ausgangssignal des UND-Glieds 41 über einen Umsetzer 49 zur ersten Eingangsklemme des UND-Glieds 42 und zur ersten Eingangsklemme des UND-Glieds 45 zugeführt.

Eine Eingangsklemme D eines Flip-Flops 51 nimmt das Datum des 2ten Bits der in der arithmetischen Logikeinheit 21 vorgesehenen internen Sammelschiene ab. Eine Eingangsklemme D eines Flip-Flops 52 nimmt das Datum des 3ten Bits der internen Sammelschiene in der Logikeinheit 21 ab. Ein Programmstatuswort- bzw. PSW-Aktualisierungssteuersignal PSW LD wird an die Eingangsklemmen CK der Flip-Flops 51 und 52 angelegt. Wenn der PSW-Aktualisierungsbefehl ausgegeben wird, werden die Flip-Flops 51 und 52 gesetzt. Ein Ausgangssignal an einer Ausgangsklemme Q des Flip-Flops 51 wird den dritten Eingangsklemmen der UND-Glieder 43 und 44 zugeführt. Ein an einer Ausgangsklemme erscheinendes Ausgangssignal wird der zweiten Eingangsklemme des UND- Glieds 42 und der dritten Eingangsklemme des UND-Glieds 45 zugeführt.

Ein Ausgangssignal von einer Ausgangsklemme des Flip- Flops 52 wird als höchstwertigstes Bit-Datum eines Adressenregisters 53 geliefert, in welchem Startadressendaten des lokalen Speichers 22 gespeichert sind. Die von der Zentraleinheit (CPU) 11 gelieferten Adressendaten werden im Adressenregister 54 gespeichert. Die in den Adressenregistern 53 und 54 enthaltenen Daten werden dem Komparator 55 zugeführt, der dann die oberen 10-Bitdaten (Daten über dem 14ten Bit, d. h. über der 16KBten Adresse bei dieser Ausführungsform) mit im Adressenregister 53 gespeicherten Daten vergleicht, um festzustellen, ob die herauszugreifende Adresse innerhalb der Gesamtheit aus den im Adressenregister 53 gespeicherten Adressendaten und der Speicherkapazität des lokalen Speichers 22 liegt oder nicht. Ein Ausgangssignal des Komparators 55 wird den vierten Eingangsklemmen der UND-Glieder 42 und 43 sowie der zweiten Eingangsklemme des UND-Glieds 46 über einen Umsetzer 50 zugeführt.

Ausgangssignale von den UND-Gliedern 42 und 43 werden einem ODER-Glied 47 zugeliefert, dessen Ausgangssignal über einen Treiber 63 als Speichertaktsignal MEMS-L dem lokalen Speicher 22 zugeführt wird. Ausgangssignale der UND-Glieder 44, 45 und 46 werden einem ODER-Glied 48 zugeführt, dessen Ausgangssignal der Sammelschienen- Schnittstelleneinheit (BIU) 24 und außerdem über einen Treiber 66 als Speicherstartsignal MEMS-M dem Hauptspeicher 12 zugeführt wird.

Nachstehend ist die Arbeitsweise der Schaltung nach Fig. 4 erläutert.

Es sei angenommen, daß beim Einleiten des Betriebs der Anlage das Flip-Flop 51 gesetzt und das Ausgangssignal vom Komparator 55 hoch ist. In diesem Fall entsprechen die im Adressenregister 54 gespeicherten Adressendaten den Adressen von 16KB bis 32KB des Hauptspeichers 12. Wenn die Zentraleinheit 11 das Lesesignal READ und dann nach einer kurzen Zeit das Speicherstartsignal MEMS liefert, ist nur das UND-Glied 44 durchgeschaltet. Sodann wird das Speicherstartsignal MEMS-M über das ODER-Glied 48 und den Treiber 66 zum Hauptspeicher 12 geliefert. Gleichzeitig wird ein Signal erzeugt, das einen Zugriff zur Sammelschienen-Schnittstelleneinheit 24 ermöglicht. Als Ergebnis wird eine gewünschte Datenreihe über die Sammelschiene 15 aus dem Hauptspeicher 12 ausgelesen.

Es sei angenommen, daß das von der Zentraleinheit 11 gelieferte Einschreibsignal im selben Zustand ist, wobei nur das UND-Glied 43 durchgeschaltet ist und das Speicherstartsignal MEMS-L über das ODER-Glied 47 und den Treiber 63 zum lokalen Speicher 22 geliefert wird. Infolgedessen werden die aus dem Hauptspeicher 12 ausgelesenen Daten in den lokalen Speicher 22 eingeschrieben.

Im eigentlichen Betrieb der Anlage wird jedoch das Flip-Flop 51 rückgesetzt. Es sei nun angenommen, daß das Ausgangssignal des Komparators 55 hoch ist (Speicheradressenbereich: 16KB bis 32KB) und das Lesesignal READ des Befehlsworts von der Zentraleinheit 11 geliefert wird. Wenn die Zentraleinheit 11 das Signal IFS des hohen Pegels liefert, ist das UND-Glied 41 durchgeschaltet. Nach Ablauf einer kurzen Zeitspanne wird das Speicherstartsignal MEMS von der Zentraleinheit 11 zum UND-Glied 42 übertragen, das daraufhin durchschaltet. Daher wird das Speicherstartsignal MEMS-L über das ODER-Glied 47 und den Treiber 63 zum lokalen Speicher 22 übertragen. Da der Lesebefehl READ-L dem lokalen Speicher 22 über den Treiber 61 zugeführt wird, wird ein Befehlswort aus dem lokalen Speicher 22, der mit hoher Geschwindigkeit betrieben wird oder arbeitet, ausgelesen.

Es sei angenommen, daß in diesem Zustand das Lesesignal READ oder das Einschreibsignal WRITE von der Zentraleinheit 11 geliefert und sodann das Speicherstartsignal MEMS von ihr abgegeben wird. Das UND-Glied 45 ist dabei durchgeschaltet (das UND-Glied 45 ist (stets) durchgeschaltet, außer wenn das Signal IFS und das Signal READ geliefert werden). Das Speicherstartsignal MEMS-M wird dem Hauptspeicher 12 über das ODER-Glied 48 und den Treiber 66 zugeführt. Gleichzeitig wird ein Sammelschienen-Freigabesignal der Sammelschiene 15 zur Sammelschienen-Schnittstelleneinheit 24 geliefert. Da der Hauptspeicher 12 bereits den Lesebefehl READ-M oder den Einschreibbefehl WRITE-M über den Treiber 64 bzw. 65 erhalten hat, können die gewünschten Daten über die Sammelschiene 15 in der Zentraleinheit 11 abgerufen werden.

Die Größe des Lese/Einschreibsignals READ/WRITE muß im lokalen Speicher 22 und im Hauptspeicher 12 ausreichend lange vor der Ausgabe des Speicherstartsignals (MEMS-L/ MEMS-M) bestimmt werden. Die Zeit- oder Taktsteuerung zwischen dem Speicherstartsignal und dem Lese/Einschreibsignal ist auch dann gewährleistet, wenn die Schaltung gemäß Fig. 4 hinzugeführt ist, weil die Zeitspanne, während welcher das Lese/Einschreibsignal die Schaltung nach Fig. 4 durchläuft, kürzer ist als die Zeitspanne, während welcher das Speicherstartsignal diese Schaltung passiert.

Wenn das Ausgangssignal des Komparators 55 niedrig wird, wird ein Signal eines hohen Pegels über den Umsetzer 50 zum UND-Glied 46 geliefert, so daß das Speicherstartsignal MEMS über das UND-Glied 46 und das ODER-Glied 48 zum Hauptspeicher 12 übertragen wird.

Das Flip-Flop 52 wird zum Deaktivieren des lokalen Speichers 22 rückgesetzt. Ein Ausgangssignal von der Ausgangsklemme des Flip-Flops 52 wird als höchstwertigstes Bit des Adressenregisters 53 geliefert, so daß das höchstwertigste Bit auf den logischen Pegel "1" gesetzt wird. Infolgedessen wird eine sehr hohe Größe im Adressenregister 53 gesetzt. Das Ausgangssignal vom Komparator 55 geht auf den niedrigen Pegel über, und das Speicherstartsignal kann nicht zum lokalen Speicher 22 geliefert werden.

Da das Flip-Flop 51 durch den in der Hauptbetriebsart ausgegebenen PSW-Aktualisierungsbefehl gesetzt ist, kann die Größe durch das Benutzerprogramm nicht modifiziert werden. Das Adressenregister 53 kann einen festverdrahteten Konstantschaltkreis aufweisen.

Das Benutzerprogramm braucht nicht in einem Bereich von 16KB bis 32KB gespeichert zu sein. Auch wenn es überläuft, kann der überlaufende Programmteil aus dem Hauptspeicher 12 ausgelesen werden, während der im Bereich von 16KB bis 32KB liegende Programmteil aus dem lokalen Speicher 22 ausgelesen wird. Der Benutzerprogrammbereich braucht daher nicht begrenzt zu sein.

Bei der beschriebenen Ausführungsform umfaßt der lokale Speicher 22 acht Chips von Speicherelementen, die jeweils aus 8 Bits×2KB bestehen. Ein Speicherelement von 8 Bits×8KB befindet sich jedoch derzeit in Entwicklung. Wenn ein solches Speicherelement verwendet wird, sind nur zwei Chips zur Bildung des lokalen Speichers 22 nötig. Die vorliegende Datenverarbeitungsvorrichtung mit dem lokalen Speicher bietet mithin größere Vorteile als eine Datenverarbeitungsvorrichtung unter Verwendung eines Cache-Speichers, die eine größere periphere Schaltung und einen Einhaltsverzeichnisspeicher benötigt.

Claims (3)

1. Verfahren zum Betreiben eines lokalen Speichers (22) in einer Datenverarbeitungsvorrichtung mit einer Zentraleinheit (11), einem Hauptspeicher (12) und einem externen Speicher, mit den Schritten:

• (a) Laden eines Anwenderprogramms oder Betriebssystems aus dem externen Speicher in eine erste Vielzahl von adressierbaren Speicherstellen im Hauptspeicher (12),
• (b) Auslesen eines Teils des Programms von einer festen Unterfolge der ersten Vielzahl aus dem Hauptspeicher (12) in den lokalen Speicher (22), der eine zweite Vielzahl von adressierbaren Speicherstellen mit den gleichen Adressen wie die Unterfolge hat, wobei der Teil des Programms der in der Unterfolge gefundene Teil ist, und wobei das Laden, Auslesen und Kopieren durch ein Ladeprogramm (Loader) nur erfolgt, wenn die Datenverarbeitungsvorrichtung initialisiert wird,
• (c) Adressieren des lokalen Speichers (22) anstelle des Hauptspeichers (12) ohne Verwendung eines Inhaltsverzeichnisses mittels der gleichen Adressen und eines Zugriffsbefehls, wodurch das Auslesen von Speicherstellen der zweiten Vielzahl, die die Unterfolge bilden, bewirkt wird,
• (d) Zugreifen auf den Hauptspeicher (12) für das Auslesen der Speicherstellen der ersten Vielzahl, die nicht Teil der Unterfolge sind, und
• (e) Ausführungen eines Benutzerprogramms, wobei ein Lesen aus der Unterfolge einen Zugriff auf den lokalen Speicher (22) und ein Lesen außerhalb der Unterfolge einen Zugriff auf den Hauptspeicher bedingen.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Unterfolge der ersten Vielzahl adressierbarer Speicherstellen aus aufeinanderfolgenden Adressen besteht.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß im Schritt (a) die Speicherstellen im lokalen Speicher (22) direkt adressierbar sind mittels:

• (f) Setzen eines Flip-Flops (51), das einen Ladezustand des lokalen Speichers (22) anzeigt, in einen ersten Zustand, der ein Laden anzeigt, und in den einen Betriebszustand darstellenden Schritten (c) bis (e),
• (g) das Flip-Flop (51) in einen zweiten Zustand, der kein Laden anzeigt, gesetzt wird.