DE4001368A1 - Leitungstyp-modulations-mosfet - Google Patents

Leitungstyp-modulations-mosfet

Info

Publication number
DE4001368A1
DE4001368A1 DE4001368A DE4001368A DE4001368A1 DE 4001368 A1 DE4001368 A1 DE 4001368A1 DE 4001368 A DE4001368 A DE 4001368A DE 4001368 A DE4001368 A DE 4001368A DE 4001368 A1 DE4001368 A1 DE 4001368A1
Authority
DE
Germany
Prior art keywords
buffer layer
layer
buffer
type modulation
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4001368A
Other languages
English (en)
Other versions
DE4001368C2 (de
Inventor
Yasukazu Seki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE4001368A1 publication Critical patent/DE4001368A1/de
Application granted granted Critical
Publication of DE4001368C2 publication Critical patent/DE4001368C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft einen Leitungstyp-Modulations-MOSFET (nachfolgend als IGBT bezeichnet), und insbesondere einen IGBT mit einem Aufbau, bei dem sich eine kurze Abschaltzeit ergibt.
Fig. 3 zeigt den herkömmlichen grundsätzlichen Aufbau eines solchen IGBT, bei dem es sich um einen vertikalen Aufbau mit einem P⁺ Substrat als Drainschicht (Kollektorschicht) 1, einer N⁺ Pufferschicht 2, einer N⁻ Leitungstyp-Modula­ tionsschicht (Basisschicht) 3, einer inselförmigen P Basis­ zone 4, einer inselförmigen Sourcezone (Emitterzone) 5, ei­ nem Gateoxidfilm 6, einem Polysiliciumgate 7 und einer Sourceelektrode (Emitterelektrode) 8. Wenn eine positive Gatespannung angelegt wird, wird ein n-Kanal ausgebildet, und Elektronen fließen von der N⁺ Sourcezone in die Lei­ tungstyp-Modulationsschicht 3 der N⁻ Basis. Da jedoch die eintretenden Elektronen die Spannung der Leitungstyp-Modu­ lationsschicht 3 senken, wird ein P⁺N⁻-Übergang auf der Drainseite in Durchlaßrichtung vorgespannt. Als Folge davon fließen positive Löcher aus der P⁺ Drainschicht 1 in die N⁻ Leitungstyp-Modulationsschicht 3, und der Widerstand der Leitungstyp-Modulationsschicht 3 wird um ein beträchtliches Maß gesenkt. Dadurch wird der Einschaltwiderstand des IGBT verringert.
Während der Abschaltdauer, bei der die Gatespannung ent­ fernt ist, sind die P Basiszone 4 und die N⁻ Leitungstyp- Modulationsschicht 3 in Sperrichtung vorgespannt, und die Elektronen werden zur Seite der Drainschicht 1 hinausge­ schoben, während die positiven Löcher aufgrund der Ver­ größerung einer Verarmungszone zur Seite der Sourcezone 5 abwandern. Danach werden übermäßige Ladungen von Elektronen und positiven Löchern, die sich in dem Nicht-Verarmungsbe­ reich auf der Leitungstyp-Modulationsschicht 3 angesammelt haben und dort verbleiben, durch Rekombination verringert, so daß ein thermischer Gleichgewichtszustand erreicht wird.
Es gibt zwei Methoden, die Abschaltzeit zu verkürzen, um zu ermöglichen, daß die verbliebenen Elektronen und positiven Löcher an Rekombinationszentren rasch rekombinieren. Die eine Methode beruht auf dem bewußten Hervorrufen von Kri­ stalldefekten innerhalb eines Halbleiters durch Einführen einer an dem Rekombinationszentrum zu verwendenden Strah­ lung. Die andere Methode macht von der Dotierung schwerer Metallatome wie Gold und Platin Gebrauch, damit die sich ergebenden Störstellenzentren als Rekombinationszentren dienen. Bei beiden Techniken wird ein lokales Niveau im verbotenen Band ausgebildet und als Feld für die Rekombina­ tion verwendet. Es dient daher als ein Lebensdauerkiller.
Bei einem IGBT mit einem vertikalen Aufbau wird jedoch die oben erwähnte Methode des Einführens des Lebensdauerkillers gleichmäßig auf alle Schichten in Vertikalrichtung angewen­ det. Obwohl deshalb die Abschaltzeit verkürzt wird, wird die Reduzierung des Einschaltwiderstandes, was eines der Merkmale eines IGBT ist, verglichen mit dem Obigen beein­ trächtigt.
Das heißt, obwohl die Bestrahlung eine Vielzahl von Kri­ stalldefekten auf den beiden Seiten des Halbleitersubstrats erzeugt, ist es schwierig, sie lokal in die Nähe des Nicht- Verarmungsbereichs in der Leitungstyp-Modulationsschicht 3 zu bringen, selbst wenn die Beschleunigungsenergie oder die Dotierungsmenge variiert wird. Obwohl es ferner möglich ist, die Diffusionstiefe durch die Diffusionstemperatur und die Diffusionszeit zu steuern, bleibt es dennoch schwierig, die Kristalldefekte lokal in die Nähe des Nicht-Verarmungs­ bereichs zu bringen.
Aufgabe der Erfindung ist es daher, einen Leitungstyp-Modu­ lations MOSFET zu schaffen, bei dem eine zweite Puffer­ schicht, die zu einer Getterzone im Substrataufbau werden soll, im vorhinein ausgebildet wird, ohne das gezielt Le­ bensdauerkiller eingeführt werden. Auf diese Weise schrei­ tet die Getterung von Schwermetallelementen natürlich voran. Danach wirkt die zweite Pufferzone als eine lokale Lebensdauerkillerzone mit der Folge, daß es möglich wird, die Abschaltzeit zu verringern, dabei aber den geringen Einschaltwiderstand zu behalten.
Diese Aufgabe wird erfindungsgemäß durch einen Leitungstyp- Modulations-MOSFET gemäß dem Patentanspruch gelöst.
Bei dieser Lösung erhält die zweite Pufferzone während des Verfahrens mehr Schwermetallatome als die anderen Schich­ ten, entweder durch bewußtes Einführen von Schwermetallato­ men oder natürliche Verunreinigung ect., und dient als der Lebensdauerkiller. Die zweite Pufferzone mit einer höheren Störstellenkonzentration als die der ersten Pufferzone wird zu einer Potentialsperre für Elektronen und positive Löcher während der Einschaltdauer und des stationären Betriebs. Da jedoch die Dicke der zweiten Pufferzone geringer als die der ersten Pufferschicht ist, hat die zweite Pufferzone na­ hezu keinen Einfluß auf den Anstieg des Einschaltwider­ stands. Während der Abschaltzeit wird die Injektion von Mi­ noritätsladungsträgern von der Halbleitersubstratseite des ersten Leitungstyps in die Leitungstypmodulationsschicht von der ersten Pufferzone unterdrückt, während andererseits Elektronen und positive Löcher, die zur Nicht-Verarmungs­ zone der Leitungstyp-Modulationsschicht herausgeschoben wurden, rasch von den Schwermetallatomen der zur Lebens­ dauerkillerzone gewandelten zweiten Pufferzone eingefangen und durch Rekombination ausgelöscht werden. Demzufolge wird die Abschaltzeit verkürzt.
Ein Ausführungsbeispiel der Erfindung wird nachfolgend an­ hand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine Querschnittsansicht des Grundaufbaus einer Ausführungsform eines Leitungstyp-Modulations-MOS­ FET′s gemäß der Erfindung,
Fig. 2(A) das Bändermodell in der Einschaltphase der Ausführungsform,
Fig. 2(B) das Bändermodell in der Abschaltphase der Ausfüh­ rungsform und
Fig. 3 eine Schnittdarstellung des Grundaufbaus eines Bei­ spiels eines herkömmlichen Leitungstyp-Modulations- MOSFET′s.
Fig. 1 ist eine Schnittdarstellung des grundsätzlichen Auf­ baus einer Ausführungsform eines Leitungstyp-Modulations- MOSFET′s gemäß der Erfindung. Mit 1 ist eine Drainschicht (Kollektorschicht) aus einem P⁺ Halbleitersubstrat mit ei­ ner hohen Störstellenkonzentration bezeichnet, die als eine mit Minoritätsladungsträgern injizierte Schicht dient. Eine erste N⁺ Pufferschicht 2 a mit einer hohen Störstellenkon­ zentration ist auf diesem P⁺ Halbleitersubstrat 1 ausgebil­ det. Die erste Pufferschicht 2 a steuert die Injektion posi­ tiver Löcher während der Abschaltzeit. Auf dieser ersten Pufferschicht 2 a ist eine N++ leitende zweite Pufferschicht 2 b ausgebildet, deren Störstellenkonzentration höher als die der ersten Pufferschicht 2 a ist. Die Dicke der zweiten Pufferschicht beträgt einige µm und ist geringer als die der ersten Pufferschicht 2 a. 3 ist eine Leitungstyp-Modula­ tionsschicht (N⁻ Basisschicht) aus einer N⁻ Epitaxial­ schicht, die auf der zweiten Pufferschicht 2 b ausgebildet ist. 4 ist eine P-Basiszone (P-Körper), die inselartig an der Oberseite der Leitungstyp-Modulationsschicht 3 ausge­ bildet ist. Auf der P-Basiszone befindet sich eine N⁻ Sourcezone (eine Emitterzone) 5, die eine hohe Störstellen­ konzentration aufweist und vertikal inselförmig ausgebildet ist. 6 ist ein Oxidfilm, 7 ein Polysiliciumgate als Gate­ elektrode und 8 eine Sourceelektrode (eine Emitterelek­ trode), die die beiden N⁺ Sourcezonen 5 überbrückt.
Da die Störstellen in der zweiten Pufferzone 2 b hochkonzen­ triert sind, üben Schwermetallverunreinigungsatome während des Störstellendiffusionsprozesses in der P-Basiszone 4 ect. spontan eine Getterung aus. Bei der vorliegenden Aus­ führungsform werden jedoch Schwermetallatome von Gold oder Platin bewußt von der Rückseite in den Grundaufbau, in dem die Leitungstyp-Modulationsschicht 3 ausgebildet ist, ein­ geführt. Dieser Überschuß an Schwermetallatomen wird bei der Wärmebehandlung im nachfolgenden Prozeß überwiegend in der zweiten Pufferschicht 2 b eingefangen, so daß die Kon­ zentration von Schwermetallatomen in der zweiten Puffer­ schicht 2 b höher als die der anderen Schichten wird und die zweite Pufferschicht 2 b im Prinzip als Lebensdauerkiller oder Rekombinationszentrenschicht dient.
Nachfolgend soll die Arbeitsweise dieses Leitungstyps-Modu­ lations-MOSFET′s erläutert werden. Wenn eine positive Gate­ spannung an das Polysiliciumgate 7 angelegt wird, wird ein n-Kanal in einem MOS-Abschnitt ausgebildet, und die Elek­ tronen als Majoritätsladungsträger fließen von der N⁺ Sourcezone 5 durch den n-Kanal in die N⁻ Leitungstyp-Modu­ lationsschicht 3. Als Folge davon steigt die Dichte der Elektronen, die in der N⁻ Leitungstyp-Modulationsschicht 3 Majoritätsladungsträger sind, an, wodurch deren Potential verringert wird. Wie in Fig. 2A gezeigt, wird deshalb der P⁺N⁻ Übergang auf der Seite der Drainschicht 1 einer Durch­ laßspannung ausgesetzt. Als Folge werden positive Löcher, die Minoritätsladungsträger sind, von der Drainschicht 1 in die Leitungstyp-Modulationsschicht 3 injiziert, und die Konzentration von Elektronen und positiven Löchern in der Leitungstyp-Modulationsschicht 3 wird rasch verringert. Dies führt einen Leitungstyp-Modulationszustand herbei. Dies ist die Einschaltzeit oder der stationäre Zustand, aber die zweite Pufferschicht 2 b wirkt als Potentialsperre gegenüber den Elektronen und positiven Löchern, wie in Fig. 2 gezeigt. Anders ausgedrückt, die Potentialdifferenz zwi­ schen der zweiten Pufferschicht 2 b und der ersten Puffer­ schicht 2 a bewirkt eine Potentialsperre für beide Ladungs­ träger. Da jedoch die Dicke der zweiten Pufferschicht 2 b geringer als die der ersten Pufferschicht 2 a ist, wandern Elektronen leicht zur zweiten Pufferschicht 2 a, während po­ sitive Löcher aufgrund der kinetischen Energie ohne Behin­ derung zur Leitungstyp-Modulationsschicht 3 wandern.
Da bei der vorliegenden Ausführungsform die Störstellenkon­ zentration der Leitungstyp-Modulationsschicht 3 geringer als die der zweiten Pufferschicht 2 b ist, treten beide Wanderungsbewegungen mit großer Wahrscheinlichkeit auf. Demzufolge weist der Einschaltwiderstand des Leitungstyp- Modulations-MOSFET′s der vorliegenden Ausführungsform einen geringen Wert auf, vergleichbar dem eines herkömmlichen Produkts ohne die zweite Pufferschicht 2 b.
Betrachtet man nun die Abschaltzeit, so ist festzustellen, daß das Ferminiveau E F in den einzelnen Abschnitten N⁻, N++, N⁺ und P⁺ übereinstimmt, wenn die Gatespannung null wird, und eine hohe Potentialsperre wird zwischen der er­ sten Pufferschicht 2 a und der Drainschicht 1 ausgebildet. Als Folge davon wird die Injektion positiver Löcher von der Drainschicht 1 in die erste Pufferschicht 2 a verhindert. Weiterhin trägt die zweite Pufferschicht 2 b zur Verhinde­ rung der Injektion positiver Löcher bei. Schließlich werden auch die Elektronen wegen der Aufhebung des n-Kanals davon zurückgehalten, in die Leitungstyp-Modulationsschicht 3 zu strömen. Wie Fig. 1 zeigt, dehnt sich zugleich ein Verar­ mungsende 3 a in der Leitungstyp-Modulationsschicht 3 aus, und Elektronen und positive Löcher werden zu einer Nicht- Verarmungszone 3 b, die kreuzschraffiert dargestellt ist, ausgeschwemmt, und der Drainstrom nimmt rasch ab. Über­ mäßige Ladungen von Elektronen und positiven Löchern, die in der zweiten Pufferschicht 2 b und in der ersten Puffer­ schicht 2 a sowie in der Nicht-Verarmungszone 3 b zurück­ geblieben sind, werden in gewissem Ausmaß durch direkte Re­ kombination vermindert. Die Rekombination wirkt jedoch vor­ herrschend durch ein lokales Niveau Et in einem verbotenen Band, das von Schwermetallelementen höherer Konzentration als üblich in der zweiten Pufferschicht 2 b herrührt. Als Folge davon wird die Lebensdauer der Ladungsträger deutlich verkürzt und die Abschaltzeit im Vergleich zum herkömmli­ chen Fall merklich verringert.
Da die Leitungstyp-Modulationsschicht 3 bei der obigen Aus­ führungsform N-leitend ist werden, wenn man annimmt, daß das lokale Niveau Et, bei dem es sich um ein tiefes Stör­ stellenniveau des Akzeptortyps handelt, die in das Poten­ tialloch der zweiten Pufferschicht 2 b hineingezogenen Elektronen leicht an dem Rekombiantionszentrum des lokalen Niveaus Et eingefangen, was weiter zur Verkürzung der Ab­ schaltzeit beiträgt. Wie oben beschrieben, zeichnet sich der Leitungstyp-Modulations-MOSFET gemäß der vorliegenden Erfindung dadurch aus, daß er ein Substrat aufweist, das zwischen der ersten Pufferschicht und der Leitungstyp-Modu­ lationsschicht die zweite Pufferschicht mit einer im Ver­ gleich zur ersten Pufferschicht höheren Störstellenkonzen­ tration und verringerten Dicke enthält, die denselben Lei­ tungstyp wie die erste Pufferschicht aufweist. Dadurch wer­ den folgende Effekte erzielt. Die zweite Pufferschicht un­ ter der Leitungstyp-Modulationsschicht wirkt als eine lo­ kale Lebensdauerkillerzone, und zwar aufgrund des bewußten Einführens von Schwermetallatomen oder natürlicher Verun­ reinigung während des Verfahrens. Dadurch kann der Ein­ schaltwiderstand während der Einschaltphase und des sta­ tionären Betriebs auf einem Wert gehalten werden, der dem herkömmlichen Fall entspricht. Außerdem rekombinieren wäh­ rend der Abschaltzeit Elektronen und positive Löcher in der Nicht-Verarmungszone in der Leitungstyp-Modulationsschicht. Dadurch wird die Abschaltzeit verglichen mit dem herkömmli­ chen Fall verringert.

Claims (1)

  1. Leitungstyp-Modulations-MOSFET, umfassend:
    eine erste Pufferschicht (2 a), die auf einem Halblei­ tersubstrat eines ersten Leitungstyps ausgebildet ist und einen zweiten Leitungstyp aufweist,
    eine zweite Pufferschicht (2 b) des zweiten Leitungs­ typs auf der ersten Pufferschicht, die mit höherer Konzen­ tration als die erste Pufferschicht dotiert ist und eine geringere Filmdicke als die erste Pufferschicht aufweist, und
    eine auf dieser zweiten Pufferschicht (2 b) ausgebil­ dete Leitungstyp-Modulationsschicht (3) des zweiten Lei­ tungstyps.
DE4001368A 1989-01-25 1990-01-18 Leitungstyp-Modulations-Mosfet Expired - Fee Related DE4001368C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1015901A JP2526653B2 (ja) 1989-01-25 1989-01-25 伝導度変調型mosfet

Publications (2)

Publication Number Publication Date
DE4001368A1 true DE4001368A1 (de) 1990-08-02
DE4001368C2 DE4001368C2 (de) 1993-12-23

Family

ID=11901681

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4001368A Expired - Fee Related DE4001368C2 (de) 1989-01-25 1990-01-18 Leitungstyp-Modulations-Mosfet

Country Status (3)

Country Link
US (1) US5025293A (de)
JP (1) JP2526653B2 (de)
DE (1) DE4001368C2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4213423A1 (de) * 1991-04-23 1992-10-29 Fuji Electric Co Ltd Bipolartransistor mit isolierter steuerelektrode
DE10003703A1 (de) * 2000-01-28 2001-08-09 Infineon Technologies Ag Steuerbares, auf einem Isolationsmaterial gebildetes Halbleiterschaltelement
DE10324100B4 (de) * 2003-05-27 2008-09-25 Infineon Technologies Ag Verfahren zur Herstellung eines robusten Halbleiterbauelements

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528058A (en) * 1986-03-21 1996-06-18 Advanced Power Technology, Inc. IGBT device with platinum lifetime control and reduced gaw
KR0163875B1 (ko) * 1994-11-30 1998-12-01 윤종용 반도체장치 및 그 제조방법
US6163053A (en) * 1996-11-06 2000-12-19 Ricoh Company, Ltd. Semiconductor device having opposite-polarity region under channel
JPH10270451A (ja) 1997-03-25 1998-10-09 Rohm Co Ltd 半導体装置およびその製造方法
DE19731495C2 (de) * 1997-07-22 1999-05-20 Siemens Ag Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung
EP1142026B1 (de) * 1998-12-04 2007-11-14 Infineon Technologies AG Leistungshalbleiterschalter
JP4088011B2 (ja) 2000-02-16 2008-05-21 株式会社東芝 半導体装置及びその製造方法
US7485920B2 (en) * 2000-06-14 2009-02-03 International Rectifier Corporation Process to create buried heavy metal at selected depth
DE10048165B4 (de) * 2000-09-28 2008-10-16 Infineon Technologies Ag Leistungshalbleiterbauelement mit einer beabstandet zu einer Emitterzone angeordneten Stoppzone
US6894366B2 (en) 2000-10-10 2005-05-17 Texas Instruments Incorporated Bipolar junction transistor with a counterdoped collector region
US6777745B2 (en) * 2001-06-14 2004-08-17 General Semiconductor, Inc. Symmetric trench MOSFET device and method of making same
DE102005026408B3 (de) * 2005-06-08 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer Stoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Stoppzone
JP2007184478A (ja) * 2006-01-10 2007-07-19 Toyota Central Res & Dev Lab Inc 半導体装置
DE102015208097B4 (de) 2015-04-30 2022-03-31 Infineon Technologies Ag Herstellen einer Halbleitervorrichtung durch Epitaxie
JP6964566B2 (ja) * 2018-08-17 2021-11-10 三菱電機株式会社 半導体装置およびその製造方法
CN110828548A (zh) * 2019-10-25 2020-02-21 深圳市德芯半导体技术有限公司 一种可控硅器件及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4782379A (en) * 1981-11-23 1988-11-01 General Electric Company Semiconductor device having rapid removal of majority carriers from an active base region thereof at device turn-off and method of fabricating this device
US4639761A (en) * 1983-12-16 1987-01-27 North American Philips Corporation Combined bipolar-field effect transistor resurf devices
JPS61216363A (ja) * 1985-03-22 1986-09-26 Toshiba Corp 伝導度変調型半導体装置
JPS6276556A (ja) * 1985-09-28 1987-04-08 Toyota Central Res & Dev Lab Inc 高速静電誘導サイリスタ
JPS62235782A (ja) * 1986-04-07 1987-10-15 Toyota Central Res & Dev Lab Inc 半導体装置
JPS6318675A (ja) * 1986-07-11 1988-01-26 Toshiba Corp 半導体装置
JPH07123166B2 (ja) * 1986-11-17 1995-12-25 日産自動車株式会社 電導度変調形mosfet
JPS63205957A (ja) * 1987-02-21 1988-08-25 Matsushita Electric Works Ltd 静電誘導サイリスタ
JPS63205958A (ja) * 1987-02-21 1988-08-25 Matsushita Electric Works Ltd 静電誘導サイリスタ
JPH0821678B2 (ja) * 1987-05-29 1996-03-04 日産自動車株式会社 半導体装置
US4881107A (en) * 1987-07-03 1989-11-14 Nissan Motor Company, Ltd. IC device having a vertical MOSFET and an auxiliary component
US4855799A (en) * 1987-12-22 1989-08-08 Kabushiki Kaisha Toshiba Power MOS FET with carrier lifetime killer
EP0330122B1 (de) * 1988-02-24 1995-10-25 Siemens Aktiengesellschaft Verfahren zur Herstellung eines durch Feldeffekt steuerbaren Bipolartransistors
DE3832208A1 (de) * 1988-09-22 1990-03-29 Asea Brown Boveri Steuerbares leistungshalbleiterbauelement
EP0405200A1 (de) * 1989-06-30 1991-01-02 Asea Brown Boveri Ag MOS-gesteuertes, bipolares Leistungshalbleiter-Bauelement

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE El. Dev. Lett., Vol. EDL-7, No. 9, Sept. 1986, pp. 510-512 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4213423A1 (de) * 1991-04-23 1992-10-29 Fuji Electric Co Ltd Bipolartransistor mit isolierter steuerelektrode
DE10003703A1 (de) * 2000-01-28 2001-08-09 Infineon Technologies Ag Steuerbares, auf einem Isolationsmaterial gebildetes Halbleiterschaltelement
DE10003703B4 (de) * 2000-01-28 2007-07-12 Infineon Technologies Ag Steuerbares, auf einem Isolationsmaterial gebildetes Halbleiterschaltelement
DE10324100B4 (de) * 2003-05-27 2008-09-25 Infineon Technologies Ag Verfahren zur Herstellung eines robusten Halbleiterbauelements

Also Published As

Publication number Publication date
DE4001368C2 (de) 1993-12-23
JP2526653B2 (ja) 1996-08-21
JPH02196471A (ja) 1990-08-03
US5025293A (en) 1991-06-18

Similar Documents

Publication Publication Date Title
DE4001368C2 (de) Leitungstyp-Modulations-Mosfet
DE68911702T2 (de) Halbleitervorrichtung mit zusammengesetztem Substrat, hergestellt aus zwei Halbleitersubstraten in engem Kontakt.
DE2824133C2 (de) Feldgesteuerter Thyristor
DE102007036147B4 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
DE69025990T2 (de) Bipolarer Transistor mit isolierter Steuerelektrode und Verfahren zu dessen Herstellung
DE10000754B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE68921368T2 (de) Gate-Abschalthalbleitereinrichtung.
EP0178387B1 (de) Abschaltbares Leistungshalbleiterbauelement
DE3509899A1 (de) Mos-transistoranordnung mit veraenderlicher leitfaehigkeit
DE10120656C2 (de) Halbleiterbauelement mit erhöhter Avalanche-Festigkeit
DE3842468A1 (de) Halbleitervorrichtung
DE4112905A1 (de) Leitfaehigkeitsmodulations-mosfet und verfahren zu seiner herstellung
DE19814115A1 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE19738750B4 (de) Hochspannungs-Leistungs-MOS-Vorrichtung
DE19644504A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE4026121B4 (de) Leitfähigkeitsmodulations-MOSFET
DE2831035A1 (de) Verfahren zur herstellung eines waermeempfindlichen halbleiter-schaltelements
EP1097480B1 (de) Leistungshalbleiterelement mit einem emitterbereich, dem eine stoppzone vorgelagert ist
DE3149101C2 (de)
DE19818518A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102007019551B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE10100802C1 (de) Halbleiterbauelement mit hoher Avalanchefestigkeit und dessen Herstellungsverfahren
DE10203820A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19710731B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE2837762A1 (de) Verfahren zum selektiven bestrahlen von thyristoren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: HOFFMANN, E., DIPL.-ING., PAT.-ANW., 82166 GRAEFELFING

8339 Ceased/non-payment of the annual fee