Die Erfindung bezieht sich auf eine Wiedergabeeinrichtung
für digitale Signale und insbesondere auf eine Einrichtung
zur Wiedergabe digitaler Signale von einem Aufzeichnungs
träger, auf dem auf einer Vielzahl paralleler Spuren digitale
Signale für n Kanäle aufgezeichnet sind, wobei n eine ganze
Zahl ist, die gleich oder größer als 2 ist.
Ein Beispiel für eine Mehrspur-Wiedergabeeinrichtung für
digitale Signale ist ein Digital-Videobandgerät. In der
folgenden Beschreibung wird das Digital-Videobandgerät
erläutert.
Allgemein haben Videosignale eine große Bandbreite. Daher
ist die Datenmenge je Zeiteinheit für die digitalen Video
signale groß, in die die Videosignale digitalisiert sind,
und es ist schwierig, eine serielle Magnetaufzeichnung
und Wiedergabe der digitalen Videosignale auszuführen.
Infolgedessen wurden diese digitalen Videosignale auf mehrere
Kanäle verteilt, um die Datenmenge bzw. den Datentakt je
Kanal zu verringern. Daher wird in einem Digital-Videoband
gerät üblicherweise mehrkanalig aufgezeichnet und wiederge
geben.
Wenn die ganze digitale Signalverarbeitung in einem Digital-
Videobandgerät in zeitlicher Aufeinanderfolge ausgeführt
wird, geht ein Teil eines Bilds infolge der Entstehung
von Fehlerbündeln vollständig verloren, die durch eine
Beschädigung eines Bands, ein Zusetzen eines Magnetkopfs
und dergleichen verursacht sind. Daher wird eine Korrektur
durch Interpolation oder dergleichen schwierig, was zu
nachteiligen Ergebnissen führt. Da ferner der Großteil
einer Datenmatrix bzw. eines Fehlerkorrekturblocks fehler
haft ist, der bzw. dem ein Fehlerkorrekturcode (ECC) hinzu
gefügt ist, ergibt der ganze Fehlerkorrekturblock selbst
bei dem Hinzufügen eines Codes mit hoher Fehlerkorrektur
fähigkeit falsche Daten, so daß der Code sehr wenig wirkungs
voll ist.
Im allgemeinen erfolgt daher in einem Digital-Videobandgerät
die Aufzeichnung und Wiedergabe unter Aufteilung eines Fehler
korrekturblocks in mehrere Abschnitte, die hinsichtlich
der Zeitfolge verteilt sind. Dabei ist es auch denkbar,
die Reihenfolge von Daten eines jeden Bildelements auf
einer Bildfläche hinsichtlich der zeitlichen Aufeinander
folge zu ändern, wodurch eine hervorragende Interpolation
auch dann vorgenommen werden kann, wenn eine Fehlerkorrektur
umöglich ist. In einem solchen Digital-Videobandgerät werden
die Verarbeitungen wie das Codieren und Decodieren eines
Fehlerkorrekturcodes, die Anordnung und Umsetzung der Daten
und dergleichen unter Ansetzen der Videosignale für einen
vorbestimmten Zeitabschnitt als eine Einheit ausgeführt.
In einem Digital-Videobandgerät, in dem mehrkanalig aufge
zeichnet und wiedergegeben wird, werden diese Verarbeitungen
derart ausgeführt, daß eine Einheit durch Videosignale
gebildet ist, die auf Spuren in einer Anzahl aufgezeichnet
sind, die ein ganzzahliges Vielfaches einer Anzahl n der
Kanäle ist. Hierdurch wird eine nicht eindeutige Signalver
arbeitung während der Wiedergabe verhindert. In einem Digi
tal-Videobandgerät wird üblicherweise die Umlauffrequenz
von umlaufenden Köpfen auf ein ganzzahliges Verhältnis
in bezug auf die Bildfrequenz der Videosignale eingestellt.
Dies ist insofern vorteilhaft, als die Gestaltung von Servo
systemschaltungen, von Aufbereitungsschaltungen für die
Videosignale und dergleichen vereinfacht ist.
Demgemäß werden in einem Mehrkanal-Digital-Videobandgerät
im allgemeinen die Videosignale für ein Vollbild auf (n,
x, j) Spuren aufgezeichnet, wobei n die Anzahl der Kanäle
ist und j eine ganze Zahl und mindestens "1" ist, und die
vorstehend beschriebenen Verarbeitungen vollständig unter
Formung der auf (n, x, i) Spuren aufgezeichneten Videosignale
zu einer Einheit ausgeführt, wobei i eine ganze Zahl und
mindestens "1" ist.
Fig. 1 zeigt eine Kopfanordnung eines mehrspurigen Digital-
Videobandgeräts. Nach Fig. 1 sind acht umlaufende Köpfe
H 1 bis H 8 an einer Drehtrommel 1 angeordnet. Die Köpfe
H 1 bis H 4 und H 5 bis H 8 sind jeweils direkt nebeneinander
angeordnet. Die Köpfe H 1 bis H 4 sind ferner so angeordnet,
daß sie ein Magnetband gleichzeitig überstreichen. Gleicher
maßen sind die Köpfe H 5 bis H 8 so angeordnet, daß sie das
Magnetband gleichzeitig überstreichen. Die Köpfe H 5 bis
H 8 werden mit einer Phasendifferenz von 180° in bezug auf
die Köpfe H 1 bis H 4 in Umlauf versetzt. Damit überstreichen
die Köpfe H 1 bis H 4 und die Köpfe H 5 bis H 8 für eine Vier-
Kanal-Aufzeichnung abwechselnd ein Magnetband, das über
einen Winkelbereich von mindestens 180° um die Trommel
1 gelegt ist.
Fig. 2 zeigt ein mittels der in Fig. 1 gezeigten Köpfe
auf einem Magnetband T aufgezeichnetes Spurmuster. Mit
Tr 1 bis Tr 8 bezeichnete Spuren sind jeweils die mittels
der Köpfe H 1 bis H 8 aufgezeichneten Spuren. Durch das schräge
Aufwärtsbewegen der Köpfe H 1 bis H 4 von den in Fig. 2 mit
den Bezugszeichen H 1 bis H 4 dargestellten Stellen weg wird
die Vier-Kanal-Aufzeichnung ausgeführt, wobei die Spuren
Tr 1 bis Tr 4 gebildet werden. Die Vier-Kanal-Wiedergabe
erfolgt gleichfalls durch Überstreichen der Spuren Tr 1
bis Tr 4. Die Köpfe H 1, H 3, H 5 und H 7 haben den gleichen
Azimutwinkel und die H 2, H 4, H 6 und H 8 haben ebenfalls
den gleichen Azimutwinkel, der aber von demjenigen der
Köpfe H 1, H 3, H 5 und H 7 verschieden ist. Dadurch wird eine
sog. Azimutaufzeichnung ausgeführt.
In dem Digital-Videobandgerät gemäß diesem Beispiel beträgt
die Drehzahl der Trommel 1 1800 Umdrehungen je Minute und
die Videosignale für ein Vollbild werden auf acht Spuren
aufgezeichnet. Die vorstehend beschriebene Signalverarbeitung
wird für die acht Spuren durchgeführt, nämlich an den
Videosignalen für ein Vollbild. Da die Bildfrequenz dadurch
mit der Umlauffrequenz der Trommel 1 übereinstimmt und
die Signalverarbeitung in Vollbildeinheiten durchgeführt
wird, ist es möglich, die Zeitsteuerung jeder Einheit gemein
sam auszuführen, wodurch sich ein Digital-Videobandgerät
mit einfachem Schaltungsaufbau ergibt.
In dem vorangehend dargestellten Digital-Videobandgerät
werden bei der Signalverarbeitung während der Wiedergabe
die Wiedergabesignale aus den Köpfen H 1 bis H 4 und die
darauffolgenden Wiedergabesignale aus den Köpfen H 5 bis
H 8 zu einer Einheit geformt. Infolgedessen müssen bei der
Wiedergabe die Köpfe H 1 bis H 8 zwangsläufig jeweils die
Spuren Tr 1 bis Tr 8 überstreichen. Obgleich es möglich ist,
die Signale beispielsweise auch dann wiederzugeben, wenn
dir Köpfe H 1 bis H 4 mit jeweils gleichem Azimutwinkel die
Spuren Tr 3 bis Tr 6 (gemäß der Darstellung durch H 1′ bis
H 4′ in Fig. 2) oder die Spuren Tr 5 bis Tr 8 (gemäß der Dar
stellung durch H 1′′ bis H 4′′ in Fig. 2) überstreichen, ist
es nicht möglich, die ursprünglichen Videosignale zurückzu
gewinnen, da gemäß den vorstehenden Ausführungen die Signal
verarbeitung unter Formung der Wiedergabesignale aus den
Köpfen H 1 bis H 4 und der nachfolgenden Wiedergabesignale
aus den Köpfen H 5 bis H 8 zu einer Einheit ausgeführt wird.
Daher wurde in den Digital-Videobandgeräten dieser Art
bisher die Nachführsteuerung derart ausgeführt, daß der
Kopf H 1 zwangsläufig die Spur Tr 1 überstreicht. Da jedoch
von acht Spuren nur eine einzige Spur das Ansteuerungsziel
für den Kopf H 1 ist, kann ein Nachführungs- bzw. Spurfehler
von ± vier Spuren entstehen. Infolgedessen ist dann, wenn
unmittelbar nach dem Anlaufen des Geräts oder aus irgendwel
chen anderen Gründen die Nachführsteuerung gestört ist,
eine sehr lange Zeitdauer benötigt, um einen Einrastungs
zustand bei der Nachführsteuerung zu erreichen. Während
dieser Zeit können keine Videosignale wiedergegeben werden.
Demgemäß können die Videosignale über eine lange Zeitdauer
beim Anlaufen des Geräts oder bei einer Nachführstörung
nicht wiedergegeben werden, so daß ein Wiedergabebild sehr
unansehnlich ist.
Ferner muß ein Muster von Aufzeichnungssignalen für die
Spurnachführsteuerung eine Periodendauer über acht Spuren
haben, so daß die Schaltungen für die Nachführung sowohl
bei der Aufzeichnung als auch bei der Wiedergabe unvermeidbar
kompliziert werden. Darüber hinaus wird in einem Gerät,
in dem auf einem Teil einer Spur ein Pilotsignal aufgezeich
net wird, das für die Nachführsteuerung genutzt wird, nicht
nur die Schaltung kompliziert, sondern auch ein großer
Aufzeichnungsbereich für das Pilotsignal benötigt. Diese
Umstände behindern eine Aufzeichnung in hoher Dichte.
Diese Probleme werden mit einer Erhöhung der Anzahl der
Kanäle und der Anzahl von Spuren für die Signalverarbeitung
schwerwiegender. Dies stellt eine stärkere Behinderung
dar, wenn eine weitere Verbesserung einer Aufzeichnung
von Breitbandsignalen in hoher Dichte versucht wird.
Zur Lösung der vorstehend beschriebenen Probleme liegt
der Erfindung die Aufgabe zugrunde, eine Wiedergabeein
richtung für mehrkanalige Digitalsignale zu schaffen, die
eine schnelle Spurnachführungs-Einrastung ermöglicht und
die besonders gut für die Anwendung in einem System geeignet
ist, in welchem digitale Signale mit außerordentlich hohem
Datentakt in hoher Dichte aufgezeichnet und wiedergegeben
werden.
Die Aufgabe wird erfindungsgemäß mit einer Einrichtung
mit den im kennzeichnenden Teil des Patentanspruchs 1,
16, 23 oder 25 aufgeführten Mitteln gelöst.
Die Erfindung wird nachstehend anhand von Ausführungsbeispie
len unter Bezugnahme auf die Zeichnung näher erläutert.
Fig. 1 zeigt eine Kopfanordnung eines Digital-Videobandge
räts.
Fig. 2 zeigt ein Aufzeichnungsmuster auf einem Band in
dem Digital-Videobandgerät mit der in Fig. 1 gezeig
ten Kopfanordnung.
Fig. 3 zeigt schematisch ein Aufzeichnungssystem eines
Digital-Videobandgeräts gemäß einem Ausführungs
beispiel.
Fig. 4, 5 und 6 sind Darstellungen zur Erläuterung des In
halts von mittels des in Fig. 3 gezeigten Digital-
Videobandgeräts aufgezeichneten Daten.
Fig. 7 zeigt ein Beispiel für einen Pilotsignalgenerator
nach Fig. 3.
Fig. 8 zeigt die Anordnung von Pilotsignalen zur Spurennach
führsteuerung, die mittels des in Fig. 3 gezeigten
Digital-Videobandgeräts auf einem Band aufgezeichnet
sind.
Fig. 9 zeigt schematisch als erstes Ausführungsbeispiel
der Wiedergabeeinrichtung ein Wiedergabesystem
eines Digital-Videobandgeräts.
Fig. 10 zeigt ein Beispiel für eine in Fig. 9 dargestellte
Nachführsteuerschaltung zur automatischen Spurnach
führung.
Fig. 11 ist ein Zeitdiagramm der Funktionszeiten für jewei
lige Einheiten nach Fig. 9.
Fig. 12 zeigt ein Beispiel einer in Fig. 9 dargestellten
Wiedergabespur-Erkennungsschaltung.
Fig. 13 zeigt ein Beispiel einer Zeitsteuerschaltung nach
Fig. 9.
Fig. 14 zeigt schematisch
ein Wiedergabesystem eines Digital-Videobandgeräts
als zweites Ausführungsbeispiel der Wiedergabeein
richtung.
Fig. 15 zeigt schematisch ein Wiedergabesystem eines Digital-
Videobandgeräts als drittes Ausführungsbeispiel
der Wiedergabeeinrichtung.
Fig. 16 ist ein Zeitdiagramm zur Erläuterung der Funktion
einer Adressensteuerschaltung nach Fig. 15.
Fig. 17(A) und 17(B) zeigen eine Kopfanordnung eines mehrka
naligen Digital-Datenaufzeichnungsgeräts als
viertes Ausführungsbeispiel für die Wiedergabe
einrichtung.
Fig. 18 zeigt ein mittels der Kopfanordnung gemäß Fig.
17(A) und 17(B) aufgezeichnetes Muster.
Fig. 19 zeigt schematisch die Gestaltung des Digital-Daten
aufzeichnungsgeräts gemäß dem vierten Ausführungs
beispiel der Wiedergabeeinrichtung.
Fig. 20 zeigt ein Beispiel für eine Aufzeichnungs-Aufberei
tungsschaltung des in Fig. 19 gezeigten Datenauf
zeichnungsgeräts.
Fig. 21 zeigt eine mögliche Gestaltung eines Pilotsignalge
nerators des in Fig. 19 gezeigten Datenaufzeichnungs
geräts.
Fig. 22 zeigt ein Muster von Speicherbereichen und Adressen
in einem Speicher des in Fig. 19 gezeigten Daten
aufzeichnungsgeräts.
Fig. 23 zeigt die Gestaltung einer Wiedergabeaufbereitungs
schaltung des in Fig. 19 gezeigten Datenaufzeich
nungsgeräts.
Fig. 24 ist ein Ablaufdiagramm zur Erläuterung eines Teils
der Funktion des digitalen Datenaufzeichnungsgeräts
als Ausführungsbeispiel der Wiedergabeeinrichtung.
1. Ausführungsbeispiel
Die Fig. 3 zeigt schematisch die Gestaltung eines Aufzeich
nungssystems in einem Digital-Videobandgerät, in dem die
Wiedergabeeinrichtung eingesetzt wird.
Nach Fig. 3 wird an einem Anschluß 2 ein Videosignal einge
geben, das einer Seriell-Aufbereitungsschaltung 4 zugeführt
wird, in der nach einer Analog/Digital- bzw. AD-Umsetzung
eine Signalverarbeitung ausgeführt wird, die zeitlich seriell
ausführbar ist. Beispielsweise können zeitlich seriell
bzw. aufeinanderfolgend eine verhältnismäßig einfache Band
komprimierung, wie eine Unterabtastung, eine digitale Impuls
codemodulation (DPCM) oder dergleichen sowie begleitende
Verarbeitungen wie ein Filtern oder dergleichen ausgeführt
werden, ohne daß ein großer Speicher verwendet wird. In
dem Aufzeichnungssystem gemäß diesem Beispiel sind in der
Aufbereitungsschaltung 4 ein A/D-Wandler, ein zweidimensio
nales Raumfrequenzfilter, eine Unterabtasteinheit und eine
digitale Impulscodemodulationsschaltung enthalten. Das
digitale Signal aus der Aufbereitungsschaltung 4 wird einem
Schreib/Lesespeicher (RAM) 6 zugeführt.
Der Schreib/Lesespeicher 6 ist ein Speicher für eine Verar
beitung, die für das Ändern von Daten innerhalb eines Voll
bilds erforderlich ist, nämlich eine Verarbeitung, die
vollständig in einem Vollbild ausgeführt wird. Beispiels
weise wird über den Speicher 6 eine Fehlerkorrekturcodierung,
eine Umsetzung der Datenanordnung innerhalb eines Vollbilds
in bezug auf Ausgabedaten und dergleichen ausgeführt. Ein
Fehlerkorrekturcodierer (ECC-Codierer) 8 nimmt Daten aus
dem Speicher 6 auf und gibt Daten an diesen ab, während
von einem Kennsignalgenerator 10 Kenndaten ID zusätzlich
zu den Daten im Speicher 6 zugeführt werden.
Die Zugriffszeit zu den Daten im Speicher 6 wird durch
ein Signal mit Vollbildperiodendauer bestimmt, das durch
Eingabe eines mit einer Vertikalsynchronisiersignal-Auszugs
schaltung herausgegriffenen Vertikalsynchronisiersignals
in ein Zeitgeber- bzw. T-Flipflop 14 gebildet wird.
Die bei diesem Beispiel in dem Speicher 6 ausgeführte
Verarbeitung wird nachfolgend anhand der Fig. 4, 5 und 6
erläutert.
Es sei angenommen, daß die in einem einzelnen Fehlerkorrek
turblock bzw. ECC-Block enthaltenen Videodaten diejenige
Datenmenge sind, die einem Bildbereich entspricht, der
gemäß der Darstellung in Fig. 4 durch Unterteilen einer
Bildfläche G eines Vollbilds in 4 × 6 Bereiche gebildet ist.
Die Daten sind nicht einfach Daten innerhalb eines durch
das Unterteilen der Bildfläche in 4 × 6 Teile erhaltenen
Bereichs, sondern Daten, die nach dem Umordnen der in dem
Speicher gespeicherten Bilddaten für ein Vollbild, beispiels
weise in Zeileneinheiten, aus einem durch Unterteilen des
Speicherbereichs für ein Vollbild in 4 × 6 Teilbereiche erhal
tenen Speicherbereich herausgegriffen sind und die verteil
ten Stellen an der tatsächlichen Bildfläche entsprechen.
Nach erneutem Umordnen der Daten zu einer Datenmatrix solcher
Bilddaten, die beispielsweise aus 60 Zeilen in vertikaler
Richtung und 84 Bildelementen (aus jeweils einem Byte)
in horizontaler Richtung bestehen, werden in vertikaler
bzw. horizontaler Richtung jeweils Vier-Byte-Paritätsdaten
C 2 bzw. Vier-Byte-Paritätsdaten C 1 hinzugefügt, um einen
Fehlerkorrekturblock zu erhalten. Da in dem Gerät gemäß
dem Beispiel die Videosignale für ein Vollbild unter Auftei
lung auf acht Spuren aufgezeichnet werden, werden auf eine
Spur drei Fehlerkorrekturblöcke aufgezeichnet. Tatsächlich
werden jedoch jeweils einer Spur 16 × 88 Daten zugeordnet,
dir aus zwölf Fehlerkorrekturblöcken herausgegriffen sind.
Gemäß der Darstellung in Fig. 5 enthält ein einzelner Feh
lerkorrekturblock vier 16 × 88-Byte-Datenblöcke, die jeweils
auf eine andere Spur aufgezeichnet werden. Die Zahlen 1,
3, 5 und 7 in Fig. 5 geben die Spurnummern für ein jedes
Vollbild an und entsprechen jeweils den Spuren Tr 1, Tr 3,
Tr 5 und Tr 7. Bei dem Beispiel werden die Fehlerkorrektur
blöcke an der rechten Seite der Bildfläche auf Spuren mit
geradzahligen Nummern aufgezeichnet, während die Fehler
korrekturblöcke an der linken Seite auf Spuren mit ungerad
zahligen Nummern aufgezeichnet werden.
Die Fig. 6 zeigt ein Beispiel für das Format von Synchroni
sierblöcken. Gemäß Fig. 6 bilden die Fehlerkorrekturblöcke
für vier Zeilen eine Einheit, der Synchronisierbits Sy
mit ungefähr einem Byte sowie Daten X mit ungefähr drei
Byte, die die Nummern der Synchronisierblöcke und redundante
Bits hiervon erhalten, zum Zusammenstellen des Formats
hinzugefügt sind. Infolgedessen kommen auf jede Spur 12 × 4
= 48 Synchronisierblöcke, die die Videodaten Vd enthalten.
Der Kennsignalgenerator 10 nach Fig. 3 erzeugt zusätzliche
4 × 88-Byte-Kenndaten ID je Spur, für die der Speicher 6
einen Synchronisierblock je Spur bildet. Die Kenndaten
ID enthalten außer bekannten Zeitcodedaten, Markierungs
informationen und dergleichen Daten, die die Spurnummern
(Tr 1 bis Tr 8) innerhalb eines jeden Vollbilds anzeigen.
Die aus dem Speicher 6 ausgegebenen Daten werden in einem
Verteiler 16 gemäß den vorstehend beschriebenen Regeln
auf vier Kanäle aufgeteilt und jeweils in Digital-Modulatoren
18 a, 18 b, 18 c und 18 d moduliert. Die modulierten Signale
werden in Addierern 20 a, 20 b, 20 c und 20 d jeweils mit einem
Spurnachführungs-Pilotsignal aus einem nachfolgend beschrie
benen Pilotsignalgenerator 24 gemischt, wonach die sich
ergebenden Signale über Verstärker 22 a, 22 b, 22 c und 22 d
Schaltern 26 a, 26 b, 26 c und 26 d zugeführt werden. Ein Kopf
schaltimpulsgenerator 28 erzeugt je Umdrehung der Trommel
1 synchron mit deren Drehphase ein Einperioden-Rechtecksignal
als Kopfschaltimpuls HSP, mit dem die Schalter 26 a, 26 b, 26 c
und 26 d gesteuert werden. D.h., wenn das Band T mit den
Köpfen H 1, H 2, H 3 und H 4 abgetastet wird, nimmt der Kopf
schaltimpuls HSP den hohen Pegel H an, und wenn das Band
T mit den Köpfen H 5, H 6, H 7 und H 8 abgetastet wird, nimmt
der Kopfschaltimpuls HSP den niedrigen Pegel L an.
Die Phase der Kopfschaltimpulse HSP wird mit derjenigen
des Ausgangssignals des T-Flipflops 14 mit der Vollbild
periodendauer in einem Phasenvergleicher 30 verglichen,
durch dessen Ausgangssignal eine Umlaufregelschaltung
32 zur Regelung der Trommeldrehung gesteuert wird. Die
Drehphase der Trommel 1 wird dadurch derart gesteuert,
daß die Phasendifferenz zwischen den Kopfschaltimpulsen
HSP und den Ausgangssignalen des T-Flipflops 14 zu Null
wird und damit Synchronisation zwischen der Signalverarbei
tungszeit des Speichers 6 und der Aufzeichnungszeit des
jeweiligen Kopfs erreicht wird.
Die Kopfschaltimpulse HSP werden auch dem Pilotsignalgenera
tor 24 zugeführt, in dem die Zeit der Erzeugung eines Pilot
signals für die Spurnachführsteuerung gesteuert wird. Die
Fig. 7 ist ein Schaltbild, das ein Beispiel für den Pilot
signalgenerator 24 zeigt. Die Fig. 8 zeigt ein auf dem
Band T aufgezeichnetes Muster von Pilotsignalen, die von
dem in Fig. 7 gezeigten Pilotsignalgenerator 24 erzeugt
werden.
Die Fig. 7 zeigt einen Eingangsanschluß 100 für die Eingabe
der Kopfschaltimpulse HSP, einen Oszillator 102 zum Erzeugen
eines nachfolgend mit f 1 bezeichneten Signals mit einer
Frequenz f 1 und einen Oszillator 104 zum Erzeugen eines
nachfolgend mit f 2 bezeichneten Signals mit einer Frequenz
f 2. Ein Schalter 106 ist bei hohem Pegel des Kopfschaltim
pulses HSP in eine Stellung H bzw. bei einem niedrigen
Pegel des Kopfschaltimpulses HSP in eine Stellung L geschal
tet und gibt jeweils das Signal f 1 bzw. das Signal f 2 ab.
Monostabile Kippstufen 108 und 110 bestimmen die Schaltzei
ten von Schaltgliedern 112 a, 112 b, 112 c und 112 d. Die Kippstufe
108 wird durch die Vorderflanken und die Rückflanken der
Kopfschaltimpulse HSP getriggert und führt der Kippstufe
110 jeweils ein für eine vorbestimmte Zeitdauer auf dem
hohen Pegel H gehaltenes Ausgangssignal zu. Die Kippstufe
110 wird durch die Rückflanke eines Ausgangssignals der
Kippstufe 108 getriggert, um ein Ausgangssignal zu erhalten,
das für eine vorbestimmte Zeitdauer auf dem hohen Pegel
H gehalten wird. Durch das Ausgangssignal der Kippstufe
110 sind die Schaltzeiten bestimmt. Zur Vereinfachung der
Erläuterung ist zwar angenommen, daß die Köpfe H 1 bis H 4
und die Köpfe H 5 bis H 8 jeweils die gleiche Drehphase haben
und die Schaltglieder 112 a, 112 b, 112 c und 112 d in gleicher
Zeitsteuerung eingeschaltet werden, jedoch werden tatsäch
lich die Schaltzeiten um das Ausmaß einer Phasendifferenz
zwischen den Köpfen H 1 bis H 4 versetzt, so daß jeder Kopf
ein Pilotsignal für die Spurnachführung in gleicher Phase
aufzeichnet.
Die mittels der Schaltglieder 112 a, 112 b, 112 c und 112 d ge
schalteten Signale f 1 und f 2 werden über Anschlüsse 114 a,
114 b, 114 c und 114 d den Addierern 20 a, 20 b, 20 c und 20 d zuge
führt und auf dem Band gemäß der Darstellung in Fig. 8
aufgezeichnet. D.h., die Signale f 1 und f 2 werden jeweils
an den gleichen Spurabschnitten auf den Spuren Tr 1, Tr 3
und Tr 5 bzw. auf den Spuren Tr 2, Tr 4, Tr 6, Tr 7 und Tr 8
aufgezeichnet.
Als nächstes wird ein Wiedergabesystem erläutert. Die Fig.
9 zeigt als erstes Ausführungsbeispiel der Wiedergabeein
richtung ein Wiedergabesystem, das dem Aufzeichnungssystem
nach Fig. 3 entspricht.
Ausgangssignale aus dem Köpfen H 1 bis H 8 werden über Schalter
34 a, 34 b, 34 c und 34 d, die durch die Kopfschaltimpulse HSP
gesteuert werden, jeweils Wiedergabeverstärkern 36 a, 36 b, 36 c
und 36 d zugeführt. Eine Spurnachführschaltung 38 zur automa
tischen Spurnachführung bildet entsprechend den Ausgangs
signalen der Wiedergabeverstärker 36 a und 36 c ein Nachführ
steuersignal und führt dieses einer Bandantriebssteuer
schaltung 40 zu. Die Bandantriebssteuerschaltung 40 steuert
die Drehphase einer Bandantriebsrolle 42 entsprechend dem
Nachführsteuersignal derart, daß jeder der Köpfe H 1 bis
H 8 eine Spur überstreicht, von der wiedergegeben werden
kann. Im einzelnen wird die Spurnachführung nicht wie bei
dem Stand der Technik, bei dem der Kopf H 1 zwangsläufig
die Spur Tr 1 abtastet, sondern derart ausgeführt, daß der
Kopf H 1 eine der Spuren Tr 1, Tr 3, Tr 5 und Tr 7 überstreicht,
auf denen mit dem gleichen Azimutwinkel aufgezeichnet wurde.
Fig. 10 zeigt ein Beispiel für die in Fig. 9 gezeigte Spur
nachführschaltung 38. Nach Fig. 10 werden die Ausgangssignale
der Wiedergabeverstärker 36 a und 36 c über Anschlüsse 120 a,
und 120 b jeweils eine Schaltung C 1 bzw. C 2 zugeführt. Da
die Schaltungen C 1 und C 2 identisch aufgebaut sind, wird
nachstehend nur die Schaltung C 1 ausführlich beschrieben.
Durch ein Bandpaßfilter 122 wird das Signal f 2 ausgefiltert,
um dessen Pegel zu erfassen, und durch ein Bandpaßfilter
124 wird das Signal f 1 herausgegriffen, um dessen Pegel
zu ermitteln. Falls der Kopf H 1 eine der Spuren Tr 1, Tr 3
und Tr 5 abtastet, während die Köpfe H 1 bis H 4 das Band
abtasten, nimmt der Kopf H 1 hauptsächlich das Signal f 1
auf. Falls der Kopf H 1 beispielsweise die Spur Tr 3 gemäß
der Darstellung durch Hta und Htb in Fig. 8 überstreicht,
wird das Signal f 1 hauptsächlich von der Stelle Hta bis
zu der Stelle Htb abgenommen. Ein Pegelvergleicher 126
gibt ein Rechtecksignal ab, welches anzeigt, ob der erfaßte
Pegel des von dem Bandpaßfilter 124 herausgegriffenen
Signals f 1 nicht niedriger als ein vorbestimmter Schwellen
wertpegel ist oder nicht. Dieses Signal wird in einen An
schluß D eines D-Flipflops 128 eingegeben, dessen Q-Ausgangs
signal in einen Anschluß D eines D-Flipflops 130 eingegeben
wird. Die D-Flipflops 128 und 130 werden mit einem Taktsignal
CLK mit ausreichend hoher Frequenz angesteuert. Das Ausgangs
signal des D-Flipflops 130 ist in bezug auf das Ausgangs
signal des D-Flipflops 128 um einen Takt verzögert. Daher
kann durch UND-Verknüpfung des Q-Ausgangssignals des D-
Flipflops 128 mit dem -Ausgangssignal des D-Flipflops
130 in einem UND-Glied 132 zum Zeitpunkt einer Vorderflanke
des vorstehend genannten Rechtecksignals ein Impuls für
eine Taktperiode erhalten werden. Gleichermaßen wird durch
NOR-Verknüpfung des Q-Ausgangssignals des D-Flipflops 128
mit dem -Ausgangssignal des D-Flipflops 130 in einem NOR-
Glied 136 zum Zeitpunkt einer Rückflanke des vorstehend
genannten Recktecksignals ein Impuls für eine Taktperiode
erhalten. D.h., das UND-Glied 132 gibt einen Impuls zu
dem Zeitpunkt ab, an dem der Kopf H 1 die in Fig. 8 mit
Hta bezeichnete Stelle erreicht, während das NOR-Glied
136 einen Impuls zu dem Zeitpunkt abgibt, an dem der Kopf
H 1 die in Fig. 8 mit Htb bezeichnete Stelle erreicht.
Andererseits werden die Ausgangssignale aus dem Bandpaßfil
ter 122 für die Erfassung des Pegels des Signals f 2 in
Abfrage/Halteschaltungen 134 und 138 aufgenommen und festge
halten, die durch die Ausgangsimpulse aus dem UND-Glied
132 bzw. dem NOR-Glied 136 geschaltet werden. D.h., es
werden der Pegel des Signals f 2 aus der vorangehenden Spur
Tr 2, das von dem Kopf H 1 an der Stelle Hta abgenommen wird,
und der Pegel des Signals f 2 aus der nachfolgenden Spur
Tr 4, das von dem Kopf H 1 an der Stelle Htb abgenommen wird,
nämlich die Pegel der Signale aus den in Fig. 8 jeweils
durch Schräglinien dargestellten Bereichen abgefragt und
gespeichert. Durch das Anlegen der Ausgangssignale der
Abfrage/Halteschaltungen 134 und 138 an einen Differenzver
stärker 140 wird von diesem ein Spurfehlersignal abgegeben,
das anzeigt, wieweit die Lage des Kopfs H 1 in bezug auf
die Spur Tr 3 bei deren Abtastung versetzt ist. Zugleich
wird aus der Schaltung C 2 auf gleiche Weise ein Spurfehler
signal für den Kopf H 3 in bezug auf die Spur Tr 5 erhalten.
Das durch Addieren dieser Signale in einem Addierer 142
gebildete Nachführsteuersignal wird über einen Anschluß
144 der Bandantriebssteuerschaltung 40 zugeführt.
Auf gleichartige Weise wird ein Spurfehlersignal aus der
Schaltung C 1 erhalten, wenn der Kopf H 1 oder H 5 nahe an
einer der Spuren Tr 1, Tr 3 und Tr 5 abtastet, während ein
Spurfehlersignal aus der Schaltung C 2 erhalten wird, wenn
der Kopf H 3 oder H 7 nahe an einer der Spuren Tr 1, Tr 3 und
Tr 5 abtastet. Falls die Köpfe H 1 und H 5 die Spur Tr 5 abta
sten, überstreichen die Köpfe H 3 und H 7 die Spur Tr 7. Falls
die Köpfe H 3 und H 7 die Spur Tr 1 abtasten, wird von den
Köpfen H 1 und H 5 die Spur Tr 7 überstrichen. Wenn die Köpfe
nahe der Spur Tr 7 abtasten, wird das Signal f 1 überhaupt
nicht abgenommen und die Abfrage/Halteschaltungen 134 und
138 werden nicht geschaltet; da aber das unmittelbar zuvor
bei dem Abtasten der Spur Tr 3 erzeugte Spurfehlersignal
festgehalten wird, wird ein gleichartiges Spurfehlersignal
gebildet. Infolgedessen werden durch das Steuern der Bandan
triebssteuerschaltung 40 mit dem Nachführsteuersignal aus
dem Anschluß 144 die Köpfe H 1, H 3, H 5 und H 7 derart gesteu
ert, daß sie jeweils eine der Spuren Tr 1, Tr 3, Tr 5 und
Tr 7 überstreichen. Da der maximale Spurfehler in diesem
Fall ±1 Spur ist, kann der Nachführsteuerungs-Einrastzustand
sehr schnell erreicht werden.
Nach Fig. 9 werden die Ausgangssignale der Wiedergabever
stärker 36 a, 36 b, 36 c und 36 d durch Digital-Demodulatoren
42 a, 42 b, 42 c und 42 d demoduliert, wonach die demodulierten
Signale einem Schalter 44 zugeführt werden. Ein Schreib/Lese
speicher (RAM) 46 ist ein Speicher für die Aufnahme von
Wiedergabedaten für ein Vollbild. Der Schalter 44 wird
aufeinanderfolgend für jede Zykluszeit für das Einschreiben
eines Worts in den Speicher 46 weitergeschaltet. Die Zyklus
zeit des Speichers 46 ist in diesem Fall auf ein Viertel
der Übertragungszeit von 1-Byte-Daten in jedem Kanal festge
legt, so daß die Ausgangssignale der Demodulatoren 42 a,42 b,
42 c und 42 d scheinbar parallel in den Speicher 46 einge
schrieben werden. Dabei wird für jeden Wiedergabekopf eine
Schreibadresse bestimmt und ein Wiedergabesignal aus einem
jeweiligen Kopf in eine vorbestimmte Adresse eingeschrieben.
Die Fig. 11 ist ein Zeitdiagramm, das die Funktionszeit
steuerung einer jeden Einheit nach Fig. 9 veranschaulicht.
Die Figur zeigt Schreibadressen WA 1, WA 2, WA 3 und WA 4 in dem
Speicher 46 für die Ausgangssignale der Demodulatoren 42 a,
42 b,42 c und 42 d sowie eine Leseadresse RA im Speicher 46.
Ferner sind in Fig. 11 Adressen h 1 bis h 8 gezeigt, die
die Bereiche im Speicher 46 für die Speicherung der Daten
für eine Spur bestimmen, welche mittels der Köpfe H 1 bis
H 8 abgenommen wurden. Aus der Fig. 11 ist ersichtlich,
daß die Wiedergabesignale aus den Köpfen H 1 bis H 8 von
dem Speicher 46 seriell ausgegeben werden. Ein Schreib/
Lesespeicher 52 führt eine in einer Vollbildperiode abzu
schließende Verarbeitung wie eine Fehlerkorrektur-Decodierung
und dergleichen aus und bildet zusammen mit dem Speicher
46 eine Speichereinrichtung. Wenn die Spur nicht festgelegt
ist, die den aus der Adresse h 1 im Speicher 46 ausgegebenen
Daten entspricht, kann die Zugriffzeit für eine jeweilige
Adresse in einer jeweiligen Verarbeitungseinheit nicht
festgelegt werden. Bei diesem Ausführungsbeispiel wird
von einer Wiedergabespur-Erkennungsschaltung 48 ermittelt,
von welcher der Spuren Tr 1 bis Tr 8 die Köpfe H 1 bis H 8
die Wiedergabesignale abnehmen, und der Ausgabezeitpunkt
für einen Zeitsteuerimpuls festgelegt, der aus einer Zeit
steuerschaltung 50 dem Speicher 52 zuzuführen ist. Die
Funktionen der Wiedergabespur-Erkennungsschaltung 48 und
der Zeitsteuerschaltung 50 werden nachstehend ausführlich
erläutert.
Die Fig. 12 ist ein Schaltbild, das ein Beispiel für die
Wiedergabespur-Erkennungsschaltung 48 nach Fig. 9 zeigt.
Die Fig. 12 zeigt einen Eingangsanschluß 150 für die Kopf
schaltimpulse HSP und eine monostabile Stufe 152, die durch
die Vorderflanken und die Rückflanken der Kopfschaltimpulse
HSP getriggert wird. Eine monostabile Einzelimpuls-Kippstufe
154 wird durch eine Rückflanke des Ausgangssignals der
Kippstufe 152 getriggert und gibt einen Impuls zu dem Zeit
punkt ab, an dem die Köpfe H 1 bis H 8 jeweils einen Bereich
abtasten, in welchem ein Pilotsignal aufgezeichnet ist.
Infolgedessen hat der Impuls die halbe Vollbildperiode.
Die Ausgangssignale der Wiedergabeverstärker 36 a bis 36 d
werden jeweils an Anschlüssen 156 a bis 156 d eingegeben.
Die an den Anschlüssen 156 a bis 156 d eingegebenen Signale
werden über Bandpaßfilter 157 a bis 157 d für das Heraus
greifen des Signals f 1 jeweils Pegelvergleichern 158 a bis
158 d zugeführt. Die Pegelvergleicher 158 a bis 158 d geben
jeweils den hohen Pegel H ab, wenn in dem Wiedergabesignal
aus einem jeweiligen Kanal ein Signal f 1 mit einem Pegel
enthalten ist, der nicht niedriger als ein vorbestimmter
Pegel ist, bzw. den niedrigen Pegel L, falls kein derartiges
Signal f 1 vorliegt. Zu einem Zeitpunkt, an dem ein Pilot
signal wiedergegeben wird, werden die Ausgangssignale der
Pegelvergleicher 158 a bis 158 d in D-Flipflops 160 a bis
160 d zwischengespeichert, deren Ausgangssignale durch D-
Flipflops 162 a bis 162 d um die halbe Vollbildperiodendauer
verzögert werden.
Q-Ausgangssignale D 1, D 2, D 3 und D 4 der D-Flipflops 160 a
bis 160 d und Q-Ausgangsignale D 5, D 6, D 7 und D 8 der D-Flip
flops 162 a bis 162 d werden parallel einem Festspeicher
(ROM) 164 zugeführt. Der Festspeicher 164 ist derart gestal
tet, daß er dann, wenn die Signale D 1 bis D 8 den Ausgangs
signalen der Köpfe H 1 bis H 8 entsprechen, in drei Bit die
Nummer einer Spur ausgibt, die gerade mit dem Kopf H 1 abge
tastet wird. Wenn beispielsweise die Signale D 1, D 3 und
D 5 den Pegel H haben und die anderen Ausgangssignale den
Pegel L haben, werden Ausgangssignale d 1, d 2 und d 3 des
Festspeichers zu "0,0,1". Im einzelnen zeigen bei diesem
Beispiel die Ausgangssignale D 6, D 7 und D 8 an, daß die Köpfe
H 6, H 7 und H 8 jeweils die Spuren Tr 6, Tr 7 und Tr 8 abtasten
(siehe Fig. 8). Damit ist auf einfache Weise bestimmt, daß
der Kopf H 1 die Spur Tr 1 abtastet. Infolgedessen gibt, der
Festspeicher 164 in Form der Ausgangssignale d 1, d 2 und
d 3 die Drei-Bit-Binärzahl "0,0,1" ab, die die der Spur
Tr 1 entsprechende Nummer "1" darstellt. Wenn die Signale
D 1, D 5 und D 7 den Pegel H haben und die anderen Ausgangs
signale den Pegel L haben, werden die Ausgangssignale d 1, d 2
und d 3 zu "1,0,1". In diesem Fall haben die Ausgangssignale
D 2, D 3 und D 4 den niedrigen Pegel L. Aus der in Fig. 8 dar
gestellten Spuranordnung ist daher leicht zu ersehen, daß
die Köpfe H 2, H 3 und H 4 jeweils gerade die Spuren Tr 6, Tr 7
bzw. Tr 8 überstreichen. Infolgedessen tastet der Kopf H 1
gerade die Spur Tr 5 ab. Der Festspeicher 164 gibt daher
in Form der Ausgangssignale d 1, d 2 und d 3 die Drei-Bit-Binär
zahl "1,0,1" ab, die die der Spur Tr 5 entsprechende Nummer
"5" darstellt. Die Ausgangssignale d 1, d 2 und d 3 werden
jeweils an der Rückflanke des Kopfschaltimpulses HSP in
D-Flipflops 166 a bis 166 c zwischengespeichert, wonach an
Anschlüssen 168 A bis 168 C nur dann Daten ausgegeben werden,
wenn die Signale D 1 bis D 8 den Ausgangssignalen der Köpfe
H 1 bis H 8 entsprechen. Infolgedessen werden dann, wenn
die gerade von dem Kopf H 1 abgetastete Spur innerhalb des
Vollbilds die Spur Trx ist, an den Anschlüssen 168 A bis
168 C die Drei-Bit-Daten "x 1, x 2, x 3" ausgegeben, die "x"
in drei Bit anzeigen.
Die Fig. 13 ist ein Schaltbild, das ein Beispiel für die
Zeitsteuerschaltung 50 nach Fig. 9 zeigt. Gemäß Fig. 13
werden die Daten x 1, x 2 und x 3 aus der Wiedergabespur-Er
kennungsschaltung 48 an Anschlüssen 170, 172 bzw. 174 einge
geben, während an einem Anschluß 176 die Kopfschaltimpulse
HSP eingegeben werden. Eine Phasenregelkreisschaltung bzw.
PLL-Schaltung 178 für das Verdoppeln der Frequenz der Kopf
schaltimpulse HSP gibt ein in Fig. 13 mit HSP × 2 bezeichne
tes Ausgangssignal ab. Wenn die Erkennungsschaltung 48
ermittelt, daß der Kopf H 1 gerade die Spur Tr 1 abtastet,
so daß daher das Signal x 3 den Pegel "1" (=H 1) hat, während
die Signale x 1 und x 2 den Pegel "0" (=L) haben, werden
von Antivalenzgliedern 180 und 182 jeweils die Signale
HSP bzw. HSP × 2 abgegeben. Daher wird ein von einem UND-
Glied 186 ausgegebenes Zeitsteuersignal TC zu einem in
Fig. 11 gezeigten Signal TC 1. Auf gleichartige Weise werden
dann, wenn die Erkennungsschaltung 48 ermittelt, daß der
Kopf H 1 gerade die Spur Tr 3, Tr 5 oder Tr 7 abtastet, aus
dem UND-Glied 184 Ausgangssignale TC 3, TC 5 oder TC 7 nach
Fig. 11 erhalten. Wenn ferner der Kopf H 1 gerade die Spur
Tr 2, Tr 4, Tr 6 oder Tr 8 abtastet, gibt das UND-Glied 184 kein
Ausgangssignal ab, da sich x 3="0" ergibt. Dies ist deshalb
der Fall, weil dann, wenn der Kopf H 1 gerade eine Spur
mit einer geradzahligen Nummer überstreicht, keine normale
Wiedergabe erfolgt und daher keine Signalverarbeitung erfor
derlich ist.
Wenn beispielsweise der Kopf H 1 gerade die Spur Tr 7 abtastet,
ergeben sich die Daten x 1=x 2=x 3="1", so daß dem Spei
cher 52 als Zeitsteuersignal über einen Anschluß 186 das
in Fig. 11 gezeigte Signal TC 7 zugeführt wird. Der Speicher
52 ist derart gestaltet, daß der entsprechend der Abfallzeit
eines Ausgangssignals der Zeitsteuerschaltung 50 eine inner
halb eines Vollbilds abgeschlossene Verarbeitung von den
in eine vorbestimmte Adresse eingeschriebenen Daten von
der Spur Tr 1 an aufeinanderfolgend ausführt. In diesem
Fall erfolgt ein Zugriff von einem Lesesignal aus der Ad
resse h 3 des Speichers 46 an, welches ein Wiedergabesignal
des Kopfs H 3 ist. Da zu diesem Zeitpunkt von dem Kopf H 3
die Spur Tr 1 abgetastet wird, kann der Speicher 52 Daten
für ein Vollbild verarbeiten, die mit denjenigen bei der
Aufzeichnung identisch sind.
Durch Zugriff zu dem Speicher 52 werden von einem Fehler
korrekturdecodierer 54, der dem Fehlerkorrektur-Decodierer
54, der dem Fehlerkorrektur-Codierer 8 nach Fig. 3 ent
spricht, eine Fehlerkorrekturverarbeitung, eine Anordnungs
umstellung und dergleichen ausgeführt und zeitlich serielle
digitale Videosignale in eine Seriell-Aufbereitungsschal
tung 56 eingegeben. In der Aufbereitungsschaltung 56 werden
Verarbeitungen ausgeführt, die zu denjenigen der Seriell-
Aufbereitungsschaltung 4 nach Fig. 3 entgegengesetzt sind.
Z.B. wird eine Digital-Impulscodemodulation-Decodierung,
eine Interpolation, eine Digital/Analog- bzw. D/A-Umsetzung
und dergleichen vorgenommen. Das auf diese Weise von der
Seriell-Aufbereitungsschaltung 56 ausgegebene Videosignal
wird über einen Anschluß 58 nach außen abgegeben.
Bei der vorstehend beschriebenen Gestaltung der Wiedergabe
einrichtung ist jede zweite Spur ein Steuerungsziel bei
der Spurennachführsteuerung, so daß die Einregelungszeit
bei dem Steuern auf den Spurnachführungs-Einrastzustand
außerordentlich kurz wird. Dadurch wird eine Zeitspanne
außerordentlich kurz, während der die seriellen Videosignale
nicht wiedergegeben werden können, und es können hervorra
gend reproduzierte Videosignale erzielt werden.
2. Ausführungsbeispiel
Fig. 14 zeigt die Gestaltung eines Wiedergabesystems
als zweites Ausführungsbeispiel der Wiedergabeeinrichtung.
Als Aufzeichnungssystems ist das in Fig. 3 gezeigte voraus
gesetzt. In der Fig. 17 sind gleiche Komponenten wie die
in Fig. 9 gezeigten mit den gleichen Bezugszeichen bezeich
net und nachfolgend nicht ausführlich beschrieben.
Schiebespeicher (FIFO) 60 a bis 60 d können jeweils die von
einem jeweiligen Kopf abgenommenen Daten für 1/4 Vollbild
aufnehmen. Wenn die in den Wiedergabesignalen aus den Köpfen
H 1 bis H 4 enthaltenen Daten gleichzeitig in die Schiebespei
cher 60 a bis 60 d eingeschrieben sind, werden diese Daten
in einer Periode eines Achtel Vollbilds während der Zeit,
während der mit den Köpfen H 5 bis H 8 wiedergegeben wird,
aufeinanderfolgend aus den Schiebespeichern 60 a bis 60 d
ausgelesen und auch Daten eingeschrieben, die in den Wieder
gabesignalen der Köpfe H 5 bis H 8 enthalten sind. Dabei
wird ein Schalter 62 jeweils für eine Periode von einem
Achtel Vollbild in der Aufeinanderfolge a→b→c→d weiter
geschaltet. Die in den Wiedergabsignalen der Köpfe H 5 bis
H 8 enthaltenen Daten werden aufeinanderfolgend während
der Zeit ausgelesen, während der mit den Köpfen H 1 bis
H 4 wiedergegeben wird. Die von dem Schalter 62 abgegebenen
Daten werden dadurch zu seriellen Daten, die völlig iden
tisch mit den bei dem Ausführungsbeispiel nach Fig. 9 aus
dem Speicher 46 ausgelesenen Daten sind.
Ein Kennsignaldetektor 64 nimmt die die Kennsignale ID
enthaltenden Synchronisierblöcke aus dem Demodulator 42 a
auf und greift die Daten heraus, die in den Kennsignalen
ID die Spurnummern innerhalb eines Vollbilds darstellen.
Der Kennsignaldetektor 64 wählt dann aus Daten für die
Spurnummern entsprechend den Kopfschaltimpulsen HSP nur
die Daten aus dem Wiedergabesignal des Kopfs H 1 aus und
führt sie der Zeitsteuerschaltung 50 als parallele 3-Bit-
Daten zu. Das Ausgangssignal des Kennsignaldetektors 64
für die Zeitsteuerschaltung 54 wird damit identisch mit
dem Ausgangssignal der Wiedergabespur-Erkennungsschaltung
48 nach Fig. 9. Die Funktion des Ausgangssignals in der
Zeitsteuerschaltung 50 ist ebenfalls die gleiche.
Bei dem vorstehend beschriebenen zweiten Ausführungsbeispiel
kann über die gleichen Funktionen und Leistungen wie bei
dem ersten Ausführungsbeispiel hinausgehend die Speicher
kapazität verringert werden. Daher ergibt sich eine preis
günstige Gestaltung. Da darüber hinaus angenommen werden
kann, daß ursprünglich für irgendeinen anderen Zweck ein
Kennsignaldetektor vorgesehen ist, kann durch dessen Verwen
dung für die Wiedergabespur-Erkennung der Schaltungsaufbau
vereinfacht werden. Da ferner für die Wiedergabespur-Erken
nung nicht die Pilotsignale für die Nachführsteuerung heran
gezogen werden, kann das Aufzeichnungsmuster der Pilotsignale
durchgehend Zweispurenperiodik haben, so daß beispielsweise
auf der Spur Tr 7 bei dem ersten Ausführungsbeispiel das
Signal f 1 aufgezeichnet werden kann. Dadurch wird eine
hochgenaue Nachführsteuerung ermöglicht, ohne daß eine
Aufzeichnung nach einem komplizierten Nachführungsmuster
erforderlich ist.
3. Ausführungsbeispiel
Die Fig. 15 zeigt die Gestaltung eines Wiedergabesystems
eines Digital-Videobandgeräts als drittes Ausführungsbei
spiel der Wiedergabeeinrichtung. Wie bei dem zweiten Ausfüh
rungsbeispiel ist als Gestaltung eines Aufzeichnungssystems
die in Fig. 3 gezeigte angenommen und gleiche Komponenten
wie diejenigen in Fig. 9 sind mit den gleichen Bezugszeichen
bezeichnet.
Ein Schreib/Lesespeicher 72 nach Fig. 15 ist ein Speicher,
der Daten für mindestens drei halbe Vollbilder aufnehmen
kann. Bei diesem dritten Ausführungsbeispiel ist zur Verein
fachung angenommen, daß der Speicher 72 die Wiedergabe
daten für zwei Vollbilder aufnehmen kann. Eine Adressen
steuerschaltung 70 steuert die Leseadressen des Speichers
72. Die Fig. 16 ist ein Zeitdiagramm zur Erläuterung der
Funktion der Adressensteuerschaltung 70.
Es ist angenommen, daß die Adressen des Speichers 72 Bereiche
h 1-1 bis h 8-1 zum Speichern der Wiedergabedaten aus, den
jeweiligen Köpfen H 1 bis H 8 für ein erstes Vollbild und
Bereiche h 1-2 bis h 8-2 zum Speichern der Wiedergabedaten
aus den jeweiligen Köpfen H 1 bis H 8 für ein zweites Vollbild
haben. Dabei wird wie bei dem ersten Ausführungsbeispiel
in den Speicher 72 scheinbar parallel auf vier Kanälen
eingeschrieben, wobei die Schreibadressen für die Wieder
gabesignale auf jedem Kanal entsprechend den Kopfschaltim
pulsen HSP gemäß der Darstellung durch WA-1 bis WA-4 in
Fig. 16 bestimmt sind.
Andererseits werden die Leseadressen durch die 3-Bit-Daten
aus der Wiedergabespur-Erkennungsschaltung 48 bestimmt.
D.h., wenn die Ausgangssignale x 1, x 2 und x 3 der Wiedergabe
spur-Erkennungsschaltung 48 "0,0,1" sind, nämlich ermittelt
wird, daß die von dem Kopf H 1 abgetastete Spur die Spur
Tr 1 ist, werden Lesadressen RA-1 nach Fig. 16 gewählt.
Gleichermaßen werden dann, wenn ermittelt wird, daß die
Wiedergabespur des Kopfs H 1 die Spur Tr 3, Tr 5 oder Tr 7 ist,
als Leseadressen die Adressen RA-3, RA-5 oder RA-7 nach
Fig. 16 gewählt.
Dadurch sind die aus dem Speicher 72 unmittelbar nach einer
Rückflanke des Kopfschaltimpulses HSP ausgelesenen Daten
diejenigen Daten, die von der Spur Tr 1 abgenommen wurden.
Infolgedessen kann in dem Speicher 52 die Zugriffzeit für
die in einer Vollbildperiode abzuschließende Signalverarbei
tung immer von den Kopfschaltimpulsen HSP ausgehend konstant
bleiben. Dies ergibt die gleiche Signalverarbeitungs-Zeit
steuerung wie in dem Fall, daß durch die Spurnachführsteue
rung der Kopf H 1 auf die Spur Tr 1 gebracht wird.
Bei dem vorstehend beschriebenen dritten Ausführungsbeispiel
werden auch die gleichen Leistungen wie bei dem ersten
Ausführungsbeispiel erreicht. Da darüber hinaus die Signal
verarbeitung bei dem Aufzeichnen und Wiedergeben immer
entsprechend den Kopfschaltimpulsen HSP ausgeführt wird,
ist die Wiedergabeeinrichtung gemäß dem dritten Ausführungs
beispiel besonders für den Fall geeignet, daß mehrere Geräte
unter Synchronisierung betrieben werden.
4. Ausführungsbeispiel
Die Fig. 17(A) und 17(B) zeigen als vierten Ausführungsbei
spiel der Wiedergabeeinrichtung die Kopfanordnung eines
mehrkanaligen Digitaldatenaufzeichnungsgeräts. Nach Fig.
17(A) sind an einer umlaufenden Trommel 1 sechs umlaufende
Köpfe H 1 bis H 6 angeordnet. Die Köpfe H 1 bis H 3 und die
Köpfe H 4 bis H 6 sind jeweils derart angeordnet, daß die
Phasendifferenz zwischen benachbarten Köpfen R° beträgt.
Als R wird ein ausreichend kleiner Wert gewählt und die
jeweiligen drei Köpfe werden in dem Abstand derart angeord
net, daß sie ein Band nahezu gleichzeitig überstreichen.
Die Köpfe H 4 bis H 6 werden mit einer Phasendifferenz von
180° in bezug auf die Köpfe H 1 bis H 3 in Umlauf versetzt,
so daß die Köpfe H 1 bis H 3 und die Köpfe H 4 bis H 6 abwech
selnd ein über einen Winkelbereich von mindestens 180°
an die Trommel angelegtes Magnetband abtasten und dreikana
lig aufgezeichnet oder wiedergegeben wird.
Gemäß der Darstellung in Fig. 17(B) haben die Köpfe H 1, H 3
und H 5 gleichen Azimutwinkel, während auch H 2, H 4 und H 6
gleichen Azimutwinkel haben, der von demjenigen der Köpfe
H 1, H 3 und H 5 verschieden ist. Dadurch wird die sog. Azimut
aufzeichnung ausgeführt.
Die Fig. 18 zeigt ein mittels der in Fig. 17(A) und 17(B)
gezeigten Köpfe auf einem Magnetband T aufgezeichnetes
Spurenmuster. Mit Tr 1 bis Tr 6 sind Spuren bezeichnet, die
jeweils mittels der Köpfe H 1 bis H 6 aufgezeichnet sind.
Durch das Bewegen der Köpfe H 1 bis H 3 über das Band von
den mit H 1 bis H 3 bezeichneten Stellen in der Richtung
schräg nach oben nach Fig. 18 wird dreikanalig aufgezeich
net, wobei die Spuren Tr 1 bis Tr 3 gebildet werden.
Die Fig. 19 zeigt schematisch die Gestaltung eines Digital
datenaufzeichnungsgeräts als Ausführungsbeispiel. Gemäß
Fig. 19 werden Daten über eine Netzschnittstelle 202 von
außen aufgenommen und nach außen abgegeben. Ferner zeigt
die Fig. 19 einen Schreib/Lesespeicher 204 mit großer Spei
cherkapazität, eine Fehlerkorrektur-codier- und -decodier
schaltung bzw. Fehlerkorrekturschaltung 206 und eine Zentral
einheit (CPU) 208.
Über die Netzschnittstelle 202 eingegebene Daten werden
über eine Datensammelleitung Db in den Speicher 204 einge
speichert, wonach nach dem Hinzufügen eines Fehlerkorrektur
codes (ECC) in der Fehlerkorrekturschaltung 206 die den
Fehlerkorrekturcode enthaltenden Daten drei Aufzeichnungs-
Aufbereitungsschaltungen 210 a, 210 b und 210 c zugeführt werden.
Dabei werden Adressen im Speicher 204, die von der Netz
schnittstelle 202, der Fehlerkorrekturschaltung 206 und
den Aufzeichnungs-Aufbereitungsschaltungen 210 a, 210 b und
210 c abgerufen werden, über eine Adressensammelleitung
Ab übertragen.
Die Fig. 20 zeigt ein konkretes Beispiel für die Aufzeich
nungs-Aufbereitungsschaltungen 210 a, 210 b und 210 c nach
Fig. 19. Die den Fehlerkorrekturcode enthaltenden Daten
werden von der Datensammelleitung Db an einem Anschluß
250 eingegeben. Die eingegebenen Daten werden einer Summier
schaltung 251 zugeführt und mit nachfolgend beschriebenen
Kenndaten ID zusammengesetzt.
Die Kopfanordnung des Digitaldatenaufzeichnungsgeräts gemäß
diesem Ausführungsbeispiel ist die in den vorstehend be
schriebenen Fig. 17(A) und 17(B) gezeigte. Ein Kopfschalt
impulsgenerator 216 nach Fig. 19 erzeugt Rechteck-Kopfschalt
impulse HSP, die an den Zeitpunkten abfallen, an denen
die Köpfe H 1, H 2 und H 3 das Band T abzutasten beginnen,
und an den Zeitpunkten ansteigen, an denen die Köpfe H 4,
H 5 und H 6 das Band T abzutasten beginnen. Gemäß Fig. 20
werden die Kopfschaltimpulse HSP an einem Anschluß 252
eingegeben. Eine Adressierschaltung 253 bestimmt entsprechend
einem Taktsignal CLK mit einer dem Datentakt entsprechenden
Frequenz und entsprechend den Kopfschaltimpulsen HSP eine
Adresse in dem Speicher 204, die von der Aufzeichnungs-
Aufbereitungschaltung 210 abgerufen wird. Ein Ausgangssignal
der Adressierschaltung 253 wird über einen Anschluß 255
zu der Adressensammelleitung Ab übertragen, wodurch das
Auslesen der Daten aus der jeweiligen Adresse in dem Speicher
204 befohlen wird. Dabei rufen die drei Aufzeichnungs-Auf
bereitungsschaltungen 210 a, 210 b und 210 c, die Fehlerkorrek
turschaltung 206 und die Netzschnittstelle 202 den Speicher
204 ab, wobei diese Abrufe bzw. Zugriffe mittels eines
(nicht gezeigten) Arbiters in zeitlicher Aufeinanderfolge
ausgeführt werden.
Die von der Adressierschaltung 253 abgegebenen Adressierdaten
werden auch in einen Kennsignalgenerator 254 eingegeben,
der zusätzliche Daten bzw. Kenndaten einschließlich der
(nachfolgend ausführlich beschriebenen) Daten für die Adresse
erzeugt und sie der Summierschaltung 251 zuführt.
Von der Summierschaltung 251 werden die Hauptinformations
daten über die Netzschnittstelle 202, der Fehlerkorrektur
code und die die Kenndaten ID enthaltenden Daten ausgegeben
und nach einer Verarbeitung wie der digitalen Modulation
und dergleichen in einer Datenverarbeitungsschaltung 255
im weiteren an einem Ausgangsanschluß 256 als digitales
Signal ausgegeben, welches die Aufzeichnungs-Aufbereitungs
schaltung 210 ausgibt.
Die in drei Kanälen von den Aufzeichnungs-Aufbereitungs
schaltungen 210 a, 210 b und 210 c abgegebenen digitalen Signalen
werden in Mischstufen 212 a, 212 b und 212 c im Zeitmultiplex
mit einem Pilotsignal gemischt, das ein Pilotsignalgenerator
218 erzeugt.
Die Fig. 21 ist ein Schaltbild, das ein Beispiel für den
Pilotsignalgenerator 218 zeigt.
Die Fig. 21 zeigt einen Eingangsanschluß 400 für die Kopf
schaltimpulse HSP, einen Oszillator 402 für das Erzeugen
eines nachfolgend mit f 1 bezeichneten Signals mit der Fre
quenz f 1 und einen Oszillator 404 zum Erzeugen eines nach
folgend als f 2 bezeichneten Signals mit der Frequenz f 2.
Schalter 406 a, 406 b und 406 c werden in eine Stellung H ge
schaltet, wenn der Kopfschaltimpuls HSP den hohen Pegel
H hat, und in die Stellung L, wenn der Kopfschaltimpuls
HSP den niedrigen Pegel L hat. Durch monostabile Kippstufen
408 und 410 werden die Schaltzeiten von Schaltgliedern
412 a, 412 b und 412 c bestimmt. Die Kippstufe 408 wird durch
die Vorderflanken und die Rückflanken der Kopfschaltimpulse
HSP getriggert und führt der Kippstufe 410 ein Ausgangssignal
zu, das für eine vorbestimmte Zeit auf dem hohen Pegel
H gehalten wird. Die Kippstufe 410 wird durch die Rück
flanke des Ausgangssignals der Kippstufe 408 getriggert,
um ein Ausgangssignal zu erhalten, das für eine vorbestimmte
Zeit auf dem hohen Pegel H gehalten wird. Durch das Ausgangs
signal der Kippstufe 410 werden die Schaltzeiten bestimmt.
Zur Vereinfachung der Erläuterung wird zwar angenommen,
daß die Köpfe H 1 bis H 3 und die Köpfe H 4 bis H 6 jeweils
gleiche Drehphasen haben und daß die Schaltglieder 412 a,
412 b und 412 c zur gleichen Zeit durchgeschaltet werden,
jedoch werden tatsächlich die Schaltzeiten um das Ausmaß
einer Phasendifferenz zwischen den Köpfen H 1 bis H 3 derart
versetzt, daß jeder Kopf ein Pilotsignal für die Spurennach
führung in gleicher Phase aufzeichnet.
Die von den Schaltgliedern 412 a, 412 b und 412 c durchgeschal
teten Signale f 1 und f 2 werden über Anschlüsse 414 a, 414 b
und 414 c den Mischstufen bzw. Addierern 212 a, 212 b und 212 c
zugeführt und auf dem Band ähnlich zur Darstellung in Fig.
8 aufgezeichnet. D.h., die Signale f 1 und f 2 werden jeweils
an gleichen Abschnitten einer jeden Spur auf den Spuren
Tr 1, Tr 3 und Tr 5 bzw. den Spuren Tr 2, Tr 4 und Tr 6 aufgezeich
net.
Die digitalen Signale werden über Aufzeichnungsverstärker
214 a, 214 b und 214 c und über Schalter 220 a, 220 b und 220 c,
die während der Aufzeichnung in Stellungen R geschaltet
sind, im Zeitmultiplex mit jeweils einem Pilotsignal in
Kopfschalter 222 a, 222 b und 222 c eingegeben. Die Kopfschalter
222 a, 222 b und 222 c sind bei niedrigem Pegel L der Kopfschalt
impulse HSP auf Anschlüsse L und bei hohem Pegel H der
Kopfschaltimpulse HSP auf Anschlüsse H geschaltet und die
digitalen Signale der drei Kanäle werden derart aufgezeich
net, daß gemäß der Darstellung in Fig. 18 mit drei Köpfen
jeweils drei Spuren gebildet sind.
Als nächstes wird die Funktion während der Wiedergabe erläu
tert. Die Ausgangssignale aus den Köpfen H 1 bis H 6 werden
über die Kopfschalter 222 a, 222 b und 222 c sowie über An
schlüsse P der Schalter 220 a, 220 b und 220 c jeweils Wiederga
beverstärkern 224 a, 224 b und 224 c zugeführt.
Eine Spurnachführschaltung 226 bildet entsprechend dem
Ausgangssignal des Wiedergabeverstärkers 224 a ein Nachführ
steuersignal, das einer Bandantriebssteuerschaltung 228
zugeführt wird. Entsprechend dem Nachführsteuersignal steuert
die Bandantriebssteuerschaltung 228 die Drehphase einer
Bandantriebsrolle 230 derart, daß die Köpfe H 1 bis H 6 jeweils
eine Spur überstreichen, von der wiedergegeben werden kann.
Im einzelnen wird die Nachführsteuerung nicht wie bei dem
Stand der Technik derart, daß der Kopf H 1 zwangsläufig
die Spur Tr 1 abtastet, sondern derart ausgeführt, daß der
Kopf H 1 entweder die Spur Tr 1 oder die Spur Tr 3 oder Tr 5
überstreicht, die den gleichen Azimutwinkel wie die Spur
Tr 1 haben.
Als Spurnachführschaltung 226 nach Fig. 19 kann eine Schal
tung benutzt werden, die gleich der in Fig. 10
gezeigten Schaltung C 1 ist. Daher werden durch das Ansteuern
der Bandantriebssteuerschaltung 228 mit einem Spurfehler
signal aus der Spurnachführschaltung 226 die Köpfe H 1,
H 3 und H 5 derart gesteuert, daß sie jeweils eine der Spuren
Tr 1, Tr 3 und Tr 5 überstreichen. Da dabei der maximale Spur
fehler ±1 Spur ist, kann sehr schnell ein Nachführsteue
rungs-Einrastzustand erreicht werden.
Nach Fig. 19 werden die Ausgangssignale der Wiedergabever
stärker 224 a, 224 b und 224 c jeweils einer Wiedergabe-Ausbe
reitungsschaltung 232 a, 232 b bzw. 232 c zugeführt. Von den
Wiedergabe-Aufbereitungsschaltungen 232 a, 232 b und 232 c
werden Daten einschließlich der Fehlerkorrekturcodes (ECC)
in den Speicher 204 eingeschrieben, in dem mittels der
Fehlerkorrekturschaltung 206 die Fehlerkorrektur vorgenommen
wird. Durch die Netzschnittstelle 202 werden nur die Hauptda
ten aus dem Speicher 204 ausgelesen und nach außen abgegeben.
Ein Muster für Datenspeicherbereiche und deren Adressen
im Speicher 204 ist in Fig. 22 gezeigt. In Fig. 22 sind
A-1 bis A- 8 Bereiche, die den in der Aufzeichnungs-Aufberei
tungsschaltung 210 a zu verarbeitenden Daten zugeordnet
sind, nämlich den nachstehend als A-Kanal-Daten bezeichne
ten Daten, die auf den Spuren Tr 1 und Tr 4 aufgezeichnet
werden, wobei jeder der Bereiche A-1, A-2 . . . A-8 die Daten
für eine Spur aufnehmen kann. Gleichermaßen sind Speicherbe
reiche B-1 bis B-8 für die in der Aufzeichnungs-Aufberei
tungsschaltung 210 b zu verarbeitenden B-Kanal-Daten vorgese
hen und Speicherbereiche C-1 bis C-8 den in der Aufzeich
nungs-Aufbereitungsschaltung 210 c zu verarbeitenden C-Kanal-
Daten zugeteilt, wobei jeder Speicherbereich Daten für
einen einzelne Spur aufnehmen kann.
Die Adressendaten, die die vorangehend beschriebenen Auf
zeichnungs-Aufbereitungsschaltungen 210 a, 210 b und 210 c
an die Adressensammelleitung Ab abgeben, enthalten zumindest
die vorangehend genannten Bereichnummern. Im einzelnen
enthalten die Adressendaten werthöhere Bits (als Kennadressen),
die die Nummern 1 bis 8 der jeweiligen Bereiche anzeigen,
und wertniedrigere Bits (Unteradressen), die Adressen inner
halb des jeweiligen Bereichs entsprechen. Wenn während
der Aufzeichnung die Aufzeichnungs-Aufbereitungsschaltung
210 a beispielsweise im Bereich A-1 abruft, rufen die Auf
zeichnungs-Aufbereitungsschaltungen 210 b und 210 c jeweils
die Bereiche B-1 bzw. C-1 ab. D.h., es werden gleichzeitig
die Bereiche mit der gleichen Nummer 1 bis 8 als Kennadresse
nach der Kanalbezeichnung A bis C abgerufen. Das Einschrei
ben aus der Netzschnittstelle 202 in den Speicher 204 erfolgt
bezüglich der Bereiche A-1, B-1 und C-1 ebenfalls gleichzei
tig.
Andererseits, werden während der Wiedergabe bei dem Ein
schreiben der Daten in den Speicher 204 von der jeweiligen
Wiedergabe-Aufbereitungsschaltung 232 a, 232 b und 232 c die
Daten zwangsweise in einem Bereich mit übereinstimmender
Nummer bzw. Kanalbezeichnung eingeschrieben. Die Fig. 23
zeigt ein Beispiel für die Wiedergabe-Aufbereitungsschal
tungen 232 a, 232 b und 232 c nach Fig. 19.
Gemäß Fig. 23 wird ein digitales Signal aus einem der Wieder
gabeverstärker an einem Anschluß 260 eingegeben. Durch
einen Datenprozessor 261, der einen Digital-Demodulator
enthält, wird das eingegebene Signal in die ursprünglichen
Daten zurückverwandelt. Eine Kenndatenauszugsschaltung
262 greift die vorangehend beschriebenen Kenndaten ID heraus
und stellt für die Ausgabe als Adressendaten eine Adresse
im Speicher 204 wieder her, die während der Aufzeichnung
abgerufen wurde. Die Wiedergabe-Aufbereitungsschaltungen
232 a, 232 b und 232 c bestimmen die Zugriffadressen für den
Zugriff zum Speicher 204 entsprechend den wiederhergestell
ten Adressendaten. Nimmt man an, daß kein Addierer 264
vorgesehen ist, so werden die Daten einschließlich des
Fehlercodes, die aus den Wiedergabe-Aufbereitungsschaltungen
232 a, 232 b und 232 c jeweils an einem Anschluß 268 ausgege
ben werden, entsprechend den an einem Anschluß 267 ausgege
benen Adressendaten in Bereiche eingeschrieben, die gleich
den Bereichen sind, in denen die Daten im Speicher 204
während der Aufzeichnung gespeichert waren. Dadurch folgen
de Wirkungen erreicht:
Gemäß der vorangehenden Beschreibung steuert die Spurnach
führschaltung 226 derart, daß der Kopf H 1 eine der Spuren
Tr 1, Tr 3 und Tr 5 abtastet. Wenn der Kopf H 1 gemäß der Dar
stellung durch H 1 in Fig. 18 die Spur Tr 1 überstreicht,
werden von den Wiedergabe-Aufbereitungsschaltungen 232 a,
232 b und 232 c die Daten in Bereiche auf dem gleichen Kanal
wie während der Aufzeichnung eingeschrieben, wobei die
Kennadressen 1 bis 8 identisch sind, die die Wiedergabe-
Aufbereitungsschaltungen 232 a, 232 b und 232 c anwählen. Wenn
der Kopf H 1 jedoch die Spur Tr 3 abtastet, tasten die Köpfe
H 4, H 5 und H 6 jeweils Spuren gemäß der Darstellung durch
H 4′, H 5′ und H 6′ in Fig. 18 ab, so daß dann, wenn die Wieder
gabe-Aufbereitungsschaltung 232 a die Daten ausgibt, die
während der Aufzeichnung aus dem Bereich C- 3 ausgelesen
wurden, die Wiedergabe-Aufbereitungsschaltungen 232 b und
232 c Daten ausgeben, die während der Aufzeichnung aus den
Bereichen A-4 und B-4 ausgelesen wurden. Daher wechseln
die Daten aus diesen drei Wiedergabe-Aufbereitungs
schaltungen 232 a, 232 b und 232 c die Kanäle und werden zu
Daten, die zeitlich relativ versetzt sind. Dies tritt auch
dann ein, wenn der Kopf H 1 die Spur Tr 5 überstreicht. Hierbei
tasten die Köpfe H 4, H 5 und H 6 Stellen H 4′′, H 5′′ und H 6′′ nach
Fig. 18 ab.
Mit einer Gestaltung in der Weise, daß die Daten in denjeni
gen Bereich im Speicher 204 zurückgeführt werden, in dem
sie während der Aufzeichnung gespeichert waren, kann jedoch
die Anordnung der aus der Netzschnittstelle 202 ausgelese
nen Daten gleich der Anordnung der in die Netzschnittstelle
202 eingegebenen Daten werden. D.h., die Netzschnittstelle
202 ruft den Speicher 204 entsprechend den Kennadressen
1 bis 8 und einer für ein externes Gerät geeigneten vorbe
stimmten Zeitsteuerung aufeinanderfolgend ab und es müssen
nur bezüglich der Bereiche A-1, B-1 und C-1 die Daten aus
dem Speicher 204 (bzw. konkreter die Datenfolgen) zwangsweise
gleichzeitig nach außen abgegeben werden. Darüber hinaus
ist selbst dann, wenn die Verarbeitungseinheit der Fehler
korrekturschaltung 206 mehrere Bereiche erfaßt, die Fehler
korrektur durch einfachen Zugriff zu den gleichen Adressen
wie während der Aufzeichnung möglich.
Infolgedessen wird gemäß der vorangehenden Beschreibung
durch das Zurückführen der jeweils wiedergegebenen Daten
in denjenigen Bereich im Speicher 204, in welchem die
Daten während der Aufzeichnung gespeichert waren, in bezug
auf die Spurnachführsteuerung die Wiedergabe unter der
Voraussetzung möglich, daß jeder Kopf eine Spur abtastet,
deren Azimut mit demjenigen des Kopfs übereinstimmt.
Da jedoch eine Zugriffadresse in der Netzschnittstelle
durch nachgeschaltete Schaltungsstufen wie ein externes
Gerät oder dergleichen bestimmt ist und die Kennadressen
eines jeden Kanals nur aufeinanderfolgend geändert werden,
können folgende Probleme entstehen:
Es sei angenommen, daß die Kennadressen, die die Wiedergabe-
Aufbereitungsschaltungen 232 a, 232 b und 232 c anwählen, die
Bereiche C-1, A-2 und B-2 sind, die Kennadressen, die die
Netzschnittstelle 202 anwählt, die Bereiche A-2, B-2 und
C-2 sind und die Unteradressen, die die Netzschnittstelle
202 anwählt, den Unteradressen vorangehen, die die Wiederga
be-Aufbereitungsschaltungen 232 b und 232 c anwählen. In
diesem Fall sind die aus den Bereichen A-2 und B-2 ausgele
senen Daten und die aus dem Bereich C-2 ausgelesenen Daten
zeitlich um einen Zeitabschnitt versetzt, der nahe an einem
einzelnen Lesezyklus des Speichers 204 liegt. Darüber hinaus
ruft in dem Datenaufzeichnungsgerät gemäß dem Ausführungs
beispiel auch die Fehlerkorrekturschaltung 206 den Speicher
204 ab. Daher muß die Netzschnittstelle 202, nachdem die
Daten entweder der Wiedergabe-Aufbereitungsschaltungen
232 a, 232 b und 232 c oder des Speichers 204 eingeschrieben
sind, die Daten nach dem Ablauf der Verarbeitungszeit der
Fehlerkorrekturschaltung 206 abrufen. Andernfalls werden
von der Netzschnittstelle 202 Daten gelesen, an denen keine
Fehlerkorrektur oder eine unvollständige Fehlerkorrektur
vorgenommen ist.
Die Wiedergabeeinrichtung gemäß dem Ausführungsbeispiel
ist daher derart gestaltet, daß die Kennadressen versetzt
werden können, die die Wiedergabe-Aufbereitungsschaltungen
232 a, 232 b und 232 c anwählen. Dieser Prozeß wird nachstehend
erläutert.
Von den Adressendaten, die die Kenndatenauszugsschaltung
262 nach Fig. 23 ausgibt, werden die den vorangehend be
schriebenen Kennadressen 1 bis 8 entsprechenden 3-Bit-Daten
über einen Anschluß 263 an eine Steuersammelleitung Cd
abgegeben. Die Kennadressen 1 bis 8 der Zugriffadressen
der Netzschnittstelle 202 werden gleichfalls an die Steuer
sammelleitung Cd angelegt. Die Zentraleinheit 208 vergleicht
diese Daten und gibt einen Befehl an die Wiedergabe-Aufbe
reitungsschaltungen 232 a, 232 b und 232 c zu einer derartigen
Versetzung der Zugriffadressen ab, daß zwischen den Zugriff
adressen der Netzschnittstelle 202 und den Zugriffadressen
der Wiedergabe-Aufbereitungsschaltungen 232 a, 232 b und 232 c
nicht ein Zusammenhang besteht, der die vorangehend beschrie
benen Probleme verursacht.
Nimmt man nun an, daß die Verarbeitungszeit der Fehlerkorrek
turschaltung die Zeit für drei Spuren ist, nämlich die
Datenzugriffzeit für eine Kennadresse, so entsteht dann
kein Problem, wenn eine Kennadresse An, die die Netzschnitt
stelle 202 anwählt, um mindestens "3" in bezug auf eine
Kennadresse Aa verzögert ist, die die Wiedergabe-Aufberei
tungsschaltung 232 a anwählt. Falls demnach Aa-An kleiner
als oder gleich "2" ist, müssen die Kennadressen Aa, Ab
und Ac der Wiedergabe-Aufbereitungsschaltungen 232 a, 05846 00070 552 001000280000000200012000285910573500040 0002003921017 00004 05727232 b
und 232 c versetzt werden.
Die Funktion der Zentraleinheit 208 hierzu wird anhand
des Ablaufdiagramms in Fig. 24 erläutert. Wenn die Wiedergabe
begonnen hat (Schritt S 1), wird zuerst die Kennadresse
an der Netzschnittstelle 202 aufgenommen (Schritt S 2),
wonach ferner über den Anschluß 263 die Kennadresse Aa
der Wiedergabe-Aufbereitungsschaltung 232 a aufgenommen
wird (Schritt S 3). Dann wird ermittelt, ob die Differenz
(Aa-An) zwischen diesen Adressen mindestens "3" ist oder
nicht (Schritt S 4). Falls die Differenz mindestens "3"
ist, kehrt der Prozeß über einen Schritt S 6 zu dem Schritt
S 2 zurück. Falls die Differenz kleiner als oder gleich
"2" ist, wird über einen Anschluß 266 an einen Versetzungs
datengenerator 265 einer jeden Wiedergabe-Aufbereitungsschal
tung 232 a, 232 b und 232 c ein Befehl zum Verschieben bzw.
Ändern von Versetzungsdaten abgegeben (Schritt S 5). Der
Versetzungsdatengenerator 265 erzeugt beispielsweise 2-Bit-
Daten, die in dem Addierer 264 zu den beiden werthöchsten
Bits der 3-Bit-Daten für die Kennadressen addiert werden.
Falls die Versetzungsdaten jeweils um "1" aufeinanderfolgend
geändert werden, werden die Kennadressen Aa, Ab und Ac der
Wiedergabe-Aufbereitungsschaltungen 232 a, 232 b und 232 c
um "2" versetzt. Der Prozeß kehrt dann über den Schritt
S 6 zu dem Schritt S 2 zurück, wonach der gleiche Vorgang
wiederholt wird. Falls (Aa-An) noch kleiner als oder
gleich "2" ist, werden die Kennadressen Aa, Ab und Ac um
"2" versetzt. Der Schritt S 6 ist ein Schritt für das Warten
bis zum Ende der Wiedergabe.
Mit der vorstehend beschriebenen Gestaltung werden durch
die Zeitsteuerung des Einschreibens der Daten aus den Wieder
gabe-Aufbereitungsschaltungen 232 a, 232 b und 232 c in den
Speicher 204, des Abrufs der Daten durch die Fehlerkorrektur
schaltung 206 und des Lesens der Daten durch die Netzschnitt
stelle 202 die vorstehend beschriebenen Probleme vermieden.
Es wurde zwar angenommen, daß eine Versetzungsstufe der
Kennadressen Aa, Ab und Ac der Wiedergabe-Aufbereitungsschal
tungen 232 a, 232 b und 232 c "2" ist, jedoch ist die gleiche
Wirkung zu erwarten, wenn die Stufe "1" oder "4" ist. Falls
jedoch die Verarbeitungseinheit der Fehlerkorrekturschal
tung 206 sechs Spuren mit zwei Kennadressen umfaßt (sechs
Bereiche nach Fig. 22) und die Adresse, die die Fehlerkorrek
turschaltung anwählt, nicht versetzt wird, ist keine Fehler
korrektur möglich, wenn die Versetzungseinheit bzw. Ver
setzungsstufe "1" ist. Daher muß die Versetzungseinheit
für die Kennadressen in der jeweiligen Wiedergabe-Aufberei
tungsschaltung "2" oder "4" sein. Gleichermaßen muß dann,
wenn die Verarbeitungseinheit der Fehlerkorrekturschaltung
206 zwölf Spuren erfaßt, die Versetzungseinheit für die
Kennadressen jeder Wiedergabe-Aufbereitungsschaltung "4"
sein.
Da in dem Digitaldatenaufzeichnungsgerät gemäß dem Ausfüh
rungsbeispiel jede zweite Spur ein Nachführsteuerungsziel
ist, ist die Einregelungszeit bei der Nachführung außer
ordentlich kurz und es ist eine identische Wiedergabe unab
hängig davon möglich, auf welche Zielspur ein jeweiliger
Kopf gesteuert ist. Es ist ferner möglich, die Zeiten der
Ausgabe der Daten aus der Netzschnittstelle 202 zu dem
externen Gerät entsprechend der Anforderung des externen
Geräts frei zu wählen.
Vorstehend wurde zwar als Ausführungsbeispiel ein Digitalda
tenaufzeichnungsgerät zur gleichzeitigen Aufzeichnung oder
Wiedergabe auf drei Kanälen beschrieben, jedoch sind die
gleichen Wirkungen allgemein auch durch das Anwenden der
erfindungsgemäßen Gestaltung bei einer Digitalsignal-Wieder
gabeeinrichtung erzielbar, die eine gleichzeitige Wiedergabe
auf n Kanälen ausführt, wobei n gleich oder größer als
"2" ist.
Es wird eine Einrichtung zur Wiedergabe digitaler Informa
tionen von einem Aufzeichnungsträger mit einer Vielzahl
paralleler Spuren angegeben, auf denen die digitalen Informa
tionen als digitale Signale für n Kanäle aufgezeichnet
sind, wobei n größer als oder gleich "2" ist. Die digitalen
Signale für die n Kanäle werden mit n Wiedergabeköpfen
abgenommen. Die in den abgenommenen Signalen enthaltenen
digitalen Informationen werden in einer Speichereinrichtung
gespeichert. Für die Ermittlung, welche der abgenommenen
digitalen Signale für die n Kanäle jeweils den Wiedergabe
köpfen entsprechen, werden Erkennungsdaten erzeugt. Entspre
chend den Erkennungsdaten wird die Zeit eines Zugriffs
einer Zugriffeinrichtung, die die Speichereinrichtung zum
Ausführen einer vorbestimmten Verarbeitung der in der Spei
chereinrichtung gespeicherten digitalen Signale abruft,
in bezug auf die Wiedergabezeit der mittels der n Wiedergabe
köpfe reproduzierten digitalen Informationen gesteuert.