DE3885268T2 - Verdrahtungsleiter für Halbleiteranordnung. - Google Patents

Verdrahtungsleiter für Halbleiteranordnung.

Info

Publication number
DE3885268T2
DE3885268T2 DE88121320T DE3885268T DE3885268T2 DE 3885268 T2 DE3885268 T2 DE 3885268T2 DE 88121320 T DE88121320 T DE 88121320T DE 3885268 T DE3885268 T DE 3885268T DE 3885268 T2 DE3885268 T2 DE 3885268T2
Authority
DE
Germany
Prior art keywords
conductors
lead frame
support
integrated circuit
insulating member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE88121320T
Other languages
English (en)
Other versions
DE3885268D1 (de
Inventor
Marvin Lumbard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of DE3885268D1 publication Critical patent/DE3885268D1/de
Application granted granted Critical
Publication of DE3885268T2 publication Critical patent/DE3885268T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Leiterrahmenbaugruppe und ein Leiterrahmenverarbeitungsverfahren für Halbleiter-Chipträger mit Anschlußleitern. Insbesondere betrifft die Erfindung eine Leiterrahmenkonstruktion und ein Verfahren, mit dem eine vollständige und gründliche Prüfung eines montierten Produktes völlig zerstörungsfrei vor der Verkapselung ermöglicht wird.
  • In der zur Herstellung von Halbleiterbausteinen benützten Einrichtung werden die Chips auf einer Chipkontaktstelle befestigt und Verbindungen werden von den Kontaktbereichen der Chipkontaktstelle zu gleichartigen Bereichen im Baustein oder den Chips im Baustein hergestellt. Die Außenverbindungen des Bausteins sind als Leiter ausgebildet, die an der Leiterplatte angebracht sind. Mit einem Oberflächenmontageverfahren kann der Baustein klein dimensioniert werden, womit wiederum Raum auf der Leiterplatte gespart wird.
  • Mit gegenwärtigen Herstellungsverfahren werden Leiterrahmenbaugruppen typisch in Streifenform hantiert, wobei miteinander verbundene Leiterrahmen jeweils mindestens einen Chipplatz besitzen. Die miteinander verbundenen Leiterrahmen sind auf Rollen aufgewickelt, um einen fortlaufenden Streifen bereitzustellen, an dem verschiedene automatisierte Schritte oder Herstellungsverfahren durchgeführt werden können, um einen montierten mit Leitern versehenen Halbleiterbaustein bereitzustellen. Solche Bausteine sind entweder hermetischer Art oder der hauptsächlich in kommerziellen Anwendungen benutzten nichthermetischen Art (Kunststoffverpackung). Beispielsweise ist in US-A-4,214,364 die hermetische und nichthermetische Verpackung passiver und aktiver elektrischer und elektronischer Vorrichtungen vorgesehen, die besonders für Halbleitervorrichtungen mit einem gemeinsamen Leiterrahmen in Streifenform geeignet ist.
  • Ein wesentlicher Nachteil gegenwärtiger Produkte und Verpackungsverfahren ist die Unmöglichkeit, montierte Bausteine vor der Kapselung zu prüfen. Nach Kapselung ist es wirtschaftlich zu aufwendig, einen Baustein zu öffnen, um einen Chip oder eine Verbindung darin zu überarbeiten.
  • Im Fall von Kunststoffgehäusen ist es einfach nicht praktisch, die Kapselung zu öffnen. Die Produktionsausbeute von gekapselten Halbleiterschaltungen wird daher aufgrund der Unmöglichkeit, fehlerhafte Baugruppen zu überarbeiten, gesenkt. In Bausteinen mit einer Anzahl von Chips steigt die Fehlermöglichkeit mit der erhöhten Anzahl von Chips und daran durchgeführten Operationen. Dementsprechend ist der Verzicht auf die Gelegenheit zur Überarbeitung eines Chips oder Bausteins ein Nachteil sowohl hinsichtlich der relativen Ausbeute selbst als auch der absoluten mit den aufwendigeren Chipbaugruppen verbundenen Investitionskosten.
  • In US-A-4,466,183 wird ein Kapselungsprozess für integrierte Schaltungen und eine Leiterrahmenbaugruppe nach dem Oberbegriff des Anspruches 6 beschrieben. Der IC-Chip wird in einen Leiterrahmen eingesetzt, mit dem Zinkenmuster verbunden und dann gekapselt. Danach wird ein Isolierstreifen auf den Außenleitern angebracht, so daß der Streifen nach dem Herausschneiden die Leiter für Prüfung und Hantierung fixiert.
  • In EP-A-0 212 890 wird ein Leiterrahmen beschrieben der nach Leiterätzung einen Innenring als Befestigungsmaterial und einen inneren bzw. äußeren Stützring benutzt. Der äußere Stützring steht nicht im Kontakt mit dem Material des Leiterrahmens. Nach Befestigung und Verbindung des Chips mit dem Leiterrahmen wird das Leiterrahmenmaterial abgeschnitten und die Baugruppe geprüft.
  • Aus EP-A-0 209 265 ist es bekannt, die freien Enden der Leiter eines Leiterrahmens durch ein Isolierglied zu unterstützen, daß die Leiter mit einem Stützteil des Leiterrahmens verbinden kann.
  • Eine bedeutende Anwendung aufwendiger Chipbaugruppen liegt im Fall von Anzeigebausteinen, bei denen eine große Anzahl von Vorrichtungen in einer Feldanordnung für Anzeigematritzen benutzt wird. Im allgemeinen und insbesondere im letzteren Fall würde es höchst vorteilhaft und wirtschaftlich nützlich sein, den montierten Baustein prüfen zu können, während er sich noch in den Leiterrahmenstreifen befindet, so daß fehlerhafte Baugruppen vor der Kapselung überarbeitet werden können. Eine derartige Prüfung sollte auch auf eine solche Weise durchgeführt werden, daß Beschädigung des Bausteins und der winzigen Leiter aus hochduktilem Werkstoff verringert oder eliminiert wird.
  • Aufgabe der Erfindung ist es, eine Leiterrahmenbaugruppe bereitzustellen, bei der die Leiter der einzelnen Leiterrahmen elektrisch vom Leiterrahmenstreifen isoliert sind und dabei mechanisch durch den Leiterrahmenstreifen gestützt werden.
  • Durch die mechanische Stützung durch den Leiterrahmenstreifen können die Leiterrahmen gewöhnliche Sondierungskräfte während der Prüfung zur Sicherstellung einer verläßlichen elektrischen Verbindung ohne wesentliche Verformung der einzelnen Leiter aushalten.
  • Es ist ein Vorteil der Erfindung, daß zur Bereitstellung der mechanischen Stützung beider Enden jedes winzigen Leiters, um der physikalischen Berührung gewöhnlicher Sonden zu widerstehen, Spritzgußverfahren benutzt werden können.
  • Eine weitere Aufgabe der Erfindung besteht darin, die Leiterrahmenbaugruppen mit isolierenden Stützgliedern zu versehen und nachfolgend stützende metallische Strukturen so zu entfernen, daß die Leiter des Leiterrahmens elektrisch isoliert sind.
  • Eine weitere Aufgabe besteht darin, die zugehörigen Merkmale und Vorteile der Erfindung mit einer Mindestzahl von Operationen so bereitzustellen daß der volle wirtschaftliche Nutzen der Überarbeitung in Übereinstimmung mit gegenwärtigen Herstellungsverfahren realisiert wird, deren Hauptmerkmale kostengünstige Kapselungs- und Montageverfahren sind.
  • Die Erfindung gestaltet sich als eine Leiterrahmenbaugruppe nach Anspruch 6 und einem zugehörigen Verfahren nach Anspruch 1, bei der bzw. dem eine mechanische Unterstützung gleichzeitig mit der Bereitstellung elektrischer Isolierung vorhanden ist, um einen Dauerbetrieb einer wiederholten Prüfung in einer automatisierten Verarbeitungsumgebung zu ermöglichen. Die die Prüfung nicht bestehenden Baugruppen werden dann zur Wiederverwertung überarbeitet. Diese wiederverwerteten Baugruppen können dann nach erfolgreicher Neuprüfung auf gleiche Weise wie die den Prüfvorgang anfangs bestehenden Baugruppen gekapselt werden.
  • Verschiedene weitere Aufgaben und Vorteile der vorliegenden Erfindung sind aus der nachfolgenden Beschreibung anhand der beiliegenden Zeichnungen ersichtlich.
  • Figur 1 stellt schematisch eine Leiterrahmenstreifenverarbeitungsbaugruppe dar;
  • Figur 2 stellt eine erste Art Leiterrahmen dar;
  • Figur 3 stellt den Leiterrahmen während einer Verarbeitungsstufe dar;
  • Figur 4 ist eine Querschnittsansicht entlang der Linie 4-4;
  • Figur 5 stellt den Leiterrahmen während einer Verarbeitungsstufe dar;
  • Figur 6 ist eine Querschnittsansicht entlang der Linie 6-6;
  • Figur 7 stellt eine zweite Art Leiterrahmen dar;
  • Figur 8 stellt den Leiterrahmen während einer Verarbeitungsstufe dar;
  • Figur 9 ist eine Querschnittsansicht entlang der Linie 9-9;
  • Figur 10 stellt eine erste Kapselungsart für eine IC dar;
  • Figur 11 ist eine Querschnittsansicht entlang der Linie 11-11;
  • Figur 12 stellt eine zweite Kapselungsart für eine IC dar;
  • Figur 13 ist eine Querschnittsansicht entlang der Linie 13-13;
  • Figur 14 stellt eine dritte Kapselungsart für eine IC dar; und
  • Figur 15 ist eine Querschnittsansicht entlang der Linie 15-15.
  • Figur 1 stellt allgemein den Stand der Technik bei der Verarbeitung von Halbleiterbausteinbaugruppen dar. Grundsätzlich wird ein Metallleiterrahmenstreifen 11 in der Form eines fortlaufenden ausgestanzten Leiterrahmens von einer ersten Rolle 10 auf eine zweite Rolle 12 aufgewickelt. Die erste Rolle 10 wird im Gegenuhrzeigersinn gedreht, um als Leiterrahmenquelle für die Verarbeitung zu wirken. Als typischer Verarbeitungsschritt findet an einer Gießstation 14 Spritzgießen statt, um einen Baustein auf den Leiterrahmen des Streifens 11 zu bilden. Der Streifen 11 durchläuft die Gießstation 14 und wird schrittweise vorgeschoben. Während jedes Arbeitsganges läuft ein Abschnitt des Streifens 11 in die Gießstation 14 ein und wird Kunststoff daran durch Spritzgießen angebracht. Während des Spritzgießverfahrens kann einer bzw. können mehrere Leiterrahmen gleichzeitig bearbeitet werden. Die zweite Rolle 12 dient als Aufnahmerolle,indem sie ebenfalls im Gegenuhrzeigersinn rotiert.
  • In Figur 2 wird ein Abschnitt eines fortlaufenden ausgestanzten Leiterrahmenstreifens 11 dargestellt. Der Leiterrahmenstreifen besteht vorzugsweise aus einem duktilen und leitfähigen Metall. Ein geeignetes Metall ist beispielsweise die mit OLIN 151 bezeichnete Kupferlegierung. Für Zwecke des Aluminium-Ultraschalldrahtbondings ist das Metall in ausgewählten Bereichen vergoldet.
  • Der Leiterrahmen enthält einen Stützteil 22, ein Positionierglied 24, eine erste Mehrzahl horizontaler Leiter 16, eine erste Mehrzahl vertikaler Leiter 18 und eine zweite Mehrzahl vertikaler Leiter 20. Stützteil 22, Leiter 16, 18, 20 und Positionierglied 24 sind einstückig als Teil des Leiterrahmens ausgebildet. Der Stützteil 22 enthält Positionierlöcher 26 und Stützfahnen 28. Die äußeren Endteile der Leiter 16, 18, 20 bilden die Außenleiter der nach dem Prozess herzustellenden IC-Bausteine.
  • In Figuren 3-6 ist ein Leiterrahmen dargestellt, wobei ein U-förmiges Kunststoffglied 30 als Isolierglied zwischen den Leitern 16, 18, 20 und dem Stützteil 22 dient. Das Kunststoffglied 30 wird in einem Spritzgußschritt bereitgestellt. Das Kunststoffglied 30 ist mit den Leitern 16, 18, 20 vergossen, so daß es mit dem Stützteil 22, den Stützfahnen 28, den Endteilen 36 des Positioniergliedes 24 und den Enden der Leiter 16, 18, 20 zusammenwirkt. Diese Zusammenwirkung dient zur Unterstützung der Leiter 16, 18, 20 innerhalb des Stützteiles 22 des Leiterrahmens und isoliert dabei auch die Leiter 16, 18, 20 elektrisch gegen den Leiterrahmen.
  • In dem Spritzgußschritt wird auch ein rechteckiger Kunststoff-Isolierring und/oder ein Plattformbasisglied 32 erzeugt, das als mechanische Stütze und Isolierglied zwischen den Leitern 16, 18, 20 dient. Das Kunststoffglied 32 ist so mit den Leitern 16, 18, 20 vergossen, daß die Leiter 16, 18, 20 ihre physikalische Lage zueinander bewahren und dabei auch elektrisch gegeneinander isoliert sind. Das Kunststoffglied 32 dient auch dazu, einen Teil des Halbleiter-IC-Bausteins zu bilden. In Figuren 3 und 4 wird auch eine Anzahl von (aus Deutlichkeitsgründen nur teilweise gezeigten) geformten Hohlräumen 34 dargestellt, mit denen das Überspritzen des Gußmaterials auf Teile der Zinken 16 verhindert wird.
  • Ein beispielhaftes passendes Material für die Glieder 30, 32 ist ein Polyetherimid. Ein solcher Werkstoff steht von der General Electric Company zur Verfügung und wird mit ULTEM 1000 bezeichnet.
  • Nach Vergießen der Glieder 30, 32 mit dem Leiterrahmen wird das Positionierglied 24 von den Leitern 16, 18, 20 und dem Stützrahmen 22 abgestanzt. In Figur 3 ist der ausgestanzte Teil des Positioniergliedes 24 schattiert dargestellt. Danach können die Vorrichtungen oder Schaltungen in Chipform auf dem Trägermaterial angebracht und mit den elektrischen Leitern drahtgebondet werden.
  • Vor jeder weiteren Kapselung wird der gesamte Schaltkreis während sich der Leiterrahmen noch in Streifenform befindet durch Anlegung von Betriebsspannungen an die elektrischen Leiter 16, 18, 20 geprüft. Eine solche Prüfung wird mit dieser Anordnung ermöglicht und komfortabel gemacht, da die Leiter 16, 18, 20 elektrisch über das Glied 30 vom Stützteil 22 und gegeneinander über das Glied 32 isoliert sind. Durch die von den Gliedern 30, 32 gebotene mechanische Unterstützung wird ermöglicht, daß Kontaktsonden während der Prüfung an jeder Stelle ohne Verformung des hochduktilen Metalls der Leiterrahmen gegen die Leiter drücken können.
  • Nach Prüfung und Überarbeitung sind die Schaltkreise für die Kapselung in einem Baustein als eine Baugruppe bereit. Dies kann durch ein Spritzpreßverfahren durchgeführt werden. Im Falle von Anzeigechips oder optischen Treiberchips (Optokopplern) würde das Kapselungsmaterial aus durchsichtigem oder lichtdurchläßigem warmausgehärtetem Kunststoff wie dem in den Figuren 5, 6 dargestellten bestehen. In anderen Situationen kann ein lichtundurchläßiger warmaushärtender Kunststoff benutzt werden. Diese Art Kapselungsanordnung ist daher für eine Vielzahl von Anwendungen geeignet, in denen verschiedene integrierte Schaltungs- und Vorrichtungschips eingesetzt werden.
  • Die punktierten Linien 38 in der Figur 5 deuten die Linien an, entlang denen die Leiter 16, 18, 20 abgetrennt werden. Nach der Trennoperation werden die Leiter J-förmig wie in Figur 6 dargestellt unter dem Baustein umgebogen. Diese Anordnung bietet auf dem Unterteil des Bausteins einen für die Oberflächenmontage auf einer Leiterplatte sehr günstig gelegenen Kontaktierungsbereich.
  • In den Figuren 7-15 wird eine weitere Leiterrahmenart dargestellt, bei der der oben beschriebene Prozess angewandt werden kann. Dieser Leiterrahmen enthält einen Stützteil 42, ein Positionierglied 44, eine erste Mehrzahl horizontaler Leiter 46, einer zweite Mehrzahl horizontaler Leiter 47, eine erste Mehrzahl vertikaler Leiter 48 und eine zweite Mehrzahl vertikaler Leiter 50. Stützteil 42, Leiter 46, 47, 48, 50 und Positionierglied 54 sind einstückig als Teil des Leiterrahmens ausgebildet. Der Stützteil 42 enthält Positionierlöcher 43 und Stützlöcher 58. Die äußeren Endteile der Leiter 46, 47, 48, 50 bilden die Außenleiter der nach dem Verfahren herzustellenden IC-Bausteine.
  • In dieser Leiterrahmenart dient ein rechtwinkliger Isolierring 60 als Isolierglied zwischen den Leitern 46, 47, 48, 50 und dem Stützteil 42. Das Kunststoffglied 60 wird in einem Spritzgußschritt bereitgestellt. Das Kunststoffglied 60 ist so mit den Leitern 46, 47, 48, 50 vergossen, daß es mit dem Stützteil 42, den Stützlöchern 58 und den Enden der Leiter 46, 47, 48, 50 zusammenwirkt. Diese Zusammenwirkung dient zur Unterstützung der Leiter innnerhalb des Stützteiles 42 des Leiterrahmens und isoliert dabei auch die Leiter 46, 47, 48, 50 elektrisch gegen den Leiterrahmen.
  • Der Spritzgußschritt erzeugt auch einen rechteckigen Kunststoffisolierring und/oder ein Plattformträgerglied 62, das als Isolierglied zwischen den Leitern 46, 47, 48, 50 dient. Das Kunststoffglied 62 ist auch so mit den Leitern 46, 47, 48, 50 vergossen, daß die Leiter 46, 47, 48, 50 ihre physikalische Lage zueinander bewahren und dabei auch elektrisch gegeneinander isoliert sind. Dieses Kunststoffglied 62 dient auch dazu, einen Teil des Halbleiter-IC-Bausteines zu bilden.
  • Nach vergießen der Glieder 60, 62 mit dem Leiterrahmen wird das Positionierglied 44 von den Leitern 46, 47, 48, 50 und dem Stützrahmen 42 abgestanzt. In Figur 8 ist der ausgestanzte Teil des Positioniergliedes 44 durch einen schattierten Bereich dargestellt. Danach werden die IC wie für den ersten Aufbau des Leiterrahmens beschrieben, gebondet, geprüft und gekapselt.
  • In den Figuren 10-15 werden unterschiedliche Arten der IC-Kapselung dargestellt. In den Figuren 10 und 11 ist das Kunststoffglied 62, ein Deckel 64 und ein Träger 66 dargestellt, die zum Bilden einer Kapselungsstruktur um die IC herum zusammenwirken. Der Leerraum 67 innerhalb der Struktur kann mit Luft gefüllt oder mit Silicium angefüllt sein. Die Figuren 12 und 13 stellen eine weitere Kapselungsart dar, wobei eine obere Abdeckung 68 und eine untere Abdeckung 70 so gebildet sind, daß sie die IC, das Kunststoffglied 62 und den Träger 66 einkapseln. In den Figuren 14 und 15 wird noch eine weitere Kapselungsart dargestellt, bei der ein Füllmaterial 70 mit dem Kunststoffglied 62 und dem Träger 66 zur Kapselung der IC zusammenwirkt.
  • Obwohl zwei Ausführungsformen der Erfindung und mehrere Abänderungen derselben gezeigt und beschrieben worden sind, können verschiedene andere Änderungen und Abänderungen durchgeführt werden. Beispielsweise könnte die Form des Isoliergliedes so verändert werden, daß die Isolierglieder für unterschiedliche Leiterrahmenstrukturen geeignet sind.

Claims (8)

1. Verfahren zur Verarbeitung der Leiterrahmen eines Leiterrahmenstreifens, wobei die Leiterrahmen die Leiter für eine integrierte Schaltung bereitstellen, gekennzeichnet durch:
Bereitstellung eines eine Mehrzahl von Leiterrahmen definierenden Leiterrahmenstreifens, wobei mindestens ein Leiterrahmen einen einstückig durch einen Stützteil (22; 42), ein Positionierglied (24; 44) und eine Mehrzahl von Leitern (16, 18, 20; 46-50) innerhalb des Stützteils gebildeten Teil definiert, wobei das Positionierglied die Leiter miteinander und mit dem Stützteil (22; 24) verbindet;
Bereitstellung eines ersten Isoliergliedes (30; 60) zur Verbindung der Außenenden der Leiter mit dem Stützteil;
Bereitstellung eines zweiten Isoliergliedes (32; 62) zur Unterstützung der Leiter in Bezug aufeinander;
Entfernung des Positioniergliedes (24; 44) derart, daß das erste Isolierglied, der Stützteil und die Leiter so zusammenwirken, daß die Außenenden der Leiter durch den Stützteil gestützt werden und dabei elektrisch gegen den Stützteil isoliert sind und daß die Leiter elektrisch gegeneinander isoliert sind und dabei vom ersten beziehungsweise zweiten Isolierglied gestützt werden;
Anbringen der integrierten Schaltung an den Leitern;
Prüfen der integrierten Schaltung;
Kapselung der integrierten Schaltung nach Prüfung der integrierten Schaltung; und
Abtrennen der Leiter vom Leiterrahmen nach Kapselung der integrierten Schaltung.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das erste und zweite Isolierglied ein Kunststoffglied ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das erste Isolierglied so geformt ist, daß es im wesentlichen ein U-förmiges Glied bildet.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das erste Isolierglied so geformt ist, daß es im wesentlichen ein rechteckiges Glied bildet.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das zweite Isolierglied so geformt ist, daß es im wesentlichen ein rechteckiges Glied bildet.
6. Leiterrahmenbaugruppe zur Unterstützung einer integrierten Schaltung während des Prüfens mit:
einem Leiterrahmen in einem eine Mehrzahl von Leiterrahmen definierenden Leiterrahmenstreifen;
einer integrierten Schaltung;
einem einen Teil des Leiterrahmens bildenden Stützteil (22; 42); und
einer Mehrzahl von Leitern (16, 18, 20; 46-50) innerhalb des Stützteiles zur Verbindung mit der integrierten Schaltung, gekennzeichnet durch
Nichtkapselung der integrierten Schaltung;
ein erstes Isolierglied (30; 60) zum Unterstützen der Außenenden der Leiter gegenüber dem Stützteil, wodurch die Leiter elektrisch vom Stützteil isoliert sind; und
ein zweites Isolierglied (32; 62) zum Unterstützen der Leiter relativ zueinander, wodurch die Leiter elektrisch gegeneinander isoliert sind.
7. Die Leiterrahmenbaugruppe nach Anspruch 6, weiterhin dadurch gekennzeichnet, daß Stützfahnen am Stützteil angebracht und mit dem ersten Isolierglied verbunden sind, wobei das erste Isolierglied im wesentlichen U-förmig oder rechteckig geformt ist und das zweite Isolierglied im wesentlichen rechteckig geformt ist.
8. Die Leiterrahmenbaugruppe nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der Stützteil Positionierlöcher definiert.
DE88121320T 1987-12-28 1988-12-20 Verdrahtungsleiter für Halbleiteranordnung. Expired - Fee Related DE3885268T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/138,887 US4859632A (en) 1987-12-28 1987-12-28 Method for manufacturing the same

Publications (2)

Publication Number Publication Date
DE3885268D1 DE3885268D1 (de) 1993-12-02
DE3885268T2 true DE3885268T2 (de) 1994-04-21

Family

ID=22484103

Family Applications (1)

Application Number Title Priority Date Filing Date
DE88121320T Expired - Fee Related DE3885268T2 (de) 1987-12-28 1988-12-20 Verdrahtungsleiter für Halbleiteranordnung.

Country Status (4)

Country Link
US (1) US4859632A (de)
EP (1) EP0331814B1 (de)
JP (1) JP2696772B2 (de)
DE (1) DE3885268T2 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5234866A (en) * 1985-03-25 1993-08-10 Hitachi, Ltd. Semiconductor device and process for producing the same, and lead frame used in said process
US5026667A (en) * 1987-12-29 1991-06-25 Analog Devices, Incorporated Producing integrated circuit chips with reduced stress effects
US5038453A (en) * 1988-07-22 1991-08-13 Rohm Co., Ltd. Method of manufacturing semiconductor devices, and leadframe and differential overlapping apparatus therefor
US5184207A (en) * 1988-12-07 1993-02-02 Tribotech Semiconductor die packages having lead support frame
US5038468A (en) * 1990-04-19 1991-08-13 Illinois Tool Works Inc. Method of insert molding with web placed in the mold
JPH0419114A (ja) * 1990-05-15 1992-01-23 Mitsubishi Electric Corp インサート電極モールド体の製造方法
US5167556A (en) * 1990-07-03 1992-12-01 Siemens Aktiengesellschaft Method for manufacturing a light emitting diode display means
KR950003337B1 (ko) * 1990-08-23 1995-04-10 미쓰비시덴키 가부시키가이샤 내연기관용 점화장치의 제조방법
US5185653A (en) * 1990-11-08 1993-02-09 National Semiconductor Corporation O-ring package
US5270262A (en) * 1991-02-28 1993-12-14 National Semiconductor Corporation O-ring package
US5098863A (en) * 1990-11-29 1992-03-24 Intel Corporation Method of stabilizing lead dimensions on high pin count surface mount I.C. packages
US5132773A (en) * 1991-02-06 1992-07-21 Olin Corporation Carrier ring having first and second ring means with bonded surfaces
US5213748A (en) * 1991-06-27 1993-05-25 At&T Bell Laboratories Method of molding a thermoplastic ring onto a leadframe
JP2923096B2 (ja) * 1991-09-10 1999-07-26 株式会社日立製作所 テープキャリアパッケージおよび高周波加熱はんだ接合装置
US5146662A (en) * 1991-12-30 1992-09-15 Fierkens Richard H J Lead frame cutting apparatus for various sized integrated circuit packages and method therefor
US5609652A (en) * 1994-04-13 1997-03-11 Koito Manufacturing Co., Ltd. Method of manufacturing a synthetic resin part integrally formed with metal members
FR2736740A1 (fr) * 1995-07-11 1997-01-17 Trt Telecom Radio Electr Procede de production et d'assemblage de carte a circuit integre et carte ainsi obtenue
US5640746A (en) * 1995-08-15 1997-06-24 Motorola, Inc. Method of hermetically encapsulating a crystal oscillator using a thermoplastic shell
US5673845A (en) 1996-06-17 1997-10-07 Micron Technology, Inc. Lead penetrating clamping system
US5890644A (en) * 1996-01-26 1999-04-06 Micron Technology, Inc. Apparatus and method of clamping semiconductor devices using sliding finger supports
US6003369A (en) * 1997-05-19 1999-12-21 Continental Teves, Inc. Method for manufacturing encapsulated semiconductor devices
US6986197B2 (en) * 2001-12-06 2006-01-17 Asm Technology Singapore Pte Ltd. Method of manufacturing an IC package
KR20030085868A (ko) * 2002-05-02 2003-11-07 삼성전기주식회사 부품 다층 실장 소자의 제조방법 및 이에 의해 제조된 소자
US7279785B2 (en) * 2005-02-14 2007-10-09 Stats Chippac Ltd. Stacked die package system

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3444440A (en) * 1964-11-27 1969-05-13 Motorola Inc Multiple lead semiconductor device with plastic encapsulation supporting such leads and associated elements
US3385426A (en) * 1966-03-18 1968-05-28 Sprague Electric Co Lead protecting structure
US3689991A (en) * 1968-03-01 1972-09-12 Gen Electric A method of manufacturing a semiconductor device utilizing a flexible carrier
US3864820A (en) * 1971-01-04 1975-02-11 Gte Sylvania Inc Fabrication Packages Suitable for Integrated Circuits
US3611061A (en) * 1971-07-07 1971-10-05 Motorola Inc Multiple lead integrated circuit device and frame member for the fabrication thereof
US3838984A (en) * 1973-04-16 1974-10-01 Sperry Rand Corp Flexible carrier and interconnect for uncased ic chips
JPS5339866A (en) * 1976-09-24 1978-04-12 Fujitsu Ltd Packaging method of semiconductor device
US4132856A (en) * 1977-11-28 1979-01-02 Burroughs Corporation Process of forming a plastic encapsulated molded film carrier CML package and the package formed thereby
US4282544A (en) * 1977-12-12 1981-08-04 Motorola Inc. Encapsulated hybrid circuit assembly
JPS5521128A (en) * 1978-08-02 1980-02-15 Hitachi Ltd Lead frame used for semiconductor device and its assembling
JPS5588350A (en) * 1978-12-27 1980-07-04 Hitachi Ltd Manufacture of semiconductor device
US4214364A (en) * 1979-05-21 1980-07-29 Northern Telecom Limited Hermetic and non-hermetic packaging of devices
US4305204A (en) * 1980-01-16 1981-12-15 Litronix, Inc. Method for making display device
US4413404A (en) * 1980-04-14 1983-11-08 National Semiconductor Corporation Process for manufacturing a tear strip planarization ring for gang bonded semiconductor device interconnect tape
US4477827A (en) * 1981-02-02 1984-10-16 Northern Telecom Limited Lead frame for leaded semiconductor chip carriers
US4380042A (en) * 1981-02-23 1983-04-12 Angelucci Sr Thomas L Printed circuit lead carrier tape
US4466183A (en) * 1982-05-03 1984-08-21 National Semiconductor Corporation Integrated circuit packaging process
US4480150A (en) * 1982-07-12 1984-10-30 Motorola Inc. Lead frame and method
JPS60165748A (ja) * 1984-02-08 1985-08-28 Toshiba Corp リ−ドフレ−ム
US4701781A (en) * 1984-07-05 1987-10-20 National Semiconductor Corporation Pre-testable semiconductor die package
JPS61212031A (ja) * 1985-03-15 1986-09-20 Matsushita Electric Ind Co Ltd デイスプレイパネルの実装体
JPS61296749A (ja) * 1985-06-25 1986-12-27 Toray Silicone Co Ltd 半導体装置用リードフレームの製造方法
EP0213014B1 (de) * 1985-07-23 1990-09-19 Fairchild Semiconductor Corporation Verpackungsanordnung für Halbleiterchip und Verfahren zum Erleichtern deren Prüfung und Montage auf ein Substrat
GB2178895B (en) * 1985-08-06 1988-11-23 Gen Electric Co Plc Improved preparation of fragile devices
US4689875A (en) * 1986-02-13 1987-09-01 Vtc Incorporated Integrated circuit packaging process

Also Published As

Publication number Publication date
JPH023262A (ja) 1990-01-08
EP0331814A2 (de) 1989-09-13
US4859632A (en) 1989-08-22
EP0331814A3 (en) 1989-10-04
JP2696772B2 (ja) 1998-01-14
DE3885268D1 (de) 1993-12-02
EP0331814B1 (de) 1993-10-27

Similar Documents

Publication Publication Date Title
DE3885268T2 (de) Verdrahtungsleiter für Halbleiteranordnung.
DE69411535T2 (de) Bandtest von kontaktmatrix-verbundenen chips
DE68928320T2 (de) Randmontierte Packung vom Oberflächen-Montierungstyp, für integrierte Halbleiterschaltungsanordnungen
DE69528960T2 (de) Leiterrahmen mit mehreren leitenden schichten
DE68928185T2 (de) Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen
DE68920603T2 (de) Gehäuse von integrierten Schaltungen und Herstellungsverfahren.
DE4236625A1 (en) Plastics encapsulated semiconductor device - has resin-filled space above element and under parallel plane in which internal wiring is arranged in proximity to surface electrode connections
DE69119938T2 (de) Mit mindestens zwei Trägerteilen versehener Leiterrahmen und Anwendung zu einer im Harz eingebetteten Halbleiter-Einrichtung
DE4126757A1 (de) Vorrichtung und verfahren zum hierarchischen bandautomatisierten bonden
DE102014106158B4 (de) Verfahren zum Testen von elektronischen Bauteilen und Halbleiterstreifenanordnung
DE68905475T2 (de) Halbleiter-speichermodul hoeher dichte.
DE4337675A1 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE3850224T2 (de) Verbindungstechnik mit dielektrischen Schichten.
DE3887849T2 (de) Integrierte Schaltungspackung.
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE69322477T2 (de) 3D-Verbindungsverfahren für Gehäuse von elektronischen Bauteilen und resultierendes 3D-Bauteil
DE69201274T2 (de) Integrierschaltungsgerät mit verbesserten Pfosten für oberflächenmontiertes Gehäuse.
WO1999044234A1 (de) Leadframevorrichtung und entsprechendes herstellungsverfahren
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE102010060798A1 (de) Halbleitervorrichtung und Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme
DE8816922U1 (de) Gehäuse für eine Halbleiteranordnung
DE69313062T2 (de) Chip-Direktmontage
DE102014112174B4 (de) Anschlussrahmenstreifen mit elektrischer Isolierung von Chipträgern und Verfahren zum Bearbeiten desselben
DE4133598C2 (de) Anordnung mit einem auf einem Substrat oberflächenmontierten Chip mit einer integrierten Schaltung und Verfahren zu seiner Herstellung
DE69419127T2 (de) Filmträgerband für automatische Bandmontage

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee