JP2696772B2 - リードフレーム組立体とその加工方法 - Google Patents

リードフレーム組立体とその加工方法

Info

Publication number
JP2696772B2
JP2696772B2 JP63332768A JP33276888A JP2696772B2 JP 2696772 B2 JP2696772 B2 JP 2696772B2 JP 63332768 A JP63332768 A JP 63332768A JP 33276888 A JP33276888 A JP 33276888A JP 2696772 B2 JP2696772 B2 JP 2696772B2
Authority
JP
Japan
Prior art keywords
leads
support portion
lead frame
molded
leadframe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63332768A
Other languages
English (en)
Other versions
JPH023262A (ja
Inventor
マルビン、ランバード
Original Assignee
シーメンス、アクチエンゲゼルシヤフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シーメンス、アクチエンゲゼルシヤフト filed Critical シーメンス、アクチエンゲゼルシヤフト
Publication of JPH023262A publication Critical patent/JPH023262A/ja
Application granted granted Critical
Publication of JP2696772B2 publication Critical patent/JP2696772B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、リード付き半導体チップ支持体のための
リードフレームとその加工技術とに関する。特にこの発
明は、封入に先立って完全に非破壊的な方法で組立品の
完全かつ綿密な試験が可能であるような、リードフレー
ムの設計と加工方法とに関する。
［従来の技術］ 半導体パッケージを生産するために用いられる装置に
おいて、チップはチップ台座上に取り付けられ、チップ
台座の接触域からパッケージの中の同様の領域又はパッ
ケージの中のチップへ接続が行われる。パッケージの外
部接続線は、プリント配線板に取り付けられるリードの
形を取る。面取り付け技術の利用により、プリント配線
板上で空間を交互に占有する寸法についてパッケージを
小さくすることができる。
現在の加工工程は一般的に、つながったリードフレー
ムがそれぞれ少なくとも一つのチップ位置を有するよう
な帯の形でリードフレーム組立体を取り扱う。つながっ
たリードフレームは、組み立てられたリード付き半導体
パッケージを作るために種々の自動化された段階又は加
工工程を施される連続した帯を供給するように、リール
上に巻き付けられている。かかるパッケージは気密型で
あるか、又は主として市販用途に用いられる非気密型
（プラスチックパッケージ）である。例えばアメリカ合
衆国特許第4214364号明細書は、受動的及び能動的の電
気及び電子デバイスの気密型及び非気密型パッケージ加
工を記述し、この加工は帯状の従来のリードフレームを
用いる半導体デバイスに特に適している。
従来の製品とパッケージ加工技術との主な欠点は、封
入に先立って組み立てられたパッケージを試験できない
ことである。封入の後に内部のチップ又は接続を再加工
するためにパッケージを開放することは経路上実際的で
ない。モールドパッケージの場合には封入の開放は全く
実際的でない。それ故にパッケージされた半導体回路の
生産歩留まりは、欠陥のある組立体の再加工ができない
ために低下する。多数のチップを内蔵するパッケージで
は、失敗の機会はチップとこれに施される作業の数が増
すにつれて増す。従ってチップ又はパッケージの再加工
の機会を見逃すことは、比較的複雑なチップ組立体に関
しては相対的歩留まり自体と投資の絶対額との両観点か
ら不利である。
複雑なチップ組立体の一つの主要な適用例は、非常に
多くのデバイスが表示マトリックスのための配列方式で
用いられる表示用パッケージの場合である。一般にまた
特に前記の例では、まだリードフレーム帯の中にあり従
って欠陥のある組立体が封入に先立って再加工できる間
に、組み立てられたパッケージを試験することができれ
ば非常に有利でありかつ経済的に有益である。かかる試
験はまた、パッケージと延性の大きい材料から成る小さ
いリードとに対する損傷を低減又は排除するような方法
で実施されるべきである。
［発明が解決しようとする課題］ 個々のリードフレームのリードがリードフレーム帯か
ら電気的に絶縁され、一方同時にリードフレーム帯によ
り機械的に支持されるようになっているリードフレーム
組立体を用いることが、この発明の特徴である。リード
フレーム帯から機械的に支えることにより、リードフレ
ームは試験中に通常の探触力に耐え、個々のリードに大
きい変形を生じることなく信頼性のある電気的接続を保
証することができる。
この発明の一つの目的は、従来のプローブの物理的接
触に耐えるように各小リードの両端で機械的な支持を行
うために、射出成形技術を利用することである。
この発明の別の目的は、リードフレーム組立体に絶縁
性支持部材を提供し、そしてその後にリードフレームの
リードが電気的に絶縁されるように金属の支持構造部を
除去することである。
この発明の更に別の目的は、低コストのパッケージ及
び組み立て技術を主な特徴とする従来の加工工程と矛盾
することなく、再加工の完全な経済的利益が実現される
ために最小数の作業を行うという、この発明の付随的な
特徴と利点とを提供することである。
［課題を解決するための手段］ この目的はこの発明の基づき請求項１、請求項８及び
請求項13に記載の手段により達成される。
この発明は、自動加工環境の中における繰り返し試験
の連続的な作業が可能となるように、リードフレーム組
立体の形状と、機械的な支持が与えられ同時に電気的な
絶縁が与えられるような関連性のある工程とを採用す
る。そして試験に不合格な組立体が修復のために再加工
される。これらの修復された組立体は、再試験に合格し
た後に当初に試験作業に合格した組立体と同様な方法で
封入される。
［実施例］ 次にこの発明に基づくリードフレーム組立体の複数の
実施例を示す図面により、この発明を詳細に説明する。
第１図は一般的に半導体パッケージ組立体の加工に用
いられる技術の現状を示す。基本的に、連続する打ち抜
かれたリードフレームの形の金属製のリードフレーム帯
11が、第１のリール10から第２のリール12に向かって巻
かれる。第１のリール10は、加工のためのリードフレー
ム供給源として働くために反時計方向に回転する。一般
的な加工段階として、リードフレーム帯11上にパッケー
ジを形成するために成形装置14で射出成形が行われる。
帯11は成形装置14を通過し一段ごとに前進される。各機
械サイクルの間に帯11の一区画が成形装置14に入り、プ
ラスチックが射出成形によりこの区画に取り付けられ
る。射出成形加工の間に一つ又は複数のリードフレーム
を同時に処理することができる。第２のリール12は同じ
く反時計方向に回転することにより巻き取りリールとし
て働く。
第２図は連続する打ち抜かれたリードフレーム帯11の
一区画を示す。リードフレーム帯は延性かつ導電性の金
属から作られるのが有利である。例えば適した金属はオ
リン（OLIN）151として知られた銅合金である。アルミ
ニウム超音波ワイヤボンディングのために、金属は選択
された領域を金めっきされている。
リードフレームは支持部分22、位置決め部材24、第１
の復数の水平リード16、第１の復数の垂直リード18及び
第２の復数の垂直リード20を備える。支持部分22、リー
ド16、18、20及び位置決め部材24はリードフレームの部
分として一体にまとめて形成されている。支持部分22は
位置決め孔26と支持耳28とを備える。リード16、18、20
の外側端部は、工程に従って製作される集積回路（IC）
パッケージの外部リードを形成する。
第３図ないし第６図は、Ｕ字形のプラスチック部材30
がリード16、18、20と支持部分22との間の絶縁性部材と
して働くようなリードフレームを示す。一つの成形段階
でプラスチック部材30が作られる。プラスチック部材30
は、支持部分22、支持耳28、位置決め部材24の端部36及
びリード16、18、20の端部が協働するように、リード1
6、18、20に成形される。この協働はリードフレームの
支持部分22の内部でリード16、18、20を支持するのに役
立ち、一方またリード16、18、20をリードフレームから
電気的に絶縁する。
この成形段階ではまた方形のプラスチック絶縁リング
及び／又は台座部材32が作られ、この部材はリード16、
18、20の間の機械的支持兼絶縁部材として働く。プラス
チック部材32は、リード16、18、20が相互に物理的な位
置を維持し一方また相互に電気的に絶縁されるように、
リード16、18、20に成形される。プラスチック部材32は
また半導体ICパッケージの一部を形成するために役立
つ。第３図及び第４図はまた、指状部16上への成形材料
のはみ出しを防ぐのに役立つ多数の成形空所34を示す
（分かり易いように部分的に示されている）。
例として部材30、32のための適した材料はポリエーテ
ルイミドである。かかる材料はゼネラル エレクトリッ
ク（General Electric）社から購入できウルテム（ULTE
M）1000として知られている。
部材30、32がリードフレームに成形された後に、位置
決め部材24がリード16、18、20及び支持フレーム22から
打ち抜いて取り去られる。第３図には位置決め部材24の
打ち抜いて取り去られる部分がハッチングにより示され
ている。続いてチップの形のデバイス又は回路を台座に
取り付け、電気的リードにワイヤボンディングすること
ができる。
更にパッケージ加工の前にリードフレームがまだ帯の
状態にある間に、回路全体が電気的リード16、18、20へ
作動電圧を加えることにより試験される。リード16、1
8、20は部材30に介して支持部分22からまた部材32を介
して相互に電気的に絶縁されているので、この配置を用
いることによりかかる試験が可能かつ好都合となる。部
材30、32により提供される機械的な支持により、試験作
業中にリードフレームの延性の大きい金属に変形を生じ
ることなく接触クローブを任意の個所でリードに押し付
けることができる。
試験及び再加工の後に回路は組立体としてパッケージ
となるように封入する準備が完了する。封入はトランス
ファ成形により行われる。表示用チップ又は光学的ドラ
イバチップ（オプトアイソレータ）の場合には、封入材
料は第５図及び第６図に示すような透明な熱硬化性プラ
スチック材料である。ほかの場合には不透明な熱硬化性
プラスチック材料を用いることができる。それ故にこの
形式のパッケージ加工方式は、種々の集積回路及びデバ
イスのチップが採用されるような種々の用途に適してい
る。
第５図に示す破線38はリード16、18、20が切断される
ときの切断線を示す。切断作業の後にリードは第６図に
示すようにパッケージの下側にＪ形に曲げられる。この
配置は、プリント配線板上に取り付ける表面として非常
に便利なボンディング域をパッケージの底部分上に提供
する。
第７図ないし第15図は、前記の加工を行うことができ
るリードフレームの別の形式を示す。このリードフレー
ムは支持部分42、位置決め部材44、第１の復数の水平リ
ード46、第２の復数の水平リード47、第１の復数の垂直
リード48及び第２の復数の垂直リード50を備える。支持
部分42、リード46、47、48、50及び位置決め部材44はリ
ードフレームの部分として一体となるように成形されて
いる。支持部分42は位置決め孔43と支持孔58とを備え
る。リード46、47、48、50の外側端部は、工程に従って
製作されるICパッケージの外部リードを形成する。
この形式のリードフレームでは、方形の絶縁リング60
がリード46、47、48、50と支持部分42との間の絶縁性部
材として働く。一つの成形段階でプラスチック部材60が
作られる。プラスチック部材60が支持部分42、支持孔58
及びリード46、47、48、50の端部と協働するように、プ
ラスチック部材60がリード46、47、48、50に成形され
る。この協働はリードフレームの支持部分42の内部でリ
ードを支持するのに役立ち、一方またリード46、47、4
8、50をリードフレームから電気的に絶縁する。
この成形段階ではまた、リード46、47、48、50の間の
絶縁性部材として働く方形のプラスチック絶縁リング及
び／又は台座部材62が作られる。プラスチック部材62も
また、リード46、47、48、50が相互にこれらの物理的位
置を維持し一方また相互に電気的に絶縁されるように、
リード46、47、48、50に成形される。このプラスチック
部材62もまた半導体ICパッケージの一部を形成するのに
役立つ。
部材60、62がリードフレームに成形された後に、位置
決め部材44がリード46、47、48、50及び支持フレーム42
から打ち抜いて取り去られる。第８図には、位置決め部
材44の打ち抜いて取り去られる部分がハッチング域によ
り示されている。その後にICが取り付けられ、リードフ
レームの第１の形態に対して説明されたように試験され
封入される。
第10図ないし第15図はIC封入の別の形を示す。第10図
及び第11図は、ICの周りに封入構造体を形成するために
協働するプラスチック部材62、蓋64及び台座66を示す。
構造内部の空所67には空気を充填するか、又はシリコー
ンを充填することができる。第12図及び第13図は、頂部
カバー68と底カバー70とがIC、プラスチック部材62及び
台座66を封入するように形成された封入の別の形式を示
す。第14図及び第15図は、充填材料70がICを封入するた
めにプラスチック部材62及び台座66と協働する封入の更
に別の形式を示す。
この発明の二つの実施例及び幾つかの変形例を図示説
明したけれど、この発明の範囲から逸脱することなく種
々の他の変更及び変形を行うことができる。例えば、絶
縁性部材が種々のリードフレームの形態に適するよう
に、絶縁性部材の形を変更することができる。
【図面の簡単な説明】
第１図はリードフレーム帯の加工装置の配置図、第２図
はこの発明に基づくリードフレーム帯の一実施例の一区
画を示す平面図、第３図は第２図に示すリードフレーム
の或る組立段階を示す平面図、第４図は第３図に示すリ
ードフレームの切断線４−４による断面図、第５図は第
２図に示すリードフレームの別の組立段階を示す平面
図、第６図は第５図に示すリードフレームの切断線６−
６による断面図、第７図はこの発明に基づくリードフレ
ーム帯の別の実施例の一区画を示す平面図、第８図は第
７図に示すリードフレームの或る組立段階を示す平面
図、第９図は第８図に示すリードフレームの切断線９−
９による断面図、第10図、第12図及び第14図はそれぞれ
第７図に示すリードフレームの異なる組立体の部分平面
図、第11図、第13図及び第15図はそれぞれ第10図の切断
線11−11、第12図の切断線13−13及び第14図の切断線15
−15によるリードフレーム組立体の断面図である。 11……リードフレーム帯 16、18、20、46、47、48、50……リード 22、42……支持部分 24、44……位置決め部材 26、43……位置決め孔 28……支持耳 30、60……第１の絶縁性（プラスチック）部材 32、62……第２の絶縁性（プラスチック）部材 58……支持孔

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】リードフレームが集積回路のためのリード
    を提供するようになっているリードフレーム帯のリード
    フレームの加工方法において、支持部分とこの支持部分
    に取り付けられた位置決め部材に更に取り付けられた多
    数のリードとを画成する少なくとも一つのリードフレー
    ムを画成するリードフレーム帯を用意し、集積回路をリ
    ードに取り付け、リードを支持部分へ結合するための第
    １の絶縁性部材を供給し、リードを相互に結合するため
    の第２の絶縁性部材を供給し、リードが支持部分によっ
    て支えられ一方支持部分からは電気的に絶縁されかつ相
    互に電気的に絶縁されるように、絶縁性材料と支持部分
    とリードとが協働するように位置決め部材を除去するこ
    とから成るリードフレーム組立体の加工方法。
  2. 【請求項２】集積回路の試験段階を更に含むことを特徴
    とする請求項１記載の方法。
  3. 【請求項３】集積回路を封入しかつリードをリードフレ
    ームから切断することを更に含むことを特徴とする請求
    項２記載の方法。
  4. 【請求項４】第１の絶縁性部材がほぼＵ字形の成形され
    たプラスチック部材を形成するように成形されているこ
    とを特徴とする請求項２記載の方法。
  5. 【請求項５】第２の絶縁性部材がほぼ方形の成形された
    プラスチック部材を形成するように成形されていること
    を特徴とする請求項４記載の方法。
  6. 【請求項６】第１の絶縁性部材がほぼ方形の成形された
    プラスチック部材を形成するように成形されていること
    を特徴とする請求項２記載の方法。
  7. 【請求項７】第２の絶縁性部材がほぼ方形の成形された
    プラスチック部材を形成するように成形されていること
    を特徴とする請求項６記載の方法。
  8. 【請求項８】リードフレームが集積回路のためのリード
    を提供するようになっているリードフレーム帯のリード
    フレームの加工方法において、支持部分とこの支持部分
    に取り付けられた位置決め部材に更に取り付けられた多
    数のリードとを画成する少なくとも一つのリードフレー
    ムを画成するリードフレーム帯を用意し、リードを支持
    部分へ結合するための第１のプラスチック部材を供給
    し、リードを相互に結合するための第２のプラスチック
    部材を供給し、リードが支持部分によって支えられ一方
    支持部分からは電気的に絶縁されかつ相互に電気的に絶
    縁されるように、絶縁性材料と支持部分とリードとが協
    働するように位置決め部材を除去し、集積回路をリード
    に取り付け、集積回路を試験し、集積回路の試験の後に
    集積回路を封入し、集積回路の封入の後にリードをリー
    ドフレームから切断することから成るリードフレーム組
    立体の加工方法。
  9. 【請求項９】第１のプラスチック部材がほぼＵ字形の成
    形部材を形成するように成形されていることを特徴とす
    る請求項８記載の方法。
  10. 【請求項１０】第２のプラスチック部材がほぼ方形の成
    形部材を形成するように成形されていることを特徴とす
    る請求項９記載の方法。
  11. 【請求項１１】第１のプラスチック部材がほぼ方形の成
    形部材を形成するように成形されていることを特徴とす
    る請求項10記載の方法。
  12. 【請求項１２】第２のプラスチック部材がほぼ方形の成
    形部材を形成するように成形されていることを特徴とす
    る請求項11記載の方法。
  13. 【請求項１３】試験中に回路を支持するためのリードフ
    レーム組立体において、回路と、この回路に接続するた
    めの多数のリードと、支持部分と、この支持部分に対し
    リードを電気的に絶縁しかつ支持するための第１の絶縁
    性部材と、リードを相互に電気的に絶縁しかつ支持する
    ための第２の絶縁性部材とを備えることを特徴とするリ
    ードフレーム組立体。
  14. 【請求項１４】第１の絶縁性部材に係合するための支持
    耳を更に備え、支持部分が位置決め孔を画成し、第１の
    絶縁性部材がほぼＵ字形であり、第２の絶縁性部材がほ
    ぼ方形であることを特徴とする請求項13記載のリードフ
    レーム組立体。
  15. 【請求項１５】支持部分が第１の絶縁性部材に係合する
    ための支持孔と位置決め孔とを画成し、第１の絶縁性部
    材がほぼ方形であり、第２の絶縁性部材がほぼ方形であ
    ることを特徴とする請求項13記載のリードフレーム組立
    体。
JP63332768A 1987-12-28 1988-12-28 リードフレーム組立体とその加工方法 Expired - Fee Related JP2696772B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US138887 1987-12-28
US07/138,887 US4859632A (en) 1987-12-28 1987-12-28 Method for manufacturing the same

Publications (2)

Publication Number Publication Date
JPH023262A JPH023262A (ja) 1990-01-08
JP2696772B2 true JP2696772B2 (ja) 1998-01-14

Family

ID=22484103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63332768A Expired - Fee Related JP2696772B2 (ja) 1987-12-28 1988-12-28 リードフレーム組立体とその加工方法

Country Status (4)

Country Link
US (1) US4859632A (ja)
EP (1) EP0331814B1 (ja)
JP (1) JP2696772B2 (ja)
DE (1) DE3885268T2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5234866A (en) * 1985-03-25 1993-08-10 Hitachi, Ltd. Semiconductor device and process for producing the same, and lead frame used in said process
US5026667A (en) * 1987-12-29 1991-06-25 Analog Devices, Incorporated Producing integrated circuit chips with reduced stress effects
US5038453A (en) * 1988-07-22 1991-08-13 Rohm Co., Ltd. Method of manufacturing semiconductor devices, and leadframe and differential overlapping apparatus therefor
US5184207A (en) * 1988-12-07 1993-02-02 Tribotech Semiconductor die packages having lead support frame
US5038468A (en) * 1990-04-19 1991-08-13 Illinois Tool Works Inc. Method of insert molding with web placed in the mold
JPH0419114A (ja) * 1990-05-15 1992-01-23 Mitsubishi Electric Corp インサート電極モールド体の製造方法
US5167556A (en) * 1990-07-03 1992-12-01 Siemens Aktiengesellschaft Method for manufacturing a light emitting diode display means
KR950003337B1 (ko) * 1990-08-23 1995-04-10 미쓰비시덴키 가부시키가이샤 내연기관용 점화장치의 제조방법
US5185653A (en) * 1990-11-08 1993-02-09 National Semiconductor Corporation O-ring package
US5270262A (en) * 1991-02-28 1993-12-14 National Semiconductor Corporation O-ring package
US5098863A (en) * 1990-11-29 1992-03-24 Intel Corporation Method of stabilizing lead dimensions on high pin count surface mount I.C. packages
US5132773A (en) * 1991-02-06 1992-07-21 Olin Corporation Carrier ring having first and second ring means with bonded surfaces
US5213748A (en) * 1991-06-27 1993-05-25 At&T Bell Laboratories Method of molding a thermoplastic ring onto a leadframe
JP2923096B2 (ja) * 1991-09-10 1999-07-26 株式会社日立製作所 テープキャリアパッケージおよび高周波加熱はんだ接合装置
US5146662A (en) * 1991-12-30 1992-09-15 Fierkens Richard H J Lead frame cutting apparatus for various sized integrated circuit packages and method therefor
US5609652A (en) * 1994-04-13 1997-03-11 Koito Manufacturing Co., Ltd. Method of manufacturing a synthetic resin part integrally formed with metal members
FR2736740A1 (fr) * 1995-07-11 1997-01-17 Trt Telecom Radio Electr Procede de production et d'assemblage de carte a circuit integre et carte ainsi obtenue
US5640746A (en) * 1995-08-15 1997-06-24 Motorola, Inc. Method of hermetically encapsulating a crystal oscillator using a thermoplastic shell
US5673845A (en) 1996-06-17 1997-10-07 Micron Technology, Inc. Lead penetrating clamping system
US5890644A (en) * 1996-01-26 1999-04-06 Micron Technology, Inc. Apparatus and method of clamping semiconductor devices using sliding finger supports
US6003369A (en) * 1997-05-19 1999-12-21 Continental Teves, Inc. Method for manufacturing encapsulated semiconductor devices
US6986197B2 (en) * 2001-12-06 2006-01-17 Asm Technology Singapore Pte Ltd. Method of manufacturing an IC package
KR20030085868A (ko) * 2002-05-02 2003-11-07 삼성전기주식회사 부품 다층 실장 소자의 제조방법 및 이에 의해 제조된 소자
US7279785B2 (en) * 2005-02-14 2007-10-09 Stats Chippac Ltd. Stacked die package system

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3444440A (en) * 1964-11-27 1969-05-13 Motorola Inc Multiple lead semiconductor device with plastic encapsulation supporting such leads and associated elements
US3385426A (en) * 1966-03-18 1968-05-28 Sprague Electric Co Lead protecting structure
US3689991A (en) * 1968-03-01 1972-09-12 Gen Electric A method of manufacturing a semiconductor device utilizing a flexible carrier
US3864820A (en) * 1971-01-04 1975-02-11 Gte Sylvania Inc Fabrication Packages Suitable for Integrated Circuits
US3611061A (en) * 1971-07-07 1971-10-05 Motorola Inc Multiple lead integrated circuit device and frame member for the fabrication thereof
US3838984A (en) * 1973-04-16 1974-10-01 Sperry Rand Corp Flexible carrier and interconnect for uncased ic chips
JPS5339866A (en) * 1976-09-24 1978-04-12 Fujitsu Ltd Packaging method of semiconductor device
US4132856A (en) * 1977-11-28 1979-01-02 Burroughs Corporation Process of forming a plastic encapsulated molded film carrier CML package and the package formed thereby
US4282544A (en) * 1977-12-12 1981-08-04 Motorola Inc. Encapsulated hybrid circuit assembly
JPS5521128A (en) * 1978-08-02 1980-02-15 Hitachi Ltd Lead frame used for semiconductor device and its assembling
JPS5588350A (en) * 1978-12-27 1980-07-04 Hitachi Ltd Manufacture of semiconductor device
US4214364A (en) * 1979-05-21 1980-07-29 Northern Telecom Limited Hermetic and non-hermetic packaging of devices
US4305204A (en) * 1980-01-16 1981-12-15 Litronix, Inc. Method for making display device
US4413404A (en) * 1980-04-14 1983-11-08 National Semiconductor Corporation Process for manufacturing a tear strip planarization ring for gang bonded semiconductor device interconnect tape
US4477827A (en) * 1981-02-02 1984-10-16 Northern Telecom Limited Lead frame for leaded semiconductor chip carriers
US4380042A (en) * 1981-02-23 1983-04-12 Angelucci Sr Thomas L Printed circuit lead carrier tape
US4466183A (en) * 1982-05-03 1984-08-21 National Semiconductor Corporation Integrated circuit packaging process
US4480150A (en) * 1982-07-12 1984-10-30 Motorola Inc. Lead frame and method
JPS60165748A (ja) * 1984-02-08 1985-08-28 Toshiba Corp リ−ドフレ−ム
US4701781A (en) * 1984-07-05 1987-10-20 National Semiconductor Corporation Pre-testable semiconductor die package
JPS61212031A (ja) * 1985-03-15 1986-09-20 Matsushita Electric Ind Co Ltd デイスプレイパネルの実装体
JPS61296749A (ja) * 1985-06-25 1986-12-27 Toray Silicone Co Ltd 半導体装置用リードフレームの製造方法
EP0213014B1 (en) * 1985-07-23 1990-09-19 Fairchild Semiconductor Corporation Semiconductor chip package configuration and method for facilitating its testing and mounting on a substrate
GB2178895B (en) * 1985-08-06 1988-11-23 Gen Electric Co Plc Improved preparation of fragile devices
US4689875A (en) * 1986-02-13 1987-09-01 Vtc Incorporated Integrated circuit packaging process

Also Published As

Publication number Publication date
US4859632A (en) 1989-08-22
EP0331814A2 (en) 1989-09-13
DE3885268T2 (de) 1994-04-21
JPH023262A (ja) 1990-01-08
DE3885268D1 (de) 1993-12-02
EP0331814A3 (en) 1989-10-04
EP0331814B1 (en) 1993-10-27

Similar Documents

Publication Publication Date Title
JP2696772B2 (ja) リードフレーム組立体とその加工方法
JPH041503B2 (ja)
US5114880A (en) Method for fabricating multiple electronic devices within a single carrier structure
US3413713A (en) Plastic encapsulated transistor and method of making same
JPH10163405A (ja) 集積回路パッケージ、パッケージ入りウエハおよびウエハ・レベル・パッケージ処理方法
US4897602A (en) Electronic device package with peripheral carrier structure of low-cost plastic
JP3492212B2 (ja) 半導体装置用パッケージ及びその製造方法
JPH10200024A (ja) 表面実装用パッケージとその製造方法
US5304738A (en) System for protecting leads of a semiconductor chip package during testing, burn-in and handling
JPH01196153A (ja) 樹脂封止半導体装置
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH088385A (ja) 樹脂封止型半導体装置
JP2001007275A (ja) 半導体装置及びそのテスト方法
CN111490033A (zh) 一种电磁屏蔽封装件及其制作方法
US9214447B2 (en) Non-leaded type semiconductor package and method of assembling same
GB2103418A (en) Packaging of electronics components
US6091135A (en) Lead frame with pre-mold paddle for a semiconductor chip package
EP0698922B1 (en) Leadframe for supporting integrated semiconductor devices
EP0163081B1 (en) Method of making encapsulated ic chip
US8211748B2 (en) Systems and methods for low profile die package
KR200158265Y1 (ko) 반도체 패키지 장치
JPH06177188A (ja) 半導体装置
JPS59175753A (ja) 半導体装置およびリ−ドフレ−ム
JP2001077136A (ja) 樹脂封止型半導体装置の製造方法
KR950005967B1 (ko) 플라스틱 리드레스 패키지 및 그 제조방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees