DE8816922U1 - Gehäuse für eine Halbleiteranordnung - Google Patents

Gehäuse für eine Halbleiteranordnung

Info

Publication number
DE8816922U1
DE8816922U1 DE8816922U DE8816922U DE8816922U1 DE 8816922 U1 DE8816922 U1 DE 8816922U1 DE 8816922 U DE8816922 U DE 8816922U DE 8816922 U DE8816922 U DE 8816922U DE 8816922 U1 DE8816922 U1 DE 8816922U1
Authority
DE
Germany
Prior art keywords
semiconductor chip
flange
electrically
connecting conductors
metallic cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE8816922U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62038555A external-priority patent/JPS63204735A/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE8816922U1 publication Critical patent/DE8816922U1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Wire Bonding (AREA)

Description

Beschreibung
Die Erfindung betrifft ein Gehäuse für eine Halbleiteranordnung und zwar ein solches, in der ein Halbleiterchip mittels eines Bandträger-Bondverfahrens drahtgebondet ist.
Das Bandträger-Bondverfahren (TAB-Verfahren) ist eines der drahtlosen Bondverfahren. Da das TAB-Verfahren automatisches Bonden mit hoher Geschwindigkeit zuläßt, wird eine wachsende Zahl von Halbleiteranordnungen mittels dieses Verfahrens herqestellt.
Wenn mit dem TAB-Verfahren ein Halbleiterchip hergestellt wird, bei dem ein bestimmtes elektrisches Bodenflächen-Potential benötigt wird, so wird das Bodenflächen-Potential durch Bonden
der Bodenfläche des Halbleiterchips an die Verdrahtung auf dem
Substrat erzielt, die mit einer Anschlußelektrode auf der oberen Fläche des Halbleiterchips über einen Leiter verbunden ist.
Figur 1 zeigt eine perspektivische Ansicht eines Halbleiterchips, der an einem Band-Basismaterial über das TAB-Verfahren befestigt ist;
Figur 2 zeigt eine geschnittene Seitenansicht :ies auf dem Substrat befestigten Halbleiterchips.
Bei diesen Abbildungen weist der Halbleiterchip 1 vorspringende Elektroden 2 an seiner oberen Fläche auf. Im Basisbandmaterial 3 ist eine Öffnung 3a ausgebildet, in welcher der Halbleiterchip 1 angeordnet ist. Äußere Leitungsschlitze 3b sind vorgesehen, entlang derer der Halbleiterchip vom Basismaterial 3 während des Separierungsprozesses für den Halbleiterchip abgetrennt wird, was weiter unten genauer beschrieben werden wird. Eine Vielzahl von Leitungsdrähten 4 sind auf das Basisbandmaterial 3 aufgebondet, die jeweils eine innere Leitung 4a und eine äußere Leitung 4b und einen Testanschluß 4c umfassen. Beim TAB-Verfahren w;rd auf diese Weise der Halbleiterchip 1 auf dem Basisböndmaterial 3 durch Heiß-Druckbonden der vorstehenden Elektroden 2 des Halbleiterchips 1 auf die inneren Leitungen 4a während des Inrienleitung-Bondschrittes gebondet. Die hervorstehenden Elektroden 2 können an den inneren Leitungen 4a statt auf dein Halbleiterchip 1 ausgebildet sein.
Wie dies aus Figur 2 hervorgeht, sind der Halbleiterchip und das Bandbasismaterial über ein /bdicht-Harzmaterial 5 gesichert und geschützt. Um die Halbleiteranordnung an eine externe Schaltung elektrisch anzuschließen, ist ein Sub-
3g strat 6 vorgesehen. Das Substrat 6 weist auf seiner oberen Flache eine Substrat-Verdrahtung 7a auf, die mit den äuße-
7b ist vorgesehen, an der die Bodenfläche des Halbleiterchips 1 über ein leitendes Bondmittel 8 elektrisch angebondet ist. Die Anordnuny auf dem r-ubstrat 6 ist mit e ■ nem Gehäuseharz 9 überzogen.
Beim Herstellen wird der Halbleiterchip 1, der auf dem Bas i sbandmater ial 3 befnstigt ist, zusammen mit- dr &iacgr; äußeren Leitungen 4b aus dem Basisbandmaterial 3 an einer Seile ausgestanzt, welche den äußeren Leitunysschlitzen 3b entspricht, so daß sich dadurch vorbestimmte Dimensionen ergeben. Daraufhin werden die freien Enden deu äußeren Leitungen 4b auf die Substrat-Verdrahtung 7a und die Bodenfläche des Hainleiterchips 1 auf die Substrat-Verdrahtung 7b aufgebondet. Die Bodenfläche des Hai blei verrh. ;>s 1 muß ebenfalls elektrisch mit der bestimmten vorstehenden Elektrode 2 auf der oberen Fläche des Halbleiterchips 1 über die Substrat-Verdrahtung 7a und einen nicht gezeigten Leitungsdraht zwischen der Substrat-Verdrahtung 7b und der Elektrode 2 verbunden werden.
Ein Halbleiterchip, der ein Bodenflächen-Potential benötigt und auf ein Basisbandma erial mittels des TAB-Verfahrens aufmontiert ist., weist somit eine elektrische Verbindung zwischen seiner oberen und seiner jnteren Fläche erst nach dem endgültigen Bonden des Halbleiterchips auf das Substrat auf. Man kann also bei so hergestellten Chips die notwendigen Tests an der Halbleiteranordnung nicht direkt nach dem Bonden der inneren Leitungen durchführen. Aus diesem Grund kann man kein "Einbrennen" der Halbleiteran-
3Q Ordnungen durchführen, bei denen die inneren Leitungen nicht korrekt an den Halbleiterchip angebondet sind oder bei Halbleiteranordnungen, bei denen ein Fehler im Halbleiterchip bei der Aufbringung des Abdichtharzes entstanden ist, so daß die Ausbeute des Produktes sinkt. Weiterhin
gg muß auch das Substrat, auf den der fehlerhafte Halbleiterchip montiert ist, verworfen werden, auch wenn äas Substrat selbst zufriedenstellend ist.
Ausgehend vom oben genannten Stand der Technik, ist es Auf gabe der vorliegenden Erfindung, ein Gehäuse für eine Halb leiteranordnung aufzuzeigen, das mittels des TAB-Verfahrens hergestellt werden kann und bei dem die Anordnung direkt nach dem Bonden der inneren Leitungen getestet werden kann.
Weiterhin soll die Halblpi t.prannrrtniinri sn Aiisrjebi Idet sein,-daß die Anordnung direkt vor dem Bonden auf das Substrat getestet werden kann, so daß eine t )he Ausbeute sichergestellt ist.
Die Halbleiter-Gehäuseanordnung gemäß der vorliegenden Erfindung dient für eine Halbleiteranordnung, die nach dem TAB-Verfahren hergestellt wird und einen Halbleiterchip mit einer ersten und einer zweiten Elektrode auf der ersten bzw. der zweiten Hauptfläche des Chips aufweist, wobei die Verbindungsleitungen elektrisch mit den Elektroden verbunden sind. Die Gehäusestruktur umfaßt eine metallische Kappe mit einer Bodenwand, an der die Bodenfläche des Halbleiterchips elektrisch und mechanisch befestigt ist. sowie eine Seitenwand, die von der Bodenwand hervorsteht und den Halbleiterchip umgibt. Ein Flansch erstreckt sich auswärts von der Seitenwand und zwar im wesentlichen paral-IeI zur Bodenwand, wobei der Flansch die Verbindungsleitungen unter Zwischenschaltung eines elektrisch isolierenden Materials trägt. Die Verbindungsleitungen und die metallische Kappe sind mit einem Drahtmuster elektrisch verbunden, das auf einem elektrisch isolierenden Substrat angeordnet ist. Die Gehäusestruktur umfaßt auch elektrische Verbindungsmittel zwischen dem Flansch der metallischen Kappe, die mit der zweiten Elektrode auf dem Halbleiterchip und mindestens einem der Verbindungsleiter verbunden sind, der mit der zweiten Elektrode zur Herstellung einer elektrisehen Verbindung verbunden ist.
Weitere erfindungswesentliche Merkmale ergeben sich aus
cum Unteransprüchen und der nachfolgenden Beschreibung bevorzugter Ausführungsformen der Erfindung, die anhand von Abbildungen näher erläutert werden. Hierbei zeigen: 5
Fig. 1 eine perspektivische Teilansicht eines Halbleiterchips auf einem bandförmigen Basismaterial entsprechend dem herkömmlichen TAB-Verf ahren ;
10
Fig. 2 eine geschnittene Seitenansicht einer herkömmlichen Halbleiteranordnung, die mit dem herkömmlichen TAB-Verfahren hergestellt wurde;
Fig. 3 eine Vorderansicht einer bevorzugten Ausführungsform der erfindungsgemäßen Gehäusestruktur für eine Halbleiteranordnung;
Fig. 4 einen Seitenschnitt der Anordnung entlang der Linie IV-IV aus Fig. 3;
Fig. 5 eine Seitenansicht der Halbleiteranordnung, bei welcher das Halbleitergehäuse auf einem Substrat montiert ist;
25
Fig. 6 eine teil-perspektivische Ansicht eines
Halbleiterchips, der auf einem Basisbandmaterial gemäß dem TAB-Verfahren aufgebracht ist;
Fig. 7 eine vergrößerte perspektivische Ansicht
zur Darstellung der Art und Weise, in welcher ein Verbindungsleiter elektrisch mit dem Flansch der metallischer. Kappe verbunden ist;
* Fig. 8 eine Vorderansicht einer anderen bevorzugten
Ausführungsform der erfindungsgemäßen Halbleiteranordnung ;
Fig. 9 eine geschnittene Seitenansicht entlang
d< r Linie IX-IX aus Fig. 8;
Fig. 10 eine Draufsicht auf die in Fig. 9 gezeigte
metallische Kappe;
10
Fig. 11 eine perspektivische Ausschnittsdarstellung eines Halbleiterchips, der auf ein Basisbandmaterial mit dem TAB-Verfahren gemäß der Erfindung aufgebracht ist; und 15
Fig. 12 eine vergrößerte Teil-Draufsicht zur Darstellung der Art und Weise, in welcher ein Verbindungsi iter elektrisch mit dem Flansch der metallischen Kappe verbunden ist. 20
Im folgenden wird die Erfindung anhand der Figuren 3 bis nähei beschrieben. Wie in diesen Abbildungen gezeigt, weist der Halbleiterchip 11 vorspringende Elektroden 12 auf seiner oberen oder ersten Hauptfläche auf. Wie in Fig. 6 gezeigt, ist eine Vielzahl von Verbindungsleitern 13 auf einem Basisbandmaterial 14 des Bandträgers vorgesehen. Jeder der Verbindungsleiter 13 umfaßt einen inneren Leiter 13a und einen äußeren Leiter 13b sowie einen Testan cnluß 13d auf, der auf dem Basisbandmaterial 14 vorgesehen ist. Das Basisbandmaterial 14 weist eine im wesentlichen rechteckige Öffnung 14a auf, in welcher der Halbleiterchip 11 angeordnet ist. Äußere Leitungsschlitze 14b sind vorgesehen, entlang derer der Halbleiterchip 11 vom Basisbandmater5 al 14 beim Ausstanzschritt nach dem TAB-Verfahren getrennt wird. Zwischen der rechteckigen Öffnung 14a und den Schlitzen 14b ist ein im wesentlichen rechteckiger rahmenförmiger Unterstützungsabschnitt 14d definiert.
Wie aus den Figuren 6 und 7 hervorgeht, ist eine Kerbe 14c am inneren Rand eines der Schlitze 14b vorgesehen. Ein relativ kurzer Verbindungsleiter 13c ist an einem Unterstützungsabschnitt 14d des Basisbandmaterials 14 so angebracht, daß ein äußeres Ende über den Rand der Kerbe 14c hervorsteht Der kurze Verbindungsleiter 13c ist zur Verbindung mit der Elektrode auf der oberen Fläche des Halbleiterchips 11 gedacht, die elektrisch mit der Bodenfläche des Chips 11 verbunden werden muß.
10
Beim Herstellen der Halbleiteranordnung gemäß des TAB-Verfahrens werden die Elektroden auf der oberen Fläche des Halbleiterchips 11 an die inneren Verbindungsleiter 13a angebondet, der kurze Verbindungsleiter 13c wird ebenfalls angebondet und zwar über Wärmebonden. Beim Herstellen der Halbleiteranordnung nach den Figuren 3, 4 und 7 wird außerdem das äußere Ende des kurzen Leiters 13c, das sich in die Kerbe 14c im Schlitz 14b des Basisbandmaterials 14 erstreckt, über ein Bondmittel 16, z.B. ein elektrisch leitendes Harz oder ein Lot an einen Flansch 15a der metallischen Kappe 15 angebondet, wie dies in den Figuren 3 und 4 gezeigt ist. Die metallische Kappe 15 wird außerdem bei der Bodenwand 15c an die Bodenfläche des Halbleiterchips 11 über ein Bondmittel 16 angebondet, wie dies in Fig. 4 gezeigt ist.
Die metallische Kappe 15 umfaßt eine Bodenwand 15c, mit welcher die Bodenfläche des Halbleiterchips 11 elektrisch und mechanisch verbunden ist, eine Seitenwand 15d, die sich nach oben von der Dodenwand 15c erstreckt und den Halbleiterchip 11 umgibt, und einen Flansch 15a, der sich nach außen und im wesentlichen parallel zur Bodenwand 15c erstreckt. Der Flansch 15a trägt elektrisch isoliert die Leiter 13 mittels des rahmenförmigen Unterstützungsabschnittes 14d. Der Flansch 15a weist einen erhabenen Abschnitt odpr Vorsprung 15b auf, der so angeordnet und dimensioniert ist, daß er in die Kerbe 14c im Unterstüt/unas-
&bull; · I
&bull; I
* · ■ ■
-&dgr;-abschnitt 14d des Träger-Basisbandmaterials 14 paßt. Im zusammengebauten Zustand ist dieser Vorsprung 15b des Flansches 15a der Metallkappe 15 elektrisch über ein Bondmittel 16 an den kurzen Verbindungsleiter 13c angeschlossen, der mit der oberen Elektrode 12 auf der oberen Hauptfläche des Halbleiterchips 11 verbunden ist. Der Unterstützungsabschnitt 14d des Basisbandmaterials ist außerdem an den Flansch 15a der Metallkappe 15 gebondet.
Zum mechanischen und elektrischen Schutz der so aufgebauten Anordnung wird ein elektrisch isolierendes Einbettungsharz 17 aufgebracht, durch welches das in den Figuren 3 und 4 gezeigte Gehäuse komplettiert wird. Wie in Fig. 5 gezeigt, wird das so vervollständigte Halbleitergehäuse auf einem elektrisch isolierenden Substrat 18 befestigt, auf dem eine Verdrahtungsmusterschicht 19 sitzt, indem man die Verdrahtungsmusterjchicht 19 mit den Verbindungsleitern 13b verbindet. Ein Beschichtungsharz wird zum Schutz der Anordnung aufgebracht.
Die Figuren 8 bis 12 dienen zur Erläuterung einer weiteren bevorzugten Ausführungsform der erfindungsgemäßen Gehäusestruktur. Das Halbleitergehäuse wird nach dem TAB-Verfahren hergestellt und umfaßt eine Metallkappe 20 mit einer Bodenwand 21, einer Seitenwand 22 und einem Flansch 23.
Die Bodenwand 21 ist an die Bodenfläche des Halbleiterchips 11 gebondet, der Flansch 23 ist elektrisch mit eir.^m Verbindungsleiter 24 verbunden. Zur Erstellung einer elektrischen Verbindung zwischen dem Verbindungsleiter 24 und der Metallkappe 20 ist im Flansch 23 eine Öffnung 25 ausgebildet/ eine durchgehende Ausnehmung 26 ist im Unterstützungsabschnitt 14e des Basisbandmaterials ausgeformt. Im Verbindungsleiter 24 ist ein großflächiger Bereich bzw. ein Verbindungsanschluß 27 ausgeformt (Figuren 11 und 12). Ein elektrisch leitendes Bondharz 28 ist in die Ausnehmung eingefüllt, welche von der Öffnung 25 und der Ausnehmung 26 definiert ist, um so den Flansch 23 der Me-
'iv 1 tallkappe 20 mit dem Verbindungsanschluß 27 des Verbin-
jf dungsleiters 24 zu verbinden. Die öffnung 25, die Ausneh-
I mung 26 und der Verbindungsanschluß 27 sind im wesentlichen
|j fluchtend angeordnet und so dimensioniert, daß eine ge-
» 5 wisse Fehljustierung dieser Elemente 25, 26 und 27 beim Zu-
j| sammenbau den korrekten elektrischen Anschluß zwischen der
't Metallkappe 20 und dem Verbindungsleiter 24 durch das elektrisch leitende Bondmittel 28 nicht stört. Das Bondmittel
1 28 kann durch ein Lotmaterial ersetzt werden.
% 10
; Die Figuren 11 und 12 zeigen einen Halbleiterchip 11, der
£ auf das Basisbandmaterial 14 über Verbindungsleiter 13
% verbunden ist und zwar bevor der Halbleiterchip 11 aus
h dem Trägerband ausgestanzt wird. Aus den Abbildungen ist
> 15 ersichtlich, daß die Verbindungsleiter 24 einschließlich :■ des großflächigen Verbindungsanschlusses 27 nicht nur mit
:. dem HalbJ.eitf rchip 11, sondern auch mit einem der Testan-
'j Schlüsse 13d a'if dem Trägerband 14 verbunden sind. Im Un-
V' terschied zur zuvor gezeigten Ausführungsform weist keiner
&iacgr; 20 der äußeren Leitungsschlitze 14b eine eingeformte Kerbe 1 auf.
% Wie oben beschrieben, sind gemäß der vorliegenden Erfin-
[V dung die obere und die untere Fläche eines Halbleiterchips
25 während des TAB-Verfahrens über eine Metallkappe elektrisch verbunden, die sowohl mit der Bodenfläche des Halbleiterchips als auch mit einer Elektrode an der oberen Fläche des Chips in Verbindung steht. Das so konstruierte Gehäuse für eine Halbleiteranordnung kann über das TAB-Ver-30 fahren hergestellt werden und erlaubt dennoch einen Test
der Halbleiteranordnung sofort nach dem Verfahrensschritt, bei welchem die Verbindungsleiter an den Halbleit-^rchip fertig angebondet sind und bevor das Substrat gebondet wird, go daß eine hohe Ausbeute realisierbar ist. 35
Bei der Anordnung, bei welcher die elektrische Verbindung zwischen der metallischen Kappe und dem Verbindungsleiter
-&igr;&ogr;&iacgr; über einen elektrisch leitenden Vorsprung gebildet wird, der einstückig am Flansch der Metallkappe sitzt und sich durch eine Kerbe im Isoliermaterial erstreckt, dienen der Vorsprung und die Kerbe als Positionierungsmittel, so daß das Positionieren der metallischen Kappe relativ zum Verbindungsleiter leicht in präziser Weise erfolgen kann.
Bei der Struktur, bei welcher die elektrischen Verbindungsmittel ein elektrisch leitendes Bondmaterial umfassen, das in eine Ausnehmung gefüllt ist, die durch eine Öffnung im Flansch der Metalikappe und eine durchgehende Ausnehmung im Isoliermaterial definiert ist, sowie einen Verbindungsanschluß des Verbindungsleiters, kann die elektrische Verbindung auch dann vorgesehen werden, wenn der Raum zwisehen den Verbindungsleitern sehr eng ist.

Claims (3)

Schutzansprüche :
1. Gehäuse für eine Halbleiteranordnung mit einem Halbleiterchip (11) mit einer ersten und einer zweiten Elektrode
(12) auf der ersten und der zweiten Hauptfläche des Halbleiterchips (11) und mit Verbindungsleitern (13), die elektrisch mit den Elektroden (12) verbunden sind, wobei das Gehäuse eine metallische Kappe (15; 20) umfaßt, mit einer Bodenwand (15c; 21) , an welcher die Bodenfläche des Halbleiterchips (11) elektrisch und mechanisch angekoc pelt ist, mit einer Seitenwand (15d; 22), welche sich von der Bodenwand (15c; 21) erstreckt und den Halbleiterchip (11 ) umgibt, und mit einem Flansch (15a; 23), der sich &ngr; Jr der Seitenwand (15d: 22) im wesentlichen parallel zur Bodenwand (15c; 21) erstreckt und die Verbindungsleiter
(13) unter Zwischenschaltung eines elektrisch isolierender Materials (14) trägt, und
wobei elektrische Verbindungsmittel (15b, 16; 28) zwischer dem Flansch (15a; 23) der metallischen Kappe (15; 20) und mindestens einem (13c; 24) der Verbindungsleiter (13) vorgesehen sind,
dadurch gekennzeichnet, daß die "erbindungsleiter (13) auf dem elektrisch isolierenden Basisbandmaterial (14) eines Bandträgers aufgebracht sind und mit ihren inneren Enden über eine Öffnung (14a) im Basisbandmaterial vorragen, in welcher der Halbleiterchip (11) angeordnet und an d^n inneren Enden der Verbindungsleiter (13) mittels Bnndträger-Bondverfahren (TAB-Verfahren) gebondet ist, daß das Basisbandmaterial (14) des Bandträgers das zwi ÖC'fifcM'i &ngr;'&thgr;&idigr; t>Inuüiiy 5 1&bgr; i &iacgr;&thgr;&Ggr; &ngr; 1 3 / üi'id Fidi'iSCii &igr; 1 jöJ c j / uST metallischen Kappe (15; 20) zwischengeschaltete elektrisch isolierende Material ist,
und daß die elektrischen Verbindunysmittel zwischen dem Flansch (15a; 23) und dem wenigstens einen Verbindungsleiter (13c; 24) einen elektrisch leitenden Vorsprung (15b) umfassen, der einstückig am Flansch (15a) vorgesehen ist und sich durch eine Kerbr (14c) im Basisbandmaterialbereich (14d) zwischen Flansch (15a) und Verbindungsleiter (13c) erstreckt und mit dem Verbindungsleiter (13c) elektrisch verbunden ist.
2. Gehäuse für eine Halbleiteranordnung mit einem Halbleiterphi &eegr; &iacgr; 1 1 \ mi f *a &tgr; r» ö r* &lgr; ■»- c 4- O &eegr; iin/1 ö &iacgr; r» &agr; *- *7 U O i +· &agr; r* P]T_oli+-T*Q^O
(12) auf der ersten und der zweiten Hauptfläche des Halbleiterchips (11) und mit Verbindung^leitern (13), die elektrisch mit den Elektroden (12) verbunden sind, wobei das Gehäuse eine metallische Kappe (15, 20) umfaßt, mit einer Bodenwand (15c; 21), an welcher die Bodenfläche des Halbleiterchips (11) elektrisch und mechanisch angekoppelt ist, mit einer Seitenwand (15d; 22), welche sich von der Bodenwand (15c; 21) erstreckt und den Halbleiterchip (11) umgibt, und mit einem Flansch (15a; 23), der sich von der Seitenwand (15d; 22) im wesentlichen parallel zur Bodenwand (15c; 21) erstreckt und die Verbindungsleiter
(13) unter Zwischenschaltung eines elektrisch isolierenden Materials (14) trägt, und
wobei elektrische Verbindungsmittel (15b, 16; 28) zwischen dem Flansch (15a; 23) der metallischen Kappe (15; 20) und mindestens einem (13c; 24) der Verbindunysleiter (13) vorgesehen sind ,
dadurch gekennzeichnet,
daß die Verbindungsleiter (13) auf dem elektrisch isolierenden Basisbandmaterial (14) eines Bandträgers aufgebracnt sind und mit ihren inneren Enden über eine Öffnung (14a)
u &mdash; &igr; w &tgr; &Lgr; -;
chip (11) angeordnet uno an den inneren Enden der Verbindungsleiter (13) mittels Bandträger-Bondverfahren (TAB-Verfahren) gebondet ist,
daß das Basisbandmaterial (14) des Bandträgers das zwischen Verbindungsleiter (13) und Flansch (15a; 23) der metallischen Kappe (15; 20) zwischengeschaltete elektrisch isolierende Material ist,
und daß die elektrischen Verbindungsmittel ein elektrisch leitendes Bondmaterial (28) umfassen, das in eine Ausnehmung eingefüllt ist, die von einer Öffnung (25) im Flansch
(23) und einer damit korrespondierenden Durchgangsausnehmung (26) im Basisbandmaterialbereich (14e) zwischen Flenscb ( 23 } &iacgr;!&eegr;<3 Verbi-n(ii-inr*s 1 &thgr;iter ( 2^ ^ def inier*~ i^t wobei die Verbindungsmittel weiterhin einen Verbindungsanschluß (26) des Verbindungsleiters (24) umfassen.
3. Gehäuse nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß mit den Verbindungsleitern (13) und der metallischen Kappe (15, 20) ein Verdrahtungsmuster (19) elektrisch verbunden ist und daß ein elektrisch isolierendes Substrat
(18) das Verdrahtungsmuster (19) unterstützt.
DE8816922U 1987-02-20 1988-02-18 Gehäuse für eine Halbleiteranordnung Expired - Lifetime DE8816922U1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62038555A JPS63204735A (ja) 1987-02-20 1987-02-20 半導体装置のパツケ−ジ構造
JP19683587 1987-08-05

Publications (1)

Publication Number Publication Date
DE8816922U1 true DE8816922U1 (de) 1991-05-02

Family

ID=26377818

Family Applications (2)

Application Number Title Priority Date Filing Date
DE8816922U Expired - Lifetime DE8816922U1 (de) 1987-02-20 1988-02-18 Gehäuse für eine Halbleiteranordnung
DE3805130A Withdrawn DE3805130A1 (de) 1987-02-20 1988-02-18 Gehaeuse fuer eine halbleiteranordnung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE3805130A Withdrawn DE3805130A1 (de) 1987-02-20 1988-02-18 Gehaeuse fuer eine halbleiteranordnung

Country Status (2)

Country Link
US (1) US4839713A (de)
DE (2) DE8816922U1 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980753A (en) * 1988-11-21 1990-12-25 Honeywell Inc. Low-cost high-performance semiconductor chip package
EP0406373A4 (en) * 1988-12-07 1992-04-29 Tribotech Tape automated bonded lead package and reusable transport tape for use therewith
DE3942843A1 (de) * 1989-12-23 1991-06-27 Itt Ind Gmbh Deutsche Verkapselte monolithisch integrierte schaltung
US5047834A (en) * 1989-06-20 1991-09-10 International Business Machines Corporation High strength low stress encapsulation of interconnected semiconductor devices
US5258647A (en) * 1989-07-03 1993-11-02 General Electric Company Electronic systems disposed in a high force environment
JP2540652B2 (ja) * 1990-06-01 1996-10-09 株式会社東芝 半導体装置
US5556810A (en) * 1990-06-01 1996-09-17 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating
JP2747113B2 (ja) * 1990-11-28 1998-05-06 北川工業株式会社 導電線内蔵筐体
JPH0648700B2 (ja) * 1990-12-27 1994-06-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 導電性層の剥離防止構造を有するｔａｂテープ
JP2501246B2 (ja) * 1991-01-21 1996-05-29 株式会社東芝 半導体装置
JPH0547958A (ja) * 1991-08-12 1993-02-26 Mitsubishi Electric Corp 樹脂封止型半導体装置
WO1994016460A1 (en) * 1993-01-15 1994-07-21 Vilyam Lazarevich Sanderov Integrated microcircuit
JPH0715122A (ja) * 1993-06-23 1995-01-17 Matsushita Electric Ind Co Ltd 接合用フィルム構体および電子部品実装方法
US5408126A (en) * 1993-12-17 1995-04-18 At&T Corp. Manufacture of semiconductor devices and novel lead frame assembly
US5583370A (en) * 1994-03-04 1996-12-10 Motorola Inc. Tab semiconductor device having die edge protection and method for making the same
JPH0831988A (ja) * 1994-07-20 1996-02-02 Nec Corp テープキャリアパッケージの封止構造
JP3483720B2 (ja) * 1997-02-12 2004-01-06 沖電気工業株式会社 半導体装置
US6831352B1 (en) * 1998-10-22 2004-12-14 Azimuth Industrial Company, Inc. Semiconductor package for high frequency performance
WO2000024056A1 (en) * 1998-10-22 2000-04-27 Azimuth Industrial Company, Inc. Semiconductor package for high frequency performance
CN100364076C (zh) * 2003-09-08 2008-01-23 日月光半导体制造股份有限公司 桥接形式的芯片封装结构及其制造方法
US7821116B2 (en) * 2007-02-05 2010-10-26 Fairchild Semiconductor Corporation Semiconductor die package including leadframe with die attach pad with folded edge

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5835367B2 (ja) * 1978-07-18 1983-08-02 ミツミ電機株式会社 回路素子基板及びその製造方法
FR2439478A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
US4330790A (en) * 1980-03-24 1982-05-18 National Semiconductor Corporation Tape operated semiconductor device packaging
FR2527036A1 (fr) * 1982-05-14 1983-11-18 Radiotechnique Compelec Procede pour connecter un semiconducteur a des elements d'un support, notamment d'une carte portative
DD229249A1 (de) * 1984-11-20 1985-10-30 Erfurt Mikroelektronik Hochpolige, variable metallische verbindungsanordnung fuer halbleiterbauelemente
US4649415A (en) * 1985-01-15 1987-03-10 National Semiconductor Corporation Semiconductor package with tape mounted die
GB2178895B (en) * 1985-08-06 1988-11-23 Gen Electric Co Plc Improved preparation of fragile devices

Also Published As

Publication number Publication date
DE3805130A1 (de) 1988-09-01
US4839713A (en) 1989-06-13

Similar Documents

Publication Publication Date Title
DE8816922U1 (de) Gehäuse für eine Halbleiteranordnung
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE102005040058B4 (de) Leistungshalbleitermodul und Verfahren zur Herstellung desselben
DE2625383C2 (de) Verbindungsträger zur Bildung der elektrischen Verbindungen zwischen Anschlußleitern eines Packungsrahmens und Kontaktierungsstellen mindestens einer innerhalb des Packungsrahmens gelegenen integrierten Schaltung und Verfahren zur Herstellung eines solchen Verbindungsträgers
DE69433543T2 (de) Halbleitervorrichtung.
DE3686990T2 (de) Verfahren zum herstellen einer halbleiteranordnung wobei ein filmtraegerband angewendet wird.
DE19709295B4 (de) Halbleiterbaugruppe
DE69211821T2 (de) Innere Leiterstruktur einer Halbleiteranordnung
DE3814469C2 (de)
DE69834064T2 (de) Montagestruktur einer Halbleiteranordnung und Verfahren zum Montieren einer Halbleiteranordnung
DE3913221A1 (de) Halbleiteranordnung
DE19514375A1 (de) Halbleitervorrichtung, Verfahren zu deren Herstellung und Halbleitermodul
DE68905475T2 (de) Halbleiter-speichermodul hoeher dichte.
DE102015202256B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Positionslehre
DE2242337A1 (de) Vorrichtung zur halterung von schaltungskarten
DE3428881A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
EP1508168B1 (de) Halbleiterbauelement und verfahren zum herstellen einer halbleiterbauelementanordnung mit dem halbleiterbauelement
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE4130899C2 (de) Halbleitervorrichtung
DE69118308T2 (de) Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
EP1595287B1 (de) Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
DE10205698A1 (de) Leuchtdiode und Verfahren zur Herstellung Derselben
DE2925509A1 (de) Packung fuer schaltungselemente
DE69118591T2 (de) Anschlussanordnung für einen auf einer Leiterplatte angeordneten Chip
DE2454605A1 (de) Flachanschluss-halbleiterbauelement und verfahren zu seiner herstellung