DE3801530A1 - Bicmos-treiberschaltung - Google Patents

Bicmos-treiberschaltung

Info

Publication number
DE3801530A1
DE3801530A1 DE3801530A DE3801530A DE3801530A1 DE 3801530 A1 DE3801530 A1 DE 3801530A1 DE 3801530 A DE3801530 A DE 3801530A DE 3801530 A DE3801530 A DE 3801530A DE 3801530 A1 DE3801530 A1 DE 3801530A1
Authority
DE
Germany
Prior art keywords
voltage
transistor
bipolar
driver circuit
bipolar transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3801530A
Other languages
English (en)
Other versions
DE3801530C2 (de
Inventor
Sung-Ki Min
Jae-Shin Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor and Telecomunications Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor and Telecomunications Co Ltd filed Critical Samsung Semiconductor and Telecomunications Co Ltd
Publication of DE3801530A1 publication Critical patent/DE3801530A1/de
Application granted granted Critical
Publication of DE3801530C2 publication Critical patent/DE3801530C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/107—Modifications for increasing the maximum permissible switched voltage in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08126—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transitor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Description

Die Erfindung betrifft eine integrierte Treiberschaltung, mit der Hochspannungen und Leistungen steuerbar sind, insbesondere eine derartige Treiberschaltung, bei der eine BiCMOS-Technik verwendet wird (CMOS: Komplementärsymmetrisches MOS; Bi: Bipolar, d. h. mit Bipolartransistor integrierter CMOS-Transistor). Derartige Hochspannungs- und Leistungstreiberschaltungen werden üblicherweise in Motortreibern und Lautsprecher-Treibern verwendet.
Herkömmliche Treiberschaltungen verwenden gewöhnlich CMOS IC (Komplementäre MOS-Technik; IC: Integrierte Schaltung) sowie bipolare Schaltungen. In einem integrierten CMOS-Schaltkreis können sehr große Schwankungen des Signals erreicht werden, wenn MOS-Transistoren verwendet werden, die eine hohe Durchbruchsspannung zwischen Drain und Source aufweisen; wegen des geringen Durchgriffs (gm) der MOS-Transistoren ist es jedoch schwierig, große Ströme zu treiben.
Bei den eine bipolare VLSI-Technik (Höchstintegration) verwendenden Treiberschaltungen kann zwar ein Leistungstransistor große Ströme bewältigen, es ist jedoch schwierig, wegen der Begrenzung der Durchbruchsspannung zwischen Kollektor und Emitter (LVCEO) große Schwankungen des Signals zu ermöglichen.
Der Erfindung liegt die Aufgabe zugrunde, eine Treiberschaltung für Hochspannungen und große Leistungen unter Verwendung von BiCMOS-Technik zu schaffen, welche zuverlässig arbeitet und keine externen Einzelbauelemente benötigt. Dabei soll die Anzahl externer Komponenten außerhalb des Chips, mit denen die Lasten (Verbraucher) mit hoher Spannung und großer Leistung getrieben werden, möglichst gering sein.
Nachfolgend wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung näher erläutert. Es zeigt
Fig. 1 ein Prinzip-Schaltbild einer erfindungsgemäßen Anordnung; und
Fig. 2 eine Ausgestaltung der in Fig. 1 gezeigten erfindungsgemäßen Schaltung.
Es gelten folgende Bezeichnungen:
M₁-M₆, M₁₄, M₁₅, M₁₇:Hochspannungs-MOS-Transistoren; R₁-R₇, R₁₂, R₁₁-R₂₀, R₂₁:Widerstände; Q 1XN -Q 4XN , Q 15XN -Q 16XN :bipolare Transistoren.
Fig. 1 zeigt eine erfindungsgemäße Schaltung, wobei über die vorstehenden Erläuterungen hinaus die Bezugszeichen I₁-I₂ Inverter (Umkehrstufen) bezeichnen und Dioden mit dem Bezugszeichen D₁, D₂ versehen sind.
Die Schaltung besteht aus folgenden Gruppen:
Eine Treibereinrichtung 10 für große Ströme, wobei der CMOS-Pegeleingang 1 mit dem Gate eines HV-MOS-Transistors M₁ verbunden ist, die Drain des genannten HV-MOS-Transistors M₁ mit dem Spannungs-Versorgungsanschluß 2LVCEO über einen Lastwiderstand R₁ verbunden ist und bipolare Transistoren Q 1XN , Q 2XN als Darlington-Verstärker vorgesehen sind, deren Basis mit der Drain des Hochspannungs-MOS-Transistors M₁ verbunden ist und die parallel geschaltet sind um die Last mit großen Strömen zu versorgen;
eine Verzögerungsschaltung 20, bei der ein Inverter I₁ mit seinem Eingang mit dem CMOS-Signaleingang 1 verbunden ist, während der Ausgang des Inverters I₁ mit dem Eingang eines weiteren Inverters I₂ verbunden ist;
eine Last-Treiberschaltung 30, in welche das Ausgangssignal der Verzögerungsschaltung 20 eingegeben wird und zwar in das Gate eines HV-MOS-Transistors M₆ und die Drain des genannten HV-MOS-Transistors M₆ über einen Lastwiderstand R₇ mit der Spannungsversorgung 2LVCEO verbunden ist, während die Drain des Hochspannungs-MOS-Transistors M₆ mit der Anode einer Diode D₁ und die Kathode der genannten Diode D₁ mit einer Diode D₂ verbunden sind. Die Kathode der Diode D₂ ist mit der Basis des Darlington-Transistorpaares Q₃, Q₄ verbunden und jeder der Transistoren Q₃, Q₄ ist parallel geschaltet und treibt einen großen Strom für die Last;
eine Bezugsspannungs-Erzeugungsschaltung 40, bei der zwei jeweils seriell verbundene Widerstände R₄, R₅ bzw. R₂, R₃ zueinander parallel geschaltet sind und ein Anschluß der parallel geschalteten Widerstände mit einem Knoten verbunden ist, der den Versorgungsanschluß 2LVCEO bildet, während die anderen zwei Enden der parallel geschalteten Widerstände mit der Erde verbunden sind;
eine Bezugsspannungs-Überführungsschaltung 50, bei der der CMOS-Signaleingangsanschluß 1 mit dem Gate eines HV-MOS-Transistors M₅ verbunden ist, während die Source des genannten Transistors M₅ mit dem Erdpotential und die Drain dieses Transistors M₅ mit dem Zwischen-Knoten 8 der in Reihe geschalteten Widerstände R₄, R₅ über einen Widerstand R₆ der Bezugsspannungs- Erzeugungsschaltung 40 verbunden ist. Entsprechendes gilt für das Gate des HV-MOS-Transistors M₂, dessen Drain mit einem Zwischen-Knoten 6 der in Reihe geschalteten Widerstände R₂, R₃ in der genannten Bezugsspannungs-Erzeugungsschaltung 40 verbunden ist. Die Source des Hochspannungstransistors M₂ ist mit dem Ausgang des bipolaren Transistors Q 2XN der Stromversorgungsschaltung 10 und mit dem Kollektor des bipolaren Transistors Q 4XN des Lasttreibers 30 verbunden.
Anhand der Fig. 1 soll der Betrieb der Schaltung näher erläutert werden.
Ein CMOS-Eingangsignal wird an den Eingang 1 in Fig. 1 angelegt und die Spannungsschwankungen am Knoten 7 des Eingangs für die externe Last liegen zwischen der angelegten Spannung 2LVCEO-4V BE Volt und 0 Volt. Die bipolaren Transistoreinheiten Q 2XN , Q 4XN sind parallel geschaltet und treiben große Ströme.
Mit anderen Worten: Wenn der logische Pegel "0" am CMOS-Eingang 1 angelegt ist, schaltet der Hochspannungs-MOS-Transistor M₁ aus (sperrt) und die Spannung am Drain-Knoten 2 des HV-MOS-Transistors M₁ geht auf den Wert 2LVCEO. Diese Spannung 2LVCEO schaltet die bipolaren Transistoren Q 1XN , Q 2XN ein. Wenn das die Inverter I₁, I₂ passierende "0"-Signal an den Hochspannungs-MOS-Transistor M₆ angelegt wird, schaltet der HV-Transistor M₆ aus und die Spannung am Drain-Knoten 5 des Transistors M₆ nimmt den Wert 2LVCEO an. Diese Spannung schaltet die Dioden D₁, D₂ sowie die bipolaren Transistoren Q 3XN , Q 4XN und der Strom fließt über die Transistoren Q 3XN , Q 4XN durch die Last R L . Dann nimmt die Spannung am Knoten 7 des externen Lastanschlusses den Wert 2LVCEO-4V BE an (HV bedeutet: Hochspannung).
Wird andererseits der logische Pegel "1" an den Hochspannungs-Transistor M₁ angelegt, so schaltet dieser Transistor M₁ ein und die Spannung am Drain-Knoten 2 des Hochspannungstransistors M₁ geht auf 0 Volt. Hierdurch werden die bipolaren Transistoren Q 1XN , Q 2XN ausgeschaltet. Wenn das "1"-Signal die Inverter I₁, I₂ passiert und an den Hochspannungs-MOS-Transistor M₆ angelegt wird, schaltet dieser MOS-Transistor M₆ ein und die Spannung am Drain-Knoten 5 des Transistors M₆ geht auf 0 Volt. Hierdurch werden die Dioden D₁, D₂ ausgeschaltet und die bipolaren Transistoren Q 3XN , Q 4XN werden ebenfalls ausgeschaltet und der Strom fließt nicht zur Last R L , d. h. der Spannungsabfall über der Last R L wird zu 0 Volt.
Wie vorstehend erläutert, schalten bei Anlegen eines "1"-Pegels an den CMOS-Signaleingang 1 die bipolaren Transistoren Q 2XN , Q 4XN aus und der Knoten 3 nimmt einen gewissen Spannungswert an.
Beträgt die Versorgungsspannung 2LVCEO Volt und beträgt die Spannung am Knoten 3 weniger als LVCEO (also die Hälfte der angelegten Spannung; siehe Faktor "2" vor LVCEO), so wird die Durchbruchsspannung des bipolaren Transistors Q 2XN erreicht, bei größeren Werten die Durchbruchsspannung im bipolaren Transistor Q 4XN .
Um die Spannung am Knoten 3 auf den Wert LVCEO zu halten, werden der HV-MOS-Transistor M₅ und der PMOS-Durchgangstransistor M₂ verwendet. Das am Signaleingang 1 angelegte Signal mit "1"-Pegel bewirkt, daß der Hochspannungstransistor M₅ einschaltet und die Spannung am Knoten 4 auf 0 Volt geht. Diese an den MOS-Transistor M₂ angelegte Spannung überträgt die Spannung 6 auf den Knoten 3. Gilt bezüglich der Widerstände R₂ bis R₅, daß R₂=R₃=R₄=R₅, so wird die Spannung des Wertes LVCEO zu dem Knoten 3 übertragen und ein Auftreten von Durchbruchsspannungen an den bipolaren Transistoren Q 2XN , Q 4XN verhindert.
Schaltet der bipolare Transistor Q 4XN aus bevor die Spannung LVCEO, also die Spannung am Knoten 6, an den Source-Knoten 3 des MOS-Transistors M₂ mittels der HV-MOS-Transistoren M₅ und M₂ angelegt ist, verhindern die Inverter I₁2, I₂, daß die Spannung am Knoten 3 tiefer liegt als der Wert LVCEO. Das heißt, das durch die Inverter I₁, I₂ verzögerte Signal am Knoten 1 schaltet zunächst den PMOS-Transistor M₂ ein und schaltet den bipolaren Transistor Q 4XN aus. Die Dioden D₁, D₂ verhindern eine Sättigung der bipolaren Transistoren Q 3XN , Q 4XN und bewirken, daß der Betrieb im Arbeitsbereich der Schaltung erfolgt.
Fig. 2 zeigt eine andere Treiberschaltung für hohe Spannungen und große Leistungen.
Beim Ausführungsbeispiel gemäß Fig. 1 wurde die Versorgungsspannung 2LVCEO für die Steuerung verwendet und es wurde eine Pegelschwankung zwischen 2LVCEO-4V BE und 0 Volt am Ausgangsanschluß erhalten. Beim Ausführungsbeispiel gemäß Fig. 2 wird das in Fig. 1 erläuterte Konzept erweitert und eine Versorgungsspannung von 3LVCEO verwendet. Es werden Pegel-Schwankungen zwischen 3LVCEO-6V BE und 0 Volt erhalten.
In Fig. 2 bezeichnen die Bezugszeichen M₁-M₆, M₁₄, M₁₅, M₁₇ Hochspannungs-MOS-Transistoren, die Bezugszeichen R₇-R₈, R₁₁-R₁₇, R₂₀-R₂₁ und R 1L Widerstände, die Bezugszeichen Q 1XN -Q 4XN , Q 15XN -Q 16XN bipolare Transistoren, die Bezugszeichen I₁-I₂, I₁₃-I₁₆ Inverter und die Bezugszeichen D₁-D₂, D₁₃, D₁₆ Dioden.
Eine Spannungsversorgungsschaltung 10 ist wie folgt aufgebaut.
Ein CMOS-Signaleingang 1 ist mit dem Gate eines Hochspannungs- MOS-Transistors M₁ verbunden, während die Drain des Transistors M₁ über einen Lastwiderstand R₁ mit der Versorgungsspannung 3LVCEO verbunden ist. Die Drain des Hochspannungs-MOS-Transistors M₁ ist auch parallel mit den ein Darlington-Paar bildenden bipolaren Transistoren Q 1XN , Q 2XN verbunden, welche große Last-Ströme treiben.
Eine Verzögerungsschaltung 20 weist Inverter I₁, I₂ auf. Der CMOS-Pegeleingangsanschluß 1 ist mit dem Eingang des Inverters I₁ verbunden, dessen Ausgang an den Eingang des Inverters I₂ angeschlossen ist. Hierdurch wird ein erster Verzögerungsteil gebildet.
Ein zweiter Verzögerungsteil, 20′, weist Inverter I₁₃, I₁₄, I₁₅ und I₁₆ auf, die in Reihe geschaltet sind. Der CMOS-Eingangsanschluß 1 ist mit dem Eingang des Inverters I₁₃ verbunden und am Ausgang des Inverters I₁₆ werden bestimmte Verzögerungssignale erhalten.
Ein erster Last-Treiberteil 30 ist wie folgt aufgebaut.
Der Ausgang des genannten ersten Verzögerungsteiles 20 ist mit dem Gate eines HV-MOS-Transistors M₆ verbunden und die Versorgungsspannung 3LVCEO liegt über den Lastwiderstand R₇ an der Drain des HV-MOS-Transistors M₆ an. Die Drain des Transistors M₆ ist ebenfalls mit der Anode der Diode D₁ verbunden, deren Kathode mit der Anode der weiteren Diode D₂ verbunden ist. Die Kathode der Diode D₂ ist mit der Basis des aus bipolaren Transistoren Q 3XN , Q 4XN gebildeten Darlington-Paares verbunden und die genannten Transistoren Q 3XN , Q 4XN sind parallel geschaltet und treiben große Last-Ströme.
Ein zweiter Last-Treiberteil 30′ ist wie folgt aufgebaut.
Der Ausgang des zweiten Verzögerungsteiles 20′ ist mit dem Gate des HV-MOS-Transistors M₁₇ verbunden und die Versorgungsspannungsquelle (Spannung 3LVCEO) ist mit der Drain des genannten Hochspannungs-MOS-Transistors M₁₇ und seriell mit Dioden D₁₃, D₁₄, D₁₅ und D₁₆ verbunden sowie mit der Basis des aus den bipolaren Transistoren Q 15XN , Q 16XN gebildeten Darlington-Paares.
Die genannten Transistoren Q 15XN , Q 16XN sind wiederum parallel geschaltet und treiben große Last-Ströme.
Eine Bezugsspannungs-Erzeugungsschaltung 40 wird aus Widerständen gebildet. Zwei jeweils aus Widerständen R₁₅, R₁₆, R₁₇ bzw. R₁₂, R₁₃, R₁₄ gebildete Reihenschaltungen sind zueinander parallel geschaltet. Ein Endanschluß der parallel geschalteten Widerstandsreihe ist mit einem Knoten 19 verbunden, welcher die Versorgungsspannung 3LVCEO annimmt, während die beiden anderen Enden der Widerstandsreihen mit dem Bezugspotential, hier der Erde, verbunden sind.
Ein erster Bezugsspannungs-Übertragungsschaltkreis 50 ist wie folgt aufgebaut.
Der CMOS-Eingangsanschluß 1 ist mit dem Gate eines Hochspannungs-MOS-Transistors M₅ verbunden und die Source dieses Transistors ist geerdet. Die Drain des HV-MOS-Transistors M₅ ist mit einem Zwischen-Knoten 18 verbunden, der zwischen den in Reihe geschalteten Widerständen R₁₅, R₁₆ der Bezugsspannungs- Erzeugungsschaltung 40 liegt. Die Verbindung erfolgt über einen Lastwiderstand R₆. Die Drain des HV-MOS-Transistors M₅ ist mit dem Gate des HV-MOS-Transistors M₂ verbunden. Die Drain dieses HV-MOS-Transistors M₂ ist mit dem Zwischen-Knoten 16 zwischen den in Reihe geschalteten Widerständen R₁₂, R₁₃ der Bezugsspannungs- Erzeugungsschaltung 40 verbunden und die Source des HV- MOS-Transistors M₂ ist mit dem Emitter des bipolaren Transistors Q 2XN in der Versorgungsspannungsschaltung 10 verbunden sowie mit dem Kollektor des bipolaren Transistors Q 4XN in der ersten Last-Treiberschaltung 30.
Eine zweite Bezugsspannungs-Übertragungsschaltung 50′ ist wie folgt aufgebaut.
Der CMOS-Signal-Eingangsanschluß 1 ist mit dem Gate eines HV-MOS-Transistors M₁₄ verbunden und die Source des genannten HV-MOS-Transistors M₁₄ ist geerdet. Die Drain des HV-MOS-Transistors M₁₄ ist über einen Lastwiderstand R₂₀ mit einem Zwischen-Knoten 28 zwischen den in Reihe geschalteten Widerständen R₁₆, R₁₇ verbunden, während die Source dieses HV-MOS-Transistors M₁₄ geerdet ist. Die Drain des HV-MOS-Transistors M₁₄ ist auch mit dem Gate des HV-MOS-Transistors M₁₅ verbunden. Die Drain des HV-MOS-Transistors M₁₅ ist mit einem Zwischen-Knoten 17 zwischen in Reihe geschalteten Widerständen R₁₃, R₁₄ in der genannten Bezugsspannungs-Erzeugungsschaltung 40 verbunden. Die Source des HV-MOS-Transistors M₁₅ ist mit dem Emitter des bipolaren Transistors Q 4XN in der genannten ersten Treiberschaltung 30 verbunden sowie mit dem Kollektor-Knoten 21 des bipolaren Transistors Q 15XN in der zweiten Treiberschaltung 30′.
Unter Bezugnahme auf Fig. 2 soll nun der Betrieb der Schaltung näher erläutert werden.
Weist der Eingangsanschluß für das CMOS-Pegelsignal den Wert "0" auf, so schaltet der HV-MOS-Transistors M₁ aus und der Knoten 2 nimmt die Spannung 3LVCEO Volt an. Die bipolaren Transistoren Q 1XN , Q 2XN schalten ein. Wenn das "0"-Signal die Inverter I₁, I₂ passiert und an den HV-MOS-Transistors M₆ angelegt wird, schaltet dieser Transistor M₆ aus und die Spannung am Knoten 22 geht auf 3LVCEO Volt. Sodann schalten die Dioden D₁, D₂ und die bipolaren Transistoren Q 3XN , Q 4XN ein. Das die Inverter I₁₃, I₁₄, I₁₅ und I₁₆ passierende "0"-Signal wird an den HV-MOS-Transistor M₁₇ angelegt und dieser Transistor schaltet aus, so daß die Spannung am Knoten 31 auf 3LVCEO Volt geht, was die Dioden D₁₃, D₁₄, D₁₅ und D₁₆ sowie die bipolaren Transistoren Q 15XN , Q 16XN einschaltet.
Der Strom fließt über die bipolaren Transistoren Q 2XN , Q 4XN , Q 6XN zur Last und die Spannung am Knoten 11 des Last-Anschlusses beträgt 3LVCEO-6V BE Volt. Dies bedeutet, daß die parallel geschalteten bipolaren Transistoren Q 2XN , Q 4XN , Q 16XN sehr große Ströme treiben können. Die Dioden D₁, D₂, D₁₃-D₁₆ werden dazu benutzt, die bipolaren Transistoren Q 3XN , Q 4XN im Strom- Versorgungsteil 10 und die bipolaren Transistoren Q 15XN , Q 16XN , im Last-Versorgungsteil 30′ im wirksamen Bereich (also nicht im Sättigungsbereich) zu betrieben.
Nimmt andererseits der Eingang am CMOS-Eingangsanschluß 1 den Pegel "1" an, so schaltet der HV-MOS-Transistors M₁ ein und der Knoten 2 geht auf 0 Volt, wobei die bipolaren Transistoren Q 1XN , Q 2XN ausschalten. Der "1"-Pegel des Knotens 1 wird über die Inverter I₁, I₂ an den HV-MOS-Transistors M₆ angelegt und der HV-MOS-Transistors M₆ schaltet ein, wobei der Knoten 22 auf 0 Volt geht und die Dioden D₁, D₂ sowie die bipolaren Transistoren Q 3XN , Q 4XN ausschalten.
Das Signal mit "1"-Pegel wird auch über die Inverter I₁₃, I₁₄, I₁₅ und I₁₆ an den HV-MOS-Transistors M₁₇ angelegt, welcher dadurch einschaltet. Deshalb geht der Knoten 31 auf 0 Volt und die Dioden D₁₃, D₁₄, D₁₅ und D₁₆ sowie die bipolaren Transistoren Q 15XN , Q 16XN schalten aus. Durch die Last fließt kein Strom.
Wie oben erläutert, schalten bei Anlegen eines "1"-Signals am CMOS-Eingangsanschluß 1 die bipolaren Transistoren Q 2XN , Q 4XN , Q 16XN aus. Das 3LVCEO-Volt-Signal wird zwischen den Kollektor und den Emitter des Transistors gelegt. In diesem Falle, wenn also jede der Spannungen zwischen dem Kollektor und dem Emitter der bipolaren Transistoren Q 2XN , Q 4XN und Q 16XN nicht größer ist als LVCEO, wird derjenige bipolare Transistor, an dem eine größere Spannung als LVCEO anliegt, durchbrechen.
Um die Spannung zwischen dem Kollektor und dem Emitter jeweils der bipolaren Transistoren Q 2XN , Q 4XN und Q 16XN auf LVCEO bei ausgeschalteten bipolaren Transistoren einzustellen, werden die Widerstände R₁₂-R₁₇, die PMOS-HV-Durchgangstransitoren M₂, M₁₅ und die HV-MOS-Transistoren M₅, M₁₄ verwendet, welche die HV-MOS-Transistoren M₂ und M₁₅ treiben.
Gilt bezüglich der Widerstände R₁₂-R₁₇, daß R₁₂=R₁₃=R₁₄=R₁₅ =R₁₆=R₁₇, so beträgt die Spannung zwischen dem Knoten 16 und der Erde 2LVCEO und die Spannung zwischen dem Knoten 17 und der Erde LVCEO.
Wie oben erläutert, schaltet bei Anlegen eines "1"-Signals an den CMOS-Eingangsanschluß 1 der HV-MOS-Transistor M₅ ein und sodann schaltet auch der HV-MOS-Transistor M₂ ein und die Spannung von 2LVCEO Volt am Knoten wird auf den Knoten 13 übertragen. Die Spannung zwischen dem Kollektor und dem Emitter des bipolaren Q 2XN nimmt LVCEO Volt an. Wird das "1"-Signal am Eingangsanschluß an den HV-MOS-Transistor M₁₄ angelegt, so schaltet dieser HV-MOS-Transistor M₁₄ und ebenfalls der MOS-Durchgangstransistor M₁₅. Die Spannung LVCEO am Knoten wird auf den Knoten 21 übertragen und die Spannung zwischen dem Kollektor und dem Emitter des bipolaren Transistors Q 4XN nimmt LVCEO Volt an. Auch dieser Transistor kann nicht durchbrechen. Da die Spannung von LVCEO Volt am Knoten 21 auch zwischen dem Kollektor und dem Emitter des bipolaren Transistors Q 16XN anliegt, kann auch diesem Transistor nichts passieren.
Ähnlich dem anhand der Fig. 1 erläuterten Betrieb wird zum Verhindern des Ausschaltens des bipolaren Transistors Q 16XN vor dem Übergang der Spannung am Knoten 21 auf LVCEO Volt durch Einschalten des HV-MOS-Transistor M₁₅ das durch die Inverter I₁₃, I₁₄, I₁₅ und I₁₆ verzögerte Signal benutzt. Um zu Verhindern, daß der bipolare Transistor Q 4XN ausschaltet, bevor die Spannung am Knoten 13 auf 2LVCEO Volt geht, wobei der MOS- Durchgangstransistor M₂ eingeschaltet ist, werden die Inverter I₁, I₂ zum Verzögern des Signals benutzt.
Deshalb wird ähnlich dem anhand der Fig. 1 beschriebenen Ausführungsbeispiel eine Versorgungsspannung von 2LVCEO benutzt und der Spannungsbereich (die möglichen Spannungsschwankungen) am Ausgangsanschluß für die Last liegt im Bereich von 2LVCEO- 4V BE Volt. Durch eine Last mit 100 Ohm fließender Strom nimmt dabei den Wert (2LVCEO-4V BE )/100 (A) an.
Gemäß Fig. 2 wird eine Versorgungsspannung von 3LVCEO benutzt und der Spannungsbereich am Ausgangsansschluß ergibt sich zu 3VCEO-6V BE Volt. Dabei fließt durch eine Last von 100 Ohm ein Strom von (3LVCEO-6V BE )/100 (A).
Um bei Verwendung einer Versorgungsspannung von 3LVCEO einen größeren Spannungsbereich zu erhalten, kann die in Fig. 1 gezeigte Schaltung gemäß Fig. 2 erweitert werden. Das heißt, gemäß den beschriebenen Grundsätzen, können Schaltungen mit größeren Versorgungsspannungen von 4LVCEO, 5LVCEO etc. in einfacher Weise konstruiert werden, um größere Signalschwankungen zu ermöglichen. Dem Fachmann ist es ohne weiteres möglich, die erweiterten Schaltungen zu entwerfen, wobei die Erweiterung des Spannungsbereichs nur durch die Durchbruchsspannungen der HV-MOS-Transistoren begrenzt ist.

Claims (4)

1. Treiberschaltung für hohe Spannungen und große Leistungen, in der bipolare Transistoren und Hochspannungs-CMOS-Transistoren verwendet werden, gekennzeichnet durch folgende Baugruppen:
  • a) eine Strom-Treiberschaltung (10) mit einem Hochspannungs- MOS-Transistor-Inverter (M₁) und einem ersten bipolaren Transistor (Q 1XN , Q 2XN ) zum Treiben großer Ströme, wobei die Versorgungsspannung (2LVCEO) ein bestimmtes Vielfaches der Durchbruchsspannung zwischen dem Kollektor und dem Emitter des bipolaren Transistors beträgt;
  • b) eine Last-Treiberschaltung (30), welche die Last (R L ) mit hohem Strom und hoher, einem Vielfachen der Durchbruchsspannung entsprechender Spannung treibt und welche einen Hochspannungs-MOS-Transistor-Inverter (M₆) und einen zweiten bipolaren Transistor (Q 3XN , Q 4XN ) aufweist;
  • c) eine Bezugsspannungs-Erzeugungsschaltung (40), welche das Vielfache der Versorgungsspannung unter die Durchbruchsspannungen herunterteilt, um einen Durchbruch zwischen Kollektor und Emitter der ersten und zweiten bipolaren Transistoren zu verhindern;
  • d) eine Bezugsspannungs-Überführungsschaltung (50), welche die Bezugsspannung aufgrund einer Schaltoperation des Hochspannungs-MOS-Transistors in Abhängigkeit vom CMOS-Pegel des Eingangssignals zum Verbindungspunkt der genannten ersten und zweiten bipolaren Transistoren überträgt; und wobei,
  • e) unter Verwendung einer BiCMOS-Technik eine Verzögerungsschaltung (20) vorgesehen ist, welche einen Betrieb der Last-Treiberschaltung (30) solange unterbindet, bis die Spannung am Verbindungspunkt (3) der ersten und zweiten bipolaren Transistoren eine Teilspannung der Bezugsspannung erreicht hat.
2. Treiberschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Hochspannungs-CMOS-Transistor (M₁) mit als Darlington-Paar parallel geschalteten bipolaren Transistoren (Q 1XN , Q 2XN ) verbunden ist und daß das Eingangssignal am Signalpegel-Eingangsanschluß (1) in Abhängigkeit von angelegten Eingangsspannungen große Ströme durch die bipolaren Transistoren treibt.
3. Treiberschaltung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Last-Treiberschaltung (30) mehrere Dioden (D₁, D₂) aufweist, die in Reihe zwischen die Drain des Hochspannungs-CMOS-Transistors und die Basis des aus bipolaren Transistoren gebildeten Darlington-Paares geschaltet sind und im Arbeitsbereich der genannten bipolaren Transistoren wirksam sind, so daß die Last (R L ) mit hoher Leistung getrieben werden kann.
4. Treiberschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Drain des Hochspannungs-CMOS-Transistors (M₅) mit dem Gate eines CMOS-Transistors (M₂) in der Bezugsspannungsübertragungsschaltung (50) verbunden ist und daß in Abhängigkeit vom eingegebenen Signalpegel die heruntergeteilte Bezugsspannung zunächst übertragen wird, um eine Stromversorgung zu erreichen und am Knotenpunkt (3) zwischen den bipolaren Transistoren eine Mindestspannung aufrechtzuerhalten und einen Durchbruch zwischen dem Kollektor und dem Emitter des bipolaren Transistors der Last-Treiberschaltung (30) zu verhindern, und daß zum Erreichen eines breiten Signalbereiches die angelegte Spannung erhöht und in eine solche Spannung rückunterteilt wird, welche einen konstanten Spannungspegel zwischen dem Kollektor und dem Emitter eines jeden bipolaren Transistors aufrecht erhält, auch wenn die angelegte Spannung angestiegen ist, wobei die Schaltung um einen Hochspannungs-CMOS-Transistor (M₁₄) und einen parallel zur Bezugsspannungs-Übertragungsschaltung (50) geschalteten CMOS-Transistor (M₁₅) erweitert ist.
DE3801530A 1987-01-24 1988-01-20 Bicmos-treiberschaltung Granted DE3801530A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870000579A KR900001746B1 (ko) 1987-01-24 1987-01-24 바이 씨 모스에 의한 고전압 대전력 구동회로

Publications (2)

Publication Number Publication Date
DE3801530A1 true DE3801530A1 (de) 1988-08-04
DE3801530C2 DE3801530C2 (de) 1989-12-14

Family

ID=19259111

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3801530A Granted DE3801530A1 (de) 1987-01-24 1988-01-20 Bicmos-treiberschaltung

Country Status (5)

Country Link
US (1) US4853559A (de)
JP (1) JPS63260219A (de)
KR (1) KR900001746B1 (de)
DE (1) DE3801530A1 (de)
GB (1) GB2202703B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889315A (en) * 1994-08-18 1999-03-30 National Semiconductor Corporation Semiconductor structure having two levels of buried regions
CN102723935A (zh) * 2012-05-22 2012-10-10 柏德胜 一种自关断器件驱动保护电路
CN104539271A (zh) * 2014-11-14 2015-04-22 合肥雷科电子科技有限公司 一种基于阴极正负输出的栅极调制器及其实现方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2938066A1 (de) * 1978-09-21 1980-04-03 Exxon Research Engineering Co Schaltkreis

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3725678A (en) * 1971-05-07 1973-04-03 Bendix Corp Circuit for providing multiple level output voltage signal in response to a remotely sensed voltage variation and having automatic level switching feedback
FR2445642A1 (fr) * 1978-12-29 1980-07-25 Radiotechnique Compelec Agencement de securite en cas de chute d'une tension d'alimentation continue
CH639521B (fr) * 1980-05-28 Ebauches Electroniques Sa Circuit detecteur de niveau de tension.
JPS5894233A (ja) * 1981-11-30 1983-06-04 Fujitsu Ltd Ｔｔｌ論理回路
US4481430A (en) * 1982-08-02 1984-11-06 Fairchild Camera & Instrument Corp. Power supply threshold activation circuit
JPH0628335B2 (ja) * 1984-12-27 1994-04-13 沖電気工業株式会社 駆動回路
JPS61158175A (ja) * 1984-12-28 1986-07-17 Toshiba Corp プレ−ナ型トランジスタ装置
US4721867A (en) * 1986-04-16 1988-01-26 Cherry Semiconductor Corporation High speed logic gate with simulated open collector output

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2938066A1 (de) * 1978-09-21 1980-04-03 Exxon Research Engineering Co Schaltkreis

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Esprit-Projekt für hochentwickelte Mikro- elektronik. In: Physik in unserer Zeit, 17.Jhg. 1986, Nr.5, A36 *
FREUNDEL, Peter: Leistungs-MOSFETs oder Bipolar-Transistoren? In: Elektronik 5, 09.03.1984, S.74-78 *

Also Published As

Publication number Publication date
JPS63260219A (ja) 1988-10-27
KR880009476A (ko) 1988-09-15
GB2202703A (en) 1988-09-28
KR900001746B1 (ko) 1990-03-19
DE3801530C2 (de) 1989-12-14
US4853559A (en) 1989-08-01
GB2202703B (en) 1991-09-25
GB8801597D0 (en) 1988-02-24

Similar Documents

Publication Publication Date Title
DE19525237A1 (de) Pegelschieberschaltung
DE2544974B2 (de) Schaltkreis zur Realisierung logischer Funktionen
DE2252371A1 (de) Schwellwert-verknuepfungsglied
DE1762172B2 (de) Verknuepfungsschaltung mit stromuebernahmeschaltern
DE2900539B2 (de) Logische Schaltung
EP0589221B1 (de) Integrierte Halbleiterschaltungsanordnung
DE3781919T2 (de) Eingangsschaltung.
DE1032787B (de) Schaltmatrize
DE3878276T2 (de) Tri-state-ausgangsschaltung.
DE2631474C3 (de) Halbleiter-Schalteinrichtung
DE2331441A1 (de) Logische grundschaltung
DE2329643B2 (de) Schaltung zur Signalpegelumsetzung
DE19547754C1 (de) Steuerschaltung für BiCMOS-Bustreiber
DE1906757A1 (de) Schaltung zur Realisierung des sogenannten exklusiven ODER
DE2509732B2 (de) Schaltungsanordnung zur Korrelation zweier Gruppen paralleler Binärsignale
DE3801530C2 (de)
DE1901808A1 (de) Schaltungsanordnung zur Durchfuehrung logischer Funktionen
EP0673118A1 (de) BiCMOS-Pegelwandler ECL-CMOS
DE1291784B (de) Schaltung zur Durchfuehrung logischer Funktionen zur Erzielung hoher Schaltgeschwindigkeiten und einer geringen Verlustleistung
DE3309396A1 (de) Schaltungsanordnung zur pegelanpassung
EP0048490B1 (de) Schaltungsanordnung zum Umsetzen eines binären Eingangssignals in ein Telegrafiersignal
DE2525690B2 (de) Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik
DE1285529B (de) Aus mindestens zwei Dioden-Transistor-Logikelementen aufgebauter ODER-Schaltkreis
DE3145771C2 (de)
EP0065022A1 (de) Integrierter Spannungsteiler mit Auswahlschaltung in Isolierschicht-Feldeffekttransistor-Technik, dessen Abwandlung und seine Verwendung in einem Digital-Analog-Wandler

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: SAMSUNG ELECTRONICS CO., LTD., SUWON, KYONGGI, KR

D2 Grant after examination
8364 No opposition during term of opposition