DE2900539B2 - Logische Schaltung - Google Patents
Logische SchaltungInfo
- Publication number
- DE2900539B2 DE2900539B2 DE2900539A DE2900539A DE2900539B2 DE 2900539 B2 DE2900539 B2 DE 2900539B2 DE 2900539 A DE2900539 A DE 2900539A DE 2900539 A DE2900539 A DE 2900539A DE 2900539 B2 DE2900539 B2 DE 2900539B2
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- transistors
- logic
- transistor
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
Logische Schaltung mit wenigstens zwei Transistoren (Qn, QrX deren Emitter gemeinsam an eine Konstantstromquelle (9) angeschlossen sind, wobei wenigstens
einer der Transistoren an seinem Kollektor ein Ausgangssignal abgibt dessen Basis.ein Eingangssignal
zugeführt ist
Der Stand der Technik und die Erfindung werden im folgenden anhand der Zeichnung näher erläutert: Es
zeigt
Fig. IB ein logisches Symbol für die Schaltung der
Fig. IA,
F i g. IC die Übertragungskennlinie der Schaltung der
Fig. IA, wobei die logische Amplitude gleich 1 ist,
Fig.2 das Schaltbild einer herkömmlichen ECL-Schaltung,
Fig.3B das logische Symbol der Schaltung der
Fig.3A,
F i g. 3C die Obertragungskennlinie der Schaltung der
F i g. 3A, wenn die logische Amplitude gleich 1 ist
Fig.4A das Schaltbild einer erfindungsgemäßen logischen Schaltung,
F i g. 4B die Obertragungskennlinie der Schaltung der Fig.4A,
F i g. 4C einen abgewandelten Aufbau der Schaltung derFig.4A,
form der erfindungsgemäßen logischen Schaltung, bei
der mehrere Schaltungen der Fig.4A miteinander
verbunden sind, die je als logische Grundschaltung
verwendet werden,
Fig.5B das logische Symbol der Schaltung der
Fig.5A,
F i g. 6A das SchaJibild einer weiteren Ausführungsform der erfindungemäßen logischen Schaltung, bei der
die logische Grundschaltung der Fig.4A mit einer Formierschaltung verbunden ist
Fig. 6B in einem Diagramm die Übertragungskennlinie der Schaltung der F i g. 6A und
Fig.6C das Schaltbild einer Abwandlung der Schaltung der F ig. 6 A.
Als schnell arbeitende logische Schaltung ist ein logischer Stromschaltkreis (CM L-Schaltung) mit bipolaren Transistoren bekannt (Fig. IA). Für solche Schaltungen wurden verschiedenerlei Verbesserungen vorgeschlagen, beispielsweise in den US-PS 35 02 900,
37 51 680 und 37 58 791.
Es ist zwar bekannt daß die logische Arbeitsweise der
CML-Schaltung, die eine Art Stromschaltkreis ist auf dem Betrieb von Transistoren im nichtgesättigten
Bereich basiert, trotzdem sei die logische Operation solcher Schaltungen zunächst anhand der Fig. IA, IB
und IC erläutert.
Fig. IA zeigt den grundsätzlichen Aufbau einer
CML-Schaltung, Fig. IB ihr logisches Symbol. Die Schaltung der Fig. IA enthält zwei Eingänge A und B
und zwei Ausgänge, nämlich einen ODER-Ausgang (A 4 B) und einen NOR-Ausgang (A+ BX Die Schaltung
besteht aus einem Grundteil 18 der CML-Schaltung und einem Bezugsspannungsgenerator 19. Der Grundteil 18
enthält Transistoren Qn, Qn und <?„ die mit 6,7 bzw. 8
bezeichnet sind. Das Eingangssignal A wird der Basis des Transistors Qn über einen Eingang 1 und das
Eingangssignal B der Basis des Transistors Q12 über
einen Eingang 2 zugeführt Die im Bezugsspannungsgenerator 19 erzeugte Bezugsspannung wird über einen
Eingang 5 der Basis des Transistors Qn zugeführt. Die
Emitter der Transistoren Qn, Qn und Qr sind
gemeinsam mit einer Konstantstromquelle 9 verbunden. Die Kollektoren der Transistoren Qn und Qn sind
gemeinsam über einen Widerstand R1, der mit 10 bezeichnet ist an Masse geführt Der Kollektor des
Widerstandes Qr ist über einen mit 11 bezeichneten
Widerstand R2 an Masse geführt. Je nach dem, ob wenigstens eine der Eingangsspannungen an den
Eingängen 1 und 2 höher ist als die Bezugsspannung am Bezugsspannungseingang 5 oder nicht, fließt durch die
Transistoren Qn und Qn oder durch den Transistor Qr
ein konstanter Strom zur Konstantstromquelle 9. Durch den Spannungsabfall am Widerstand R\ oder Ri infolge
des fließenden konstanten Stroms entsteht ein NOR- oder ODER-Ausgangssignal. Das heißt, an dem mit den
Kollektoren der Transistoren Qn und Qn verbundenen Ausgang 4 entsteht ein Ausgangssignal Onor, während
an dem mit dem Kollektor des Transistors Qr
ng *J cill nüagafigäSigfiei IA)R(ODER)
entsteht Unter den zu derartigen CML-Schaltungen gehörenden logischen Schaltungen wird eine sogenannte emittergekoppelte logische (ECL)-St'naltung praktisch verwendet, deren logische Amplitude 0,8 V beträgt
und von der die Ausgangssignale gemäß F i g. 2 aber als Emitterfolger geschaltete Transistoren 12 und 13 abgegriffen werden und bei der eine Quellenspannung von
- Vee gleich -5,2 V verwendet wird. Die ECL-Schaltung eignet sich zur Verwendung bei herkömmlichen wenig oder mäßig integrierten Schaltungen, die in einem auf ι ο
einer gedruckten Schaltung befestigten Gehäuse untergebracht sind. Die logische Amplitude von 0,8 V wird
verwendet, um einen Bereich für Störungen vorzusehen, die in einem solchem Fall in den langen Verbindungsdrähten zwischen den Chips entstehen. Die als
Emitterfolger geschalteten Transistoren 12 und 13, die mit den Anschlußwiderständen 14 und 15 verbunden
sind, dienen dazu, die langen Verbindungsdrähte 16 und
17 zwischen den Schaltungen zu speisen, die Kollektorspannungen der Transistoren Qn, Qn und Qr im
eingeschalteten Zustand auf einem vorbestimmten Pegel zu halten (F i g. 2\ und um zu verhindern, daß die
Transistoren in ihren gesättigten Bereich gelangen. Die ECL-Schaltung hat jedoch den Nachteil, daß, wenn sie
mit hoher Geschwindigkeit arbeitet, der Leistungsverbrauch nicht nur in dem Grundschaltungsteil 18. sondern
auch in den als Emitterfolger geschalteten Transistoren 12 und 13 und in den Anschlußwiderständen 14 und 15
hoch wird, und daß zusätzlich zu den integrierten Schaltungen eine große Anzahl von Anschlußwiderständen wie den Widerständen 14 und 15 notwendig ist
Abgesehen von den vorstehend beschriebenen ECL-Schaltungen wurde vorgeschlagen, mit der CML-Schaltung selbst logische Operationen durchzuführen,
die in in großem Maße integrierten Schaltungen verwendbar ist Danach ist es aus folgenden Gründen
möglich, die Absgangssignale direkt von den Kollektoren der Transistoren abzugreifen.
1. Da bei der CML-Schaitung weniger Störungen
entstehen und sie durch verschiedene Parameter wie die Temperatur und die angelegte Spannung bei hohem
Integrationsgrad weniger beeinflußt wird als bei herkömmlicher Befestigung oder Unterbringung, ist es
möglich, eine kleine logische Amplitude zu verwenden, die etwa halb so groß ist wie die herkömmliche
Amplitude von 03 V. Der Ausdruck »im hohen Maße oder stark integriert« bedeutet hier nicht nur die
Erhöhung der Packungs- oder Integrationsdichte der Schaltungen auf einem Siliziumplättchen, sondern auch
solche Anordnungsmethoden, durch die sich verglichen so mit dem herkömmlichen Vorgehen eine wesentlich
höhere Packungsdichte erreichen läßt, indem die integrierten Schaltungen auf mehreren keramischen
Substanzen angeordnet werden.
2. Bei der ECL-Schaltung müssen die als Emitterfolger geschalteten Transistoren verwendet werden, um zu
verhindern, daß die Transistoren Qn, Qn und Qr im
eingeschalteten Zustand in Abhängigkeit von den Vorspannbedingungen in den gesättigten Bereich
gelangen. Wie unter (1) erwähnt, läßt sich durch die
Verwendung einer geringen logischen Amplitude die Schwierigkeit der Sättigung des Transistors vermeiden,
so daß die als Emitterfolger geschalteten Transistoren überflüssig werden. Bei hoher Integrationsdichte ist
daher die CML-Schaltung (Fig. IA), bei der die
Ausgangssignale direkt von den Kollektoren abgegriffen werden, hinsichtlich einer geringen Anzahl von
Schäiiüilgäcicnienien und eines möglichst geringen
Leistungsverbrauchs vorteilhaft Die in Fi g. IA gezeigte CML-Schaltung hat jedoch andere Nachteile.
1. Wird bei der CML-Schaltung in üblicher Weise eine Bezugsspannung von einem Bezugsspannungsgenerator
zugeführt, der ständig eine Spannung mit einem festen Wert erzeugt, beginnt die Umschaltung des Stroms
nicht bis die Eingangsspannung einen .konstanten Wert überschreitet Um diese Tatsache genauer zu erläutern,
ist in F i g. 1C die Übergangs- oder Übertragungskennlinie der CML-Schaltung gezeigt In dem Diagramm der
Fig. IC ist auf der Abszisse und Ordinate die relative
Eingangs- bzw. Ausgangsspannung aufgetragen. Beispielsweise wird bei einem Ausgangssignal Ohor die
relative Ausgangsspannung bei etwa 1 gehalten, bis die Eingangsspannung sich auf einen Bereich von 0,2 bis 03
ändert Mit anderen Worten, es entsteht eine Übertragungs- oder Umschaltverzögerung der logischen
Operation, die der Zeitspanne entspricht während der die Ausgangsspannung unverändert bleibt Eine abrupte
Änderung der Eingangsspannung wird benötigt um die Übertragungs- oder Uinschaltverzögerung zu vermindern. Das heißt, es ist nicht möglich, diese Verzögerung
zu vermindern, ohne als Eingangssignal einen Impuls zu verwenden, dessen Anstiegs- und Abfallzeit kurz ist. Je
kürzer aber die Abstiegs- und Abfallzeit des Impulses ist um so stärker machen sich Störungen infolge von
Reflexionen, Übersprechen oder dergleichen bemerkbar. Bei der normalen CML-Schaltung besteht daher die
Schwierigkeit daß, wenn mit hoher Geschwindigkeit gearbeitet werden soll, die Einschränkungen hinsichtlich
der Befestigung oder Packung sehr einschneidend werden.
Die US-PS 35 58 914 bezieht sich auf eine logische Schaltung, bei der eine Bezugsspannung verwendet
wird. Hierbei wird der Basis eines Transistors eine konstante Spannung zugeführt, wobei die Schwellenspannung entsprechend eingestellt wird, je nach dem, ob
das Ausgangssignal C der Schaltung einen hohen oder niedrigen Pegel aufweist Die Kollektoren des ersten
und zweiten Transistors 1, 2 sind durch Widerstände 6 bzw. 7 miteinander verbunden. Der Verbindungspunkt
dieser beiden Widerstände ist an die Basis des zweiten Transistors 2 angeschlossen, so daß dessen Basis
vorgespannt ist und auf diese Weise eine Bezugsspannung erzeugt wird.
Es ist daher nicht notwendig, zur Erzeugung einer
Bezugsspannung weitere Schaltungsbestandteile vorzusehen.
Bei der aus der US-PS 35 58 914 bekannten Anordnung werden temperaturbedingte Änderungen
der Bezugsspannung dadurch kompensiert daß die Widerstände 6 und 7 gleiche Widerstände haben. Da der
Transistor 2 über die Widerstände vorgespannt ist arbeitet die Schaltung verhältnismäßig langsam.
2. Gemäß Fig. IA benötigt die normale CML-Schaltung zusätzlich zur Grundschaltung 18 die Bezugsspannungsquelle 19.
Um die obigen Schwierigkeiten zu lösen, wurde eine ohne Schaltschwelle arbeitende logische Schaltung (im
folgenden als NTL-Schaltung bezeichnet) vorgeschlagen, wie sie in den F i g. 3A bis 3C gezeigt ist (US-PS
37 67 737). Ein wesentliches Merkmal der NTL-Schaltung besteht darin, daß der Widerstandswert eines
Widerstandes Ra kleiner ist als der eines Widerstandes Rb, und daß der Arbeitspegel der Transistoren Qn und
Qi 2 innerhalb eines begrenzten Bereichs gehalten wird, der zwischen dem gesättigten und dem nicht nichtgesättigten Bereich liegt. Die übertragungs- oder limschait-
kennlinie der Schaltung ist so gewählt, daß die in Relativwerten aufgetragene Ausgangsspannung zu
fallen beginnt (Fig.3C), sobald die ebenfalls in Relativwerten aufgetragene Eingangsspannung angelegt wird, und daß in der Umschaltkennlinie keine
Schwelle vorhanden ist. In F i g. 3C sind auf der Abszisse und Ordinate die gleichen Spannungen wie in Fig. IC
aufgetragen. Wegen der vorstehend beschriebenen Umschaltkennlinie ist die NTL-Schaltung hinsichtlich
der Übertragungsverzögerung der CML-Schaltung
überlegen. Die Grundschaltung der NTL-Schaltung kann jedoch entgegen der CML-Schaltung nur ein
einziges Ausgangssignal bereitstellen, so daß bei Verwendung von NTL-Schaltungen hinsichtlich der
logischen Auslegung eine große Anzahl von Grundschaltungen erforderlich ist Da bei der NTL-Schaltung
die Transistoren in der Nähe des gesättigten Bereiches arbeiten, arbeitet diese Schaltung darüber hinaus
langsam und ist daher verglichen mit dem Fall nachteilig, daß die Transistoren vollständig im nichtgesättigten Bereich arbeiten. Ferner ist, obwohl jede
logische Einheitsschaltung der NTL-Schaltung keine Schwelle zu haben braucht, für die gesamte logische
Schaltung eine gewisse Schwelle notwendig. In der letzten Stufe einer Gruppe logischer Schaltungen wird
daher die sich von der Schaltung der Fig.3A unterscheidende CML-Schaltung der Fig. IA benötigt.
Obwohl verglichen mit dem Fall, daß nur CML-Schaltuigen verwendet werden, bei einem solchen Schaltungsaufbau eine sehr geringe Anzahl von Bezugsspannungsquellen notwendig ist, kann doch auf die
Bezugsspannungsquelle nicht völlig verzichtet werden.
Als Abwandlungen der NTL-Schaltungen wurden außer der der Fig.3A verschiedene Schaltungen
vorgeschlagen. All diese Schaltungen haben jedoch die vorstehend erwähnten Eigenschaften, so daß der
Widerstandswert des Widerstandes /?i (F i g. 1 A) größer
sein muß als der des Widerstandes R2, und der Arbeitspegel der Transistoren Qn und Qn innerhalb
eines begrenzten Bereichs zwischen dem nichtgesättigten und dem gesättigten Bereich gehalten wird.
Der Erfindung liegt die Aufgabe zugrunde, die Mangel und Nachteile des Standes der Technik zu
beseitigen. Insbesondere soll ein Stromschaltkreis mit einer schwellenlosen Übertragungs- oder Umschaltcharakteristik geschaffen werden, der mit hoher Geschwindigkeit arbeiten kann.
Dies wird bei einer logischen Schaltung der eingangs genannten Gattung dadurch erreicht, daß Kollektor und
Basis des zweiten Transistors unmittelbar miteinander verbunden sind.
Da Basis und Kollektor des zweiten Transistors unmittelbar miteinander verbunden sind, wird die
Spannung an der Basis auf den Kollektor rückgekoppelt Dabei folgt die Spannung an der Basis der am
Emitter bzw. ist von dieser abhängig. Die Spannung am Emitter ist die gleiche wie die am Emitter des ersten
Transistors, dem das Eingangssignal zugeführt wird, weil die Emitter des ersten und des zweiten Transistors
miteinander verbunden sind. Ferner ändert sich die Spannung am Emitter des ersten Transistors, dem das
Eingangssignal zugeführt wird, entsprechend der Spannung des Eingangssignals. Daraus ergibt sich, daB
die Spannung am Kollektor des zweiten Transistors sich in Abhängigkeit von der Spannungsänderung des
Eingangssignals ändert Das Ausgangssignal an der Kollektorseite des zweiten Transistors hat daher für das
Eingangssignal keine Schwelle, und es treten zwischen
dem Eingangs- und dem Ausgangssignal kaum Verzögerungszeiten auf. Dabei ist die Schaltung ein Stromschaltkreis. Daher hat auch das Ausgangssignal vom
Kollektor des ersten Transistors, dem das Eingangssignal zugeführt wird, eine Kennlinie ohne Schwelle.
Wie erläutert, wird bei dem Stromschaltkreis wegen der Gleichstromkopplung zwischen Kollektor und Basis
des zweiten Transistors die Spannung an der Basis auf den Kollektor rückgekoppelt, wodurch der Schaltvor
gang gesteuert und somit eine Umschaltkennlinie ohne
Schwelle erzielt wird. Da die Spannung am Kollektor des ersten Transistors durch die Spannung an der Basis
begrenzt wird, können die Transistoren bei geeigneter Vorspannung im nichtgesättigten Bereich betrieben
is werden, ohne daß als Emitterfolger geschaltete
Transistoren notwendig wären.
Bei diesem Schaltungsaufbau läßt sich ein Stromschaltkreis mit schwellenloser Übertragungskennlinie
realisieren und es ist durch Anwendung des beschriebe
nen Stromschaltkreises möglich, eine logische Schaltung
bereitzustellen, die praktisch unverzögert arbeitet Weiter ist die hohe Arbeitsgeschwindigkeit dadurch
erzielbar, daß die Vorspannungen so eingestellt werden, daß die Transistoren im nichtgesättigten Bereich
arbeiten. Da der Stromschaltkreis als logische Grundschaltung verwendet wird und auch als Signalformschaltung verwendet werden kann, können die logische
Grundschaltung und die Signalformschaltung, die beide aus dem Stromschaltkreis bestehen, durch ähnliche
Elementanordnungen realisiert werden- Die den Stromschaltkreis enthaltende logische Schaltung kann daher
in starkem Maße integriert werden.
Im folgenden wird die Erfindung anhand der in der Zeichnung dargestellten bevorzugten Ausführungsbei
spiele erläutert
Bei dem in F i g. 4A gezeigten ersten Ausführungsbeispiel der erfindungsgemäßen logischen Schaltung wird
ein Eingangssignal A einem Eingang 1 zugeführt, der an die Basis des Transistors Qn angeschlossen ist Ein
Eingangssignal B wird einem Eingang 2 zugeführt der an die Basis des Transistors Qi2 angeschlossen ist Der
Emitter des Transistors Qn dessen Kollektor und Basis
direkt miteinander verbunden sind, ist zusammen mit den Emittern der Transistoren Qn und Qn an eine
gemeinsame Konstantstromquelle 9 angeschlossen. Die Kollektoren der Transistoren Qn und Q,-2 sind über
einen Widerstand R1 und der Kollektor des Transistors
Qr über einen Widerstand A2 an Masse geführt Dem
Leistungseingang der Konstantstromquelle 9 ist eine
so Speisespannung - VEE zugeführt Demzufolge wird
zwischen dem Leistungsanschluß und Masse elektrische Energie zugeführt
Wird bei dem vorstehend beschriebenen Schaltungsaufbau ein Eingangssignal mit hohem Potential (etwa
gleich Massepotential) dem Eingang 1 zugeführt, so
wird das Potential des Verbindungspunktes zwischen den Transistoren Qn, Qn und Qr und der Konstantstromquelle 9 auf einen Wert festgelegt, der sich durch
Subtraktion der Durchlaßspannung der Basis-Emitter-
Strecke des Transistors Qn vom Massepotential ergibt
(0,8 V). Am O0R-Ausgang 3 erscheint dann ein Potential,
das höher ist als der festgelegte Spannungspegel, und zwar um die Durchlaßspannung an der Basis-Emitter-Strecke des Transistors Qn d. h. das Massepotential; dies
es Hegt an der direkten Kopplung zwischen Basis und
Kollektor des Transistors Q1. Wenn also die Transistoren Qn und Qr die gleiche Kennlinie haben, tritt am
Cbn-Ausgang 3 eine Potentialänderung ein, die etwa
gleich ist der Änderung des Eingangspotentials unmittelbar nach der Änderung des Eingangssignals.
Gleichzeitig fließt fast der gesamte in die Konstantstromquelle 9 fließende Strom über den Kollektor des
Transistors Qn, so daß infolge des Spannungsabfalls am Widerstand R\ am QNOR-Ausgang 4 ein Potential von
beispielsweise — 0,4 V erscheint
Um den Transistor Qn im nichtgesättigten Bereich zu betreiben, sind der Widerstandswert des Widerstands
/?i, der konstante Strom und die logischen Eingangs-
und Ausgangspegel so gewählt, daß der Spannungsabfall an der Kollektor-Emitter-Strecke des Transistors
Qn selbst bei einer möglichen Änderung Speisespannung und einer möglichen Temperaturänderung
größer ist als der maximale Kollektor-Emitter-Spannungsabfall
des Transistors Qn, wenn dieser im gesättigten Bereich betrieben wird. Der Widerstandswert
des Widerstandes A2 wird in der Nachbarschaft
eines Wertes festgelegt, der durch Teilung der logischen Amplitude durch den konstanten Strom erhalten wird,
um eine Verschiebung des logischen Pegels auf der NOR-Seite vom logischen Pegel am Eingang zu
unterdrücken. In der vorliegenden Ausführungsform wird die logische Amplitude zu 0,4 V gewählt Die
Widerstandswerte der Widerstände Ri und A2 sind so
festgelegt, daß sie etwa im gleichen Bereich liegen und die obigen notwendigen Bedingungen erfüllen, so daß
sämtliche Transistoren im nichtgesättigten Bereich arbeiten. Wenn daher das Potential am CVicm-Ausgang 4
etwa gleich — 0,4 V (niedriger Pegel) ist, ist das Potential
am ObR-Ausgr,ng 3 etwa gleich Massepotential (hoher Pegel). Nimmt das Potential des dem Eingang 1
zugeführten Eingangssignals vom hohen Pegel (Massepotential) zum niedrigen Pegel (—0,4 V) ab, beginnt
über den Transistors Q1- mit der negativen Rückkopplung
unmittelbar auf die Potentialänderung des zugeführten Eingangssignals ein elektrischer Strom zu
fließen. Der durch den Transistor Q1-1 geflossene Strom
wird um den Betrag des Stroms durch den Transistor Qr
vermindert Die Ausgangspotentiale am (^ioR-Ausgang
4 und am ObR-Ausgang 3 ändern sich daher fast linear,
wie durch die Übertragungskennlinien der Fig.4B angedeutet In Fig.4B ist auf der Abszisse die
Eingangs- und auf der Ordinate die Ausgangsspannung aufgetragen. Wie ersichtlich, hat die Obertragungskennlinie
keine Schwelle. Nimmt das Potential des dem Eingang 1 zugeführten Eingangssignals auf den
niedrigen Pegel (-0,4 V) ab, so fließt fast der gesamte konstante Strom über den Transistor Q^ Somit
erscheint am OnoR-Ausgang 4 ein Potential (hoher
Pegel), das etwa gleich dem Massepotential ist, während
am ObR-Ausgang 3 ein Potential (niedriger Pegel) erscheint das annähernd gleich —0,4 V ist In der
vorstehenden Beschreibung wurde angenommen, daß dem Eingang 2 stets ein Eingangssignal mit niedrigem
Pegel zugeführt wird. Die Schaltung arbeitet ebenso, wenn dem Eingang 1 stets ein Eingangssignal mit
niedrigem Pegel und dem Eingang 2 stets ein anderes Eingangssignal mit variablem Pegel zugeführt wird. Als
Konstantstromquelle 9 der F ig.4A kann eine bekannte Konstantstromquelle verwendet werden, bei der eine
Kombination aus einem Widerstand und einem Transistor an eine negative Speisespannung — Vee
angeschlossen ist Ebenso kann ein Widerstand mit der negativen Speisespannung — Vee verbunden werden,
dessen Widerstandswert wesentlich höher ist als der der Widerstände Rx und R2-
Statt, wie vorstehend erläutert, die Widerstände Rx
und Ri gleich groß zu wählen, kann der Wert des
Widerstandes R\ auch etwas größer als der des Widerstandes R2 gewählt werden. In diesem Fall ist das
Potential am Osicm-Ausgang bei eingeschaltetem Transistor
Qn oder Qn annähernd gleich —0,4 V und im
ausgeschalteten Zustand der Transistoren Qn und Q1-2
gleich 0 V. Das heißt, die Kennlinie verläuft gemäß der gestrichelten Kurve in F i g. 4B. Haben die Widerstände
R] und A2 den gleichen Widerstandswert, so läßt sich,
weil die Ausgangsspannung gemäß der ausgezogenen Kurve in Fig. 4B gegenüber der Eingangsspannung
etwas gedämpft wird, diese Dämpfung oder Absenkung nicht vernachlässigen, wenn eine große Anzahl logischer
Schaltungen zu einer mehrstufigen Schaltung kombiniert ist Da das Ausgangssignal am Onor-Ausgang
vorzugsweise verwendet wird, ist die Absenkung dieses Ausgangssignals ein ernstes Problem. Die
Dämpfung des am ÜNOR-Ausgang abgegriffenen Ausgangssignals
läßt sich jedoch gemäß der gestrichelten Kurve in Fig.4B verbessern, indem der Wert des
Widerstandes R^ größer als der des Widerstandes R2
gewählt wird.
Es können Widerstände verwendet werden, die bei dem vorstehend beschriebenen Ausführungsbeispiel
weggelassen wurden. Das heißt es können Widerstände Rn bzw. Rj2 zwischen die Basis des Transistors Qn und
den Eingang 1 sowie zwischen die Basis des Transistors Q12 und den Eingang 2 geschaltet werden. Ferner wird
dabei zwischen den Kollektor und die Basis des Transistors Qr ein Widerstand Rr gesetzt Durch diese
Widerstände Rn, Rn und «r lassen sich die Schwingungen
der den Basen der jeweiligen Transistoren zugeführten Signale unterdrücken. Dabei wird der
Widerstandswert dieser Widerstände durch die Beziehung zwischen dem angelegten Signal und die
Kennwerte der Transistoren bestimmt
Wie in F i g. 4C gezeigt können ferner die Widerstände
R\ und R2 über einen gemeinsamen Widerstand R12
an Masse geführt werden. In diesem Fall wird dem Ausgangspotential am CVior- und am Obit-Ausgang
infolge des Spannungsabfalls am Widerstand R]2 ein
konstantes Potential hinzuaddiert
Bei dem vorstehend beschriebenen Ausführungsbeispiel der Logikschaltung enthält diese zwei Eingänge,
wobei den Basen der Transistoren Qn und Q12 je ein
Eingangssignal zugeführt wird. Statt dessen kann die erfindungsgemäße logische Schaltung auch nur einen
Transistor Qn enthalten, dem ein einziges Eingangssignal zugeführt wird. Umgekehrt kann die erfindungsgemäße
logische Schaltung zusätzlich zu den Transistoren Qn und Qj2 weitere Transistoren Q13, Qn, ..,Qin
enthalten, so daß ihr eine entsprechende Anzahl von Eingangssignalen zugeführt werden kann. Außerdem
kann die erfindungsgemäße logische Schaltung so aufgebaut sein, daß entweder nur am Ausgang 4 ein
Ausgangssignal Onor oder am Ausgang 3 nur das Ausgangssignal O0R abgegriffen werden kann.
Statt, wie im Ausführungsbeispiel der F i g. 4A direkt,
können die Basis und er Kollektor des Widerstandes Qr
auch über einen Widerstand miteinander verbunden sein. Da die Basis mit dem Kollektor verbunden ist, um
die Basisspannung negativ auf den Kollektor rückzukoppeln, reicht eine Gleichstromkopplung zwischen
Basis und Kollektor vollständig aus.
Bei dem Ausführungsbeispiel der Fig.5A sind
mehrere logische Grundschaltungen 21a, 21 ft, 21c und
2id gemäß Fig.4A zusammengeschaltet, um eine
bestimmte logische Operation auszuführen. Dabei
haben die logischen Grundschaltungen 21a und J zwei Eingänge und sind damit identisch mit der
Schaltung der F i g. 4A, während die Grundschaltungen 21 b und 21c nur einen Eingang aufweisen. F i g. 5B zeigt
das logische Symbol der Schaltung der F i g. 5A. Den Eingängen 1 und 2 der logischen Schaltung 21a werden
Eingangssignale von anderen, nicht gezeigten logischen Schaltungen zugeführt Der O^oR-Ausgang 4 der
logischen Schaltung 21a ist mit dem Eingang 1 der logischen Grundschaltung 2\b verbunden, während der
OoR-Ausgang 3 der logischen Schaltung 21a mit dem Eingang 1 der logischen Schaltung 21c/ verbunden ist
Der ONOR-Ausgang 4 der logischen Schaltung 21 b ist mit
dem Eingang 1 der logischen Schaltung 21c verbunden,
die Ausgänge 3 und 4 der logischen Schaltung 21c sind mit den Eingängen anderer, nicht gezeigter Schaltungen
verbunden. Dem Eingang 2 der logischen Schaltung 21t/
wird von einer weiteren, nicht gezeigten Schaltung ein Eingangssignal zugeführt, während ihre Ausgänge 3 und
4 mit den Eingängen anderer, nicht gezeigter Schaltungen verbunden sind. Wie aus dem Beispiel Fig.5A
ersichtlich, haben die erfindungsgemäßen logischen Schaltungen einen weiten Funktionsbereich, wenn eine
große Anzahl logischer Schaltungen 21a, 21 Z), ... des Grundaufbaues verwendet und der Ausgang 3 oder 4
jeder logischen Schaltung in geeigneter Weise mit dem Eingang 1 oder 2 einer anderen logischen Schaltung
verbunden wird. Wie weiter aus dem Schaltungsaufbau der F i g. 5A ersichtlich ist, kann diese Logikschaltung
durch wiederholte Anordnung ähnlicher Schaltungen aufgebaut werden, so daß sie sich sehr zur Anwendung
in stark integrierten Schaltungen eignet
Weiter können die logischen Schaltungen 21 bund 21c
der F i g. 5A durch logische Schaltungen des Grundtyps ersetzt werden, die mit den logischen Schaltungen 21a
und 2\d in Fig.5A identisch sind, derart, daß nicht
ausgenutzten Ein- oder Ausgängen feste Potentiale zugeführt werden. In diesem Fall kann eine gewünschte
Logikschaltung realisiert werden, indem wiederholt identische logische Grundschaltungen verwendet werden.
Bei dem Ausführungsbeispiel der Fig.6A ist eine Signalformschaltung 22 mit einer logischen Grundschaltung 21 verbunden, die der logischen Schaltung der
F i g. 4A entspricht. Die Schaltung der F i g. 6A eignet sich zur Verwendung in der letzten Stufe einer
mehrstufigen Schaltung, die aus einer großen Anzahl der logischen Grundschaltungen besteht In diesem Fall
wird der logischen Grundschaltungen besteht In diesem Fall wird die logische Amplitude des Ausgangssignals so
am CVioR- und GoR-Ausgang 4 bzw. 3 gegenüber der
vorbestimmten logischen Amplitude von 0,4 V abgesenkt Die Signalformschaltung 22 dient dazu, ein Signal
mit abgesenkter logischer Amplitude in ein Signal mit der vorbestimmten logischen Amplitude umzuwandeln.
Die Eingänge 23 und 24 der Signalformschaltung 22 sind mit dem CVior- bzw. Cbn-Ausgang 4 bzw. 3 der
logischen Schaltung 21 der letzten Stufe verbunden. Die Eingänge 23 und 24 sind mit den Basen von Transistoren
Q\ bzw. Q'r verbunden, die mit 25 bzw. 26 bezeichnet »
sind. Die Emitter der Transistoren Q'i und Q'r sind
miteinander und mit einer Konstantstromquelle 27 verbunden. Die Kollektoren der Transistoren <?'und Q'r
sind mit den Ausgängen 30 bzw. 31 verbunden und beide über einen mit 28 bezeichneten Widerstand R3 bzw. ω
einen mit 29 bezeichneten Widerstand Ä» mit Masse verbunden.
22 sind in Fig. 6B gezeigt. Sie ähneln denen der normalen CML-Schaltung (F i g. 1 C), jedoch ändern sich
die Ausgangsspannungen vollständig in einem engeren Bereich der Eingangsspannung. Dies liegt daran, daß die
den Eingängen 23 und 24 zugeführten Signale aus einem Ausgangssignalpaar der vorangehenden logischen
Schaltung 21 bestehen, deren Polarität entgegengesetzt ist Selbst wenn daher das Ausgangssignal der logischen
Schaltung 21 in der letzten Stufe auf die Hälfte des vorbestimmten Wertes sowohl bei hohen als auch bei
niedrigen Pegeln abgesenkt wird, d. h, selbst wenn das Ausgangssignal eine logische Amplitude zwischen —0,1
und — 0,3 V hat, führt die Signalformschaltung 22 eine befriedigende Schaltoperation durch.
Eine weitere günstige Eigenschaft der Signaiformschaltung besteht darin, daß sie selbstausrichtend wirkt
so daß selbst wenn das Ausgangssignal der logischen Schaltung 21 der letzten Stufe nur in einen Pegel (hoch
oder niedrig) abgesenkt wird, eine befriedigende Schaltoperation ausgeführt werden kann. Dies liegt
daran, daß die Differenz zwischen dem hohen und dem niedrigen Pegel des den Eingängen 23 und 24
zugeführten Signals selbst dann unverändert bleibt, wenn sich der logische Pegel ändert In diesem Fall
verschiebt sich die Mitte des Potentialbereichs des Eingangssignals, in dem die Stromumschaltung stattfindet, von — 0,2 V gemäß F i g. 6B auf einen Pegel, der im
Ausgangssignal von der logischen Schaltung 21 abgesenkt wurde.
Die Signalformschaltung 22 schaltet also sicher, selbst wenn das Ausgangssignal der vorangehenden logischen
Stufe 21 auf die Hafte des vorbestimmten Wertes abgesenkt wird, und zwar gleichgültig, ob beide Pegel
oder nur ein Pegel abgesenkt wird. Wenn nur die Schaltoperation ausgeführt wird, so erscheinen an den
Ausgängen Ausgangssignale, deren Polarität entgegengesetzt ist und die eine vorbestimmte logische
Amplitude haben. Die Polarität des Signals am Ausgang 30 der Signalformschaltung 22 ist entgegengesetzt der
Polarität des dem Eingang 23 zugeführten Signals, die Polarität des Signals am Ausgang 31 ist die gleiche wie
die des im Eingang 23 zugeführten Signals.
Die Signalformschaltung 22 kann so aufgebaut sein, daß die Widerstände /?3 und R4 miteinander verbunden
und über einen Widerstand A34 mit Masse verbunden
sind (F i g. 6C). In diesem Fall wird, wie anhand F i g. 4C
erläutert, zu den Ausgangsspannungen an den Ausgängen 30 und 31 wegen des Spannungsabfalls am
Widerstand A34 ein konstantes Potential hinzuaddiert
Gemäß F i g. 6A kann die Signalformschaltung durch eine Kombination von Schaltungselementen gebildet
werden, die die logische Schaltung 21 bilden. Mit anderen Worten, die Widerstände R\, Ri, Rz und A4
können gleiche Widerstandswerte, die Transistoren Qn, Qn und Qr können die gleichen Kenndaten wie die
Transitoren Q'i und Q'a und die Konstantstromquelle 9
kann den gleichen Schaltungsaufbau haben wie die Konstantstromquelle 27.
Entsprechend können sämtliche logischen Schaltungen durch Verwendung mehrerer Gruppen von
Schaltungselementen gebildet werden, von denen eine Gruppe die wesentlichen Elemente darstellt, die zum
Aufbau einer Grundschaltung benötigt werden. Zur Ausbildung einer großen Vielfalt logischer Schaltungen
in Form integrierter Schaltungen werden in weitem Maße sogenannte »master-slices« verwendet, so daß die
Herstellung der wesentlichen Elemente einer Grundschaltung mit der gleichen Maske erfolgt und nur der
letzte Verdrahtungsschritt je nach Art der Schaltung abgewandelt wird.
Nach der vorliegenden Erfindung kann eine bestimmte logische Schaltung mit geringen Kosten und hoher
Ausbeute unter Verwendung der Grundschaltung als die Schaltung bildendem Element hergestellt werden,
Integrierte Schaltungen der vorbestimmten logischen Schaltung können unter Verwendung von sogenannten
»master-slices« hergestellt werden. Ferner kann eine integrierte Schaltung mit der erfindungsgemäßen
logischen Schaltung mit hoher Geschwindigkeit arbeiten.
Übertragungsverzögerung unabhängig von den Anstiegs- und Abfallzeiten eines Signals ist, können
Signalimpulse mit geringer Flankensteilheit verwendet werden, und zwar nicht ήιγ zur Signalübertragung
innerhalb einer integrierten Schaltung, die eine logische Schaltung gemäß der Erfindung enthält, sondern auch
zur Signalübertragung zwischen solchen integrierten Schaltungen. Die Einschränkungen hinsichtlich der
gegenseitigen Zuordnung der integrierten Schaltungen werden daher durch die Erfindung wesentlich gemildert,
so daß insgesamt billige und stabil arbeitende Schaltungen realisiert werden können.
Claims (8)
1. Logische Schaltung mit wenigstens zwei Transistoren (Qn, QrX deren Emitter gemeinsam an
eine Konstantstromquelle (9) angeschlossen sind, wobei wenigstens einer der Transistoren an seinem
Kollektor ein Ausgangssignal abgibt, dessen Basis ein Eingangssignal zugeführt ist, dadurch gekennzeichnet, daß Kollektor und Basis des
zweiten Transistors (Qr) unmittelbar miteinander
verbunden sind.
2. Logische Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Transistoren (Qn, Qr) so
vorgespannt sind, daß sie im nichtgesättigten Bereich arbeiten.
3. Logische Schaltung nach Anspruch 2, gekennzeichnet durch einen dritten Transistor (QnX dessen
Kollektor und Emitter mit dem Kollektor bzw. Emitter des ersten Transistors (Qn) verbunden sind
und dessen Basis ein Eingangssignal zugeführt ist
4. Logische Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die
jeweiligen Kollektoren der beiden Transistoren (Qn, Qr) je über einen Widerstand (R\, Rt) mit einem
ersten Anschluß einer Spannungsquelle verbunden sind, und daß die Konstantstromquelle (9) mit dem
zweiten Anschluß der Spannungsquelle verbunden ist
5. Logische Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß der erste Anschluß der
Spannungsquelle auf Masse geführt ist
6. Logische Schaltung nach Anspruch 3 und 4, dadurch gekennzeichnet daß die Widerstandswerte
des ersten (Ri) und des zweiten Widerstandes (Rt)
einander im wesentlichen gleich sind.
7. Logische Schaltung nach Anspruch 3 und 4, dadurch gekennzeichnet daß der Widerstandswert
des zweiten Widerstandes (R\) größer ist als der des ersten Widerstandes (R1)
8. Logische Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß
zwischen den ersten und zweiten Widerstand (Ru R2) und den ersten Anschluß der Spannungsquelle
ein dritter Widerstand (Rn) geschaltet ist
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56278A JPS5494269A (en) | 1978-01-09 | 1978-01-09 | Logic circuit |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2900539A1 DE2900539A1 (de) | 1979-07-12 |
DE2900539B2 true DE2900539B2 (de) | 1981-01-22 |
DE2900539C3 DE2900539C3 (de) | 1988-03-24 |
Family
ID=11477153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2900539A Granted DE2900539B2 (de) | 1978-01-09 | 1979-01-08 | Logische Schaltung |
Country Status (4)
Country | Link |
---|---|
US (1) | US4516039A (de) |
JP (1) | JPS5494269A (de) |
DE (1) | DE2900539B2 (de) |
GB (1) | GB2012137B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3241996A1 (de) * | 1981-11-13 | 1983-06-30 | Hitachi, Ltd., Tokyo | Integrierte halbleiterschaltung |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3212188A1 (de) * | 1982-04-01 | 1983-10-06 | Siemens Ag | Schaltungsanordnung zur verstaerkung von elektrischen signalen |
JPS5981921A (ja) * | 1982-11-01 | 1984-05-11 | Hitachi Ltd | 高速論理回路 |
US4617478A (en) * | 1983-09-07 | 1986-10-14 | Advanced Micro Devices Inc | Emitter coupled logic having enhanced speed characteristic for turn-on and turn-off |
JPS6065557A (ja) * | 1983-09-21 | 1985-04-15 | Fujitsu Ltd | 集積回路装置 |
JPH0666677B2 (ja) * | 1983-10-26 | 1994-08-24 | 株式会社日立製作所 | 帰還回路付き差動トランジスタ回路 |
JPS6187421A (ja) * | 1984-10-04 | 1986-05-02 | Nec Corp | デイジタル回路 |
US4928024A (en) * | 1988-05-13 | 1990-05-22 | Fujitsu Limited | Referenceless ECL logic circuit |
JPH0263318A (ja) * | 1988-05-27 | 1990-03-02 | Texas Instr Inc <Ti> | Mosからeclへのレベル変換回路 |
DE68924426T2 (de) * | 1989-10-26 | 1996-05-02 | Ibm | Selbstreferenzierte Stromschaltungslogik mit Push-Pull-Ausgangspuffer. |
US5091659A (en) * | 1991-04-16 | 1992-02-25 | International Business Machines Corporation | Composite logic gate circuit with means to reduce voltage required by logic transistors from external source |
JP2947494B2 (ja) * | 1992-05-13 | 1999-09-13 | 三菱電機株式会社 | Ecl回路 |
US5485106A (en) * | 1994-04-05 | 1996-01-16 | Sun Microsystems, Inc. | ECL to CMOS converter |
JPH07288464A (ja) * | 1994-04-18 | 1995-10-31 | Toshiba Corp | 半導体集積回路装置 |
US5828237A (en) * | 1996-05-31 | 1998-10-27 | Motorola, Inc. | Emitter coupled logic (ECL) gate and method of forming same |
US5831454A (en) * | 1996-07-01 | 1998-11-03 | Motorola, Inc. | Emitter coupled logic (ECL) gate |
JP2002009610A (ja) * | 2000-06-27 | 2002-01-11 | Sony Corp | 論理回路 |
US6628145B1 (en) * | 2001-02-23 | 2003-09-30 | Resonext Communications, Inc. | High-speed logic gate |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3430071A (en) * | 1965-04-05 | 1969-02-25 | Rca Corp | Logic circuit |
GB1248229A (en) * | 1967-12-06 | 1971-09-29 | Telefunken Patent | Logic circuit |
FR1594389A (de) * | 1967-12-20 | 1970-06-01 | ||
DE1918873B2 (de) * | 1969-04-14 | 1972-07-27 | Siemens AG, 1000 Berlin u. 8000 München | Ecl-schaltkreis zur realisierung der und-verknuepfung |
US3787737A (en) * | 1969-05-21 | 1974-01-22 | Nippon Telephone | High speed/logic circuit |
JPS4818671B1 (de) * | 1969-06-06 | 1973-06-07 | ||
BE755245A (fr) * | 1969-08-25 | 1971-02-25 | Siemens Ag | Circuit de porte logique realise selon la technique des circuits logiques a emetteur couple (ecl) |
JPS5125697B1 (de) * | 1969-11-15 | 1976-08-02 | ||
NL7104636A (de) * | 1971-04-07 | 1972-10-10 | ||
US3751680A (en) * | 1972-03-02 | 1973-08-07 | Signetics Corp | Double-clamped schottky transistor logic gate circuit |
US3832575A (en) * | 1972-12-27 | 1974-08-27 | Ibm | Data bus transmission line termination circuit |
US3875522A (en) * | 1973-04-13 | 1975-04-01 | Signetics Corp | Integrated direct-coupled electronic attenuator |
US3942033A (en) * | 1974-05-02 | 1976-03-02 | Motorola, Inc. | Current mode logic circuit |
US4135103A (en) * | 1977-06-22 | 1979-01-16 | Honeywell Inc. | Logic transition circuits |
-
1978
- 1978-01-09 JP JP56278A patent/JPS5494269A/ja active Pending
-
1979
- 1979-01-04 GB GB79305A patent/GB2012137B/en not_active Expired
- 1979-01-08 DE DE2900539A patent/DE2900539B2/de active Granted
-
1982
- 1982-01-27 US US06/343,379 patent/US4516039A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3241996A1 (de) * | 1981-11-13 | 1983-06-30 | Hitachi, Ltd., Tokyo | Integrierte halbleiterschaltung |
Also Published As
Publication number | Publication date |
---|---|
GB2012137A (en) | 1979-07-18 |
US4516039A (en) | 1985-05-07 |
GB2012137B (en) | 1982-05-12 |
DE2900539C3 (de) | 1988-03-24 |
DE2900539A1 (de) | 1979-07-12 |
JPS5494269A (en) | 1979-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0046482B1 (de) | Schaltung zum Angleichen der Signalverzögerungszeiten von untereinander verbundenen Halbleiterchips | |
DE2900539B2 (de) | Logische Schaltung | |
DE69500311T2 (de) | Hochgeschwindigkeitstreiberstufe in CMOS-Technologie für optische Quellen | |
EP0094044A2 (de) | Schaltungsanordnung zur Pegelumsetzung | |
DE1762172B2 (de) | Verknuepfungsschaltung mit stromuebernahmeschaltern | |
DE2207233C3 (de) | Elektronischer Signalverstärker | |
EP0093996B1 (de) | Schaltungsanordnung zur Pegelumsetzung | |
DE2941870A1 (de) | Logik-anordnung | |
DE2306994C3 (de) | Gegentakt-Treiberschaltung | |
DE3528550C2 (de) | ||
DE2329643C3 (de) | Schaltung zur Signalpegelumsetzung | |
DE1537155B2 (de) | Schnellschaltende verknuepfungsschaltung mit transistoren | |
DE2745302B1 (de) | Schaltungsanordnung zur Kontrolle der Versorgungsspannung fuer vorzugsweise integrierte Schaltkreise | |
DE69015507T2 (de) | TTL-ECL/CML-Umsetzer mit differentiellem Ausgang. | |
DE2426447C2 (de) | Komplementäre Transistorschaltung zur Durchführung boole'scher Verknüpfungen | |
DE1901808A1 (de) | Schaltungsanordnung zur Durchfuehrung logischer Funktionen | |
DE2331441A1 (de) | Logische grundschaltung | |
DE3878276T2 (de) | Tri-state-ausgangsschaltung. | |
DE68924426T2 (de) | Selbstreferenzierte Stromschaltungslogik mit Push-Pull-Ausgangspuffer. | |
DE69031019T2 (de) | Ausgangssteuerungsschaltung | |
DE68925748T2 (de) | Logische Schaltung | |
DE3309396A1 (de) | Schaltungsanordnung zur pegelanpassung | |
DE2723386C3 (de) | Logik Schaltungsanordnung | |
DE3145771C2 (de) | ||
DE69304722T2 (de) | TTL-CMOS-Ausgangsstufe für integrierte Schaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8263 | Opposition against grant of a patent | ||
8228 | New agent |
Free format text: VON FUENER, A., DIPL.-CHEM. DR.RER.NAT. EBBINGHAUS, D., DIPL.-ING. FINCK, K., DIPL.-ING. DR.-ING., PAT.-ANW., 8000 MUENCHEN |
|
C3 | Grant after two publication steps (3rd publication) |