DE2252371A1 - Schwellwert-verknuepfungsglied - Google Patents

Schwellwert-verknuepfungsglied

Info

Publication number
DE2252371A1
DE2252371A1 DE2252371A DE2252371A DE2252371A1 DE 2252371 A1 DE2252371 A1 DE 2252371A1 DE 2252371 A DE2252371 A DE 2252371A DE 2252371 A DE2252371 A DE 2252371A DE 2252371 A1 DE2252371 A1 DE 2252371A1
Authority
DE
Germany
Prior art keywords
transistors
field effect
channels
logic element
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2252371A
Other languages
English (en)
Other versions
DE2252371C3 (de
DE2252371B2 (de
Inventor
Joseph B Lerch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2252371A1 publication Critical patent/DE2252371A1/de
Publication of DE2252371B2 publication Critical patent/DE2252371B2/de
Application granted granted Critical
Publication of DE2252371C3 publication Critical patent/DE2252371C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Description

Schwellwert-Verknüpfungsglied
Die vorliegende Erfindung betrifft ein Schwellwert-Verknüpfungsglied mit mindestens zwei Eingangsklemmen, einer Ausgangsklemme und einer die zwischen zwei Betriebsspannungsklemmen in Reihe geschalteten Kanäle zweier Feldeffekttransistoren entgegengesetzten Leitungstyps enthaltenden komplementär-symmetris.chen Feldeffekttransistor-Inverterschaltung für jede Eingangsklemme.
Es sind Schwellwert-Verknüpfungsglieder mit Eingängen gleicher Richtung sowie solche mit verschieden gewichteten Eingängen bekannt. Bei einem bekannten Schwellwert-Verknüpfungsglied, das mit Summenbildung arbeitet, wird eine Anzahl von Signalen einem gemeinsamen Schitungspunkt zugeführt und es wird durch einen mit diesem Schaltungspunkt verbundenen Verstärker festgestellt, ob die Summe der Signale einen vorgegebenen Spannungsschwellwert überschreitet. Bei Schaltungen dieser Art treten jedoch häufig Toleranzprobleme auf, d.h. daß es schwierig ist, zwischen Summensignalen, die einer binären L entsprechen und solchen, die einer binären 0 entsprechen, zu unterscheiden, insbesondere wenn viele Eingangssignale, die den Binärziffern L bzw. 0 entsprechen, zu verarbeiten sind und Störimpulse oder Rauschen auftreten können. Manche bekannte
309818/1062
Schwellwert-Verknüpfungsglieder enthalten außerdem Eingangssignal-Kopplungselemente, die sich nicht ohne weiteres in einer integrierten Schaltung realisieren lassen.
Es gibt auch bereits mit bipolaren Transistoren aufgebaute Schwellwert-Verknüpfungsschaltungen, bei denen die oben geschilderten Probleme weitgehend gelöst sind. Diese Schaltungen lassen sich jedoch nicht ohne weiteres mit Feldeffekttransistoschaltungen, z.B. Metall-Oxid-Halbleiter-Schaltungen (MOS-Schaltungen,)die immer größere Bedeutung bekommen, verwenden.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde ein mit Feldeffekttransistoren realisierbares Schwellwert'Verknüpfungsglied anzugeben, das sich ohne Schwierigkeiten zusammen mit den üblichen Feldeffekttransistorschaltungen verwendet läßt und die oben geschilderten Nachteile ebenfalls vermeidet.
Diese Aufgabe wird gemäß der Erfindung durch ein Schwellwert-Verknüpfungsglied der eingangs genannten Axt gelöst, das dadurch gekennzeichnet ist, daß jede Eingangskiemjoe in an sich bekannter Weise an die Steuerelektroden eines verschiedenen Paares von Feldeffekttransistoren angeschlossen ist und daß die Ausgangsklemne eine dem ganzen Verknüpfungsglied gemeinsame Verbindung enthält, welche mit allen Reihenschaltungen dort, wo der Transistor des einen Leitungstyps mit dem des anderen Leitungstyps zusammengescMtet ist, verbunden ist.
Das Schwellwert-Verknüpfungsglied gemäß der Erfindung enthält also mehrere komplementär-symmetrische Feldeffekttransistor-Inverterschaltungen, denen verschiedene Eingangssignale zugeführt sind und deren Ausgänge alle an eine gemeinsame Ausgagsklemme für das Verknüpfungsglied angeschlossen sind.
Bestimmte Ausfuhrungsformen des vorliegenden Verknüpfungsgliedes eignen sich für die Realisierung von Schwel1-
309818/1062
wertfunktionen mit gleichem Eingangsgewicht, während mit anderen Ausfuhrungsformen Schwellwertfunktionen mit unterschiedlicher Eingangssignalwichtung realisiert werden können.
Der Erfindungsgedanke sowie Ausgestaltungen und Weiterbildungen der Erfindung werden im folgenden anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert; es zeigen:
Fig. 1 ein Schaltbild eines Schwellwert-Verknüpfungsgliedes mit drei Eingängen;
Fig. 2 ein Schaltbild eines Schwellwert-Verknüpfungsgliedes mit vier Eingängen, die die Gewichte 2, 1, 1 bzw. 1 haben, und
Fig. 3 einen abgewandelten Teil des Verknüpfungsgliedes gemäß Fig. 2.
Das in Fig. 1 dargestellte Schwellwert-Verknüpfungsglied hat drei Eingänge und arbeitet als Majoritäts-Minoritätsglied, wenn die Kanäle der Transistoren P^- P3 und
Nl ~ N3 9leicne Widerstände haben. Das Verknüpfungsglied enthält drei komplementär-symmetrische Metall-Oxid-Halbleiter-Feldeffekttransistör-Inverter (CMOS-FET-Inverter), die miteinander eine Komplement-Schwellwertfunktion, wie die Minoritätsfunktion, realisieren, und einen vierten Inverter zum Erzeugen eines normierten Ausgangssign'als entsprechend der
"richtigen", d.h. nicht komplementierten Schwellwertsfunktion wie der Majoritätsfunktion.
Das erste Transistorpaar, das typisch und wie die anderen geschaltet ist, besteht aus einem Transistor P, vom p-Typ, dessen Kanal (steuerbare Stromstrecke) mit dem Kanal eines Transistors N, vom η-Typ in Reihe geschaltet ist. Die
309818/1062 "
Emitterelektrode des Transistors P, ist mit einer Klemme 10, an der eine Betriebsspannung +V liegt, verbunden und die Kollektorelektrode dieses Transistors ist an die Kollektorelektrode des Transistors N. angeschlossen. Die GATT-Elektroden der Transistoren P1 und N1 sind mit einer Eingangsklemme 12 für ein Eingangssignal X1 verbunden. Die Emitterelektrode des Transistors N1 ist an eine Klemme 14 angeschlossen, an der eine Betriebsspannung -V liegt. Die eben beschriebene Schaltung ist eine Inverterschaltung, die für sich allein bekannt ist, siehe z.B. die US-PS 3,260,863.
Bei dem in Fig. 1 dargestellten Ausführungsbeispiel des vorliegenden Schwellwert-Verknüpfungsgliedes ist ein allen drei Transistorpaaren gemeinsamer Kolektoranschluß mit einer ersten gemeinsamen Ausgangssignalklemme 16 für das Verknüpfungsglied verbunden. Ein weiteres Paar von Transistoren P^ und NL·, die eine vierte Inverterschaltung bilden, ist mit den zusammengeschalteten GATT-Anschlüssen an eine Klemme 16 angeschlossen und steht mit den zusammengeschalteten Kollektoranschlüssen mit einer zweiten Ausgangsklemme 18 des Verknüpfungsgliedes in Verbindung. An der Klemme 16 steht ein Komplementsignal f zur Verfügung, während an der Klemme 18 das eigentliche Signal T liegt.
Für die folgende Erläuterung der Arbeitsweise des in
If'
Fig. 1 dargestellten Schwellwert-Verknüpfungsgliedes soll angenommen werden, daß +V und -V denselben Betrag, wie 5 Volt haben und daß die Binärziffern L bzw. 0 durch ein positives bzw. negatives Signal repräsentiert werden. Im Idealfall werden die Binärziffern L und 0 durch die Spannungen +V bzw. -V dargestellt. Bei der vorliegenden Schaltungsanordnung hat T auch immer den Wert +V oder -V, das Signal T kann jedoch nicht ganz so positiv bzw. negativ sein wie +V bzw. -V, was von den Binärwerten der Eingangssignale X1, X2 und X3 abhängt.
...■'■
309818/1062
Für die Erläuterung soll ferner vorausgesetzt werden, daß die Kanäle der Transistoren P1 - P- und N, - Ng (für eine vorgegebene Emitter-Kollektorspannung und eine vorgegebene GATT-Emitterspannung) alle den gleichen Widerstand haben, d.h. daß das Verknüpfungsglied für einen Betrieb als Majoritäts-Minoritäts-Glied mit drei Eingängen bestimmt ist.
Als erstes sei der Fall betrachtet, daß X, = X2 = X3 = L sind. Unter diesen Bedingungen sind die Transistoren P1, P, und Po gesperrt und ihre Kanäle haben einen sehr hohen Widerstand. Die Transistoren N1, N2 und KL· sind dagegen aufgetastet, ihre Kanäle haben einen kleinen Widerstand und an der Klemme tritt ein Ausgangssignal T = -V entsprechend der Binärziffer O auf. Hierdurch wird der Transistor N. gesperrt, während der Transistor P, leitet, so daß an der Klemme 18 ein Ausgangssignal T = +V entsprechend der Binärziffer L auftritt.
Für den Fall X1 = X2 = X3 = O ist f offensichtlich gleich +V entsprechend der Binärzahl L und T = -V entsprechend der Binärzahl O.
Es seien nun X1 = X3 = 1 und X3 = O. Die Signale X1" und X2, die positiv sind, bewirken daß die Transistoren N1 und N2 leiten und die Transistoren P1 und P2 sperren, während das Signal X3, das negativ ist, den Transistor P3 leiten läßt sowie den Transistor N3 sperrt. Dem ersten Anschein nach sieht es so aus als ob die Transistoren N1 und N2, wenn sie leiten, jeweils den gleichen Kanalwiderstand aufweisen wie der Transistor P3, wenn er leitet. Wie unten gezeigt werden wird, ist dies jedoch nicht ganz richtig. Die beiden Transistoren vom η-Typ haben jeweils eine niedrigere Impedanz als der Transistor vom p-Typ. Dies hat seinen Grund darin, daß die Kollektor-Emitterspannung des Transistors P3 größer als die Kolektor-Emitterspannung der Transistoren N1 und N2 ist.(Wenn andererseits die Eingangssignale X1 = X2 β O und X3 S= L wären, wurden die dann leitenden
309818/1062
Transistoren P, und P2 des p-Typs einen niedrigeren Kanalwiderstand haben als der leitende Transistor N3 vom η-Typ.)
Es dürfte hier zweckmäßig sein, die Arbeitsweise eines MOS-Feldeffekttransistors kurz zu rekapitulieren: Ein solcher Transistor hat im gesperrten Zustand einen sehr hohen Emitter-Kollektor-Widerstand. Im leitenden Zustand ist der Widerstand jedoch nicht für alle Betriebsbedingungen gleich. Wenn der Transistor im stromgesättigten Zustand (Definition folgt) oder nahe der Stromsättigung arbeitet, ist der Widerstand der Kollektor-Emitter-Strecke (Kanal) im Verhältnis sehr viel höher als dann, wenn der Transistor im sogenannten "Arbeitsbereich veränderlichen Widerstandes" (Definition folgt ebenfalls) arbeitet.
Ein Transistor arbeitet in Stromsättigung, wenn bei einer vorgegebenen GATT-Emitter-Spannung eine Erhöhung der Koilektor-Emitter-Spannung keine weitere Erhöhung des Emitter-Kollektor-Stromes zur Folge hat. Dieser Zustand wird durch die folgende Gleichung beschrieben:
Ivds i ^ I vgs * vt I
Dabei bedeuten:
V c Kollektor-Emitter-Spannung
V_c GATT-Emitter-Spannung und
V_ Schwellwertspannung des Transistors.
Die Schwellwertspannung VT ist kleiner als die Betriebsspannung V.
Ein MOS-Transistor arbeitet im Bereich veränderlichen Widerstandes, wenn die folgende Gleichung erfüllt ist:
iVDS 111 VGS * VT I ' (2)
309818/1062
Bei dem oben betrachteten Beispiel mit den Eingangs Signalen X, = X2 = L und X3 = 0 leiten die Transistoren N1, N2 und P3, während die Transistoren P1, P2 und N3 sperren. Würde man fälschlich annehmen, daß die Kanäle aller stromführender Transistoren unter diesen Umständen den gleichen Widerstand R hätten, so wäre der Widerstand zwischen den Klemmen 14 und 16 gleich R/2 und der Widerstand zwischen den Klemmen 16 und 10 gleich R. Die Spannung T an der Klemme 16 wäre dann -V/3 (für den Fall daß +V = 5 V und -V = -5V sind, wäre dann T = -1,66... Volt).In der Praxis ist die Spannung, wie erwähnt, wesentlich negativer als -V/3. Dies kann mittels der folgenden vereinfachten Gleichungen gezeigt werden:
Für einen leitenden Transistor, wie N2, gilt: lvGS 1 = I +v-(-v) j = |2V I (3) J
da T negativ ist, wenn X, = X2 = 1, ergibt sich
Subtrahiert man V„ von beiden Seiten der Gleichung (3), so erhält man
1vgs " vt1 = I 2V~VT
und da Vj1 < V ist, ergibt sich
- VT I >V
Aus den Gleichungen (5) und (7) folgt
Iv 1 < I V - V i (8)
! DS ' ' GS T ' V '
309818/1062
Diese letzte Gleichung stellt aber das Kriterium für den Betrieb im Bereich veränderlichen Widerstandes gemäß Gleichung (2) dar, was bedeutet, daß die Kanäle der Transistoren N, und No jeweils einen verhältnismäßig niedrigen Widerstand aufweisen.
Für den leitenden Transistor P, ist die Kollektor-Emitter-Spannung
|vDS |=| +ν-(-τ) I (9)
Sie ist also offensichtlich größer als V. Für den gleichen Transistor gilt
|VGS |=| +V-(-V) I · 2V (10)
Aus den Gleichungen (9) und (10) läßt sich ohne Schwierigkeiten erkennen, daß die Bedingung |VDSJ>^ Ivqs~vt1 erfüllt ist, wenn | V+5T[ > 12V-V *f. Bei entsprechender Auslegung der Schaltung, nämlich geeigneter Wahl von V_, läßt sich diese Bedingung aber leicht erfüllen. Es ist jedenfalls klar, daß der Transistor P3 näher an der Sättigung arbeitet als der Transistor N1 oder N2, da die Emitter-Kollektor-Spannung am Transistor P 3 größer ist als an den Transistoren N. und N,, so daß der Widerstand der !: nitter-Kollektor-Strecke (Kanal) des Transistors Po wesentlich höher ist als beim Transistor N, oder N~·
Die letzte Inverterschaltung mit den Transistoren P^ und N4 liefert ein Ausgangssignal T entsprechend dem Komplement des Eingangssignales T. Im vorliegenden Falle, wo X. = X, = L und X3 = O sind, stellt T eine O (negative Spannung) und T eine L (positive Spannung) dar. Wie bei dem vorangegangenen Beispiel nimmt T immer einen der normierten Spannungswerte, also entweder +V oder -V an. Da T die Minoritätsfunktion der drei Veränderlichen ist, entspricht T offensichtlich der Majoritätsfunktion der gleichen drei Veränderlichen.
309818/1062
Das in Fig. 1 dargestellte Äusführungsbeispiel der Erfindung ist für drei Eingangsgrößen ausgelegt; Selbstverständlich gilt das erläuterte Arbeitsprinzip auch für irgend eine andere ungerade Anzahl von Eingangsveränderlichen. Für fünf Veränderliche würden also fünf Transistorpaare zur Erzeugung des Signals T und ein zusätzliches Paar zur Erzeugung des Signals T vorhanden sein. Bei der Schaltungsanordnung gemäß Fig. 1 sollen die Kanäle aller Transistoren, die die Minoritätsfunktion realisieren, im leitenden Zustand für vorgegebene Werte von Vnc und V^0 wenigstens annähernd denselben Widerstand haben. Um die Verlustleistung klein zu halten, sollen außerdem die Impedanzen der Kanäle der Transistoren im leitenden Zustand verhältnismäßig groß sein.
Bei der obigen Erläuterung war angenommen worden, daß I+V I = 1 -V j. In der Praxis braucht dies jedoch nicht der Fall zu sein. +V kann z.B. einen Wert wie +10 Volt haben, während -V dem Massepotential entsprechen kann. In einem praktisch realisierten Verknüpfungsglied dieses letzterwähnten Typs mit drei Eingängen wurden die in der folgenden Tabelle I aufgeführten Spannungen verwendet, während ein Verknüpfungsglied dieses Typs mit fünf Eingängen mit den In der folgenden Tabelle II aufgeführten Spannungen betrieben
Ein-
.hohen		 Tabelle I Entspr.Bi
närziffer		 Abweichung der
Spannung vom ide
alen Wert (Volt)
Anzahl der
gangs-Sign
Wertes (L)		 Ausgangs-
Spannung		 L
L
0
0		 0
-1,4
+1,3
0
O
1
2
3		 10
8,4
1,7
0
Tabelle II wie 1
ng der Spalten 1
10 1
9,2 0
7,7 0
2,4 0
0,7
0
-0,8 -2,3 +2,4 +0,7
Eine vorteilhafte Eigenschaft der Schaltungsanordnung gemäß Fig. 1 besteht darin, daß sie sich leicht in integrierter Form realisieren läßt und daß sie mit anderen integrierten MOS-Schaltungen kompatibel ist. Um die Herstellung
zu vereinfachen, können die Transistoren P^ und N. in der
Praxis Kanäle der gleichen Impedanz (für vorgegebene Werte von V"GS und VDS) haben, wie die Kanäle der anderen Transistoren,
obwohl dies nicht unbedingt der Fall zu sein braucht.
Es ist bereits erwähnt worden, daß die Spannung an der Klemme 16 einen anderen Wert als +V oder -V haben kann.
In solchen Fällen kann man ein normiertes Signal des gleichen Binärwertes wie das Signal an der Klemme 16 dadurch erzeugen,
309818/1062
daß man mit der Klemme 18 eine watere komplementär-symmetrische Inverterschaltung verbindet. Bei vielen Schaltungsanwendungen ist eine solche Signalnormierung jedoch nicht wesentlich.
Anhand der Fig. 1 ist ein einfaches Majoritäts-Minoritäts-Glied mit drei Eingängen erläutert worden. Der Erfindungsgedanke läßt sich jedoch in gleicher Weise auch auf Schwellwert-Verknüpfungsglieder zur Realisierung gewichteter Schwellwertfunktionen anwenden. Das Verknüpfungsglied gemäß Fig. 2 realisiert beispielsweise die 2,1,1,1-Schwellwertsfunktion. Bei dieser Schaltungsanordnung ist der'Widerstand der Kanäle der Transistoren P1 und N, für vorgegebene Werte von VQS und die Emitter-Kollektor-Spannung VgD halb so groß wie der Widerstand der Kanäle der anderen Bauelemente. Verfahren zur Herstellung von Feldeffekttransistoren mit Kanälen unterschiedlichen Widerstandes sind bekannt. Man kann z.B. den Widerstand des halben Wertes R/2 dadurch erreichen, daß man den Kanal des Transistors P, doppelt so breit ma.cht wie den Kanal jedes der Transistoren ]?2, P3 und p£ und indem man in entsprechender Weise den Kanal von N, doppelt so breit macht wie den Kanal der anderen Transistoren des N-Typs. Die Kanäle der Transistoren P^t P3/ P^/ N^r N3 und N4 sollen 'für vorgegebene Werte von VG und V„s alle den gleichen Widerstandswert R haben.
Bei dem Schwellwert-Verknüpfungsglied gemäß Fig.2 hat das Eingangssignal X, die doppelte Wirkung auf den Betrieb der Sbhaltung wie jedes der Signale X^/ X3 und X^. Wenn z.B. X, und Xj dem Binärwert L entsprechen, entspricht T einer 0 unab·^ hängig davon, welchen Wert die verbleibenden Signale X3 und X* haben. Wenn andererseits X-> X3 und X4 den Binärwert L haben, entspricht T einer 0 unabhängig davon, welchen Wert X, hat. Wie bei der vorherbeschriebenen Schaltungsanordnung ist T zu T komplementär.
Zur Vereinfachung der Herstellung ist es manchmal 3 09818/1062
wünschenswert, daß alle vorhandenen Transistoren die gleichen Abmessungen haben, d.h. daß alle Kanäle für vorgegebene Werte von V„o und V_„ den gleichen Widerstand haben. Dies kann durch die in Fig. 3 dargestellte Modifikiation erreicht werden. Um wieder das Eingangssignalgewicht 2 zu erreichen, sind hier zwei Inverterschaltungen in der dargestellten Weise parallelgeschaltet. Mit anderen Worten gesagt, sind die vier GATT-Elektroden von Transistoren Pla* P1J. N. und N., alle zusammen anjeine gemeinsame Eingangsklemme angeschlossen, der ein Eingangssignal, wie X1, zugeführt wird, und die in Reihe geschalteten Kanäle beider Inverterschaltungen sind parallel zueinander zwischen die Klemmen 10 und 14 geschaltet, an denen die Betriebsspannungen +V bzw. -V liegen, und die Kollektorelektroden sind schließlich mit der gemeinsamen Ausgangsklemme 16 verbunden. Wenn nun jeder Kanal für vorgegebene Werte von VDS und VGg den Widerstand R hat und X. beispielsweise negativ ist, werden die Transistoren P. und P., beide aufgetastet und der effektive Widerstand zwischen der Klemme 10 und dem gemeinsamen Ausgangsanschluß 16 ist für die vorgegebenen Werte von VDg und VGg gleich R/2.
Bei den oben erläuterten Ausführungsbeispielen haben die Eingangskiemmen die Gewichte 1 oder 2. Selbstverständlich sind auch andere Eingangsgewichte möglich und realisierbar. Schaltet man beispielsweise drei Transistorinverterschaltungen parallel, so ergibt sich eine Eingangsschaltung mit dem Gewicht 3. Das Eingangsgewicht 4 kann durch Parallelschalten von vier Transistorinverterschaltungen realisiert werden usw. In entsprechender Weise könnte der Widerstand der Kanäle eines Transistorpaares, wie P-, N2 oder jedes anderen Paares, bei der Schaltungsanordnung gemäß Fig. 3 gleich einem Drittel des Widerstandes der anderen Transistoren sein usw. Die einzige Bedingung, die hier zu erfüllen ist, besteht darin, daß die Schaltungsanordnung so ausgelegt sein muß, daß der Wert der Spannung fan der Klemme 16 immer eine eindeutige Unterscheidung zwischen den Binärwerten L und O gewährleistet. Diese Bedingung ist z.B. dann erfüllt, wenn
309818/1062
ORIGINAL INSPECTED
-13-die Summe der Eingangsgewichte eine ungerade Zahl ist.
309 8 18/1OS2

Claims (4)

Patentansprüche
1. Schwellwert-Verknüpfungsglied rait mindestens zwei Eingangsklemmen, einer Ausgangsklemme und einer die zwischen zwei Betriebsspannungsklemmen in Reihe geschalteten Kanäle zweier Feldeffekttransistoren entgegengesetzten Leitungstyps enthaltenden komplementär-symmetrischen Feldeffekttransistor-Inverterschaltung für jede Eingangsklemme, dadurch gekennzei chnet, daß jede Eingangsklemme in an sich bekannter Weise an die GATT-Elektroden eines anderen Paares von Feldeffekttransistoren (P. bis P3, N, bis AU) angeschlossen ist und daß dt Ausgangsklemme (16) eine dem ganzen Verknüpfungsglied gemeinsame Verbindung enthält, welche mit allen Reihenschaltungen dort wo der Transistor (P, bis P^) des einen Leitungstyps mit dem (N, bis NJ des anderen Leitungstyps zusammengeschaltet ist, verbunden ist.
2. Schwellwert-Verknüpfungsglied nach Anspruch 1, dadurch gekennzeichnet, daß eine der Inverterschaltungen zwei Feldeffekttransistoren (P1, N1) enthält, deren Kanal bei einer vorgegebenen Kollektor-Emitterspannung (VDS) den Widerstand R/M hat und eine andere Inverterschaltung zwei Feldeffekttransistoren (P-, KU) enthält, deren Kanäle bei der vorgegebenen Kollektor-Emitter-Spannung jeweils den Widerstand R haben (M ganzzahlig und größer als 1).
3. Schwellwert-Verknüpfungsglied nach Anspruch 1, dadurch gekennzeichnet, daß mindestens eine der Feldeffekttransistor-Inverterschaltungen mindestens zwei parallel zwischen die Betriebsspannungsklemmen (10, 14) geschaltete Reihenschaltungen aus den Kanälen zweier Feldeffekttransistoren (Piai Nia' pib' Nib' entgegengesetzten Leitungstyps enthält, daß die GATT-Elektroden dieser Transistoren mit einer gemeinsamen Eingangsklemme (X.) verbunden sind und daü
3Ü9818/1062
die Verbindungen zwischen den Kanälen der Transistoren unterschiedlichen Leitungstyps jeder Reihenschaltung mit einer gemeinsamen Äusgangsklemme (16) verbunden sind (Fig. 3).
4. .Schwellwert-Verknüpfungsglied nach Anspruch 1,2 oder 3, gekennzeichnet- durch eine zusätzliche Feldeffekttransistor-Inverterschaltung, die eine zwischen die beiden Betriebsspannungsklemmen (10, 14) geschaltete Reihenschaltung aus den Kanälen zweier Feldeffekttransistoren (P4, N4 in Fig. 1; P5, N5 in Fig. 2) enthält; daß die GATT-Elektroden dieser Transistoren mit der Äusgangsklemme (16) verbunden sind und daß die Verbindung der Kanäle dieser beiden Transistoren mit einer zweiten Ausgangsklemme (18) verbunden ist.
3038 18/1062
Jib
L e e r s e i t e
DE2252371A 1971-10-28 1972-10-25 Schwellwert-Verknüpfungsglied mit komplementär-symmetrischen Feldeffekttransistoren Expired DE2252371C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US19351971A 1971-10-28 1971-10-28

Publications (3)

Publication Number Publication Date
DE2252371A1 true DE2252371A1 (de) 1973-05-03
DE2252371B2 DE2252371B2 (de) 1974-10-10
DE2252371C3 DE2252371C3 (de) 1975-05-28

Family

ID=22713954

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2252371A Expired DE2252371C3 (de) 1971-10-28 1972-10-25 Schwellwert-Verknüpfungsglied mit komplementär-symmetrischen Feldeffekttransistoren

Country Status (6)

Country Link
US (1) US3715603A (de)
JP (1) JPS5215434B2 (de)
CA (1) CA973938A (de)
DE (1) DE2252371C3 (de)
FR (1) FR2159053A5 (de)
GB (1) GB1397452A (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3900742A (en) * 1974-06-24 1975-08-19 Us Navy Threshold logic using complementary mos device
US4091293A (en) * 1975-12-30 1978-05-23 Fujitsu Limited Majority decision logic circuit
JPS5315054A (en) * 1976-07-27 1978-02-10 Toshiba Corp Logic circuit
FR2469052A1 (fr) * 1979-11-05 1981-05-08 Thomson Csf Comparateur a memoire, assurant la regeneration de signaux electriques numeriques, et systeme de transmission numerique utilisant un tel comparateur
JPS6065547A (ja) * 1983-09-20 1985-04-15 Sharp Corp 半導体装置
US4896059A (en) * 1988-07-26 1990-01-23 Microelectronics Center Of North Carolina Circuit to perform variable threshold logic
US5656948A (en) * 1991-05-17 1997-08-12 Theseus Research, Inc. Null convention threshold gate
US6900658B1 (en) * 1991-05-17 2005-05-31 Theseus Logic Inc. Null convention threshold gate
US5796962A (en) * 1991-05-17 1998-08-18 Theeus Logic Null convention bus
EP0584265A4 (en) * 1991-05-17 1994-05-18 Theseus Research Inc Null convention speed independent logic
US5930522A (en) * 1992-02-14 1999-07-27 Theseus Research, Inc. Invocation architecture for generally concurrent process resolution
CA2209602A1 (en) * 1995-01-06 1996-07-11 Theseus Research, Inc. Null convention threshold gate
JP3019805B2 (ja) * 1997-06-19 2000-03-13 日本電気株式会社 Ｃｍｏｓ論理回路
US5977663A (en) * 1997-09-24 1999-11-02 Theseus Logic, Inc. Dynamic threshold gates with embedded registration
US5907693A (en) * 1997-09-24 1999-05-25 Theseus Logic, Inc. Autonomously cycling data processing architecture
US6031390A (en) * 1997-12-16 2000-02-29 Theseus Logic, Inc. Asynchronous registers with embedded acknowledge collection
US5942917A (en) * 1997-12-29 1999-08-24 Intel Corporation High speed ratioed CMOS logic structures for a pulsed input environment
US6262593B1 (en) 1998-01-08 2001-07-17 Theseus Logic, Inc. Semi-dynamic and dynamic threshold gates with modified pull-up structures
US6430585B1 (en) 1998-09-21 2002-08-06 Rn2R, L.L.C. Noise tolerant conductance-based logic gate and methods of operation and manufacturing thereof
US6198336B1 (en) * 1999-08-09 2001-03-06 Monolith, Company, Ltd. Threshold element
JP3297738B2 (ja) * 2000-02-16 2002-07-02 東北大学長 Ｃｍｏｓ多数決回路
US6593778B1 (en) * 2000-09-05 2003-07-15 Intel Corporation Zero detect circuit and method for high frequency integrated circuits
US20040240892A1 (en) * 2003-05-27 2004-12-02 Abidin Cindra W. Method and apparatus for detecting interruption of an input signal
US9473139B2 (en) * 2014-07-03 2016-10-18 Arizona Board Of Regents On Behalf Of Arizona State University Threshold logic element with stabilizing feedback

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3275812A (en) * 1963-07-29 1966-09-27 Gen Electric Threshold gate adder for minimizing carry propagation
US3449594A (en) * 1965-12-30 1969-06-10 Rca Corp Logic circuits employing complementary pairs of field-effect transistors
US3322974A (en) * 1966-03-14 1967-05-30 Rca Corp Flip-flop adaptable for counter comprising inverters and inhibitable gates and in cooperation with overlapping clocks for temporarily maintaining complementary outputs at same digital level
US3519941A (en) * 1968-02-23 1970-07-07 Rca Corp Threshold gate counters

Also Published As

Publication number Publication date
DE2252371C3 (de) 1975-05-28
DE2252371B2 (de) 1974-10-10
GB1397452A (en) 1975-06-11
US3715603A (en) 1973-02-06
FR2159053A5 (de) 1973-06-15
JPS5215434B2 (de) 1977-04-28
JPS4852461A (de) 1973-07-23
CA973938A (en) 1975-09-02

Similar Documents

Publication Publication Date Title
DE2252371A1 (de) Schwellwert-verknuepfungsglied
DE2544974C3 (de) Schaltkreis zur Realisierung logischer Funktionen
DE68905269T2 (de) MOS-Transistor und Anwendung bei einer Freilaufdiode.
DE2312414A1 (de) Verfahren zur herstellung von integrierten mos-schaltkreisen
DE2514462C3 (de) Schaltungsanordnung zur Umwandlung eines Spannungspegels
DE2510604C2 (de) Integrierte Digitalschaltung
DE2639555A1 (de) Elektrische integrierte schaltung in einem halbleiterchip
DE1762172B2 (de) Verknuepfungsschaltung mit stromuebernahmeschaltern
DE3785398T2 (de) Aktive lastschaltung.
DE2415098C3 (de) Amplitudendetektorschaltung
DE69018053T2 (de) CMOS-Treiberschaltung mit hoher Schaltgeschwindigkeit.
DE2919569C2 (de) Inverter-Pufferschaltung
DE2740833C2 (de) Schaltungsanordnung zum Betreiben elektromechanischer Schaltwerke
DE1287128B (de) Logische Schaltung mit mehreren Stromlenkgattern
EP0024549B1 (de) TTL-Pegelumsetzer zur Ansteuerung von Feldeffekttransistoren
DE2522588A1 (de) Treiberschaltung in komplementaer- feldeffekttransistor-technologie
DE3739872C2 (de)
DE2635800C2 (de) Monolithisch integrierte Schottky-I&amp;uarr;2&amp;uarr;L-Gatterschaltung
EP0131952A2 (de) Logik-Schaltungsanordnung
DE3801530C2 (de)
DE2109803C3 (de) Integrierter Elementarstromkreis mit Feldeffekt-Transistoren
DE1275597B (de) Elektronischer Schalter mit einem oberflaechenpotentialgesteuerten Transistor
DE1135039B (de) Kippschaltung mit einem Transistorsystem
DE1462429B2 (de) Verknuepfungsschalter zur durchfuehrung logischer funktionen
DE3001110A1 (de) Integrierte schaltungsanordnung mit mehreren unabhaengig schaltenden ausgangsstufen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee