DE3787762T2

DE3787762T2 - Komparator mit einer Spannungsdrift-Kompensationsschaltung.

Info

Publication number: DE3787762T2
Application number: DE87305083T
Authority: DE
Inventors: Akihiko Itoh; Tadayoshi Kunitoki
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1986-06-11
Filing date: 1987-06-09
Publication date: 1994-02-03
Anticipated expiration: 2007-06-10
Also published as: EP0252609A2; KR900007375B1; EP0252609A3; DE3787762D1; KR880000880A; EP0252609B1; JPS62291217A; JP2685050B2; US4827161A

Description

Die vorliegende Erfindung bezieht sich auf einen Komparator, der einen Operationsverstärker beinhaltet, im besonderen bezieht sie sich auf einen Komparator, welcher das Schalten zwischen einem Zustand, in dem ein Vergleich durchgeführt wird, und einem anderen Zustand, in dem eine Eingangsspannungsabweichung eliminiert wird, möglich macht, wodurch es ermöglicht wird, eine präzise Vergleichsausgangsspannung zu erhalten, die unbeeinflußt von einer Eingangsspannungsabweichung des Operationsverstärkers ist.
Es ist bekannt, daß in einem einen Operationsverstärker beinhaltenden Komparator durch die Eingangsspannungsabweichung Entscheidungsniveaufehler in einer Referenzspannung, welche zum Vergleichen mit dem Eingangssignal verwendet wird, verursacht werden. Die Eingangsspannungsabweichung ist jene Spannung, die auftritt, wenn die Eingangsklemmen des Komparators kurzgeschlossen werden, jedoch in einer internen Schaltung des Komparators eine geringe Spannung verbleibt. Eine solche Eingangsspannungsabweichung wird durch die Streuung elektrischer Eigenschaften der Schaltungselemente, beispielsweise FET-Transistoren, Widerstände und dergleichen im Komparator und durch Temperaturdrift dieser Schaltungselemente verursacht. Wenn durch die Eingangsspannungsabweichung Entscheidungsniveaufehler verursacht werden, kann man vom Komparator keine präzise Vergleichsausgangsspannung erhalten.
Herkömmlicherweise wurden als Maßnahmen gegen die Eingangsspannungsabweichung Versuche unternommen, die Streuung der Werte der Schaltungselemente zu reduzieren oder zu eliminieren. Solche Gegenmaßnahmen sind jedoch nicht zufriedenstellend, weil es schwierig ist, präzise Schaltungselemente ohne Streuung ihrer elektrischen Eigenschaften als Massenware herzustellen. Darüber hinaus ist es notwendig, einen externen Taktgenerator zum Erzeugen eines Taktsignals zwecks Steuerung einer Spannungsabweichungseliminierungsschaltung vorzusehen. Dabei ist es auch notwendig, die Frequenz des Taktsignals zu ändern, wenn die Frequenz eines Eingangssignals geändert wird, um die Spannungsabweichungseliminierung über eine konstante Periode durchzuführen.
Das Dokument US-A-4297642 offenbart einen Komparator, welcher einen Operationsverstärker beinhaltet. Zum Eliminieren der Spannungsabweichung des Operationsverstärkers sind Schalter vorgesehen. Steuersignale zum Triggern der Schalter werden durch eine Schaltsignalerzeugungsschaltung, die auf den Nulldurchgang des Eingangssignals ansprechen, erzeugt.
Dokument US-A-3748587 offenbart einen Verstärker für schwache Gleichstromsignale. Eine Driftkorrekturschaltung ist vorgesehen. Eine Ausgangsschaltung ist vorgesehen, welche ein vorher gespeichertes Ausgangssignal des Differentialverstärkers hält. Diese Ausgangsschaltung ist mit der Last anstatt mit dem Verstärkerausgang verbunden, wenn sich der Verstärker im Driftkorrekturmode befindet.
Die frühere europäische Patentanmeldung des Anmelders der vorliegenden Erfindung, EP-A-0150606, offenbart einen Komparator, welcher einen Operationsverstärker enthält. Der Komparator umfaßt
ein erstes Komparatormittel;
ein Eingangsschaltmittel zum Übermitteln eines Eingangssignals in einem Zustand, in dem ein Vergleich bewirkt wird, und zum Unterbrechen des Eingangssignals in einem anderen Zustand, in dem eine Eingangsspannungsabweichung eliminiert wird, wobei das Eingangsschaltmittel im Komparator als Reaktion auf ein erstes Steuersignal zwischen dem einen und dem anderen Zustand hin- und herschaltet,
und ein Eingangs-/Ausgangsschaltsignalerzeugungsmittel (C), welches mit dem Eingangsschaltmittel zum Erzeugen eines Steuersignals zum Hin- und Herschalten zwischen dem einen und dem anderen Zustand verbunden ist;
das erste Komparatormittel ist mit dem Eingangsschaltmittel zum Ausgeben resultierender Vergleichsdaten in dem einen Zustand und zum Eliminieren der Eingangsspannungsabweichung in dem anderen Zustand verbunden.
Gemäß der vorliegenden Erfindung ist so ein Komparator dadurch gekennzeichnet, daß ein Ausgangsschaltmittel zum Halten eines Ausgangssignals in dem einen Zustand und zum Ausgeben eines gehaltenen Ausgangssignals in dem anderen Zustand des Eingangsschaltmittels vorgesehen ist, wobei das Ausgangsschaltmittel einen ersten, ein Ausgangssignal des Komparatormittels direkt mit einer Ausgangsklemme verbindenden Schalter, ein ein Ausgangssignal des Komparatormittels haltendes Haltemittel und einen zweiten, ein Ausgangssignal des Haltemittels mit der Ausgangsklemme verbindenden Schalter umfaßt;
und dadurch, daß das Eingangs-/Ausgangsschaltsignalerzeugungsmittel einen zweiten Komparator umfaßt, um steuersignale als Reaktion auf das Eingangssignal zu erzeugen, und auch mit dem Ausgangsschaltmittel verbunden ist, wobei das Eingangs/Ausgangsschaltsignalerzeugungsmittel so angeordnet ist, daß es ein zweites Steuersignal erzeugt, so daß, nachdem das Haltemittel das Ausgangssignal des Komparatormittels während einer vorbestimmten Zeitdauer hält, der erste Schalter ausgeschaltet und der zweite Schalter eingeschaltet wird, und als ein sich vom obigen unterscheidender Zustand der erste Schalter eingeschaltet und der zweite Schalter ausgeschaltet wird, wobei das Ausgangsschaltmittel als Reaktion auf das erste, durch das Eingangs-/Ausgangsschaltsignalerzeugungsmittel während der vorbestimmten Periode erzeugte Steuersignal zwischen diesem einen und diesem anderen Zustand hin- und herschaltet.
Die vorliegende Erfindung sieht einen Komparator vor, welcher das Erzeugen einer präzisen Ausgangsspannung ermöglicht, die von keiner Eingangsspannungsabweichung beeinflußt wird. Sie sieht auch einen Komparator vor, in welchem das Taktsignal zum Steuern der Spannungsabweichungseliminierschaltung im Komparator selbst erzeugt wird, basierend auf dem zu vergleichenden Eingangssignal, wodurch ein Taktsignal vom externen Taktgenerator unnotwendig wird. Weiters wird die Instabilität einer Ausgangsspannung des Komparators während des Abweichungseliminiervorganges verhindert.
Ein besonderes Ausführungsbeispiel eines Komparators in Übereinstimmung mit dieser Erfindung wird nun unter Bezugnahme auf die angeschlossenen Zeichnungen beschrieben, wobei
Fig. 1 ein Blockdiagramm eines Komparators gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist;
Fig. 2 ein Signalablaufdiagramm zum Erklären der Beziehungen zwischen einer Eingangssignalwellenform, einer Eingangsspannungsabweichungseliminierperiode und einer Vergleichsperiode gemäß der vorliegenden Erfindung ist;
Fig. 3 ein grundlegendes Blockdiagramm zum Erklären einer Vergleichsfunktion des in Fig. 1 gezeigten Komparators ist;
Fig. 4 ein grundlegendes Blockdiagramm zum Erklären einer Eliminierfunktion der Eingangsspannungsabweichung des in Fig. 1 gezeigten Komparators ist;
Fig. 5 ein detailliertes Schaltdiagramm des in Fig. 1 gezeigten Komparators ist;
Fig. 6 ein Signalablaufdiagramm eines jeden Punktes des in Fig. 5 gezeigten Komparators ist; und
Fig. 7 ein Ablaufdiagramm zur Erklärung des Erzeugens des Steuersignals CNT1 ist.
Ein Komparator gemäß einem Ausführungsbeispiel der vorliegenden Erfindung wird detailliert mit Bezugnahme auf die angeschlossenen Zeichnungen erklärt.
In Fig. 1 umfaßt der Komparator einen Eingangsschaltkreis A, einen Ausgangsschaltkreis B, eine Eingangs-/Ausgangsschaltsignalerzeugungsschaltung und einen ersten Komparator CMP1. Eine Minusseiteneingangsklemme (-IN) wird zum Eingeben eines zu vergleichenden Eingangssignals verwendet, und eine Plusseiteneingangsklemme (+IN) zum Eingeben einer Referenzspannung, welche üblicherweise die Hälfte einer Stromquellenspannung VDD beträgt. Der Eingangsschaltkreis A kann durch Steuerung der Schaltung C in Übereinstimmung mit dem Vergleich des Eingangssignals oder der Eliminierung der Eingangsspannungsabweichung das Eingangssignal übermitteln oder unterbrechen. Der Ausgangsschaltkreis B kann das Ausgangssignal im Vergleichszustand halten und die Gatter so schalten, daß das Signal von der Halteschaltung während einer Eliminierung der Eingangsspannungsabweichung ausgegeben wird. Die Eingangs-/Ausgangsschaltsignalerzeugungsschaltung C erzeugt Schaltsignale zum Steuern der obigen Schaltungen A und B. Der erste Komparator CMP1 kann in zwei Zuständen funktionieren, das heißt im Eingangssignalvergleichszustand und im Eingangsspannungsabweichungseliminierzustand, wie dies nachfolgend im Detail erklärt wird.
In Fig. 2 zeigt die Periode τ eine Eliminierperiode an, wenn das Steuersignal als ein Taktsignal "hoch" ist, und wenn das Steuersignal "niedrig" ist, zeigt diese Periode eine Vergleichsperiode an. Dabei wird die Periode τ durch eine maximale Eingangsfrequenz so bestimmt, daß die Beziehung zwischen der Periode τ und der maximalen Eingangsfreguenz fmax (Hz) durch τ < 1/2 x fmax gegeben ist. Dementsprechend wird die Periode τ von deren Maximalfrequenz auf der Basis der obigen Formel bestimmt. Daher wird die Eingangsspannungsabweichungseliminierung während dieser "hoch"-Periode durchgeführt, und der Vergleich erfolgt, während das Steuersignal "niedrig" ist. Wie dies durch die strichlierten Linien gezeigt wird, wird die Vergleichsperiode durch einen geänderten Anteil der Polarität des Eingangssignals, basierend auf der Referenzspannung Vref, definiert, und die Eliminierperiode wird durch einen nicht geänderten Anteil der Polarität des Eingangssignals definiert. In der Vergleichsperiode wird der Ausgang des Komparators als Ansprechreaktion auf das Eingangssignal von "hoch" auf "niedrig" oder von "niedrig" auf "hoch" geschaltet. Gleichzeitig wird das Ausgangssignal des ersten Komparators CMP1 auf dem hohen oder niedrigen Pegel in der Ausgangshalteschaltung gehalten. Daher wird in der vorliegenden Erfindung ein Vergleich nur durchgeführt, wenn die Polarität des Eingangssignals geändert wird und der Ausgang des Komparators CMP1 auf dem hohen oder niedrigen Pegel in der Ausgangshalteschaltung in Übereinstimmung mit einem vorhergehenden Pegel gehalten wird. Dementsprechend beeinflußt die Eingangsspannungsabweichung die resultierenden Vergleichsdaten selbst dann nicht, wenn aufgrund der Eingangsspannungsabweichung Entscheidungsniveaufehler auftreten, weil der Vergleich während der Vergleichsperiode durchgeführt wird.
In den Fig. 3 und 4 stellen diese Schaltungen den einen Zustand dar, in dem der Vergleich durchgeführt wird (Fig. 3), und den anderen Zustand, in dem die Eingangsspannungsabweichung eliminiert wird (Fig. 4). In diesen Zeichnungen sind die Gatter (Transistorschalter) G&sub1; und G&sub3; in dem in Fig. 1 gezeigten Eingangsschaltkreis A, die Gatter G&sub4; und G&sub5; im Ausgangsschaltkreis B vorgesehen. Diese Gatter G&sub1; bis G&sub5; werden von der Eingangsp-/Ausgangsschaltsignalerzeugungsschaltung C gesteuert. OHC ist eine Ausgangshalteschaltung, welche in der Schaltung B vorgesehen ist. Die Ausgangshalteschaltung hält resultierende Vergleichsdaten und gibt diese Daten während einer Eliminierperiode an die Ausgangsklemme aus.
Bei dem in Fig. 3 gezeigten Vergleich sind die Gatter G&sub1; und G&sub4; eingeschaltet und die Gatter G&sub2;, G&sub3; und G&sub5; ausgeschaltet. Daher wird das Eingangssignal (-IN) mit der Referenzspannung Vref verglichen, so daß der auf hohem oder niedrigem Pegel befindliche Ausgang von der Ausgangsklemme erzielt wird. Gleichzeitig wird dieses "hoch"- oder "niedrig"-Signal in der Ausgangshalteschaltung OHC gehalten.
Bei der in Fig. 4 gezeigten Eliminierung sind die Gatter G&sub2;, G&sub3; und G&sub5; eingeschaltet und die Gatter G&sub1; und G&sub4; ausgeschaltet. Dementsprechend sind die Eingangsklemmen des Komparators CMP1 kurzgeschlossen, weil das Gatter G&sub2; eingeschaltet ist, und die Rückkopplungsschleife wird gebildet, weil das Gatter G&sub3; eingeschaltet ist. Die Eingangsspannungsabweichung kann durch Halten der Eingangsspannungsabweichung im Kondensator CC eliminiert werden. Weil das Gatter G&sub5; eingeschaltet ist, werden die in der OHC gehaltenen Vergleichsdaten während dieses Zustandes durch das Gatter G&sub5; zum Ausgangssignal, so daß der Komparator CMP1 in der Eliminierperiode nicht zum Ausgang wird.
In Fig. 5 umfaßt der Eingangsschaltkreis A drei Gatter G&sub1; bis G&sub3; und einen Kondensator cc. Jedes Gatter wird durch ein Paar aus einem P-Kanal-MOS (PMOS)-Transistor und einem N-Kanal-MOS (NMOS)-Transistor gebildet. Bekanntlich kann der PMOS-Transistor eingeschaltet werden, wenn das Gatter "niedrig" ist, und der NMOS-Transistor kann eingeschaltet werden, wenn das Gatter "hoch" ist. Daher wird der "ON"- und "OFF"-Zustand eines jeden Gatters durch das von der Schaltung C an jedes Gatter gelegte "hoch"- oder "niedrig"-Signal gesteuert. Wie dies oben erklärt wird, hält der Kondensator CC die Eingangsspannungsabweichung.
Der Ausgangsschaltkreis B umfaßt zwei Gatter G&sub4; und G&sub5;, die je einen PMOS- und einen NMOS-Transistor haben, und eine FLIP-FLOP-Schaltung FF, welche als Ausgangshalteschaltung OHC verwendet wird. FFO ist ein Ausgangssignal der Schaltung OHC.
Die Eingangs-/Ausgangsschaltsignalerzeugungsschaltung C umfaßt einen zweiten Komparator CMP2 zum Ausgeben eines "hoch"- oder "niedrig"-Signals, um als Reaktion auf eine Änderung im Eingangssignal Steuersignale zu erzeugen, drei exklusive OR-Gatter EXOR1 bis EXOR 3, welche jeweils die Steuersignale CNT1 bis CNT3 ausgeben, und eine Vielzahl von Invertern 1 bis 14 und Kondensatoren zum Invertieren der Steuersignale und um bei jedem Kondensator eine Verzögerungszeit zu erhalten.
Die Funktion dieser Schaltung wird unter Bezugnahme auf Fig. 6 erklärt. Wie dies in den Fig. 3 und 4 erklärt ist, sind die Gatter G&sub1; und G&sub4; in der Vergleichsfunktion eingeschaltet, und die Gatter G&sub2;, G&sub3; und G&sub5; sind ausgeschaltet. Um die obigen Zustände zu erreichen, werden während der Zeitabschnitte Tb1 und Tb2 die Steuersignale CNT2 und CNT3 auf "niedrig" gesetzt. Während des Zeitabschnitts Tb1 wird das Ausgangssignal OUT von "niedrig" auf "hoch" geschaltet und während des Zeitabschnittes Tb2 von "hoch" auf "niedrig". In diesem Fall, wenn das Steuersignal CNT2 "niedrig" ist, wird der PMOS des Gatters G&sub4; eingeschaltet und der PMOS des Gatters G&sub5; ausgeschaltet. Gleichzeitig wird, weil das invertierte steuersignal von CNT2 den NMOS der Gatter G&sub4; und G&sub5; durch den Inverter 14 eingegeben wird, das Gatter G&sub4; eingeschaltet und das Gatter G&sub5; ausgeschaltet. Darüber hinaus wird das Gatter G&sub1; eingeschaltet, und die Gatter G&sub2; und G&sub3; werden ausgeschaltet, wenn das Steuersignal CNT3 "niedrig" ist. Diese "niedrig"-Pegel des Steuersignals CNT2 und CNT3 werden von den exklusiven OR-Gattern EXOR2 und EXOR3 erzielt.
Während der Eliminierperiode sind die Gatter G&sub1; und G&sub4; ausgeschaltet und die Gatter G&sub2;, G&sub3; und G&sub5; eingeschaltet. Um die obigen Zustände zu erzielen, werden während der Zeiten Ta1 und Ta2 die Steuersignale CNT2 und CNT3 auf "hoch" gesetzt. Während dieser Perioden Ta1 und Ta2 wird das Ausgangssignal OUT während der Periode Ta1 auf "niedrig" gehalten, oder während der Periode Ta2 auf "hoch". Weil der Ausgang des ersten Komparators CMP1 zur invertierten Eingangsseite (Minusseite) rückgekoppelt wird, wird in diesem Fall der Ausgang des ersten Komparators CMP1 zum halben Wert der Stromquellenspannung VDD. Darüber hinaus werden die im FLIP-FLOP gehaltenen Daten, weil das Steuersignal CNT1 vom exklusiven OR-Gatter EXOR1 zu einer Taktklemme der FLIP-FLOP-Schaltung FF auf "niedrig" gehalten wird, durch das Gatter G&sub5; in der Eliminierperiode an die Ausgangsklemme OUT ausgegeben. Dieses Ausgangssignal FFO ist ähnlich dem Niedrigpegelsignal während der Periode Ta1 und ähnlich dem Hochpegelsignal während der Periode Ta2 am Ausgangssignal OUT.
In der Eingangs-/Ausgangsschaltsignalerzeugungsschaltung C wird das Steuersignal CNT1 von den Ausgängen der Inverter 2 und 4 erzielt, wie dies in Fig. 7 gezeigt wird. Das heißt, der Ausgangswert des Inverters 2 wird EXOR1 eingegeben und der verzögerte Ausgang des Inverters 4 wird ebenfalls EXOR1 eingegeben. In diesem Fall ist während dieser Verzögerungszeit D der Ausgang des Inverters 2 "hoch", und jener des Inverters 4 ist "niedrig". Daher wird der Ausgang von EXOR1 während dieser Verzögerungszeit D "hoch". Das heißt, das Steuersignal CNT1 kann von EXOR1 erzielt werden.
Darüber hinaus wird der Ausgang der Inverters 4 dem Inverter 5 eingegeben. Hinsichtlich der Steuersignale CNT2 und CNT3 wird durch die Inverterpaare 5 und 6, 7 und 8, 9 und 10 und 11 und 12 das Ausgangssignal des Inverters 4 verzögert. In diesem Fall werden das verzögerte Ausgangssignal des Inverters 6 und das andere verzögerte Ausgangssignal des Inverters 12 EXOR2 eingegeben, und der Ausgang des Inverters 8 und der Ausgang des Inverters 10 werden EXOR3 eingegeben. Deshalb wird, wenn beide Eingänge jeder exklusiven OR-Schaltung EXOR2 und EXOR3 "hoch" oder "niedrig" sind, der Ausgang des exklusiven OR-Gatters "niedrig", und wenn irgendein Eingang auf "hoch" oder "niedrig" ist und ein anderer Eingang einen umgekehrten Pegel aufweist, wird der Ausgang "hoch".
In diesem Fall wird das Umwandeln vom hohen zum niedrigen Pegel oder vom niedrigen zum hohen Pegel, wie dies durch Pfeile in Fig. 6 gezeigt wird, in Übereinstimmung mit der Anstiegsflanke oder Abfallflanke des zweiten Komparators CMP2 durchgeführt. Das heißt, basierend auf der Abfallflanke und der Anstiegsflanke des Komparators CMP2 werden die Signale CNT1, CNT2 und CNT3 von "niedrig" auf "hoch" umgewandelt. Daher wird dann, wenn das Steuersignal CNT2 von "niedrig" auf "hoch" umgewandelt wird, das Steuersignal CNT3 ebenfalls nach einer kurzen Verzögerungszeit von "niedrig" auf "hoch" umgewandelt. Wenn das Steuersignal CNT3 von "hoch" auf "niedrig" umgewandelt wird, wird auch das Steuersignal CNT2 nach einer kurzen Verzögerung von "hoch" auf "niedrig" umgewandelt.
Wie dies oben erklärt ist, wird in der vorliegenden Erfindung die Umwandlung des Eingangssignals (-IN) erkannt, die Steuersignale CNT1 bis 3 werden erzeugt, und der Ausgang des Kommparators CMP1 wird in der Ausgangshalteschaltung gehalten. Der Abweichungseliminierzustand wird dann während einer vorbestimmten Periode automatisch realisiert und kehrt zum Vergleichszustand zurück. Daher ist es nicht notwendig, das vom externen Taktsignalgenerator gelieferte Taktsignal vorzusehen, um die Spannungsabweichung zu eliminieren.

Claims

1. Ein einen Operationsverstärker beinhaltender Komparator umfassend:

ein erstes Komparatormittel (CMP1);

ein Eingangsschaltmittel (A, G1, G2, G3, CC) zum Übermitteln eines Eingangssignals in einem Zustand, in dem ein Vergleich bewirkt wird, und zum Unterbrechen des Eingangssignals in einem anderen Zustand, in dem eine Eingangsspannungsabweichung eliminiert wird, wobei das Eingangsschaltmittel im Komparator (CMP1) als Reaktion auf ein erstes steuersignal (CNT3) zwischen dem einen und dem anderen Zustand hin- und herschaltet,

und ein Eingangs-/Ausgangsschaltsignalerzeugungsmittel (C), welches mit dem Eingangsschaltmittel (A, G1, G2, G3, CC) zum Erzeugen eines Steuersignals zum Hin- und Herschalten zwischen dem einen und dem anderen Zustand verbunden ist;

wobei das erste Komparatormittel (CMP1) mit dem Eingangsschaltmittel (A, G1, G2, G3, CC) zum Ausgeben resultierender Vergleichsdaten in dem einen Zustand und zum Eliminieren der Eingangsspannungsabweichung in dem anderen Zustand verbunden ist;

dadurch gekennzeichnet, daß ein Ausgangsschaltmittel (B, G4, G5, OHC) zum Halten eines Ausgangssignals in dem einen Zustand und zum Ausgeben eines gehaltenen Ausgangssignals in dem anderen Zustand des Eingangsschaltmittels (A, G1, G2, G3, CC) vorgesehen ist, wobei das Ausgangsschaltmittel einen ersten, ein Ausgangssignal des Komparatormittels (CMP1) direkt mit einer Ausgangsklemme (OUT) verbindenden Schalter (G4), ein ein Ausgangssignal des Komparatormittels (CMP1) haltendes Haltemittel (FF) und einen zweiten, ein Ausgangssignal des Haltemittels (FF) mit der Ausgangsklemme (OUT) verbindenden Schalter (G5) umfaßt;

und dadurch, daß das Eingangs-/Ausgangsschaltsignalerzeugungsmittel (C) einen zweiten Komparator (CMP2) umfaßt, um Steuersignale (CNT1-3) als Reaktion auf das Eingangssignal zu erzeugen, und auch mit dem Ausgangsschaltmittel (B, G4, G5, OHC) verbunden ist, wobei das Eingangs/Ausgangsschaltsignalerzeugungsmittel (C) so angeordnet ist, daß es ein zweites Steuersignal (CNT2) erzeugt, so daß, nachdem das Haltemittel (OHM) das Ausgangssignal des Komparatormittels (CMP1) während einer vorbestimmten Zeitdauer hält, der erste Schalter (G4) ausgeschaltet und der zweite Schalter (G5) eingeschaltet wird, und als ein sich vom obigen unterscheidender Zustand der erste Schalter (G4) eingeschaltet und der zweite Schalter (G5) ausgeschaltet wird, wobei das Ausgangsschaltmittel als Reaktion auf das erste, durch das Eingangs-/Ausgangsschaltsignalerzeugungsmittel während der vorbestimmten Periode erzeugte Steuersignal (CNT3), zwischen diesem einen und diesem anderen Zustand hin- und herschaltet.

2. Komparator gemäß Anspruch 1, in welchem das Eingangsschaltmittel (A) drei Transistorgatter (G1, G2, G3) zum Weiterleiten oder Unterbrechen des Eingangssignals und einen Kondensator (CC) zum Halten der Eingangsspannungsabweichung umfaßt.

3. Komparator gemäß jedem der vorhergehenden Ansprüche, wobei das Eingangs-/Ausgangsschaltsignalerzeugungsmittel (C) weiters drei exklusive OR-Gatter (EXOR1, 2 und 3) zum Ausgeben des Steuersignals und eine Vielzahl von Invertern (5-12) und Kondensatoren zum Verzögern des Steuersignals umfaßt.

4. Komparator gemäß jedem der vorhergehenden Ansprüche, wobei jener Zustand, in welchem der Vergleich durchgeführt wird, dann angewendet wird, wenn die Polarität der Eingangssignale, basierend auf einer Referenzspannung, umgewandelt wird.

5. Komparator gemäß jedem der vorhergehenden Ansprüche, wobei der andere Zustand, in welchem die Eingangsspannungsabweichung eliminiert wird, dann angewendet wird, wenn die Polarität des Eingangssignals, basierend auf einer Referenzspannung, nicht umgewandelt wird.

6. Komparator gemäß jedem der vorhergehenden Ansprüche, wobei die Periode (τ) jenes anderen Zustandes, in welchem die Eingangsspannungsabweichung eliminiert wird, durch eine Maximaleingangsfrequenz bestimmt wird.

7. Komparator gemäß Anspruch 6, in welchem die Relation zwischen der Periode (τ) und der Maximaleingangsfrequenz Fmax durch τ < 1/2 fmax gegeben ist.