DE19751301A1 - Schmitt-Triggerschaltung mit einstellbarer Triggerspannung sowie Einstellverfahren hierfür - Google Patents

Description

Die Erfindung betrifft eine Schmitt-Triggerschaltung mit einstellbarer Triggerspannung sowie ein Einstellverfahren hierfür.

Im Allgemeinen hält eine Schmitt-Triggerschaltung selbst dann eine Ausgangsspannung mit gleichmäßiger Amplitude auf­ recht, wenn die Eingangsspannung um eine Schwellenspannung herum zunimmt oder abnimmt. Die aufrechterhaltene Ausgangs­ spannung mit gleichmäßiger Amplitude ist proportional zu ei­ nem Hysteresekoeffizient. Eine derartige Schmitt-Trigger­ schaltung kann als Eingangspuffer verwendet werden, der ein Impulssignal stabilisiert und Brumm- und Störsignale verhin­ dert.

Nun wird eine herkömmliche Schmitt-Triggerschaltung unter Bezugnahme auf die Fig. 1 und 2 beschrieben. Fig. 1 zeigt ein schematisches Schaltbild der Schaltung, während die Fig. 2a und 2b Kurvenbilder sind, die die Triggerpunkte dieser Schaltung veranschaulichen.

Die herkömmliche Schmitt-Triggerschaltung mit gleichmäßiger Triggerspannung umfaßt einen ersten PMOS-Transistor MP1, einen zweiten PMOS-Transistor MP2, einen zweiten NMOS-Tran­ sistor MN2 sowie einen ersten NMOS-Transistor MN1. Diese Transistoren sind zueinander in Reihe geschaltet, und sie sind gemeinsam an einen Eingangsanschluß angeschlossen. Diese herkömmliche Schmitt-Triggerschaltung umfaßt auch ei­ nen dritten PMOS-Transistor MP3 und einen dritten NMOS-Tran­ sistor MN3.

Der zweite NMOS-Transistor MN2 ist mit dem zweiten PMOS-Tran­ sistor MP2 in Reihe geschaltet. Der erste PMOS-Transis­ tor MP1 ist an einen Spannungsquellenanschluß angeschlos­ sen. Der erste NMOS-Transistor MN1 ist mit einem Massean­ schluß verbunden. Das Gate sowohl des dritten PMOS-Transis­ tors MP3 als auch des dritten NMOS-Transistors MN3 sind mit­ einander verbunden, und sie sind mit der Drainelektrode und einem Ausgangsanschluß des zweiten MOS-Transistors MN2 bzw. des zweiten PMOS-Transistors NP2 verbunden. Die Drainelek­ trode des dritten PMCS-Transistors MP3 ist mit der Source­ elektrode des ersten PMOS-Transistors MP1 verbunden, und die Sourceelektrode des dritten PMOS-Transistors MP3 ist mit dem Masseanschluß verbunden. Die Sourceelektrode des dritten NMOS-Transistors MN3 ist mit der Sourceelektrode des zweiten NMOS-Transistors MN2 verbunden, und die Drainelektrode des dritten NMOS-Transistors MN3 ist mit dem Spannungsquellenan­ schluß verbunden.

Die herkömmliche Schmitt-Triggerschaltung kann als modifi­ zierter Puffer oder als Inverter verwendet werden, bei dem eine Gleichspannungs-Übergangskurve eine Störsignaltoleranz im Vergleich zu einem normalen Puffer oder Inverter auf­ weist, bei dem die Gleichspannungs-Übergangskurve eine logi­ sche Schwellenspannung aufweist, wenn das Eingangssignal von niedrig auf hoch oder umgekehrt übergeht.

Nun wird die Funktion dieser herkömmlichen Schmitt-Trigger­ schaltung unter Bezugnahme auf die Fig. 2a und 2b beschrie­ ben.

Bei einem Übergang des Eingangssignals von niedrig auf hoch wird das Ausgangssignal hoch. Wenn die Eingangsspannung so ansteigt, daß sie die Schwellenspannung des ersten NMCS-Tran­ sistors MN1 übersteigt, wird er eingeschaltet, um den dritten NMOS-Transistor MN3 zu betreiben. Wenn der letztere einmal eingeschaltet ist, wird Spannung an die Sourceelek­ trode des zweiten NMOS-Transistors MN2 angelegt. Um diesen dabei einzuschalten, sollte die Schwellenspannung desselben zusätzlich zur an ihn angelegten Spannung an sein Gate ange­ legt werden, da der erste NMOS-Transistor MN1 und der dritte NMOS-Transistor MN3 einen vorbestimmten Widerstand aufwei­ sen. Wenn die Eingangsspannung weiter zunimmt, wird die Aus­ gangsspannung über die Transistoren MN2 und MN1 auf die Mas­ sespannung abgesenkt.

Andererseits fällt, wenn das Eingangssignal von hoch auf niedrig übergeht, der Potentialpegel am Eingangsanschluß weiter ab, um die Schwellenspannung des ersten PMOS-Transis­ tors MP1 zu überschreiten. So wird dieser Transistor einge­ schaltet, um den dritten PMOS-Transistor MP3 zu betreiben. Wenn der letztere einmal eingeschaltet ist, weisen er und der erste PMOS-Transistor MP1 einen vorbestimmten Widerstand auf. Außerdem wird eine Spannung an die Sourceelektrode des zweiten PMOS-Transistors MP2 angelegt. Dabei sollte an das Gate desselben eine Spannung angelegt werden, die den nie­ drigen Wert der Schwellenspannung hat. Wenn die Eingangs­ spannung weiter fällt, lassen der erste PMOS-Transistor MP1 und der zweite PMOS-Transistor MP2 die Versorgungsspannung durch, und die Ausgangsspannung wird auf dem Potential der­ selben gehalten.

Die herkömmliche Schmitt-Triggerschaltung weist abhängig von der Einstellung der Triggerspannung durch den ersten und dritten PMOS-Transistor MP1 und MP3 sowie den ersten und dritten NMOS-Transistor MN1 und MN3 eine vorbestimmte Stör­ signaltoleranz auf.

Diese herkömmliche Schmitt-Triggerschaltung weist, wie es durch die Fig. 2a und 2b veranschaulicht ist, eine gleichmä­ ßige Triggerspannung auf. Diese Spannung kann nach der Fer­ tigstellung eines IC nicht mehr eingestellt werden. Daher muß, wenn die Triggerspannung des IC eingestellt werden muß, der IC durch einen anderen mit dem gewünschten Trig­ gerspannungspegel ausgetauscht werden.

Der Erfindung liegt die Aufgabe zugrunde, eine Schmitt-Trig­ gerschaltung mit einstellbarer Triggerspannung sowie ein zugehöriges Einstellverfahren zu schaffen.

Diese Aufgabe ist hinsichtlich der Schaltung durch die Leh­ ren der beigefügten unabhängigen Ansprüche 1, 18 und 25 so­ wie hinsichtlich des Verfahrens durch die Lehre des beige­ fügten Anspruchs 32 gelöst.

Eine erfindungsgemäße Schmitt-Triggerschaltung mit einstell­ barer Triggerspannung umfaßt einen Triggerumkehrungs-Aus­ gangsabschnitt zum Ausgeben eines Eingangssignals durch Triggerumkehrung mit vorbestimmter Toleranz, einen ersten und einen zweiten A/D-Umsetzer zum Umsetzen einer von außen angelegten Spannung in ein digitales Signal zum Einstellen der Triggerspannung, einen ersten und einen zweiten Ein­ stellsignal-Ausgabeabschnitt zum Ausgeben von Einstellsigna­ len zum Einstellen einer negativen Triggerspannung oder ei­ ner positiven Triggerspannung durch das digitale Signal vom ersten und zweiten A/D-Umsetzer, und einen ersten und einen zweiten Triggerspannungs-Einstellabschnitt mit Transistoren, die durch die Einstellsignale vom ersten und zweiten Ein­ stellsignal-Ausgabeabschnitt selektiv auf Ein/Aus geschaltet werden, um die eingestellte Triggerspannung an den Trigger­ umkehrungs-Ausgangsabschnitt aus zugeben.

Zusätzliche Merkmale und Aufgaben der Erfindung werden in der folgenden Beschreibung dargelegt und gehen teilweise aus dieser hervor, ergeben sich aber andererseits auch beim Aus­ üben der Erfindung. Die Aufgaben und andere Vorteile der Er­ findung werden durch die Maßnahmen erzielt, wie sie speziell in der Beschreibung, den Ansprüchen und den beigefügten Zeichnungen dargelegt sind.

Es ist zu beachten, daß sowohl die vorstehende allgemeine Beschreibung als auch die folgende detaillierte Beschreibung beispielhaft und erläuternd für die beanspruchte Erfindung sind.

Die Zeichnungen, die beigefügt sind, um das Verständnis der Erfindung zu fördern, veranschaulichen Ausführungsbeispiele der Erfindung und dienen zusammen mit der Beschreibung dazu, deren Prinzipien zu erläutern.

Fig. 1 ist ein schematisches Schaltbild einer herkömmlichen Schmitt-Triggerschaltung;

Fig. 2a und 2b sind Kurvenbilder zum Veranschaulichen von Triggerpunkten der herkömmlichen Schmitt-Triggerschaltung;

Fig. 3 ist ein schematisches Schaltbild einer Schmitt-Trig­ gerschaltung gemäß einem ersten bevorzugten Ausführungsbei­ spiel der Erfindung;

Fig. 4a und 4b sind Kurvenbilder zum Veranschaulichen von Triggerpunkten einer erfindungsgemäßen Schmitt-Triggerschal­ tung; und

Fig. 5 und 6 sind schematische Schaltbilder jeweils einer Schmitt-Triggerschaltung gemäß einem zweiten bzw. dritten bevorzugten Ausführungsbeispiel der Erfindung.

Gemäß Fig. 3 umfaßt das erste Ausführungsbeispiel einer er­ findungsgemäßen Schmitt-Triggerschaltung einen Triggerumkeh­ rungs-Ausgangsabschnitt 30 zum Ausgeben eines Eingangssi­ gnals durch Triggerumkehrung mit vorbestimmter Toleranz. Ein erster A/D-Umsetzer 31 setzt eine von außen zugeführte ana­ loge Spannung in ein digitales Signal um, um eine Trigger­ spannung einzustellen. Ein erster Einstellsignal-Ausgabeab­ schnitt 33 gibt Einstellsignale zum Einstellen einer negati­ ven Triggerspannung unter Verwendung des digitalen Signals vom ersten A/D-Umsetzer 31 aus. Ein erster Triggerspannungs-Ein­ stellabschnitt 35 mit Transistoren, die durch die Ein­ stellsignale des ersten Einstellsignal-Ausgabeabschnitts 33 selektiv auf Ein/Aus geschaltet werden, gibt die eingestell­ te Triggerspannung an den Triggerumkehrungs-Ausgangsab­ schnitt 30 aus. Ein zweiter A/D-Umsetzer 32 setzt eine von außen zugeführte analoge Spannung in ein digitales Signal um, um die Triggerspannung einzustellen. Ein zweiter Ein­ stellsignal-Ausgabeabschnitt 34 gibt Einstellsignale zum Einstellen einer positiven Triggerspannung unter Verwendung des digitalen Signals vom zweiten A/D-Umsetzer 32 aus. Ein zweiter Triggerspannungs-Einstellabschnitt 36 mit Transisto­ ren, die selektiv durch die Einstellsignale des zweiten Ein­ stellsignal-Ausgabeabschnitts 34 auf Ein/Aus geschaltet wer­ den, gibt die eingestellte Triggerspannung an den Triggerum­ kehrungs-Ausgangsabschnitt 30 aus.

Nun wird die Schmitt-Triggerschaltung des ersten Ausfüh­ rungsbeispiels, bei der der Triggerspannungsspannungspegel durch die von außen zugeführte Spannung eingestellt wird, im Einzelnen beschrieben.

Der Triggerumkehrungs-Ausgangsabschnitt 30 umfaßt einen ersten PMOS-Transistor MP1, einen zweiten PMOS-Transistor MP2, einen zweiten NMOS-Transistor MN2 und einen ersten NMOS-Transistor MN1. Diese Transistoren sind zueinander in Reihe geschaltet und gemeinsam an einen Eingangsanschluß angeschlossen. Der zweite NMOS-Transistor MN2 ist zum zwei­ ten PMOS-Transistor MP2 in Reihe geschaltet. Die Sourceelek­ trode des ersten PMOS-Transistors MP1 ist mit einem Versor­ gungsspannungsanschluß VDD verbunden. Die Sourceelektrode des ersten NMOS-Transistors MN1 ist mit einem Masseanschluß verbunden.

Der erste Einstellsignal-Ausgabeabschnitt 33 umfaßt Inver­ ter zum Ausgeben der Triggerspannungs-Einstellsignale aus den digitalen Werten MSB, . . . LSB vom ersten A/D-Umsetzer 31. Die Anzahl der Inverter stimmt mit derjenigen der Aus­ gangsbits des ersten A/D-Umsetzers 31 überein. Wenn z. B. die Auflösung des ersten A/D-Umsetzers 31 3 Bits beträgt, ent­ hält der erste Einstellsignal-Ausgabeabschnitt 33 drei In­ verter.

Beim bevorzugten Ausführungsbeispiel der Erfindung umfaßt der erste Einstellsignal-Ausgabeabschnitt 33 einen ersten Inverter 33a, einen zweiten Inverter 33b und einen dritten Inverter 33c. Der erste Inverter 33a verfügt über einen PMOS-Transistor und einen NMOS-Transistor, die zueinander in Reihe geschaltet sind und die gemeinsam an den Ausgangsan­ schluß für das höchstsignifikante Bit (MSB) des ersten A/D- Umsetzers 31 angeschlossen sind. Der zweite Inverter 33b verfügt über einen PMOS-Transistor und einen NMOS-Transis­ tor, die zueinander in Reihe geschaltet sind und die gemein­ sam an den folgenden Ausgangsanschluß auf dem nächsten Rang der Ausgangsanschlüsse angeschlossen sind. Der dritte Inver­ ter 33c verfügt über einen PMOS-Transistor und einen NMOS- Transistor, die zueinander in Reihe geschaltet sind und die gemeinsam an einen Ausgangsanschluß für das geringstsigni­ fikante Bit (LSB) des ersten A/D-Umsetzers 31 angeschlossen sind. Hierbei sind die Sourceelektroden der jeweiligen PMOS- Transistoren jeweils mit Versorgungsspannungsanschlüssen VDD verbunden, und die Sourceelektroden der NMOS-Transistoren sind mit dem Ausgangsanschluß des Triggerumkehrungs-Aus­ gangsabschnitts 30 verbunden.

Der zweite Einstellsignal-Ausgabeabschnitt 34 umfaßt Inver­ ter zum Ausgeben der Triggerspannungs-Einstellsignale aus den digitalen Werten MSB, . . ., LSB des zweiten A/D-Umsetzers 32. Die Inverter sind an die Ausgangsanschlüsse für die je­ weiligen Bits des zweiten A/D-Umsetzers 32 angeschlossen.

Der zweite Einstellsignal-Ausgabeabschnitt 34 umfaßt einen ersten Inverter 34a, einen zweiten Inverter 34b und einen dritten Inverter 34c. Der erste Inverter 34a verfügt über einen PMOS-Transistor und einen NMOS-Transistor, die zuein­ ander in Reihe geschaltet sind und die gemeinsam an einen invertierten Ausgangsanschluß für das LSB des ersten A/D-Um­ setzers 31 angeschlossen sind. Der zweite Inverter 34b verfügt über einen PMOS-Transistor und einen NMOS-Transis­ tor, die zueinander in Reihe geschaltet sind und die gemein­ sam an einen Ausgangsanschluß für den nächsten Rang unter den Ausgangsanschlüssen angeschlossen sind. Der dritte In­ verter 34c verfügt über einen PMOS-Transistor und einen NMOS-Transistor, die zueinander in Reihe geschaltet sind und die gemeinsam an einen invertierten Ausgangsanschluß für das MSB des ersten A/D-Umsetzers 32 angeschlossen sind. Hierbei sind die Sourceelektroden der PMOS-Transistoren je­ weils mit dem Ausgangsanschluß des Triggerumkehrungs-Aus­ gangsabschnitts 30 angeschlossen, und die Sourceelektroden der NMOS-Transistoren sind mit Masseanschlüssen verbunden.

Der erste Triggerspannungs-Einstellabschnitt 35 umfaßt ei­ nen dritten, vierten, fünften und sechsten PMOS-Transistor MP3, MP4, MP5 bzw. MP6, die selektiv auf Ein/Aus geschaltet werden und die an die Ausgangsanschlüsse der jeweiligen In­ verter des ersten Einstellsignal-Ausgabeabschnitts 33 ange­ schlossen sind. Das Gate des dritten PMOS-Transistors MP3 ist mit dem Triggerumkehrungs-Ausgangsabschnitt 30 verbun­ den. Die Gates des vierten, fünften und sechsten PMOS-Tran­ sistors MP4, MP5 bzw. MP6 sind mit den Ausgangsanschlüssen des ersten, zweiten bzw. dritten Inverters 33c, 33b und 33a des ersten Einstellsignal-Ausgabeabschnitts 33 verbunden. Die Sourceelektroden der jeweiligen Elektroden MP3, MP4, MP5 und MP6 sind gemeinsam an die Drainelektrode des ersten PMOS-Transistors MP1 des Triggerumkehrungs-Ausgangsab­ schnitts 30 angeschlossen, während die Drainelektroden der­ selben mit dem Masseanschluß verbunden sind.

Der zweite Triggerspannungs-Einstellabschnitt 36 umfaßt ei­ nen dritten, vierten, fünften und sechsten NMOS-Transistor MN3, MN4, MN5 bzw. MN6, die selektiv auf Ein/Aus geschaltet werden und die mit den Ausgangsanschlüssen der jeweiligen Inverter des zweiten Einstellsignal-Ausgabeabschnitts 34 verbunden sind. Das Gate des dritten NMOS-Transistors MN3 ist mit dem Triggerumkehrungs-Ausgangsabschnitt 30 verbun­ den. Die Gates des vierten, fünften und sechsten NMOS-Tran­ sistors MN4, MN5 bzw. MN6 sind mit den Ausgangsanschlüssen des ersten, zweiten und dritten Inverters 34a, 34b bzw. 34c des zweiten Einstellsignal-Ausgabeabschnitts 34 verbunden. Die Sourceelektroden der jeweiligen Transistoren sind ge­ meinsam an die Drainelektrode des ersten NMOS-Transistors MN1 des Triggerumkehrungs-Ausgangsabschnitts 30 angeschlos­ sen, und die Drainelektroden derselben sind mit dem Versor­ gungsspannungsanschluß VDD verbunden.

Nachfolgend wird die Funktion dieser Schmitt-Triggerschal­ tung mit einstellbarer Triggerspannung gemäß dem ersten Aus­ führungsbeispiel der Erfindung beschrieben.

Wenn das Eingangssignal von hoch auf niedrig übergeht (d. h. während eines negativen Triggervorgangs), fällt das Poten­ tialniveau am Eingangsanschluß des Triggerumkehrungs-Aus­ gangsabschnitts 30 weiterhin. Wenn es die Schwellenspannung des ersten PMOS-Transistors MP1 übersteigt, wird dieser eingeschaltet. Dabei werden die Transistoren des ersten Triggerspannungs-Einstellabschnitts 35 selektiv auf Ein/Aus geschaltet, und der erste PMOS-Transistor MP1 und der erste Triggerspannungs-Einstellabschnitt 35 zeigen ein Wider­ standsverhalten. Hierbei hängt der Widerstand von den im ersten Triggerspannungs-Einstellabschnitt 35 eingeschalteten Transistoren ab. Wenn die Transistoren des ersten Trigger­ spannungs-Einstellabschnitts 35 selektiv auf Ein/Aus ge­ schaltet werden, wird eine Spannung an die Sourceelektrode des zweiten PMOS-Transistors MP2 angelegt. Dabei sollte zum Einschalten des zweiten PMOS-Transistors MP2 eine Spannung, die den niedrigen Wert der Schwellenspannung desselben auf­ weist, an das Gate desselben angelegt werden. Wenn die Ein­ gangsspannung weiterhin fällt, lassen der erste PMOS-Tran­ sistor MP1 und der zweite PMOS-Transistor MP2 die Versor­ gungsspannung durch, so daß die Ausgangsspannung dieser entspricht. Indessen steigt, wenn das Eingangssignal von niedrig auf hoch übergeht (d. h. während eines positiven Triggervorgangs) , das Potentialniveau am Eingangsanschluß des Triggerumkehrungs-Ausgangsabschnitts 30 weiterhin an. Wenn es die Schwellenspannung des ersten NMOS-Transistors MN1 übersteigt, wird dieser eingeschaltet. Dann werden die Transistoren des zweiten Triggerspannungs-Einstellabschnitts 36 selektiv auf Ein/Aus geschaltet, und es wird eine Span­ nung an die Sourceelektrode des zweiten NMOS-Transistors MN2 angelegt. Dabei sollte, um den zweiten NMOS-Transistor MN2 einzuschalten, die Schwellenspannung desselben zusätzlich zur an ihn angelegten Spannung an sein Gate angelegt werden, da der erste NMOS-Transistor MN1 und die Transistoren des zweiten Triggerspannungs-Einstellabschnitts 36 einen vorbe­ stimmten Widerstand einnehmen. Hierbei hängt der Widerstand von den im zweiten Triggerspannungs-Einstellabschnitt 36 eingeschalteten Transistoren ab. Wenn die Eingangsspannung weiter fällt, nimmt die Ausgangsspannung bis auf das Masse­ potential ab.

Nun wird die Funktion der Schmitt-Triggerschaltung gemäß dem Ausführungsbeispiel der Erfindung, bei der die Triggerspan­ nung durch ein von einem Benutzer eingegebenes Auswählsignal einstellbar ist, im Einzelnen unter Bezugnahme auf die Fig. 4a und 4b beschrieben.

Als erstes gibt der Benutzer ein Einstellsignal über einen Eingangsanschluß ein, um die Triggerspannung einzustellen. Das Einstellsignal wird in den ersten A/D-Umsetzer 31 und den zweiten A/D-Umsetzer 32 eingegeben und dann in ein digi­ tales Signal mit vorbestimmter Auflösung umgesetzt. Dabei wird das Einstellsignal, das die Triggerspannung bei einem negativen Triggervorgang (wenn das Eingangssignal von hoch auf niedrig übergeht) umsetzt, in den ersten A/D-Umsetzer 31 eingegeben, und das Einstellsignal, das die Triggerspannung bei einem positiven Triggervorgang (wenn das Eingangssignal von niedrig auf hoch übergeht) umsetzt, wird in den zweiten A/D-Umsetzer 32 eingegeben. So kann der Benutzer die Span­ nungspegel für einen negativen und einen positiven Trigger­ vorgang mit gleichmäßiger Breite oder verschiedenen Breiten einstellen.

Das vom ersten und zweiten A/D-Umsetzer 31 bzw. 32 umgesetz­ te Einstellsignal wird in den ersten Einstellsignal-Ausgabe­ abschnitt 33 bzw. den zweiten Einstellsignal-Ausgabeab­ schnitt 34 eingegeben.

Dabei wird der vom ersten A/D-Umsetzer 31 ausgegebene MSB-Wert in den ersten Inverter 33a des ersten Einstellsignal-Aus­ gabeabschnitts 33 eingegeben, und der Bitwert vom näch­ sten Rang wird in den zweiten Inverter 33b des Einstellsi­ gnal-Ausgabeabschnitts 33 eingegeben. Der LSB-Wert wird in den dritten Inverter 33c des ersten Einstellsignal-Ausgabe­ abschnitts 33 eingegeben.

Der vom zweiten A/D-Umsetzer 32 ausgegebene LSB-Wert wird in den ersten Inverter 34a des zweiten Einstellsignal-Ausgabe­ abschnitts 34 eingegeben, und der Bitwert des nächsten Rangs wird in den zweiten Inverter 34b des Einstellsignal-Ausgabe­ abschnitts 34 eingegeben. Der MSB-Wert wird in den dritten Inverter 34c des zweiten Einstellsignal-Ausgabeabschnitts 34 eingegeben.

Beim bevorzugten Ausführungsbeispiel der Erfindung beträgt die Auflösung der A/D-Umsetzer drei Bits. Um die Trigger­ spannung feineinzustellen, können die A/D-Umsetzer eine Auf­ lösung von mehr als drei Bits aufweisen, wenn zusätzliche Inverter in den Einstellsignal-Ausgabeabschnitt aufgenommen werden. So kann der Einstellsignal-Ausgabeabschnitt auch zu­ sätzliche Transistoren enthalten.

Die jeweiligen Triggerspannungs-Einstellsignale, wie sie vom ersten und zweiten Einstellsignal-Ausgabeabschnitt 33 bzw. 34 ausgegeben werden, werden in die Gates der jeweiligen Transistoren des ersten und zweiten Triggerspannungs-Ein­ stellabschnitts 35 bzw. 36 eingegeben, um die Transistoren selektiv auf Ein/Aus zu schalten. Da die Transistoren im ersten und zweiten Triggerspannungs-Einstellabschnitt 35 und 36 Gates mit verschiedenen Breiten und Längen aufweisen, hängt ihr Gatewiderstand, d. h. der Parallelwiderstand von ihrem Ein/Ausschaltbetrieb ab.

Im Ergebnis variiert, wie es in Fig. 4a dargestellt ist, der Widerstand des dritten PMOS-Transistors MP3 und des ersten PMOS-Transistors MP1 bei einem negativen Triggervorgang, so daß die Triggerspannung variiert. Auf dieselbe Weise vari­ iert, wie es in Fig. 4b veranschaulicht ist, der Widerstand des dritten NMOS-Transistors MN3 und des ersten NMOS-Tran­ sistors MN1 während eines positiven Triggervorgangs, so daß die Triggerspannung variiert wird.

Gemäß den Fig. 4a und 4b variieren die Triggerpunkte abhän­ gig davon, ob die Ausgangswerte vom ersten und zweiten A/D- Umsetzer 31 bzw. 32 einem der Werte [000], [001], [010], [100] entsprechen. Dies bedeutet, daß der Benutzer die Eingangsspannung für den ersten und zweiten A/D-Umsetzer 31 und 32 variieren kann, um die Triggerspannung zu variie­ ren.

Nun wird unter Bezugnahme auf Fig. 5 eine Schmitt-Trigger­ schaltung gemäß einem zweiten Ausführungsbeispiel der Erfin­ dung beschrieben. Diese Schmitt-Triggerschaltung gemäß dem zweiten Ausführungsbeispiel stellt die Triggerspannung durch ein Auswählsignal ein, wie es vom Benutzer während eines ne­ gativen oder positiven Triggervorgangs eingegeben wird.

Bei diesem Ausführungsbeispiel variiert der A/D-Umsetzer 37 die negative und positive Triggerspannung gleichzeitig. Eine derartige Schmitt-Triggerschaltung umfaßt einen Triggerum­ kehrungs-Ausgangsabschnitt 30 zum Ausgeben eines Eingangssi­ gnals durch Triggerumkehrung mit vorbestimmter Toleranz. Ein A/D-Umsetzer 37 setzt eine von außen angelegte Spannung in ein digitales Signal um, um die Triggerspannung einzustel­ len. Ein erster Einstellsignal-Ausgabeabschnitt 33 gibt ein Einstellsignal zum Einstellen der negativen Triggerspannung unter Verwendung des digitalen Signals vom A/D-Umsetzer 37 aus. Ein erster Triggerspannungs-Einstellabschnitt 35 mit Transistoren, die durch das Einstellsignal des ersten Ein­ stellsignal-Ausgabeabschnitts 33 selektiv auf Ein/Aus ge­ schaltet werden, gibt die eingestellte Triggerspannung an den Triggerumkehrungs-Ausgangsabschnitt 30 aus. Ein zweiter Einstellsignal-Ausgabeabschnitt 34 gibt ein Einstellsignal zum Einstellen der positiven Triggerspannung unter Verwen­ dung des digitalen Signals vom A/D-Umsetzer 37 aus. Ein zweiter Triggerspannungs-Einstellabschnitt 36 mit Transisto­ ren, die durch das Einstellsignal vom zweiten Einstellsi­ gnal-Ausgabeabschnitt 34 selektiv auf Ein/Aus geschaltet werden, gibt die eingestellte Triggerspannung an den Trig­ gerumkehrungs-Ausgangsabschnitt 30 aus.

Nun wird unter Bezugnahme auf Fig. 6 eine Schmitt-Trigger­ schaltung gemäß einem dritten Ausführungsbeispiel der Erfin­ dung beschrieben.

Die in Fig. 6 dargestellte Schmitt-Triggerschaltung stellt eine Triggerspannung durch ein Auswählsignal ein, wie es von einem Benutzer während eines negativen oder positiven Trig­ gervorgangs eingegeben wird. Bei diesem Ausführungsbeispiel stellt ein unmittelbar von außen eingegebenes Triggerspan­ nungs-Einstellsignal die Triggerspannung ein, ohne daß ein A/D-Umsetzer verwendet ist. Anders gesagt, wird das Trigger­ spannungs-Einstellsignal über mehrere Eingangsabschnitte 38a, 38b, 38c, 38d, 38e und 38f für das Triggerspannungs- Einstellsignal in den ersten und zweiten Triggerspannungs-Ein­ stellabschnitt 35 und 36 eingegeben. Eine derartige Schmitt-Triggerschaltung umfaßt einen Triggerumkehrungs-Aus­ gangsabschnitt 30 zum Ausgeben eines Eingangssignals durch Triggerumkehrung mit vorbestimmter Toleranz. Über die mehreren Eingabeabschnitte 38a, 38b, 38c, 38d, 38e und 38f für das Triggerspannungs-Einstellsignal wird eine Spannung eingegeben, die abhängig von der Wahl eines Benutzers von außen angelegt wird. Ein erster Triggerspannungs-Einstellab­ schnitt 35 mit Transistoren, die durch die Einstellsignale an den Eingabeabschnitten 38a, 38b und 38c selektiv auf Ein/ Aus geschaltet werden, gibt die eingestellte Triggerspannung an den Triggerumkehrungs-Ausgangsabschnitt 30 aus. Ein zwei­ ter Triggerspannungs-Einstellabschnitt 36 mit Transistoren, die durch die Einstellsignale an den Eingabeabschnitten 38d, 38e und 38f selektiv auf Ein/Aus geschaltet werden, gibt die eingestellte Triggerspannung an den Triggerumkehrungs-Aus­ gangsabschnitt 30 aus.

Wie oben angegeben, weist die erfindungsgemäße Schmitt-Trig­ gerschaltung mit einstellbarer Triggerspannung die folgenden Vorteile auf.

Die erfindungsgemäße Schmitt-Triggerschaltung kann die Trig­ gerspannung durch Variieren einer Einstellspannung einstel­ len. Die Triggerspannung wird, genauer gesagt, abhängig von der Stärke einer Spannung variiert, wie sie an einen äußeren Steuerungsstift eines IC nach Wunsch des Benutzers angelegt wird. So ist diese Schmitt-Triggerschaltung beim Entwickeln eines IC günstig. Außerdem kann die Triggerspannung ohne Austausch eines IC eingestellt werden, wenn dies erforder­ lich ist.

Claims (33)

1. Schmitt-Triggerschaltung, gekennzeichnet durch:

• - eine Triggersignal-Ausgabeeinheit (30), die ein Eingangs­ signal empfängt und dieses Eingangssignal mit Triggerspan­ nung ausgibt;
• - eine Analog/Digital-Umsetzereinrichtung (31, 32; 37), die eine analoge Spannung empfängt, und diese in ein digitales Signal umsetzt;
• - eine Einstellsignal-Ausgabeeinheit (33, 34), die mit der Analog-Digital-Umsetzereinheit verbunden ist und ein Ein­ stellsignal für die Triggerspannung auf das digitale Signal von der Analog-Digital-Umsetzereinheit hin ausgibt; und
• - eine Triggerspannungs-Einstelleinheit (35, 36), die mit der Einstellsignal-Ausgabeeinheit verbunden ist und die die Triggerspannung auf das Einstellsignal von der Einstellsi­ gnal-Ausgabeeinheit hin an die Triggersignal-Ausgabeein­ heit liefert, wobei das Einstellsignal die Triggersignal-Aus­ gabeeinheit so steuert, daß sie eine von mindestens zwei Triggerspannungen erzeugt.

2. Schmitt-Triggerschaltung nach Anspruch 1, dadurch ge­ kennzeichnet, daß

• - die Analog-Digital-Umsetzereinheit einen ersten (31) und einen zweiten (32) Analog-Digital-Umsetzer aufweist;
• - die Einstellsignal-Ausgabeeinheit einen ersten (33) und einen zweiten (34) Einstellsignal-Ausgabeabschnitt aufweist, die mit dem ersten bzw. zweiten Analog-Digital-Umsetzer ver­ bunden sind und die miteinander am Ausgang der Triggersi­ gnal-Ausgabeeinheit (30) verbunden sind; und
• - die Triggerspannungs-Einstelleinheit einen ersten (35) und einen zweiten (36) Triggerspannungs-Einstellabschnitt auf­ weist, die mit dem ersten bzw. zweiten Einstellsignal-Ausga­ beabschnitt verbunden sind und am Ausgang der Triggersignal-Aus­ gabeeinheit verbunden sind.

3. Schmitt-Triggerschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Triggerspannung eine negative und eine positive Triggerspannung umfaßt.

4. Schmitt-Triggerschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Triggerspan­ nungs-Einstelleinheit (35, 36) eine Anzahl von Transistoren umfaßt, die durch das Einstellsignal von der Einstellsi­ gnal-Ausgabeeinheit (33, 34) selektiv ein- und ausgeschaltet werden.

5. Schmitt-Triggerschaltung nach Anspruch 4, dadurch ge­ kennzeichnet, daß die Transistoren der Triggerspannungs-Ein­ stelleinheit (35, 36) Gates mit verschiedenen Verhältnis­ sen von Breite zu Länge aufweisen.

6. Schmitt-Triggerschaltung nach Anspruch 5, dadurch ge­ kennzeichnet, daß die Analog-Digital-Umsetzereinheit (31, 32; 37) den Wert des höchstsignifikanten Bits an das Tran­ sistorgate der Transistoren der Triggerspannungs-Einstell­ einheit (35, 36) mit dem größten Verhältnis von Breite zu Länge ausgibt.

7. Schmitt-Triggerschaltung nach Anspruch 5, dadurch ge­ kennzeichnet, daß die Analog-Digital-Umsetzereinheit (31, 32; 37) den Wert des geringstsignifikanten Bits an das Tran­ sistorgate der Transistoren der Triggerspannungs-Einstell­ einheit (35, 36) mit dem kleinsten Verhältnis von Breite zu Länge ausgibt.

8. Schmitt-Triggerschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Triggersignal-Aus­ gabeeinheit (30) folgendes aufweist:

• - einen ersten und einen zweiten PMOS-Transistor, die in Reihe geschaltet sind; und
• - einen ersten und zweiten NMOS-Transistor, die in Reihe ge­ schaltet sind und mit den PMOS-Transistoren verbunden sind, wobei die PMOS- und NMOS-Transistoren an einen gemeinsamen Eingangsanschluß angeschlossen sind, um das Eingangssignal zu empfangen.

9. Schmitt-Triggerschaltung nach Anspruch 8, dadurch ge­ kennzeichnet, daß der erste PMOS-Transistor eine mit einem ersten Spannungsanschluß verbundene Elektrode aufweist und der erste NMOS-Transistor eine mit einem zweiten Spannungs­ anschluß verbundene Elektrode aufweist.

10. Schmitt-Triggerschaltung nach Anspruch 9, dadurch ge­ kennzeichnet, daß der erste Spannungsanschluß eine Versor­ gungsspannung ausgibt, während der zweite Spannungsanschluß die Massespannung ausgibt.

11. Schmitt-Triggerschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Einstellsignal-Aus­ gabeeinheit (33, 34) Inverter aufweist, die jeweils das Einstellsignal auf das von der Analog-Digital-Umsetzerein­ heit (31, 32; 37) ausgegebene digitale Signal hin ausgeben.

12. Schmitt-Triggerschaltung nach Anspruch 11, dadurch ge­ kennzeichnet, daß die Anzahl der Inverter der Anzahl von Ausgabebits der Analog-Digital-Umsetzereinheit (31, 32; 37) entspricht.

13. Schmitt-Triggerschaltung nach Anspruch 11, dadurch ge­ kennzeichnet, daß jeder der Inverter einen PMOS-Transistor mit einer mit einem ersten Spannungsanschluß verbundenen Elektrode und einen NMOS-Transistor mit einer Elektrode auf­ weist, die mit dem Ausgangsanschluß der Triggersignal-Aus­ gabeeinheit (30) verbunden ist, wobei der PMOS- und der NMOS-Transistor zueinander in Reihe geschaltet sind.

14. Schmitt-Triggerschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Einstellsignal-Aus­ gabeeinheit (33, 34) Inverter aufweist, die jeweils das Einstellsignal auf das invertierte digitale Signal von der Analog-Digital-Umsetzereinheit (31, 32; 37) hin ausgeben.

15. Schmitt-Triggerschaltung nach Anspruch 14, dadurch ge­ kennzeichnet, daß die Anzahl der Inverter der Anzahl der Ausgabebits der Analog-Digital-Umsetzereinheit (31, 32; 37) entspricht.

16. Schmitt-Triggerschaltung nach Anspruch 14, dadurch ge­ kennzeichnet, daß jeder der Inverter einen PMOS-Transistor mit einer mit dem Ausgangsanschluß der Triggersignal-Ausga­ beeinheit (30) verbundenen Elektrode sowie einen NMOS-Tran­ sistor mit einer mit einem Masseanschluß verbundenen Elek­ trode aufweist, wobei der PMOS- und der NMOS-Transistor zu­ einander in Reihe geschaltet sind.

17. Schmitt-Triggerschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Einstellsignal-Aus­ gabeeinheit (33, 34) folgendes aufweist:

• - einen ersten Einstellsignal-Ausgabeabschnitt (33) mit In­ vertern, die jeweils das Einstellsignal auf das digitale Si­ gnal von der Analog-Digital-Umsetzereinheit (31, 32; 37) hin ausgeben, wobei die Anzahl der Inverter der Anzahl der Aus­ gabebits der Analog-Digital-Umsetzereinheit entspricht und wobei jeder der Inverter einen ersten PMOS-Transistor mit einer mit einem ersten Spannungsanschluß verbundenen Elek­ trode sowie einen ersten NMOS-Transistor mit einer mit dem Ausgangsanschluß der Triggersignal-Ausgabeeinheit (30) ver­ bundenen Elektrode aufweist, wobei der erste PMOS- und der erste NMOS-Transistor zueinander in Reihe geschaltet sind; und
• - einen zweiten Einstellsignal-Ausgabeabschnitt (34) mit In­ vertern, die jeweils das Einstellsignal auf das invertierte digitale Signal der Analog-Digital-Umsetzereinheit ausgeben, wobei die Anzahl der Inverter der Anzahl der Ausgabebits der Analog-Digital-Umsetzereinheit entspricht und wobei jeder der Inverter einen zweiten PMOS-Transistor mit einer mit dem Ausgangsanschluß der Triggersignal-Ausgabeeinheit verbunde­ nen Elektrode sowie einen NMOS-Transistor mit einer mit ei­ nem Masseanschluß verbundenen Elektrode aufweist, wobei der zweite PMOS- und der zweite NMOS-Transistor zueinander in Reihe geschaltet sind.

18. Schmitt-Triggerschaltung, gekennzeichnet durch:

• - eine Triggersignal-Ausgabeeinheit (30), die ein Eingangs­ signal erhält und dieses mit Triggerspannung ausgibt;
• - eine Eingabeeinheit, die ein der Triggerspannung entspre­ chendes Steuersignal erzeugt; und
• - eine Triggerspannungs-Einstelleinheit (35, 36), die mit der Eingabeeinheit verbunden ist und auf das Steuersignal von der Eingabeeinheit hin ein Einstellsignal an die Trig­ gersignal-Ausgabeeinheit liefert, um die Triggerspannung zu erzeugen, wobei das Einstellsignal die Triggersignal-Ausga­ beeinheit so steuert, daß sie eine von mindestens zwei Triggerspannungen erzeugt.

19. Schmitt-Triggerschaltung nach Anspruch 18, dadurch ge­ kennzeichnet, daß die Triggerspannungs-Einstelleinheit ei­ nen ersten (35) und einen zweiten (36) Triggerspannungs-Ein­ stellabschnitt aufweist, die am Ausgang der Triggersignal-Aus­ gabeeinheit (30) miteinander verbunden sind.

20. Schmitt-Triggerschaltung nach Anspruch 19, dadurch ge­ kennzeichnet, daß die Transistoren der Triggerspannungs-Ein­ stellabschnitte (35, 36) Gates mit jeweils verschiedenen Verhältnissen von Breite zu Länge aufweisen.

21. Schmitt-Triggerschaltung nach einem der Ansprüche 18 bis 20, dadurch gekennzeichnet, daß die Triggerspannungs-Ein­ stelleinheit (35, 36) mehrere Transistoren aufweist, die durch das Steuersignal von der Eingabeeinheit selektiv ein- und ausgeschaltet werden.

22. Schmitt-Triggerschaltung nach einem der Ansprüche 18 bis 21, dadurch gekennzeichnet, daß die Triggersignal-Aus­ gabeeinheit (30) folgendes aufweist:

• - einen ersten und einen zweiten PMOS-Transistor, die in Reihe geschaltet sind; und
• - einen ersten und zweiten NMOS-Transistor, die in Reihe ge­ schaltet sind und mit den PMCS-Transistoren verbunden sind, wobei die PMOS- und NMOS-Transistoren an einen gemeinsamen Eingangsanschluß angeschlossen sind, um das Eingangssignal zu empfangen.

23. Schmitt-Triggerschaltung nach Anspruch 22, dadurch ge­ kennzeichnet, daß der erste PMOS-Transistor eine mit einem ersten Spannungsanschluß verbundene Elektrode aufweist und der erste NMQS-Transistor eine mit einem zweiten Spannungs­ anschluß verbundene Elektrode aufweist.

24. Schmitt-Triggerschaltung nach Anspruch 23, dadurch ge­ kennzeichnet, daß der erste Spannungsanschluß eine Versor­ gungsspannung ausgibt, während der zweite Spannungsanschluß die Massespannung ausgibt.

25. Schmitt-Triggerschaltung, gekennzeichnet durch:

• - eine Triggersignal-Ausgabeeinheit (30), die ein Eingangs­ signal empfängt und dieses mit Triggerspannung ausgibt; und
• - eine Triggerspannungs-Einstelleinheit (35, 36) , die ein Einstellsignal zum Erzeugen der Triggerspannung an die Trig­ gersignal-Ausgabeeinheit ausgibt, wobei dieses Einstellsi­ gnal die Triggersignal-Ausgabeeinheit so steuert, daß sie eine von mindestens zwei Triggerspannungen erzeugt.

26. Schmitt-Triggerschaltung nach Anspruch 25, dadurch ge­ kennzeichnet, daß die Triggerspannungs-Einstelleinheit ei­ nen ersten (35) und einen zweiten (36) Triggerspannungs-Ein­ stellabschnitt aufweist, die am Ausgang der Triggersignal-Aus­ gabeeinheit (30) miteinander verbunden sind.

27. Schmitt-Triggerschaltung nach Anspruch 26, dadurch ge­ kennzeichnet, daß die Transistoren der Triggerspannungs-Ein­ stellabschnitte (35, 36) Gates mit jeweils verschiedenen Verhältnissen von Breite zu Länge aufweisen.

28. Schmitt-Triggerschaltung nach einem der Ansprüche 25 bis 27, dadurch gekennzeichnet, daß die Triggerspannungs-Ein­ stelleinheit (35, 36) mehrere Transistoren aufweist, die selektiv ein- und ausgeschaltet werden.

29. Schmitt-Triggerschaltung nach einem der Ansprüche 25 bis 28, dadurch gekennzeichnet, daß die Triggersignal-Aus­ gabeeinheit (30) folgendes aufweist:

• - einen ersten und einen zweiten PMOS-Transistor, die in Reihe geschaltet sind; und
• - einen ersten und zweiten NMOS-Transistor, die in Reihe ge­ schaltet sind und mit den PMOS-Transistoren verbunden sind, wobei die PMOS- und NMOS-Transistoren an einen gemeinsamen Eingangsanschluß angeschlossen sind, um das Eingangssignal zu empfangen.

30. Schmitt-Triggerschaltung nach Anspruch 29, dadurch ge­ kennzeichnet, daß der erste PMOS-Transistor eine mit einem ersten Spannungsanschluß verbundene Elektrode aufweist und der erste NMOS-Transistor eine mit einem zweiten Spannungs­ anschluß verbundene Elektrode aufweist.

31. Schmitt-Triggerschaltung nach Anspruch 29, dadurch ge­ kennzeichnet, daß der erste Spannungsanschluß eine Versor­ gungsspannung ausgibt, während der zweite Spannungsanschluß die Massespannung ausgibt.

32. Verfahren zum Einstellen der Triggerspannung in einer Schmitt-Triggerschaltung, gekennzeichnet durch die folgenden Schritte:

• - Empfangen eines Eingangssignals und Ausgeben desselben mit einer ersten Triggerspannung;
• - Erzeugen eines einer zweiten Triggerspannung entsprechen­ den Triggerspannungs-Einstellsignals; und
• - Ausgeben der zweiten Triggerspannung, die von der ersten Triggerspannung verschieden ist, auf das Einstellsignal hin.

33. Verfahren nach Anspruch 32, dadurch gekennzeichnet, daß der Schritt des Erzeugens des Triggerspannungs-Ein­ stellsignals den Unterschritt des Empfangens einer analogen Spannung und des Umsetzens derselben in ein digitales Si­ gnal, das dem Triggerspannungs-Einstellsignal entspricht, umfaßt.