JPS60173916A - スイッチド・キャパシタ・フィルタ - Google Patents
スイッチド・キャパシタ・フィルタInfo
- Publication number
- JPS60173916A JPS60173916A JP59029739A JP2973984A JPS60173916A JP S60173916 A JPS60173916 A JP S60173916A JP 59029739 A JP59029739 A JP 59029739A JP 2973984 A JP2973984 A JP 2973984A JP S60173916 A JPS60173916 A JP S60173916A
- Authority
- JP
- Japan
- Prior art keywords
- time
- division
- switched capacitor
- time division
- offset voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の属する技術分野）
本発明は複数の信号を時分割に処理するスイッチド・キ
ャパシタ・フィルタに関する。
ャパシタ・フィルタに関する。
（従来技術）
ＭＯ８集積回路技術を用いて構成できるフィルタとして
スイッチド・キャパシタ・フィルタ（以下８０Ｆと称す
）がある。ＳＣＦは演算増幅器。
スイッチド・キャパシタ・フィルタ（以下８０Ｆと称す
）がある。ＳＣＦは演算増幅器。
キャパシタおよびスイッチ素子で構成され、その ′、
周波数特性はサンプリング周波数と容量比とで定まるた
め、無調整で、精度の良いフィルタを製造できる。この
よりなＳＣＦの一種に、複数の信号を時分割処理できる
時分割多重スイッチド・キャパシタ・フィルタがある。
周波数特性はサンプリング周波数と容量比とで定まるた
め、無調整で、精度の良いフィルタを製造できる。この
よりなＳＣＦの一種に、複数の信号を時分割処理できる
時分割多重スイッチド・キャパシタ・フィルタがある。
このＳＣＦは、 Ｄｉｇ−ｅｓｔ ｏｆ Ｔｅｃｈ？Ｌ
ｉｃａｌ Ｐａｐｅｒｓ、１９８０ ＩＥＥＥＩｎｔｅ
ｒｎａｔｉｏｎａｌ ５ｏｌｉｄ−８ｔａｔｅ Ｃ１ｒ
ｃｕｔｓ Ｃｏｎ−ｆｅｒｅｎｃｅの第９２頁〜第９３
頁に所載のＰａｔｒｉｃｋＷ、Ｂｏｓｓｈａｒｔの論文
’Ａ Ｍｕ ｌ ｔ ｉ ｐ ｌ ｅｘｅｄ Ｓｗｉ
ｔ ｃｈｅｄＣａｐａｃｉｔｏｒ Ｆｉｌｔｅｒ Ｂａ
ｎＫ”に提案されている。
ｉｃａｌ Ｐａｐｅｒｓ、１９８０ ＩＥＥＥＩｎｔｅ
ｒｎａｔｉｏｎａｌ ５ｏｌｉｄ−８ｔａｔｅ Ｃ１ｒ
ｃｕｔｓ Ｃｏｎ−ｆｅｒｅｎｃｅの第９２頁〜第９３
頁に所載のＰａｔｒｉｃｋＷ、Ｂｏｓｓｈａｒｔの論文
’Ａ Ｍｕ ｌ ｔ ｉ ｐ ｌ ｅｘｅｄ Ｓｗｉ
ｔ ｃｈｅｄＣａｐａｃｉｔｏｒ Ｆｉｌｔｅｒ Ｂａ
ｎＫ”に提案されている。
この時分割多重ＳＣＦにおいては、一つの演算増幅器を
複数のフィルタ間で共用できるので、集積回路化したと
きのチップ面積および消費電力す減少を達成できる。こ
の従来の時分割多重ＳＣＦについて、Ｎ（２以上の整数
）個の信号を時分割処理する場合を例として説明する。
複数のフィルタ間で共用できるので、集積回路化したと
きのチップ面積および消費電力す減少を達成できる。こ
の従来の時分割多重ＳＣＦについて、Ｎ（２以上の整数
）個の信号を時分割処理する場合を例として説明する。
第１図は、従来の時分割多重ＳＣＦの基本回路となる従
来の積分器を示す回路図である。第１図において、この
積分器は、入力端子１と、出力端子２と、スイッチド轡
キャパシタ３と、それぞれ第２図（ｄｌおよび（ｅ）に
示すような一定周期のクロッフグ、およびｚ２によって
動作しスイッチドφキャを持つＮ個の積分キャパシタ６
−１〜６−Ｎと、演算増幅器７と、それぞれ第２図（（
Ｊに示すような信号Ｐ、〜ＰＮで制御される時分割スイ
ッチ８−１〜８Ｎおよび９−１〜９−Ｎとから構成され
る。サンプリングスイッチ４および５ならびに時分割ス
イッチ８−１〜８−Ｎおよび９−１〜９−ＮはＭＯＳト
ランジスタで構成され、ゲート電圧が高レベルのとき導
通（ＯＮ）Ｌ、低レベルのとき非導通（ＯＦＦ）となる
０ ここで、入力端子１には、第２図（ａ）に示すようなＮ
種の信号Ｖ、〜ｖＮが時分割に入力される。信号ｖｎを
入力するときには、時分割スイッチ８−ｎおよび９−ｎ
がＯＮする。ここで、ｎは１≦ｎ≦Ｎとなる整数である
。サンプリングスイッチ４および５が交互にＯＮ、ＯＦ
Ｆすることによハ入力信号ｖｎがスイッチドキャパシタ
３に充電され、その充電電荷が積分キャパシタ６−ｎに
転送される。
来の積分器を示す回路図である。第１図において、この
積分器は、入力端子１と、出力端子２と、スイッチド轡
キャパシタ３と、それぞれ第２図（ｄｌおよび（ｅ）に
示すような一定周期のクロッフグ、およびｚ２によって
動作しスイッチドφキャを持つＮ個の積分キャパシタ６
−１〜６−Ｎと、演算増幅器７と、それぞれ第２図（（
Ｊに示すような信号Ｐ、〜ＰＮで制御される時分割スイ
ッチ８−１〜８Ｎおよび９−１〜９−Ｎとから構成され
る。サンプリングスイッチ４および５ならびに時分割ス
イッチ８−１〜８−Ｎおよび９−１〜９−ＮはＭＯＳト
ランジスタで構成され、ゲート電圧が高レベルのとき導
通（ＯＮ）Ｌ、低レベルのとき非導通（ＯＦＦ）となる
０ ここで、入力端子１には、第２図（ａ）に示すようなＮ
種の信号Ｖ、〜ｖＮが時分割に入力される。信号ｖｎを
入力するときには、時分割スイッチ８−ｎおよび９−ｎ
がＯＮする。ここで、ｎは１≦ｎ≦Ｎとなる整数である
。サンプリングスイッチ４および５が交互にＯＮ、ＯＦ
Ｆすることによハ入力信号ｖｎがスイッチドキャパシタ
３に充電され、その充電電荷が積分キャパシタ６−ｎに
転送される。
出力端子２には、第２図（ｂ）に示すように、時分割さ
れた出力信号■、〜ＶＮが出力されるがこの積分器の伝
達関数（入出力電圧の比）は次のようになる。ｎ番目の
信号に対して、 ただし Ｚ＝ｅｊ２π／／１０ とな’）、ｆｃはｎ番目の信号に対するサンプリング周
期を示し、サンプリングスイッチ４および５の動作周期
の穎である。式（１）はｎ＝１．２・・・、Ｎについて
成立することから、この積分器は異るキャパシタ６−ｎ
を選択することによｊ５Ｎ個の入力信号ｖ１〜ＶＮに対
して異る伝達関数を与えることができる。すなわち、一
つの積分器でＮ個の信号を異る伝達関数で時分割処理で
きる。
れた出力信号■、〜ＶＮが出力されるがこの積分器の伝
達関数（入出力電圧の比）は次のようになる。ｎ番目の
信号に対して、 ただし Ｚ＝ｅｊ２π／／１０ とな’）、ｆｃはｎ番目の信号に対するサンプリング周
期を示し、サンプリングスイッチ４および５の動作周期
の穎である。式（１）はｎ＝１．２・・・、Ｎについて
成立することから、この積分器は異るキャパシタ６−ｎ
を選択することによｊ５Ｎ個の入力信号ｖ１〜ＶＮに対
して異る伝達関数を与えることができる。すなわち、一
つの積分器でＮ個の信号を異る伝達関数で時分割処理で
きる。
ＳＣＦは複数個の積分器を組み合わせて構成されるので
、第１図の積分器をもとに、Ｎ個の信号を入出力する時
分割ＳＣＦが実現できる。
、第１図の積分器をもとに、Ｎ個の信号を入出力する時
分割ＳＣＦが実現できる。
しかしながら、このような従来の時分割多重ＳＣＦには
次のような欠点がある。すなわち、Ｎ個の入力信号を時
分割多重して処理するＮチャンネルの時分割多重ＳＣＦ
において、出力されるＮ個の出力信号が各チャンネルで
異る直流オフセット電圧を有することである。この直流
オフセットは。
次のような欠点がある。すなわち、Ｎ個の入力信号を時
分割多重して処理するＮチャンネルの時分割多重ＳＣＦ
において、出力されるＮ個の出力信号が各チャンネルで
異る直流オフセット電圧を有することである。この直流
オフセットは。
フィルタ出力を整流する場合やピーク値を検出する場合
に誤差の原因となる。もし、この直流オフセット電圧を
除去しようとするならば、オフセット調整回路をＮ個の
各チャンネル対して設ける必要があり、回路が複雑にな
る。
に誤差の原因となる。もし、この直流オフセット電圧を
除去しようとするならば、オフセット調整回路をＮ個の
各チャンネル対して設ける必要があり、回路が複雑にな
る。
各チャンネルにおいて直流オフセット電圧に差が出る理
由を第３図を参照して説明する。第３図は第１図の積分
器のサンプリングパルス戸２が立ち下がったときの状態
を示す等価回路である。ただし、時分割スイッチ８−ｎ
および９−ｎがＯＮＬ、積分キャパシタ６−ｎが接続さ
れているとする。
由を第３図を参照して説明する。第３図は第１図の積分
器のサンプリングパルス戸２が立ち下がったときの状態
を示す等価回路である。ただし、時分割スイッチ８−ｎ
および９−ｎがＯＮＬ、積分キャパシタ６−ｎが接続さ
れているとする。
通常、ＭＯＳ）ランジスタはゲートとドレインおよびソ
ース間に寄生容量を有するため、ゲート信号の変化時に
ソースおよびドレインに寄生容量を介して電荷がもれる
現象が生じる。そのため、第３図において、サンプリン
グパルスｙ、が立ち下がシ、サンプリングスイッチ５を
形成するＭＯＳトランジスタがＯＦＦ状態に移るとき、
寄生容量Ｃｙ辷介して積分キャパシタ６−ｎに電荷の移
動が起こる。この結果、積分キャパシタ６−ｎに保持さ
れている電荷が変わるため出力電圧が変化し、オ７セツ
ト誤差を生ずる。このときの電荷の移動量はサンプリン
グ容量Ｃｓと積分容量Ｃｎとの関数であることが知られ
ておシ、それをΔＱ（Ｃｓ、Ｃｎ）で表わせばオフセッ
ト電圧ΔＶｎは と書ける。（２）式はｎ＝１ 、２・・・、Ｎについて
成シ立ち、積分容量Ｃｎの値は各チャンネルで異るため
△Ｖｎの値も各チャンネルで異る。すなわち、第１図の
積分器は各チャンネルが異るオフセット電圧を持つ。
ース間に寄生容量を有するため、ゲート信号の変化時に
ソースおよびドレインに寄生容量を介して電荷がもれる
現象が生じる。そのため、第３図において、サンプリン
グパルスｙ、が立ち下がシ、サンプリングスイッチ５を
形成するＭＯＳトランジスタがＯＦＦ状態に移るとき、
寄生容量Ｃｙ辷介して積分キャパシタ６−ｎに電荷の移
動が起こる。この結果、積分キャパシタ６−ｎに保持さ
れている電荷が変わるため出力電圧が変化し、オ７セツ
ト誤差を生ずる。このときの電荷の移動量はサンプリン
グ容量Ｃｓと積分容量Ｃｎとの関数であることが知られ
ておシ、それをΔＱ（Ｃｓ、Ｃｎ）で表わせばオフセッ
ト電圧ΔＶｎは と書ける。（２）式はｎ＝１ 、２・・・、Ｎについて
成シ立ち、積分容量Ｃｎの値は各チャンネルで異るため
△Ｖｎの値も各チャンネルで異る。すなわち、第１図の
積分器は各チャンネルが異るオフセット電圧を持つ。
（発明の目的）
本発明の目的は上述の欠点を除去しオフセット電圧の調
整が容易な時分割多重８０Ｆを提供する個の信号が時分
割多重された多重信号が入力され抵抗分割によｐＮ個の
異なる電圧を出力する抵抗分割手段と、該分割手段から
のＮ個の出力電圧をそれぞれ入力信号に同期して時分割
に選択する第１の時分割切替手段と、該切替手段からの
出力信号を一定周期でサンプリングするサンプリング手
段と、該サンプリング手段からの出力信号を充電するス
イッチド・キャパシタと、容量値の等しいＮ個の積分キ
ャパシタと、１つの演算増幅器と、該演算増幅器の出力
端子と一方の入力端子との間に前記Ｎ個の積分キャパシ
タをそれぞれ入力信号に同期して時分割に選択接続する
第２の時分割切替手段とを備えた積分器を少なくとも含
んでいる。
整が容易な時分割多重８０Ｆを提供する個の信号が時分
割多重された多重信号が入力され抵抗分割によｐＮ個の
異なる電圧を出力する抵抗分割手段と、該分割手段から
のＮ個の出力電圧をそれぞれ入力信号に同期して時分割
に選択する第１の時分割切替手段と、該切替手段からの
出力信号を一定周期でサンプリングするサンプリング手
段と、該サンプリング手段からの出力信号を充電するス
イッチド・キャパシタと、容量値の等しいＮ個の積分キ
ャパシタと、１つの演算増幅器と、該演算増幅器の出力
端子と一方の入力端子との間に前記Ｎ個の積分キャパシ
タをそれぞれ入力信号に同期して時分割に選択接続する
第２の時分割切替手段とを備えた積分器を少なくとも含
んでいる。
（実施例）
次に本発明について図面を参照して詳細に説明する。
第４図を参照すると、本発明のＳＣＦの基本回路の一実
施例は、第１図の従来回路に、それぞれ制御信号Ｐ１〜
ＰＮによシ制御されるＮ個の時分割スイッチ１０−１〜
Ｎｏ−Ｎと、抵抗分割回路１１とを付加し、積分キャパ
シタ６−１〜６−Ｎをそれぞれ容量値Ｃｉ合有する積分
キャバ７り１２−１〜１２−Ｎで置き換えた構成を有す
る。スイッチ１Ｏ−１〜１Ｏ−ＮＫはそれぞれ抵抗分割
回路１１によ多端子１からの入力電圧がＮ種類の分割比
で分割された電圧が出力される。
施例は、第１図の従来回路に、それぞれ制御信号Ｐ１〜
ＰＮによシ制御されるＮ個の時分割スイッチ１０−１〜
Ｎｏ−Ｎと、抵抗分割回路１１とを付加し、積分キャパ
シタ６−１〜６−Ｎをそれぞれ容量値Ｃｉ合有する積分
キャバ７り１２−１〜１２−Ｎで置き換えた構成を有す
る。スイッチ１Ｏ−１〜１Ｏ−ＮＫはそれぞれ抵抗分割
回路１１によ多端子１からの入力電圧がＮ種類の分割比
で分割された電圧が出力される。
となるようにすると伝達関数は、
となシ、式（１）と同じ関数となる。
したがって、本回路は抵抗分割回路１１の分割比を適当
に選べば、第１図の回路と同じ動作をする。このときの
出力電圧のオフセット電圧について考えると、式（２）
と同様に導びかれ、となシ、本回路の各チャネルのオフ
セット電圧はｎに依存しなくなる。す々わち、各チャン
ネルの出力信号に含まれるオフセット電圧を等しくでき
る０ 第５図は第４図の基本回路を２つ縦続接続して２次の８
ＣＦを構成した例を示す回路図である。
に選べば、第１図の回路と同じ動作をする。このときの
出力電圧のオフセット電圧について考えると、式（２）
と同様に導びかれ、となシ、本回路の各チャネルのオフ
セット電圧はｎに依存しなくなる。す々わち、各チャン
ネルの出力信号に含まれるオフセット電圧を等しくでき
る０ 第５図は第４図の基本回路を２つ縦続接続して２次の８
ＣＦを構成した例を示す回路図である。
（発明の効果）
以上、本発釘会、全チャネルの直流オフセット電圧の除
去を一括して行えるのでオフセット電圧調整回路が簡単
になるという効果がある。
去を一括して行えるのでオフセット電圧調整回路が簡単
になるという効果がある。
第１図は従粱蒔分割多重スイッチドキャパシタフイえ夕
を構成する積分器を示す回路図、第２図は第１図の回路
のタイミングチャートを示す図、第３図は第１図の等何
回路、第４図は本発明の一実施例を示す回路図および第
５図は本発明による２次の時分割多重スイッチド・キャ
パシタ・フィルタを示す回路図である。 図において、８−１〜Ｂ−Ｎ、９−１〜９−Ｎ、１０−
１〜１０−Ｎ・・・・・・時分割スイッチ、１１・・・
・・・抵抗分割回路、７・・・・・・演算増幅器、６−
１〜５−Ｎ、１２−１〜１２−Ｎ・・・・・・積分キャ
パシタ、３・・・・・・スイッチドキャパシタ、４，５
・・・・・・サンプリングスイッチ、１・・・第３閃 第４図
を構成する積分器を示す回路図、第２図は第１図の回路
のタイミングチャートを示す図、第３図は第１図の等何
回路、第４図は本発明の一実施例を示す回路図および第
５図は本発明による２次の時分割多重スイッチド・キャ
パシタ・フィルタを示す回路図である。 図において、８−１〜Ｂ−Ｎ、９−１〜９−Ｎ、１０−
１〜１０−Ｎ・・・・・・時分割スイッチ、１１・・・
・・・抵抗分割回路、７・・・・・・演算増幅器、６−
１〜５−Ｎ、１２−１〜１２−Ｎ・・・・・・積分キャ
パシタ、３・・・・・・スイッチドキャパシタ、４，５
・・・・・・サンプリングスイッチ、１・・・第３閃 第４図
Claims (1)
- Ｎ（２以上の整数）個の信号が時分割多重された多重信
号が入力され抵抗分割によｆｉＮ個の異なる電圧を出力
する抵抗分割手段と、該分割手段からのＮ個の出力電圧
をそれぞれ入力信号に同期して時分割に選択する第１の
時分割切替手段と、該切替手段からの出力信号を一定周
期でサンプリングするサンプリング手段と、該サンプリ
ング手段からの出力信号を充電するスイッチド・キャパ
シタと、容量値の等しいＮ個の積分キャパシタと、１つ
の演算増幅器と、該演算増幅器の出力端子と一方の入力
端子との間に前記Ｎ個の積分キャパシタをそれぞれ入力
信号に同期して時分割に選択接続する第２の時分割切替
手段とを備えた積分器を少なくとも１つ含むことを特徴
とするスイッチド・キャパシタ・フィルタ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59029739A JPS60173916A (ja) | 1984-02-20 | 1984-02-20 | スイッチド・キャパシタ・フィルタ |
| CA000474723A CA1234415A (en) | 1984-02-20 | 1985-02-20 | Switched capacitor filter |
| US06/703,576 US4623854A (en) | 1984-02-20 | 1985-02-20 | Switched capacitor filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59029739A JPS60173916A (ja) | 1984-02-20 | 1984-02-20 | スイッチド・キャパシタ・フィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60173916A true JPS60173916A (ja) | 1985-09-07 |
| JPH0342730B2 JPH0342730B2 (ja) | 1991-06-28 |
Family
ID=12284471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59029739A Granted JPS60173916A (ja) | 1984-02-20 | 1984-02-20 | スイッチド・キャパシタ・フィルタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4623854A (ja) |
| JP (1) | JPS60173916A (ja) |
| CA (1) | CA1234415A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02135909A (ja) * | 1988-11-17 | 1990-05-24 | Nec Corp | オフセット補正回路 |
| US5297074A (en) * | 1991-06-14 | 1994-03-22 | Matsushita Electric Industrail Co., Ltd. | Roll-off filter apparatus |
| JP2007043433A (ja) * | 2005-08-03 | 2007-02-15 | Renesas Technology Corp | 半導体集積回路装置 |
| JP2007116493A (ja) * | 2005-10-21 | 2007-05-10 | Oki Electric Ind Co Ltd | オフセットキャンセル装置 |
| US20180321284A1 (en) * | 2016-08-24 | 2018-11-08 | Texas Instruments Incorporated | Methods and circuitry for analyzing voltages |
| US10742209B2 (en) | 2016-08-24 | 2020-08-11 | Texas Instruments Incorporated | Methods and circuitry for driving a device |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH063864B2 (ja) * | 1985-09-30 | 1994-01-12 | 株式会社東芝 | スイツチトキヤパシタ回路 |
| US4849662A (en) * | 1986-04-14 | 1989-07-18 | Crystal Semiconductor Corporation | Switched-capacitor filter having digitally-programmable capacitive element |
| JP2685050B2 (ja) * | 1986-06-11 | 1997-12-03 | 富士通株式会社 | コンパレータ回路 |
| US4855627A (en) * | 1987-01-14 | 1989-08-08 | Kabushiki Kaisha Toshiba | Filter circuit |
| FR2619975B1 (fr) * | 1987-08-28 | 1989-11-17 | France Etat | Cellule biquadratique a capacites commutees sans boucle continue de contre-reaction et a faible sensibilite par rapport au gain des amplificateurs operationnels et au ratio des capacites |
| IT1237596B (it) * | 1989-10-03 | 1993-06-08 | Marelli Autronica | Circuito di interfaccia integrabile in tecnologia cmos per il trattamento del segnale fornito da un sensore di tipo capacitivo, in particolare un sensore accelerometrico di tipo piezoelettrico |
| GB2260833A (en) * | 1991-10-22 | 1993-04-28 | Burr Brown Corp | Reference voltage circuit allowing fast power-up |
| US5274583A (en) * | 1992-01-02 | 1993-12-28 | National Semiconductor Corporation | Charge-integrating preamplifier for ferroelectric memory |
| US5434446A (en) * | 1993-07-07 | 1995-07-18 | Analog Devices, Inc. | Parasitic capacitance cancellation circuit |
| JP3799618B2 (ja) * | 1994-10-21 | 2006-07-19 | 株式会社デンソー | 信号処理回路 |
| US5565812A (en) * | 1995-03-23 | 1996-10-15 | Texas Instruments Incorporated | Increased sensitivity signal shaper circuit to recover a data stream coming from a digitally modulated channel |
| US5617473A (en) * | 1995-06-23 | 1997-04-01 | Harris Corporation | Sign bit integrator and method |
| DE10031190A1 (de) * | 2000-06-27 | 2002-01-17 | Infineon Technologies Ag | Schaltung und Verfahren zur Abschwächung oder Beseitigung unerwünschster Eigenschaften eines Operationsverstärkers |
| US20050151576A1 (en) * | 2003-09-23 | 2005-07-14 | Chao-Cheng Lee | Adjustable impedance circuit |
| TWI294610B (en) * | 2004-09-03 | 2008-03-11 | Au Optronics Corp | A reference voltage circuit with a compensating circuit and a method of the same |
| US7830682B2 (en) * | 2007-12-19 | 2010-11-09 | Honeywell International Inc. | DC component elimination at output voltage of PWM inverters |
| US8111097B1 (en) * | 2009-05-10 | 2012-02-07 | Cypress Semiconductor Corporation | Device with reconfigurable continuous and discrete time functionality |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58205322A (ja) * | 1982-05-26 | 1983-11-30 | Nec Corp | 可変スイツチトキヤパシタフイルタ |
-
1984
- 1984-02-20 JP JP59029739A patent/JPS60173916A/ja active Granted
-
1985
- 1985-02-20 CA CA000474723A patent/CA1234415A/en not_active Expired
- 1985-02-20 US US06/703,576 patent/US4623854A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58205322A (ja) * | 1982-05-26 | 1983-11-30 | Nec Corp | 可変スイツチトキヤパシタフイルタ |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02135909A (ja) * | 1988-11-17 | 1990-05-24 | Nec Corp | オフセット補正回路 |
| US5297074A (en) * | 1991-06-14 | 1994-03-22 | Matsushita Electric Industrail Co., Ltd. | Roll-off filter apparatus |
| JP2007043433A (ja) * | 2005-08-03 | 2007-02-15 | Renesas Technology Corp | 半導体集積回路装置 |
| JP2007116493A (ja) * | 2005-10-21 | 2007-05-10 | Oki Electric Ind Co Ltd | オフセットキャンセル装置 |
| US20180321284A1 (en) * | 2016-08-24 | 2018-11-08 | Texas Instruments Incorporated | Methods and circuitry for analyzing voltages |
| US10591516B2 (en) * | 2016-08-24 | 2020-03-17 | Texas Instruments Incorporated | Methods and circuitry for analyzing voltages |
| US10742209B2 (en) | 2016-08-24 | 2020-08-11 | Texas Instruments Incorporated | Methods and circuitry for driving a device |
| US11009530B2 (en) | 2016-08-24 | 2021-05-18 | Texas Instruments Incorporated | Methods and circuitry for analyzing voltages |
| US11075627B2 (en) | 2016-08-24 | 2021-07-27 | Texas Instruments Incorporated | Methods and circuitry for driving a device |
| US11709186B2 (en) | 2016-08-24 | 2023-07-25 | Texas Instruments Incorporated | Methods and circuitry for analyzing voltages |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1234415A (en) | 1988-03-22 |
| JPH0342730B2 (ja) | 1991-06-28 |
| US4623854A (en) | 1986-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60173916A (ja) | スイッチド・キャパシタ・フィルタ | |
| US4068295A (en) | Voltage multiplier for an electronic time apparatus | |
| US4807104A (en) | Voltage multiplying and inverting charge pump | |
| US4398099A (en) | Switched-capacitance amplifier, a switched-capacitance filter and a charge-transfer filter comprising an amplifier of this type | |
| US4365174A (en) | Pulse counter type circuit for power-up indication | |
| US4496858A (en) | Frequency to voltage converter | |
| KR19990006962A (ko) | 클럭 신호 제어 방법 및 그 장치 | |
| US5467010A (en) | Voltage regulator control circuit | |
| US7385439B2 (en) | Analog switch having a minimized external flow of leakage current and switched capacitor filter incorporating the analog switch | |
| US4746871A (en) | Differential switched capacitor integrator using a single integration capacitor | |
| US6452424B1 (en) | Method and apparatus for multiple channel signal processing | |
| GB2084835A (en) | Multiplexed electrical signal processor | |
| US4301501A (en) | Capacitor ratio multiplier | |
| US4745594A (en) | Offset-compensated switched-capacitor filter for TDM multichannel analog signals | |
| US6657420B1 (en) | Accurate ultra-low current generator | |
| US4677322A (en) | Frequency comparator circuits | |
| US5889485A (en) | Charge-summing digital-to-analog converter | |
| CN115940932A (zh) | 多路信号加法电路以及多路信号加法的实现方法 | |
| KR100389997B1 (ko) | 아날로그 동기 회로 | |
| US4695751A (en) | Sampling-data integrator with commutated capacitance utilizing a unitary-gain amplifier | |
| JPS6051901A (ja) | 高感度コンパレ−タ | |
| KR830002298B1 (ko) | 전하전송 소자의 클록킹 신호 구동회로 | |
| JPS6221290B2 (ja) | ||
| JPH0431227B2 (ja) | ||
| US5568079A (en) | Step-up method and step-up circuit |