DE3727035A1 - Taktsignalgenerator - Google Patents
TaktsignalgeneratorInfo
- Publication number
- DE3727035A1 DE3727035A1 DE19873727035 DE3727035A DE3727035A1 DE 3727035 A1 DE3727035 A1 DE 3727035A1 DE 19873727035 DE19873727035 DE 19873727035 DE 3727035 A DE3727035 A DE 3727035A DE 3727035 A1 DE3727035 A1 DE 3727035A1
- Authority
- DE
- Germany
- Prior art keywords
- clock
- clock signal
- signal generator
- phase
- generators
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
- H03K5/1515—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs non-overlapping
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Description
Die Erfindung betrifft einen Taktsignalgenerator und
insbesondere einen Taktgenerator, bei welchem ein
Nicht-Überlappen von nicht-überlappenden Taktimpusen über den
gesamten Bereich eines Halbleiterschips gewährleistet werden
kann.
Zur Erläuterung des Standes der Technik ist in Fig. 1 eine
herkömmliche logische Schaltung für eine Ausgangsstufe eines
Taktsignalgenerators gezeigt. In Fig. 1 setzt sich die logische
Schaltung aus den Invertern 4, 5, 8, 9, 10 und 11 sowie aus
2-Eingangs-NOR-Gattern 6 und 7 zusammen. Die in einem
Vorstufenblock des Taktsignalgenerators gebildeten 2-phasigen,
nicht-überlappenden Taktimpulse P 1 und P 2 werden jeweils an die
Inverter 4 und 5 angelegt und die 2-phasigen,
nicht-überlappenden Taktimpulse T 1 und T 2 werden über den
gesamten Chipbereich verteilt. Da sie für die Erfindung ohne
Bedeutung ist, wurde die Vorstufe zur Erzeugung der Taktimpulse
P 1 und P 2 in der Zeichnung weggelassen.
Als nächstes wird der Arbeitsablauf des Taktsignalgenerators
beschrieben. Es wird angenommen, daß die 2-phasigen,
nicht-überlappenden Taktimpulse P 1 und P 2 Wellenformen
aufweisen, wie sie in Fig. 2A dargestellt sind. Falls die
Taktimpulse so gesteuert werden, daß sie direkt über den
gesamten Chipbereich verteilt werden, werden die Wellenformen
der Taktimpulse aufgrund der Lastkapazitäten der jeweiligen
Taktsignalleitungen der Taktimpulse T 1 und T 2 entsprechend Fig.
2B verformt. Demzufolge ist es notwendig, die Schaltung auf der
Grundlage einer richtigen Abschätzung der Lastkapazitäten
auszulegen, damit die Taktimpulse keine Zeitspanne aufweisen,
in der beide Taktimpulse zur gleichen Zeit den Wert "H"
annehmen (nachfolgend "überlappende Zeitspanne" genannt),
selbst wenn die Wellenformen der Taktimpulse T 1 und T 2 verformt
sind. Jedoch ist es zum Zeitpunkt der Entwicklung einer
Schaltungsanordnung schwierig, die parasitäre Kapazität richtig
einzuschätzen, und falls bei der Entwicklung eine
Fehlabschätzung gemacht wird, entsteht eine überlappende
Zeitspanne, wie in Fig. 2C dargestellt. Um einen solchen Fehler
bei der Entwicklung zu vermeiden, wird die Schaltung gemäß Fig.
1 so gestaltet, daß die Taktimpulse T 1 und T 2 durch die
2-Eingangs-NOR-Gatter 6 und 7 und die Leitungen 12 und 13
kreuzweise gekuppelt werden, so daß vermieden wird, daß der
Taktimpuls T 2 den Wert "H" annimmt, wenn der Taktimpuls T 1 auf
"H" ist, und daß der Taktimpuls T 1 den Wert "H" annimmt, wenn
der Taktimpuls T 2 auf "H" ist. Demzufolge tritt in der
Anordnung gemäß Fig. 1 keine überlappende Zeitspanne auf, wie
in Fig. 2D dargestellt ist.
Im Taktsignalgenerator gemäß Fig. 1 ergibt sich jedoch das
Problem, daß die mit den Taktsignalleitungen der Taktimpulse T 1
und T 2 in Verbindung stehende Last nicht immer ausschließlich
kapazitiv ist, sondern im allgemeinen eine
Widerstandskomponente (Komponente eines Ohmschen Widerstandes)
besitzt, so daß die Art der Verformung der Wellenformen der
Taktimpulse zwischen einer Stelle, an der die Taktimpulse
erzeugt werden, und einer anderen Stelle, die von der ersten
weit entfernt ist, unterschiedlich ist. Daher kann bei der
Anordnung nach Fig. 1 das Nicht-Überlappen nicht immer im
gesamten Chipbereich gewährleistet werden.
Der Erfindung liegt daher die Aufgabe zugrunde, das oben
beschriebene Problem zu lösen.
Insbesondere liegt der Erfindung die Aufgabe zugrunde, einen
Taktsignalgenerator zu schaffen, der das Nicht-Überlappen im
gesamten Chipbereich gewährleistet.
Zur Lösung der gestellten Aufgaben enthält erfindungsgemäß der
Taktsignalgenerator zur Erzeugung von nicht-überlapppenden
mehrphasigen Taktsignalen, die keine sich überlappende
Zeitspanne aufweisen, in welcher die Taktimpulse zur gleichen
Zeit einen hohen Pegel haben, für jeden der mehrphasigen
Taktimpulse eine Taktsignalerzeugungs-Steuervorrichtung, so daß
ein Signal auf einem Taktsignalpfad, auf dem unter den
Signalpfaden einer Phase die größte Verzögerung verursacht
wird, dazu verwendet wird, die Erzeugung eines Taktsignals in
den anderen Phasen zu verhindern.
Eine Ausführungsform der Erfindung ist anhand der beigefügten
Zeichnungen näher beschrieben und erläutert. Darin zeigen
Fig. 1 ein Schaltschema einer herkömmlichen logischen
Schaltung einer Ausgangsstufe eines
Taktsignalgenerators,
Fig. 2A bis 2D Diagramme zur Darstellung der Wellenformen der
Taktimpulse,
Fig. 3 ein Blockschaltbild einer Ausführungsform eines
erfindungsgemäßen Taktsignalgenerators, und
Fig. 4A und 4B Darstellungen eines Taktnetzwerkes und einer
äquivalenten Schaltung (Ersatzschaltbild) für das
Taktnetzwerk.
Anhand der Zeichnungen wird eine Ausführungsform der Erfindung
nachfolgend näher beschrieben. Fig. 3 zeigt diese
Ausführungsform. In Fig. 3 setzt sich der Taktsignalgenerator
aus den Ausgangsstufen 101 und 102 (d. h. Steuereinheiten zur
Taktsignalgenerierung, die nachfolgend als "Treibereinheiten"
bezeichnet werden) und einer von den Taktimpulsen T 1 und T 2
gesteuerten logischen Schaltung 103 zusammen.
Ein Taktimpuls P 1, der in einer Vorstufe des
Taktsignalgenerators gebildet und an die Treibereinheit 101
angelegt wird, wird nach Durchlaufen der Treibereinheit 101 an
die logische Schaltung 103 übertragen. Die Taktsignalleitung
für den Taktimpuls T 1 hat eine Last, die nicht vollständig
kapazitiv ist, sondern eine Widerstandskomponente (Komponente
eines Ohmschen Widerstandes) besitzt. Demzufolge wird die
Wellenform des Taktimpulses T 1′ an einem Punkt 105 mehr
verformt als die Wellenform des Taktimpulses T 1 an einem Punkt
104. Dementsprechend wird der am Punkt 105 herausgeführte
Taktimpuls T 1′ an das NOR-Gatter 7 der Treibereinheit 102
angelegt, so daß das Nicht-Überlappen zwischen den Taktimpulsen
T 2 und T 1′ an den jeweiligen Punkten 105 und 106 sichergestellt
werden kann. Ahnlich hierzu kann das Nicht-Überlappen zwischen
den Taktimpulsen Tl und T2′ an den jeweiligen Punkten 104 und
107 gewährleistet werden.
Im allgemeinen werden die Taktsignalleitungen in Form eines
Netzwerkes über den gesamten Chipbereich gebildet. Als ein
einfaches Beispiel wird nun angenommen, daß Signalleitungen 1,
2 und 3, wie in Fig. 4A dargestellt, vorgesehen sind. Die
Schaltung von Fig. 4A kann äquivalent (als Ersatzschaltbild)
entsprechend der Darstellung in Fig. 4B zum Ausdruck gebracht
werden. Die jeweiligen Verzögerungen von der Quelle des
Taktimpulses T 1 betragen R 1-C 1, R 2-C 2 und R 3-C 3 an den
Punkten 1, 2 und 3 in Fig. 4B. Auf diese Weise sind die
Zustände der Signalausbreitung an den jeweiligen Endpunkten des
Taktsignalleitungsnetzwerkes voneinander verschieden, je nach
dem Weg der Signalausbreitung. Je größer die Verzögerung der
Übertragung an einem Punkt ist, desto mehr wird auch die
Wellenform an diesem Punkt verformt.
Dementsprechend sei nun angenommen, daß die Schaltung gemäß
Fig. 3 so gestaltet ist, daß die Verzögerung der
Signalausbreitung unter allen Endpunkten des
Signalleitungsnetzwerkes für den Taktimpuls T 1 am Punkt 105 und
unter allen Endpunkten des Signalleitungsnetzwerkes für den
Taktimpuls T 2 am Punkt 107 am größten ist. Dann kann das
Nicht-Überlappen zwischen den bis zum Äußersten verformten
Taktimpulsen T 1′ und T 2′ gewährleistet werden. Dadurch kann das
Nicht-Überlappen unter den Sperrimpulsen über den gesamten
Chipbereich sichergestellt werden.
Obgleich die obige Ausführungsform den Fall eines 2-phasigen
Taktimpulses darstellt, ist die Erfindung hierauf nicht
beschränkt, sondern auch auf 3-phasige und 4-phasige
nicht-überlappende Taktimpulse mit gleichen Wirkungen
anwendbar, falls der Taktsignalgenerator auf der Grundlage der
gleichen Überlegungen aufgebaut ist.
Die Treibereinheiten 101 und 102 von Fig. 3 können durch jede
andere logische Schaltung ersetzt werden, solange die logischen
Schaltungen zu den Treibereinheiten 101 und 102 äquivalent
sind.
Obgleich die obige Ausführungsform den Fall darstellt, bei dem
lediglich der Treiber in zwei Treibereinheiten aufgeteilt ist,
ist die Erfindung hierauf nicht beschränkt, sondern auch auf
den Fall anwendbar, wo der gesamte Taktsignalgenerator in zwei
Abschnitte unterteilt ist.
Ferner können, obgleich die Taktsignal-Treibereinheiten in der
Schaltungsanordnung gemäß Fig. 3 an unterschiedlichen
Positionen angeordnet sind, die Treibereinheiten auch an jeder
anderen Stelle angeordnet werden, solange ein Taktsignal auf
einem Signalpfad, auf dem die Übertragungsverzögerung von allen
Signalpfaden am größten ist, in einer bestimmten Phase an den
Treiber einer anderen Phase angelegt wird, um so die Erzeugung
eines Taktsignals der anderen Phase zu vermeiden.
Wie oben beschrieben, hat der erfindungsgemäße
Taktsignalgenerator eine solch hervorragende Wirkung, daß das
Nicht-Überlappen über den gesamten Chipbereich gewährleistet
werden kann, und zwar deshalb, weil der Taktsignalgenerator so
gestaltet ist, daß ein Taktsignal auf einem Signalpfad, auf dem
die Verzögerung der Signalübertragung unter allen Signalpfaden
am größten ist, in einer bestimmten Phase dem Treiber einer
anderen Phase zugeführt wird, um die Generierung eines
Taktimpulses der anderen Phase zu verhindern.
Claims (3)
1. Taktsignalgenerator, gekennzeichnet durch
- a) eine Vielzahl von Taktgeneratoren, wovon jeder Taktsignale mit einer Phase erzeugt, die zur Phase der Taktsignale anderer Taktgeneratoren unterschiedlich ist, wobei die Taktsignale, die von jedem Taktgenerator aus der Vielzahl von Taktgeneratoren erzeugt werden, an eine logische Schaltung weitergegeben werden, und
- b) eine Vorrichtung zum Unterbrechen der Weitergabe der von jedem Taktgenerator aus der Vielzahl von Taktgeneratoren erzeugten Taktsignale an die logische Schaltung während einer vorbestimmten Zeitspanne, wenn die logische Schaltung von einem Taktsignal mit einer hierzu unterschiedlichen Phase betätigt worden ist.
2. Taktsignalgenerator nach Anspruch 1, dadurch
gekennzeichnet, daß eine Vorrichtung zum
Unterbrechen in Verbindung mit jedem Taktgenerator aus der
Vielzahl von Taktgeneratoren vorgesehen ist, wobei die
Unterbrechungsvorrichtung Mittel besitzt zur Eingabe eines
vorbestimmten Taktsignals, das von allen Taktsignalen eine
größte Verzögerung in der Signalübertragung aufweist in
jeder Phase dieser Taktsignale, die von anderen
Taktgeneratoren erzeugt werden.
3. Taktsignalgenerator nach Anspruch 2, dadurch
gekennzeichnet, daß die Eingabemittel ein
NOR-Gatter enthalten.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61257352A JPS63110811A (ja) | 1986-10-28 | 1986-10-28 | クロツクジエネレ−タ |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3727035A1 true DE3727035A1 (de) | 1988-05-11 |
DE3727035C2 DE3727035C2 (de) | 1990-08-30 |
Family
ID=17305186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873727035 Granted DE3727035A1 (de) | 1986-10-28 | 1987-08-13 | Taktsignalgenerator |
Country Status (3)
Country | Link |
---|---|
US (1) | US4866310A (de) |
JP (1) | JPS63110811A (de) |
DE (1) | DE3727035A1 (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07120225B2 (ja) * | 1988-04-15 | 1995-12-20 | 富士通株式会社 | 半導体回路装置 |
US5239215A (en) * | 1988-05-16 | 1993-08-24 | Matsushita Electric Industrial Co., Ltd. | Large scale integrated circuit configured to eliminate clock signal skew effects |
JPH0273713A (ja) * | 1988-09-09 | 1990-03-13 | Nec Ic Microcomput Syst Ltd | 半導体集積回路のクロックラインバッフア回路 |
US5008563A (en) * | 1989-09-05 | 1991-04-16 | Eastman Kodak Company | Adjustable clock generator circuit |
EP0418417A1 (de) * | 1989-09-21 | 1991-03-27 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Generierung kombinatorischer binärer Logik mit Multiplexern und Invertern |
US5444407A (en) * | 1992-12-28 | 1995-08-22 | Advanced Micro Devices, Inc. | Microprocessor with distributed clock generators |
EP0613074B1 (de) * | 1992-12-28 | 1998-04-01 | Advanced Micro Devices, Inc. | Mikroprozessorschaltung mit zwei Taktsignalen |
US5444406A (en) * | 1993-02-08 | 1995-08-22 | Advanced Micro Devices, Inc. | Self-adjusting variable drive strength buffer circuit and method for controlling the drive strength of a buffer circuit |
DE4339159C1 (de) * | 1993-11-16 | 1995-04-27 | Siemens Ag | Schaltungsanordnung zur synchronen Takterzeugung wenigstens zweier Taktsignale |
US5742832A (en) * | 1996-02-09 | 1998-04-21 | Advanced Micro Devices | Computer system with programmable driver output's strengths responsive to control signal matching preassigned address range |
US6370600B1 (en) | 1999-05-25 | 2002-04-09 | Advanced Micro Devices, Inc. | Staging buffer for translating clock domains when source clock frequency exceeds target clock frequency |
US6434640B1 (en) | 1999-05-25 | 2002-08-13 | Advanced Micro Devices, Inc. | Unload counter adjust logic for a receiver buffer |
US6424688B1 (en) | 1999-10-27 | 2002-07-23 | Advanced Micro Devices, Inc. | Method to transfer data in a system with multiple clock domains using clock skipping techniques |
US6748039B1 (en) | 2000-08-11 | 2004-06-08 | Advanced Micro Devices, Inc. | System and method for synchronizing a skip pattern and initializing a clock forwarding interface in a multiple-clock system |
US6711696B1 (en) | 2000-08-11 | 2004-03-23 | Advanced Micro Devices, Inc. | Method for transfering data between two different clock domains by calculating which pulses of the faster clock domain should be skipped substantially simultaneously with the transfer |
US6952791B2 (en) * | 2001-12-03 | 2005-10-04 | Broadcom Corporation | Method and circuit for initializing a de-skewing buffer in a clock forwarded system |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4283639A (en) * | 1978-08-30 | 1981-08-11 | Siemens Aktiengesellschaft | Device for producing two clock pulse trains from a periodic signal of any waveform |
US4472645A (en) * | 1980-12-22 | 1984-09-18 | British Telecommunications | Clock circuit for generating non-overlapping pulses |
US4587441A (en) * | 1982-10-22 | 1986-05-06 | Sgs-Ates Componenti Elettronici S.P.A. | Interface circuit for signal generators with two non-overlapping phases |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5787620A (en) * | 1980-11-20 | 1982-06-01 | Fujitsu Ltd | Clock generating circuit |
US4477738A (en) * | 1982-06-14 | 1984-10-16 | Ibm Corporation | LSSD Compatible clock driver |
US4514647A (en) * | 1983-08-01 | 1985-04-30 | At&T Bell Laboratories | Chipset synchronization arrangement |
-
1986
- 1986-10-28 JP JP61257352A patent/JPS63110811A/ja active Pending
-
1987
- 1987-08-13 DE DE19873727035 patent/DE3727035A1/de active Granted
- 1987-10-28 US US07/113,309 patent/US4866310A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4283639A (en) * | 1978-08-30 | 1981-08-11 | Siemens Aktiengesellschaft | Device for producing two clock pulse trains from a periodic signal of any waveform |
US4472645A (en) * | 1980-12-22 | 1984-09-18 | British Telecommunications | Clock circuit for generating non-overlapping pulses |
US4587441A (en) * | 1982-10-22 | 1986-05-06 | Sgs-Ates Componenti Elettronici S.P.A. | Interface circuit for signal generators with two non-overlapping phases |
Non-Patent Citations (4)
Title |
---|
MEAD C./CONVAY L.: Introduction to VLS I Anderson-Wesley Servies in Computer Science 2. Ausgabe, Okt. 1980. S.229-234 * |
Patentabstracts of Japan E-286, Dec.21, 1984, Vol.8, No.281 * |
US-Z.: IBM Techn. Discl. Bulletin "Non Overlapping Clock Generator" Vol.29 No.1, June 1986, pp.263-264 * |
US-Z.: IBM Techn. Discl. Bulletin "Self- Clearing Self-Synchronizing Multiclock Generator" R.E. WINTER, L.P. THOMAS, Vol. 26 No.10B, 1984, pp5575-5577 * |
Also Published As
Publication number | Publication date |
---|---|
JPS63110811A (ja) | 1988-05-16 |
US4866310A (en) | 1989-09-12 |
DE3727035C2 (de) | 1990-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2360762C3 (de) | Integrierte Großschaltung zur Durchführung von Datenverarbeitungsoperationen und Prüfoperationen | |
DE3727035A1 (de) | Taktsignalgenerator | |
DE4326134B4 (de) | Eingangswechseldetektorschaltung | |
DE2731336A1 (de) | Taktsystem | |
DE69717893T2 (de) | Ausgangpufferschaltung | |
DE102007009848B4 (de) | Ansteuerschaltung | |
DE69007688T2 (de) | Signalgenerator. | |
DE2723707A1 (de) | Taktgeberschaltung | |
DE3850808T2 (de) | Erzeugung von Taktimpulsen. | |
DE3022746A1 (de) | Digitale phasenkomparatorschaltung | |
DE69417297T2 (de) | Schaltung und Verfahren zur Unterdrückung von Störsignalen | |
EP0633662A1 (de) | Schaltungsanordnung für einen Ringoszillator | |
DE69109888T2 (de) | Taktfrequenzverdoppler. | |
DE69127152T2 (de) | Schneller Zähler/Teiler und dessen Verwendung in einem Zähler mit Impulsunterdrückung | |
DE4120903C2 (de) | Verzögerungsschaltung | |
DE10196066B4 (de) | Verzögerungsschaltung | |
DE3732432C2 (de) | Pseudo-Zufallsrauschcode-Generator | |
DE2608265B1 (de) | Mehrphasen-mos-schaltung zur impulsdaueraenderung | |
DE2853517A1 (de) | Vielstufige logikschaltung | |
DE2427603A1 (de) | Schaltungsanordnung zum nachbilden der wellenform von telegrafieschrittimpulsen mit digitalen mitteln | |
DE3531599C2 (de) | ||
DE1925917A1 (de) | Binaere Impulsfrequenz-Multiplizierschaltung | |
DE69303086T2 (de) | Phasen- und Frequenzkomparator | |
DE68923843T2 (de) | Synchroner logischer schaltkreis mit übertragungssignalsteuerung. | |
DE10065376C1 (de) | Verzögerungsschaltung mit einstellbarer Verzögerung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8330 | Complete disclaimer |