DE3727035C2 - - Google Patents

Description

Die Erfindung betrifft eine Taktsignalgenerator-Einrichtung mit mehreren Taktgeneratoren, die jeweils Taktsignale erzeugen, die zueinander in unterschiedlicher Phasenlage stehen, wobei die Taktsignale der einzelnen Taktgeneratoren an eine logische Schaltung weitergegeben werden, und mit Steuereinrichtungen zum Unterbrechen der Weitergabe der von einem Taktgenerator jeweils erzeugten Taktsignale an die logische Schaltung während einer Zeitspanne, in welcher ein Taktsignal eines anderen Taktgenerators an die logische Schaltung durchgeschaltet ist.

Ein Taktsignalgenerator, der aus zwei Eingangssignalen unterschiedlicher Phasenlage zueinander nicht-überlappende Taktsignale erzeugt, ist aus US 45 87 441 bekannt. Weiterhin ist aus der US-Veröffentlichung "IBM Techn. Discl. Bulletin", Band 26, Nr. 10B, 1984, Seiten 5575 bis 5577, eine Teilschaltung bekannt, die zwei Eingangssignale unterschiedlicher Phasenlage zueinander aufweist, die einer logischen Schaltung zugeführt werden, und eine Vorrichtung zum Unterbinden der Weitergabe von Taktsignalen während der Impulsdauer des zuerst anliegenden Signals aufweist.

Eine Einrichtung der eingangs genannten Art, wie sie aus der Veröffentlichung von Carver Mead und Lynn Convay "Introduction to VLSI", zweite Ausgabe vom Oktober 1980, Seiten 229 bis 234 (erschienen in der Veröffentlichungsreihe "Addison-Wesley Series in Computer Science") bekannt ist, ist in Fig. 1 dargestellt. Dort setzt sich eine logische Schaltung aus lnvertern 4, 5, 8, 9, 10 und 11 sowie aus 2-Eingangs-NOR-Gattern 6 und 7 zusammen. Die in einem Vorstufenblock des Taktsignalgenerators gebildeten 2-phasigen, nicht-überlappenden Taktimpulse P 1 und P 2 werden jeweils an die Inverter 4 und 5 angelegt und die 2-phasigen, nicht-überlappenden Taktimpulse T 1 und T 2 werden über den gesamten Chipbereich verteilt. Die Vorstufe zur Erzeugung der Taktimpulse P 1 und P 2 ist in der Zeichnung nicht dargestellt.

Dieser Taktsignalgenerator hat folgenden Arbeitsablauf. Es sei angenommen, daß die 2-phasigen, nicht-überlappenden Taktimpulse P 1 und P 2 Impulsformen aufweisen, wie sie in Fig. 2A dargestellt sind. Falls die Taktimpulse so gesteuert werden, daß sie direkt über den gesamten Chipbereich verteilt werden, werden die Impulsformen der Taktimpulse aufgrund der Lastkapazitäten der jeweiligen Taktsignalleitungen für die Taktimpulse T 1 und T 2 entsprechend Fig. 2B verformt. Demzufolge ist es notwendig, die Schaltung auf der Grundlage einer richtigen Abschätzung der Lastkapazitäten auszulegen, damit die Taktimpulse keine Zeitspanne aufweisen, in der beide Taktimpulse zur gleichen Zeit den Wert "H" annehmen (nachfolgend "überlappende Zeitspanne" genannt), selbst wenn die Impulsformen der Taktimpulse T 1 und T 2 verformt sind.

Jedoch ist es bei der Entwicklung einer Schaltungsanordnung schwierig, die parasitäre Kapazität richtig einzuschätzen, und falls bei der Entwicklung eine Fehlabschätzung gemacht wird, entsteht eine überlappende Zeitspanne, wie in Fig. 2C dargestellt. Um einen solchen Fehler bei der Entwicklung zu vermeiden, wird die Schaltung gemäß Fig. 1 so gestaltet, daß die Taktimpulse T 1 und T 2 durch die 2-Eingangs-NOR-Gatter 6 und 7 und die Leitungen 12 und 13 kreuzweise gekoppelt werden, so daß vermieden wird, daß der Taktimpuls T 2 den Wert "H" annimmt, wenn der Taktimpuls T 1 auf "H" ist, und daß der Taktimpuls T 1 den Wert "H" annimmt, wenn der Taktimpuls T 2 auf "H" ist. Demzufolge tritt in der Anordnung gemäß Fig. 1 keine überlappende Zeitspanne auf, wie in Fig. 2D dargestellt ist.

Im Taktsignalgenerator gemäß Fig. 1 ergibt sich jedoch das Problem, daß die mit den Taktsignalleitungen der Taktimpulse T 1 und T 2 in Verbindung stehende Last nicht immer ausschließlich kapazitiv ist, sondern im allgemeinen eine Widerstandskomponente besitzt, die einen Ohmschen Widerstand darstellt, so daß die Art der Verformung der Impulsformen der Taktimpulse zwischen einer Stelle, an der die Taktimpulse erzeugt werden, und einer anderen Stelle, die von der ersten weit entfernt ist, unterschiedlich ist. Daher ist bei der Anordnung nach Fig. 1 die Nicht-Überlappung der Taktsignale nicht immer im gesamten Chipbereich gewährleistet.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Taktsignalgenerator-Einrichtung der eingangs genannten Art zu schaffen, in welcher die Nicht-Überlappung der Taktsignale im gesamten Chipbereich gewährleistet werden kann.

Erfindungsgemäß wird diese Aufgabe mit den Merkmalen des kennzeichnenden Teils des Patentanspruchs 1 gelöst.

Eine Weiterbildung der Erfindung ergibt sich aus dem Patentanspruch 2.

Eine Ausführungsform der Erfindung ist anhand der Zeichnungen näher beschrieben und erläutert. Darin zeigen

Fig. 1 ein Schaltschema einer herkömmlichen logischen Schaltung der Ausgangsstufe eines Taktsignalgenerators,

Fig. 2A bis 2D Diagramme zur Darstellung der Wellenformen der bei der Schaltung nach Fig. 1 auftretenden Taktimpulse,

Fig. 3 ein Blockschaltbild einer Ausführungsform eines erfindungsgemäßen Taktsignalgenerators,

Fig. 4A ein Taktsignalnetzwerk, wie es beim Gegenstand von Fig. 3 vorkommt, in schematischer Darstellung und

Fig. 4B das Ersatzschaltbild für das Taktsignalnetzwerk gemäß Fig. 4A.

Bei der in Fig. 3 gezeigten Ausführungsform der Erfindung setzt sich der Taktsignalgenerator aus den Steuereinrichtungen 101 und 102, die als Treibereinheiten wirken, sowie aus der logischen Schaltung 103 zusammen.

Ein Taktimpuls P 1, der in einer in Fig. 3 nicht dargestellten Vorstufe des Taktsignalgenerators gebildet und an die als Treibereinheit wirkende Steuereinrichtung 101 angelegt wird, wird nach Durchlaufen dieser Steuereinrichtung 101 an die logische Schaltung 103 übertragen. Die Taktsignalleitung für den aus der Steuereinrichtung 101 austretenden Taktimpuls T 1 hat eine Last, die nicht ausschließlich kapazitiv ist, sondern eine Widerstandskomponente, d.h. eine Komponente mit einem Ohmschen Widerstand, besitzt. Demzufolge ist die Wellenform des Taktimpulses T 1′ an dem in Fig. 3 dargestellten Punkt 105 mehr verformt als die Wellenform des Taktimpulses T 1 an dem in Fig. 3 ebenfalls eingezeichneten Punkt 104.

Der am Punkt 105 herausgeführte Taktimpuls T 1′ wird an ein NOR-Gatter 7 der Steuereinrichtung 102 angelegt, wodurch das Nicht-Überlappen zwischen den Taktimpulsen T 2 und T 1′ an den jeweiligen Punkten 105 und 106 der in Fig. 3 gezeigten Schaltung sichergestellt werden kann. Ähnlich hierzu kann das Nicht-Überlappen zwischen den Taktimpulsen T 1 und T 2′ an den entsprechenden Punkten 104 und 107 der Schaltung von Fig. 3 gewährleistet werden.

Im allgemeinen werden die Taktsignalleitungen in Form eines Netzwerkes über den gesamten Chipbereich gebildet. Als ein einfaches bzw. vereinfachtes Beispiel sei angenommen, daß gemäß Fig. 4A Signalleitungen 1, 2 und 3 vorhanden sind. Die Schaltung gemäß Fig. 4A ist äquivalent, d.h. als Ersatzschaltbild, in Fig. 4B näher dargestellt. Die Verzögerungen, die der in das Netzwerk gemäß Fig. 4A bzw. 4B eingegebene Taktimpuls T 1 auf den Leitungen 1, 2 und 3 erleidet, betragen gemäß den Bezeichnungen von Fig. 4B R1×C1, R2×C2 bzw. R3×C3, wobei R und C mit den jeweiligen Indices Werte dar jeweiligen Widerstände und Kapazitäten darstellen. Somit sind die Zustände der Signalausbreitung an den jeweiligen Endpunkten des in Fig. 4A bzw. 4b dargestellten Taktsignalnetzwerkes voneinander verschieden, je nach dem Weg der Signalausbreitung.

Dementsprechend sei nun angenommen, daß die Schaltung gemäß Fig. 3 so gestaltet ist, daß die Verzögerung der Signalausbreitung unter allen Endpunkten des Signalleitungsnetzwerkes für den Taktimpuls T 1 am Punkt 105 von Fig. 3 und unter allen Endpunkten des Signalleitungsnetzwerkes für den Taktimpuls T 2 am Punkt 107 von Fig. 3 am größten ist. In diesem Fall kann das Nicht-Überlappen zwischen den am meisten verformten Taktimpulsen T 1′ und T 2′ gewährleistet werden. Damit kann das Nicht-Überlappen über den gesamten Chipbereich sichergestellt werden.

Obgleich die obige Ausführungsform den Fall der Nicht-Überlappung von zwei Taktimpulsen mit unterschiedlicher Phasenlage darstellt, ist die Erfindung hierauf nicht beschränkt, sondern mit gleichen Wirkungen auch zur Gewährleistung der Nicht-Überlappung von drei oder vier Taktimpulsen unterschiedlicher Phasenlage anwendbar, wozu die Taktsignalgenerator-Einrichtung auf der Grundlage der gleichen Überlegungen aufgebaut wird.

Die als Treibereinheiten wirkenden Steuereinrichtungen 101 und 102 der Ausführungsform gemäß Fig. 3 können durch beliebige andere logische Schaltungen ersetzt werden, die hierzu äquivalent sind.

Obgleich die in Zusammenhang mit Fig. 3 beschriebene Ausführungsform den Fall darstellt, bei dem lediglich die Steuervorrichtung in zwei Steuereinrichtungen aufgeteilt ist, ist die Erfindung hierauf nicht beschränkt, sondern auch dann anwendbar, wenn die gesamte Taktsignalgenerator-Einrichtung in zwei Abschnitte unterteilt ist.

Die Taktsignal-Steuereinrichtungen können in Abweichung von der Darstellung gemäß Fig. 3 auch an anderen Positionen angeordnet sein, wobei auch dann das Taktsignal eines Signalpfades mit der größten Übertragungsverzögerung an die Steuereinrichtung eines anderen, eine andere Phasenlage aufweisenden Taktsignals angelegt wird, um so eine Überlappung zu vermeiden.

Wie oben beschrieben, weist der erfindunggemäße Taktsignalgenerator die äußerst vorteilhafte Wirkung auf, daß das Nicht-Überlappen von Taktsignalen unterschiedlicher Phasenlage über den gesamten Chipbereich gewährleistet werden kann. Dies beruht darauf, daß ein Taktsignal auf einem Signalpfad, auf dem die Verzögerung der Signalübertragung im Vergleich zu allen übrigen Signalpfaden für dieses Taktsignal am größten ist, der Steuereinrichtung eines Taktsignals einer anderen Phasenlage zugeführt wird, um die Zuführung eines Taktsignals der anderen Phasenlage während der Dauer einer möglichen Überlappung zu verhindern.

Claims (3)

1. Taktsignalgenerator-Einrichtung mit

• a) mehreren Taktgeneratoren, die jeweils Taktsignale erzeugen, die zueinander in unterschiedlicher Phasenlage stehen, wobei die Taktsignale der einzelnen Taktgeneratoren an eine logische Schaltung weitergegeben werden, und
• b) Steuereinrichtungen zum Unterbrechen der Weitergabe der von einem Taktgenerator jeweils erzeugten Taktsignale an die logische Schaltung während einer Zeitspanne, in welcher ein Taktsignal eines anderen Taktgenerators an die logische Schaltung durchgeschaltet ist,

dadurch gekennzeichnet, daß die von den Taktsignalgeneratoren gelieferten Taktsignale nach Durchlaufen der jeweils zugeordneten Steuereinrichtung (101, 102) einer logischen Schaltung (103) zugeführt werden, welche für die jeweiligen Taktsignale Signalpfade mit unterschiedlichen Übertragungsverzögerungen aufweist und das Taktsignal, welches nach Durchlaufen der logischen Schaltung (3) die größte Verzögerung aufweist, den Steuereinrichtungen (101, 102) der anderen Taktsignale zugeführt wird und die Dauer des Unterbrechungsvorganges bestimmt.

2. Taktsignalgenerator nach Anspruch 1, dadurch gekennzeichnet, daß die Steuereinrichtungen (101, 102) jeweils ein NOR-Gatter (6, 7) enthalten.