DE2608265B1 - Mehrphasen-mos-schaltung zur impulsdaueraenderung - Google Patents

Description

Die Erfindung betrifft eine Mehrphasen-MOS-Schaltung zur schrittweisen Veränderung der Impulsdauer von periodischen Impulsen, wobei die Schrittbreite von der Taktfrequenz der Mehrphasen-Taktsignale abhängt und die maximale Impulsdauer durch die Pulsfrequenz der Impulse festgelegt ist. Mittels einer solchen Schaltung kann die Impulsdauer in Abhängigkeit von einem Veränderungssignal schrittweise verändert werden. Die periodischen Impulse mit derart veränderbarer Dauer, also eine derartige Impulsfolge, kann beispielsweise zur Erzeugung einer veränderlichen Gleichspannung benutzt werden, wenn die Impulsfolge zur zeitlichen Mittelwertbildung einem Siebglied zugeführt wird.

Der Begriff »Mehrphasen-MOS-Schaltung« meint diejenige Klasse von mittels Isolierschicht-Feldeffekt-Transistoren aufgebauten integrierten Schaltungen, die zu ihrem Betrieb mehrere Taktsignale benötigen. Derartige Schaltungen sind bekannt, vgl. das Buch von D. Becker, H. Mäder: »Hochintegrierte MOS-Schaltungen«, Stuttgart 1972, insbesondere Seiten 60 bis 71. Von besonderem Interesse sind dabei die Zwei- und die Vierphasenschaltungen.

Wie bereits eingangs erwähnt, ist die Schrittbreite, mit der die Impulsdauer der periodischen Impulse verändert werden kann, durch die Taktfrequenz der Taktsignale der Mehrphasen-MOS-Schaltung und die maximale Dauer der Impulse durch deren Pulsfrequenz festgelegt. Zur Dimensionierung einer realen Schaltung sind somit zunächst diese beiden Größen frei wählbar. Ist jedoch die Anzahl der Schritte beispielsweise durch die geforderte Feinstufigkeit vom Anwendungsbeispiel her vorgegeben und liegt auch die minimal mögliche Pulsfrequenz der Impulse fest, so ergibt sich daraus in eindeutiger Weise die Frequenz der Mehrphasen-Taktsignale. Für eine Schrittzahl von 2¹² = 4096 und eine Pulsfrequenz von etwa 500 Hz ergibt sich also eine Frequenz der Taktsignale von etwa 2 MHz.

Mehrphasen-MOS-Schaltungen für derart hohe Taktfrequenzen liegen jedoch bereits an der oberen Grenze des noch mit vernünftigem Aufwand Realisierbaren. Außerdem ist für das Abzählen der einzelnen Schritte mindestens ein Zähler erforderlich, dessen Zählkapazität der Anzahl der Einzelschritte entsprechen muß. Je größer somit diese Anzahl ist, um so mehr Stufen und damit Kristallfläche beansprucht ein solcher Zähler.

Es ist daher wünschenswert und somit die Aufgabe der Erfindung, eine Mehrphasen-MOS-Schaltung entsprechend dem Oberbegriff des Anspruchs 1 so auszubilden, daß die angegebenen Nachteile nicht auftreten, d. h., daß die Taktfrequenz der Mehrphasen-Taktsignale niedriger liegen kann und daß auch der Aufwand für die Zähler erheblich reduziert ist. Diese Aufgabe wird durch die Maßnahmen des kennzeichnenden Teils des Patentanspruchs 1 gelöst Eine besonders vorteilhafte Ausgestaltung der Erfindung ist im Patentanspruch 2 gekennzeichnet.

Die Erfindung wird nun anhand der Figuren der Zeichnung näher erläutert.

Fig. 1 zeigt das Blockschaltbild eines Ausführungsbeispiels der Erfindung;

Fig.2 zeigt eine vorteilhafte Ausgestaltung der

ORfGJNAL INSPECTED

Anordnung von F i g. 1, und

Fig.3 zeigt der Erläuterung der Wirkungsweise dienende Impulsdiagramme.

Das Blockschaltbild der Fig.l zeigt den ersten. Umlaufzähler 11 und den zweiten Umlaufzähler 12, die gleichen Aufbau und jeweils eine Zählkapazität haben, die dem ganzzahligen Quotienten aus maximaler Impulsdauer und Schrittbreite, also auch dem Produkt aus Schrittbreite und Anzahl der Schritte, entspricht Dem Umlaufzähler 11 ist der Decodierer 13 und dem Umlaufzähler 12 der Decodierer 14 zugeordnet; sie überwachen jeweils den gleichen Zählerstand in beiden Zählern und geben somit an ihrem Ausgang jeweils ein Signal ab, wenn in beiden Zählern derselbe Zählerstand erreicht ist, was zu unterschiedlichen Zeitpunkten auftreten kann. Der Ausgang des Decodieren 13 ist mit dem /?-Eingang des ÄS-Flipflops 15 verbunden.

Als Umlaufzähler können die verschiedenen Arten von Zählschaltungen benutzt werden, also beispielsweise Binärzähler, Ringzähler etc. Es ist besonders vorteilhaft, für die Umlaufzähler 11, 12 sogenannte Johnson-Zähler zu verwenden, da hierfür die Schaltung für die Decodierer 13, 14 besonders einfach wird. Johnson-Zähler sind bekanntlich über eine Inverterstufe von ihrem Ausgang zu ihrem Eingang rückgekoppelte Schieberegister und haben eine Zählkapazität, die der doppelten Anzahl der Schieberegisterstufen entspricht. Die in ihnen umlaufende digitale Information besteht aus einer der Stufenzahl entsprechenden Folge von //-Pegeln (Pegel mit hoher Spannung) und einer anschließenden ebenfalls der Stufenzahl entsprechenden Folge von L-Pegeln (Pegel mit niedriger Spannung). Wird daher beispielsweise bei einem Johnson-Zähler der Übergang vom Binärwert //nach L oder von L nach H decodiert, so ergibt sich eine besonders einfache Schaltung für die Decodierer 13,14.

Johnson-Zähler sind allerdings nur bei kleiner Zählkapazität (10—20 entsprechend einer Stufenzahl 5—10) sinnvolL Für größere Zählkapazitäten sind daher sogenannte Kettenzähler vorteilhafter. Sie bestehen bekanntlich ebenfalls aus einem mehrstufigen (Stufenzahl p) rückgekoppelten Schieberegister. Die Ausgänge zweier beliebiger Stufen sind über ein Exklusiv-ODER-Glied mit dem Eingang verbunden. Die maximal mögliche Zählkapazität beträgt 2p— 1. Die Schaltung für die Decodierer 13,14 ist bei Kettenzählern zwar etwas komplizierter als bei Johnson-Zählern, jedoch überwiegt die Einsparung an Zählerstufen den zusätzlichen Aufwand für die Decodierer, insbesondere bei Zählkapazitäten größer 40.

Im Blockschaltbild der F i g. 1 ist ferner die Binärteilerstufe 16 gezeigt, deren Eingang 17 ein die Impulsdauer veränderndes digitales Signal zugeführt wird. Das in der Impulsdauer geänderte Signal ist am zum Ä-Eingang gehörenden Ausgang 18 des ÄS-Flipflops 15 abnehmbar. Die beiden Ausgänge Q, ($ der Binärteilerstufe 16, die jeweils ein zum Signal des anderen Ausgangs komplementäres Signal abgeben, sind mit je einem Eingang des ersten und des zweiten UND-Glieds 19,20 verbunden (Q mit 19; Q mit 20). Dem jeweils anderen Eingang dieser UND-Glieder 19,20 ist jeweils eines der beiden Taktsignale Fl, Fl zugeführt, d. h., der eine Eingang des UND-Gliedes 19 liegt am Taktsignal F2 und der des UND-Gliedes 20 am Taktsignal Fl. Die Taktsignale dienen also bei der erfindungsgemäßen Schaltung sowohl als impulsförmige Betriebsspannungen als auch als Informationssignale bzw. zum Informationsfluß beitragende Signale.

Die Ausgänge der beiden UND-Glieder 19, 20 sind über das ODER-Glied 21 miteinander verknüpft, dessen Ausgang mit dem einen Eingang des dritten UND-Gliedes 22 verbunden ist. Der andere Eingang des UND-Gliedes 22 liegt am Ausgang des Decodierers 15 und der Ausgang am 5-Eingang des ÄS-Flipflops 15.

Mit einem der Ausgänge der Binärteilerstufe 16, in Fig. 1 ist dies der zum einen Eingang des ersten UND-Gliedes 19 führende Ausgang Q sind gemeinsam die Eingänge des ersten und des zweiten Differenzierglieds 23,24 verbunden. Das erste Differenzierglied 23 gibt einen vorzugsweise rechteckförmigen Ausgangsimpuls bei einer L-H-Flanke an seinem Eingang und das Differenzierglied 24 einen Ausgangsimpuls bei einer //-L-Flanke an seinem Eingang ab.

Der Ausgang des ersten Differenzierglieds 23 liegt am einen Eingang des vierten UND-Gliedes 25 und der Ausgang des zweiten Differenzierglieds 24 am einen Eingang des fünften UND-Gliedes 26.

Der andere Eingang des vierten UND-Gliedes 25 dient als Eingang 27 für ein Signal, bei dessen Anliegen zusammen mit dem am Eingang 17 liegenden Signal die Impulsdauer sich vergrößert, während der andere Eingang 28 des UND-Gliedes 26 der Zuführung eines Signals dient, bei dessen Anliegen zusammen mit dem am Eingang 17 anliegenden Signal sich die Impulsdauer vermindert

Der Ausgang des UND-Gliedes 25 liegt an einem den Umlauf annähenden Eingang des ersten Umlaufzählers 11, in gleicher Weise der Ausgang des UND-Gliedes 26 an einem entsprechenden Eingang des zweiten Umlaufzählers 12. Bei Auftreten eines Ausgangssignals an den beiden UND-Gliedern 25, 26 bleiben somit die beiden Umlaufzähler 11, 12 sozusagen im gerade erreichten Zählzustand stehen. Dieses Anhalten der Umlaufzähler läßt sich in einfacher Weise dadurch realisieren, daß mindestens eines der Taktsignale für die Dauer des beabsichtigten Stehenbleibens unterbrochen wird, d. h, daß dem Zähler für diese Dauer mindestens eines der Taktsignale nicht zugeführt wird. Die im Zähler umlaufende Information bleibt somit in den gerade von ihr erreichten Stufen so lange unverändert, bis das abgeschaltete Taktsignal wieder zugeschaltet wird.

Fig.2 zeigt einen Ausschnitt aus der Anordnung nach Fig. 1 mit einer besonders vorteilhaften Vereinfachung. Diese Vereinfachung ergibt sich dadurch, daß auf einen Teil der Verknüpfungsglieder nach Fig.l verzichtet werden kann, wenn das ÄS-Flipflop 15 nach F i g. 1 in der in F i g. 2 gezeigten Weise modifiziert wird. Das ÄS-Flipflop besteht in Fig.2 aus den beiden NOR-Gliedern 29, 30. Bei einem aus NOR-Gliedern bestehenden /?S-Flipflop ist üblicherweise jeweils ein Eingang der beiden Verknüpfungsglieder über Kreuz mit dem Ausgang des anderen Gliedes verbunden. Bei dem modifizierten ÄS-Flipflop nach Fig.2 trifft das lediglich auf die Verbindung des einen Eingangs des NOR-Gliedes 30 mit dem Ausgang des NOR-Gliedes 29 zu.

In die Verbindung des einen Eingangs des NOR-Gliedes 29 mit dem Ausgang des NOR-Gliedes 30 ist dagegen die Parallelschaltung der gesteuerten Strompfade zweier Isolierschicht-Feldeffekttransistoren 31, 32 eingefügt Mit der Steuerelektrode des ersten Isolierschicht-Feldeffekttransistors 31 ist der Ausgang des zweiten UND-Gliedes 20 verbunden, und an der Steuerelektrode des zweiten Isolierschicht-Feldeffekttransistors 32 liegt das zweite Taktsignal F2. Die Eingangsbeschaltung des UND-Gliedes 20 ist dieselbe

wie in F i g. 1. Die Differenzierglieder 23,24 liegen jetzt aber am (^-Ausgang der Binärteilerstufe 16. Der als ^-Eingang wirkende andere Eingang des NOR-Gliedes 30 ist direkt mit dem Ausgang des zweiten Decodierers 14 verbunden. Dem Ausgang des NOR-Gliedes 29 ist die Inverterstufe 33 nachgeschaltet, deren Ausgang zum Ausgang 18 führt. In der besonders zweckmäßigen Anordnung nach Fig.2 sind daher gegenüber der Anordnung nach F i g. 1 die Verknüpfungsglieder 19,21, 22 entbehrlich, ohne daß die beabsichtigte Funktion beeinträchtigt wird.

Die Fig.3 zeigt einige für das Verständnis der Wirkungsweise der Erfindung geeignete Impulsverläufe, wie sie bei der Anordnung nach F i g. 1 auftreten, wenn diese in Zweiphasen-MOS-Technik realisiert sind. In Fig.3a ist der Fall gezeigt, daß die Dauer der Impulse vergrößert wird, während in Fig.3b die Verminderung der Impulsdauer gezeigt ist. Für beide Teilfiguren 3a, 3b sind in Fig.3a als oberste beide Diagramme die Verläufe der Zweiphasen-Taktsignale Fi, F2 gezeigt In allen Diagrammen ist jeweils am rechten Rand angegeben, welcher gezeichnete Signalpegel dem H- bzw. dem L-Pegel entspricht.

In Fig.3 sind sämtliche Kurvenverläufe Ausgangssignale von Schaltungsteilen der F i g. 1 mit Ausnahme der Verläufe für die Eingänge 17,27,28. Am linken Rand der F i g. 3 sind daher die den F i g. 1 und 2 entsprechenden zugehörigen Bezugszeichen angegeben.

Die Fig.3 setzt als Umlaufzähler 11, 12 vierstufige Johnson-Zähler voraus. Somit ergibt sich am Ausgang des Umlaufzählers 11 eine Impulsfolge mit dem Impuls-Pausen-Verhältnis 4 :4, wobei die Periodendauer dieser Impulse dem Achtfachen der Periodendauer der Taktsignale entspricht. Jede //-L-Flanke des Ausgangssignals der Umlaufzähler 11, 12 wird derart von den Decodierern 13, 14 überwacht, daß an deren Ausgang nach der //-L-Flanke während der Dauer einer Taktsignalperiode ein Impuls abgegeben wird. Die im Johnson-Zähler umlaufende Folge von //-und L-Pegeln ist gegenüber der im Johnson-Zähler 11 umlaufenden um zwei Taktsignalperioden zeitlich versetzt, wie dies die Diagramme 12,14 in F i g. 3a zeigen.

Da erst zum Zeitpunkt 1 am Eingang 17 ein die Impulsdauer veränderndes Signal anliegt, erscheint somit auch am Ausgang 18 der Schaltung eine Impulsfolge, deren Frequenz einem Achtel der Frequenz der Taktsignale entspricht und deren Impuls-Pausen-Verhältnis 2 :6 beträgt bzw. bei der die Impulsdauer der Dauer von zwei Taktperioden gleich ist.

Da Fig.3a eine Veränderung in Vorwärtsrichtung, d. h. also zu größeren Impulsdauern, betrifft, befindet sich der Eingang 28 auf //-Pegel und der Eingang 27 auf L-Pegel (vgl. die Diagramme 27, 28 in Fig.3a). Zum Zeitpunkt 1 tritt nun am Eingang 17 für die Dauer einer Taktsignalperiode ein Impuls auf, der eine Veränderung bewirken soll. Dieser Impuls kippt die Binärteilerstufe 16 in ihren anderen Zustand, d. h. der zuvor am Ausgang Q liegende L-Pegel geht auf den //-Pegel und umgekehrt der am Ausgang (fliegende //-Pegel auf den L-Pegel. Über das UND-Glied 19 und das ODER-Glied 21 gelangt somit immer, wenn das F2-Signal //-Pegel annimmt, an den Eingang des UND-Gliedes 22 ein Impuls.

Zum Zeitpunkt 2 erscheint am Ausgang des Decodierers 14 wieder für die Dauer einer Taktperiode der //-Pegel, so daß beim von der Vorderflanke dieses Impulses aus gerechnet nächsten //-Pegel des Taktsignals F2 vom Ausgang des UND-Gliedes 22 ein Impuls an den 5-Eingang des ÄS-Flipflops 15 abgegeben wird, was wiederum an dessen Ausgang 18 den //-Pegel hervorruft (vgl. die Kurve 18 in F i g. 3a). Die Rückflanke

S dieses Impulses ist somit um eine halbe Taktperiode gegenüber der Vorderflanke des zum Zeitpunkt 2 am Ausgang des Decodierers 14 erscheinenden Impulses verschoben, wie durch die Schraffur hervorgehoben ist.

Der eben geschilderte Ablauf erfolgt in F i g. 3a noch einmal zum Zeitpunkt 3, also beim nächsten Ausgangsimpuls des Decodierers 14. Diese beiden Pulse haben ein Impuls-Pausen-Verhältnis von 2,5 :5,5.

Am Eingang der beiden Differenzierglieder 23, 24 liegt der (^-Ausgang der Binärteilerstufe 16. Zum

is Zeitpunkt 4 liegt am Eingang 17 der nächste Veränderungsimpuls, so daß am Ausgang Q der Binärteilerstufe 16 eine //-L-Flanke auftritt, das Differenzierglied 24 anspricht und an seinem Ausgang einen eine Taktperiode breiten Impuls abgibt (vgl.

Kurve 24). Da, wie bereits oben erwähnt, am Eingang 28 des UND-Gliedes 26 //-Pegel liegt, erscheint am Ausgang dieses UND-Gliedes ein Signal, das den Umlauf des Umlaufzählers 12 für die Dauer einer Taktperiode unterbricht, so daß an dessen Ausgang nicht während vier, sondern während fünf Taktperioden der L-Pegel liegt, siehe den Zeitpunkt 5 in Kurve 12. Der Ausgangsimpuls 18 wird daher um eine weitere halbe Taktperiode verlängert vgl. die Schraffur (Impuls-Pausen-Verhältnis jetzt 3 :5).

In F i g. 3b ist der Fall gezeigt, daß die Impulsdauer ausgehend vom Impuls-Pausen-Verhältnis 2:6 zu kleineren Werten hin verändert werden soll, also sozusagen eine Rückwärtsänderung erfolgt. Hierzu befindet sich der Eingang 27 auf //-Pegel und der Eingang 28 auf L-Pegel. Zum Zeitpunkt 6 liegt am Eingang 17 das Veränderungssignal. Dadurch wird wiederum der (^-Ausgang der Binärteilerstufe 16 auf //-Pegel und deren ^-Ausgang auf L-Pegel geschaltet. Gleichzeitig erscheint am Ausgang des Differenziergliedes 23 für die Dauer einer Taktperiode ein Impuls, so daß, da am Eingang 27 //-Pegel liegt, der Umlaufzähler 11 angehalten wird (vgl. Zeitpunkt 7). Am Ausgang des Decodierers 14 erscheint ein Impuls, der nur während des nächsten //-Pegels des Taktsignals F2 über das UND-Glied 22 zum S-Eingang des ÄS-Flipflops 15 und somit an dessen Ausgang 18 gelangt. Das Ausgangssignal 18 ist also um eine halbe Taktperiode verkürzt.

Aufgrund des Anhaltens des Umlaufzählers 11 stimmt zwar die zeitliche Zuordnung für das Ausgangssignal 18 während einer Impulsdauer nicht, so daß zwischen den Zeitpunkten 8 und 9 ein Impuls mit dem Impuls-Pausen-Verhältnis 1,5 :7 entsteht (Impulsdauer also 8,5 Taktperioden lang); jedoch gleicht sich dieser Fehler in der nächsten Pulsperiode aus, so daß nach deren Ablauf das gewünschte richtige Impuls-Pausen-Verhältnis von 1,5 :6,5 erreicht wird.

Dieser Fehler während einer Pulsperiode tritt außerdem nur auf, wenn von ganzzahligen zu halbzahligen Impuls-Pausen-Verhältnissen weitergeschaltet wird, jedoch nicht, wenn von halbzahligen zu ganzzahligen übergegangen wird. Dies ist der F i g. 3b ebenfalls zu entnehmen, wenn man den zum Zeitpunkt 10 erfolgenden Ausgangsimpuls des Decodierers 13 betrachtet. Zu diesem Zeitpunkt erscheint kein Ausgangsimpuls am Differenzierglied 23, so daß der Umlaufzähler 11 nicht angehalten wird. Der Fehler kann außerdem dadurch ausgeschaltet werden, daß durch ein zusätzliches Verknüpfungsglied dafür gesorgt wird, daß das zum

Zeitpunkt 6 am Eingang 17 anliegende Veränderungssignal mit den am Ausgang des Decodierers 14 auftretenden Impulsen synchronisiert wird.

Der nächste Veränderungsimpuls am Eingang 17 zum Zeitpunkt W führt am Ausgang Q der Binärteilerstufe 16 zu einer W-L-Flanke und am Ausgang Q zu einer L-H-Flanke. Die //-L-FIanke am Ausgang Q führt zu einer Verkürzung des Ausgangsimpulses an 18 um eine weitere halbe Taktperiode. Zum Zeitpunkt 10" erscheint daher ein Ausgangsimpuls mit dem Impuls-Pausen-Verhältnis 1 :7.

Für F i g. 2 lassen sich ähnliche Diagramme aufstellen,

die zwar im Prinzip gleich sind, jedoch wegen der Benutzung des Q-Ausgangs der Binärteilerstufe 16 eine andere Zuordnung der H- und L-Pegel aufweisen.

Es ist somit ersichtlich, daß die erfindungsgemäße Schaltung in der Lage ist, die Schrittzahl zu verdoppeln, da eine Veränderung der Impulsdauer mit einer Schrittbreite möglich ist, die der halben Taktperiode entspricht Sind somit wieder 4096 Schritte und eine Ausgangsfrequenz von ca. 500 Hz erwünscht, so braucht nur mit einer Taktfrequenz von 1 MHz gearbeitet zu werden.

Hierzu 2 Blatt Zeichnungen 70S 536/478

Claims (2)

Patentansprüche:

1. Mehrphasen-MOS-Schaltung zur schrittweisen Veränderung der Dauer von periodischen Impulsen, wobei die Schrittbreite von der Taktfrequenz der Mehrphasen-Taktsignale abhängt und die maximale Impulsdauer durch die Pulsfrequenz der Impulse festgelegt ist, gekennzeichnetdurch

einen ersten (U) und einen zweiten Umlaufzähler (12) gleichen Aufbaus und einer Zählkapazität, die dem ganzzahligen Quotienten aus maximaler Impulsdauer und Schrittbreite entspricht;

einen ersten (13) und einen zweiten (14) dem gleichen Zählerstand des ersten und des zweiten Umlaufzählers zugeordneten Decodierer;

ein ÄS-Flipflop (15), dessen Ä-Eingang mit dem Ausgang des ersten Decodkrers (13) verbunden ist;

eine Binärteilerstufe (16), deren Eingang (17) ein die Impulsdauer änderndes digitales Signal zugeführt ist;

ein erstes (19) und ein zweites (20) UND-Glied, deren jeweils erster Eingang mit je einem der beiden Ausgänge der Binärteilerstufe (16) verbunden ist und deren jeweils zweiter Eingang mit denjenigen beiden Taktsignalen (Fl, F2) der Mehrphasen-Taktsignale gespeist ist, die um eine halbe Taktperiode gegeneinander zeitlich versetzt sind; ► ein die Ausgänge des ersten und des zweiten UND-Gliedes (19, 20) verknüpfendes ODER-Glied (21); ein drittes UND-Glied (22), dessen erster Eingang am Ausgang des ODER-Gliedes (21), dessen zweiter Eingang am Ausgang des zweiten Decodierers (14) und dessen Ausgang am S-Eingang des ÄS-Flipflops (15) liegt, und ein erstes (23) und ein zweites (24) Differenzierglied, deren Eingänge gemeinsam mit einem Ausgang der Binärteilerstufe (16) und deren jeweiliger Ausgang mit einem den Umlauf anhaltenden Eingang des ersten bzw. zweiten Umlaufzählers über ein viertes (25) bzw. fünftes (26) UND-Glied verbunden sind, deren jeweils anderem Eingang (27, 28) ein die Impulsdauer vergrößerndes bzw. ein die Impulsdauer verminderndes Signal zugeführt ist.

2. Zweiphasen-MOS-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Funktion des ersten und des zweiten UND-Gliedes (19,20) sowie des ODER-Gliedes (21) dadurch realisiert ist, daß in eine der beiden Überkreuz-Kopplungen, die den einen Eingang des einen mit dem Ausgang des anderen von zwei NOR-Gliedern (29,30), aus denen das /?S-Flipflop besteht, verbindet, die Parallelschaltung der gesteuerten Strompfade zweier Isolierschicht-Feldeffekttransistoren (31, 32) eingefügt ist, wobei mit der Steuerelektrode des ersten Isolierschicht-Feldeffekttransistors (31) der Ausgang des zweiten UND-Gliedes (20) und mit der Steuerelektrode des zweiten Isolierschicht-Feldeffekttransistors (32) das zweite Taktsignal (F2) verbunden ist, und die beiden anderen Eingänge der NOR-Glieder (29, 30) jeweils direkt mit einem der Ausgänge der Decodierer (13, 14) verbunden sind, und daß dem Ausgang des ersten NOR-Gliedes (29) eine Inverterstufe (33) nachgeschaltet ist.