DE3685991T2

DE3685991T2 - Anordnung zur dekodierung eines fehler korrigierenden codes.

Info

Publication number: DE3685991T2
Application number: DE8686303832T
Authority: DE
Inventors: Takao C O Sony Corporation Abe; Hisanori C O Sony Cor Kominami; Hiroki C O Sony Corpora Kotani; Tetsuo C O Sony Corporat Ogawa; Tetsuro C O Sony Corporat Suma; Kaichi C O Sony Corp Tatsuzawa
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1985-05-21
Filing date: 1986-05-20
Publication date: 1993-03-04
Anticipated expiration: 2006-05-21
Also published as: DE3685991D1; US4742519A; EP0203773A3; KR950003638B1; EP0203773A2; EP0203773B1; CA1310112C; AU5759986A; ATE78383T1; KR860009411A; AU597576B2

Description

Die vorliegende Erfindung bezieht sich auf eine Vorrichtung zur Fehlerkorrektur von digitalen Daten und genauer auf eine Fehlerkorrektur-Vorrichtung, die für den Einsatz in dem Wiedergabebereich eines digitalen Videobandrecorders geeignet ist.
Es sind (bereits) Videobandrecorder zur digitalen Aufnahme/Wiedergabe eines Videosignals (nachfolgend einfach als digitales VTR bezeichnet) bekannt, für welche Untersuchungen in Bezug auf die Benutzung von Produktcode als ein Fehlerkorrekturcode durchgeführt wurden, was wirksam wäre für die Korrektur von Burstfehlern, welche von Signalausfällen verursacht durch Bandfehler oder dgl. herrühren. Dieser Produktcode benutzt eine Manipulation der Daten, die als innerer Code in der lateralen oder horizontalen Richtung und als äußerer Code in der vertikalen Richtung angeordnet sind, falls die Daten zweidimensional angeordnet sind. Das ist natürlich ein abstraktes Konzept und die Daten sind physikalisch nicht zweidimensional angeordnet, lediglich die Adressen basieren auf einem zweidimensionalen Feld. "Innerer" und "äußerer" werden anstelle von "vertikal" und "horizontal" benutzt, weil sie die Veranschaulichung der benutzten Konzepte erleichtern.
In dem Aufnahmesystem eines digitalen VTR, das den Produktcode zur Fehlerkorrektur benutzt, wird der äußere Code entsprechend dem digitalen Videoeingangssignal codiert, das aus Datensymbolen besteht, die durch Analog-Digital (A/D) Umsetzung eines analogen Videoeingangssignals erhalten werden. Als nächstes wird der innere Code unter Beachtung der Eingangsdatensymbole und der Paritätssymbole des äußeren Codes codiert. Des weiteren werden diese Symbole umsortiert und das digitale Videoeingangssignal wird mittels Drehköpfe auf einem Magnetband in dem umsortierten Zustand aufgezeichnet. Deshalb wird jedes Symbol der digitalen Videodaten effektiv zweimal codiert, basierend sowohl auf dem äußeren Code als auch dem inneren Code.
Ein Code, der als äußerer und als innerer Code benutzt werden kann, ist z. B. der Reed-Solomon Code, bei dem zwei Paritätssymbole für jeden entsprechenden Fehlerkorrekturcode-Block reproduziert werden. Mit diesem Reed-Solomon Code kann ein Ein-Symbolfehler in dem Codeblock korrigiert werden und ein Zwei-Symbolfehler kann durch Löschen korrigiert werden.
In dem Wiedergabesystem eines digitalen VTR wird das digitale Signal, das von dein Magnetband mittels der Drehköpfe wiedergegeben wird, zuerst von einem inneren Code Decodierer decodiert und, weil die zeitliche Sequenz der reproduzierten Daten mit der Sequenz der Datenserien des inneren Codes übereinstimmen, müssen die Daten in diesem inneren Code Decodierer nicht wieder umgeordnet werden.
Die reproduzierten Daten, deren Fehler durch den inneren Code Decodierer korrigiert wurden, werden dann der Umordnungsschaltung oder Umsortierschaltung zugeführt, in der die zeitliche Sequenz der Daten in die Sequenz des äußeren Codes konvertiert wird und des weiteren durch den äußeren Code Decodierer decodiert wird, wenn der Standardwiedergabebetrieb vorliegt. Genauer betrachtet werden (m + 2) Symbole an der jeweiligen ersten Position aus den jeweiligen Blocks des inneren Codes selektiert, die in der vertikalen Richtung in den inneren Codeblocks angeordnet sind, die inneren Codeblocks sind z. B. aus [1,1], [2,1], . . ., [(m + 1], 1], und [(m + 2), 1)]. Diese (m + 2) Symbole werden einer Syndromerzeugungsschaltung des äußeren Code Decodierer zugführt, so daß die Syndrome der Blöcke des äußeren Codes erzeugt werden. Auf eine ähnliche Weise wie beim inneren Code werden die Daten umgeordnet und (m + 2) Symbole an der jeweils letzten (i-ten) Position werden aus den jeweiligen Blocks des inneren Codes [1, n], [2, n], . . ., [(m + 1), n], und [(n + 2), n] selektiert, so daß die Syndrome der äußeren Code-Blöcke erzeugt werden.
Ein Speicher, der eine geeignete Speicherkapazität haben muß, um alle [n x (m + 2)] Blöcke des inneren Codes zu speichern, umfaßt eine Umordnungsschaltung, um die oben beschriebene Datenumordnung durchzuführen.
Der äußere Code Decodierer wird durch die Syndromerzeugungsschaltung, eine Korrekturausführungsschaltung, eine Datenverzögerungsschaltung und eine Fehlerkorrekturschaltung gebildet. Die Syndrome des äußeren Codes werden von der Syndromerzeugungsschaltung berechnet, und zwei Syndrome werden im Falle der Benutzung des Reed-Solomon Codes aus zwei Paritätssymbolen in dem äußeren Codeblock erzeugt, und das Ausmaß der Fehler wird berechnet. Das Ausgangssignal der Korrekturdurchführungsschaltung und die Ausgangsdaten der Datenverzögerungsschaltung werden der Fehlerkorrekturschaltung zugeführt. Das resultierende Ausmaß des Fehlers wird in den wiedergegebenen Daten der Datenverzögerungsschaltung an der Position des Fehlersymbols Modulo-2 addiert und die erforderliche Fehlerkorrektur wird ausgeführt. Die Datenverzögerungsschaltung dient der Phasenanpassung zwischen dem Ausgangssignal der Korrekturausführungsschaltung und den reproduzierten Daten und erzeugt die Verzögerung von (m + 2) Symbolen.
Folglich wird das digitale Datenausgangssignal, das jeweils der Fehlerkorrekturbehandlung unter Benutzung des inneren und des äußeren Codes unterzogen wurde, von dem Decodierer des äußeren Codes zur Verfügung gestellt.
In dem Wiedergabebetrieb mit variabler Geschwindigkeit, wie der Hochgeschwindigkeitswiedergabebetrieb, Niedergeschwindigkeitswiedergabetrieb, Standbildbetrieb oder dgl., stimmt der Neigungswinkel, der auf dem Magnetband gebildeten Spuren nicht mit dem Neigungswinkel der Abtastspuren des Drehkopfes überein, so daß die Daten intermittierend wiedergegeben werden. Deshalb können alle Daten, die den Codeblock des äußeren Codes bilden, nicht mit diesen Nicht-Standard-Wiedergabebetriebsarten erhalten werden. Deshalb werden in solchen bekannten Systemen die Daten an dem äußeren Code Decodierer vorbeigeleitet und der äußere Code wird nicht decodiert. Nur jene Daten, die auf der Grundlage nur des inneren Codes als nicht mit Fehlern behaftet ermittelt wurden, werden in einen Pufferspeicher geschrieben, der eine große Kapazität aufweist, z. B. eine Speicherkapazität, die groß genug ist, um die digitalen Daten von drei kompletten Teilbildern zu speichern.
Die Datenschreiboperation in den Pufferspeicher wird entsprechend den Blockadressen, die für jeweils zwei innere Codeblöcke hinzugefügt wird, ausgeführt, und die Daten des gleichen Teilbilds, die sich unter den Daten befinden, die intermittierend gespeichert wurden, werden zusammenhängend von dem Pufferspeicher ausgegeben.
Die Ausgangsdaten, die von dem Pufferspeicher ausgelesen werden, werden dann der Umordnungs- oder Rücksortierschaltung zugeführt, um die Sequenz der Datenserien in die ursprüngliche Sequenz zurückzuführen. Genauer betrachtet führt die Rücksortierschaltung eine Umordnung genau entgegengesetzt zu jener in der Umsortierschaltung durch, die in der Aufnahmeschaltung eingesetzt wird. Durch die Aufzeichnung der Daten in dem umsortierten Zustand und nachfolgender Rücksortierung der Daten während der Wiedergabe, wird eine Konzentration von Fehlern an einer Stelle vermieden. Die Speicherkapazität der Rücksortierschaltung ist entsprechend der Länge einer Einheit des durchgeführten Umsortierens festgelegt.
Das Ausgangssignal der Rücksortierschaltung wird einer Fehlerverdeckungsschaltung zugeführt zur Verdeckung von Fehlern, die nicht korrigiert werden können und die so arbeitet, daß die fehlerhaften Abtastdaten unter der Benutzung der korrekten Abtastdaten, die um diese Fehlerabtastdaten angeordnet sind, interpoliert werden. Ein Ausgangssignal der Fehlerverdeckungsschaltung wird einem Digital-Analog (D/A) Umsetzer zugeführt und das wiedergegebene analoge Videosignal steht an seinem Ausgangsanschluß zur Verfügung.
Die oben erwähnte konventionelle Vorrichtung zur Decodierung des Fehlerkorrekturcodes hat verschiedene Nachteile, einer davon ist, daß ein Speicher mit einer extrem großen Kapazität für die Umordnung von der inneren Code- Sequenz in die äußere Code-Sequenz in dem äußeren Code Decodierer benötigt wird. Zusätzlich ist auch in der Rücksortierschaltung ein Speicher mit einer Kapazität entsprechend des Einheitslänge der Umsortierverfahrens nötig.
Besonders beim langsamen Wiedergabebetrieb unter den Wiedergabebetriebsarten mit variabler Geschwindigkeit werden die Daten einer kompletten Einheit des Produktcodes im Bereich mehrerer Teilbilder jedoch nicht vollständig wiedergegeben, folglich kann die konventionelle Decodierungsvorrichtung den äußeren Code in solch einem langsamen Wiedergabebetrieb nicht decodieren.
In dem Fall, bei dem die gegenwärtig wiedergegebenen Daten in den Pufferspeicher geschrieben werden und diese Daten dann ausgelesen werden, verbleiben die Daten, die bereits ausgelesen wurden, häufig in dem Pufferspeicher ohne aktualisiert zu werden, weil intermittierende Daten in der Wiedergabebetriebsart mit variabler Geschwindigkeit wiedergegeben werden, und solch alte Daten verursachen eine Verschlechterung der wiedergegebenen Bildqualität.
Um dieses Problem zu vermeiden, wird ein Kennzeichnungsspeicher zur Verfügung gestellt, dem dieselbe Adresse zugeführt wird, die auch dem Pufferspeicher zugeführt wird, und nachdem die Daten aus dem Pufferspeicher ausgelesen wurden, wird ein Fehlerkennzeichen, das alte Daten anzeigt, sofort in die Adresse des Kennzeichnungsspeichers geschrieben, die ausgelesen wurde. Dieses Fehlerkennzeichen dient der Unterscheidung der wiedergegebenen Neu-Daten (Neu) von den wiedergegebenen Alt-Daten (Alt) und wird als Neu/Alt (N/O) Kennzeichen bezeichnet. Unter den Daten, die aus dem Pufferspeicher ausgelesen werden, werden die Daten, die durch das N/O-Kennzeichen zu Alt-Daten (Alt) bestimmt wurden, durch die Fehlerverdeckungsschaltung in der folgenden Stufe verdeckt.
Andererseits, besteht selbst bei der Betrachtung eines Systems, bei welchem ein Pufferspeicher zwischen dem inneren Code Decodierer und dem äußeren Code Decodierer angeordnet ist, noch zumindest der folgende Nachteil. Wenn das Schreiben von Daten in den Pufferspeicher blockiert ist, bleiben, wie bei der konventionellen Vorrichtung, die fehlerhaften Daten als Ergebnis der Decodierung des inneren Codes vorhanden, sogar in dem Fall, daß nur ein Teil der Daten in dem Codeblock des inneren Codes Fehlerdaten sind und wird der gesamte Codeblock nicht geschrieben, so daß die Fehlerkorrekturfähigkeit des äußeren Codes nicht ausreichend genutzt werden kann.
Angenommen, die Wiedergabegeschwindigkeit des Bandes ist z. B. halb so groß wie die Aufnahmegeschwindigkeit des Bandes: dann wird in dem Teilsystem des digitalen VTR eine Zeitperiode, die zweimal so lang ist, wie beim gewöhnlichen Wiedergabebetrieb, benötigt, um die Videodaten eines Teilbilds wiederzugeben. Die Zeitperiode zum Schreiben der Daten in einen Teilbildspeicher des Pufferspeichers ist ebenfalls zweimal so lang wie beim gewöhnlichen Schreibbetrieb. Deshalb ist es unmöglich, die Videodaten aus diesem Teilbildspeicher auszulesen und zu nutzen, folglich werden die alten Daten eines Feldes, die in dem anderen Feldspeicher geschrieben wurden, wiederholt zweifach ausgelesen. Für den Fall des wiederholten Auslesens der Daten aus dem Pufferspeicher für zwei Teilbilder zeigt das konventionelle N/O-Kennzeichen auf diese Weise an, daß alle ausgelesenen Daten alte Daten in Bezug auf das zweite Auslesen der Videodaten sind. Folglich müssen alle Videodaten eines Teilbilds, die das zweite Mal ausgelesen werden, fehlerkorrigiert werden. Solch eine Fehlerkorrektur ist offensichtlich unmöglich und die konventionelle Methode zur Bildung des N/O-Kennzeichens ist beim langsamen Wiedergabebetrieb des digitalen VTR sehr unzweckmäßig.
EP-A-0137721 offenbart die Benutzung eines Vollbild-Speichers zur Erzeugung einer langsamen Wiedergabe von Bildinformation mit einem VTR.
Ein gespeichertes Bild wird kontinuierlich aus dem Bildspeichergerät ausgelesen, während ein anderes Bild in das Bildspeichergerät geschrieben wird.
Diese Prozedur erzeugt eine optimale Darstellung des wiedergegebenen Bildes auf einem Fernsehschirm.
GB-A-2107496 offenbart ein digitales VTR, das einen verknüpften Code und Verschachtelung benutzt.
NHK Technical Monograph No. 31, März 1982, Seiten 3 bis 66, (Yohoyama et al) offenbart einen Zeitbasiskorrektor für ein digitales Signal, eine zeitverschachtelte Fehlerkorrekturcodiertechnik und Verdeckung durch Interpolation.
GB-A-2084363 offenbart die allgemeine Benutzung eines Kennzeichnungsspeichers zur Fehlerkorrektur.
Dementsprechend ist es ein Ziel der vorliegenden Erfindung, eine Vorrichtung zur Decodierung eines Fehlerkorrekturcodes zur Verfügung zu stellen, die die oben genannten Fehler in bekannten Systemen verringert und eine Verringerung der Speicherkapazität und des Hartwareaufwands erlaubt.
Entsprechend der Erfindung wird eine Vorrichtung zur Decodierung eines Fehlererfassungs- und korrekturcodes zur Verfügung gestellt, der aus digitalen Informationsdaten abgeleitet wird, die mit einem Wiedergabegerät wiedergeben werden, das mit einer normalen Wiedergabegeschwindigkeit oder einer veränderten, gegenüber der normalen Wiedergabegeschwindigkeit erhöhten, Wiedergabegeschwindigkeit betrieben werden kann und aufweist:
Einen ersten, inneren Decodierer, der den Fehlererfassungs- und -korrekturcode decodiert und daraus decodierte, digitale Informationsdaten sowie Kennzeichendaten erzeugt, die Fehler in den digitalen Informationsdaten anzeigen, einen zweiten, äußeren Decodierer, der die digitalen Informationsdaten und Kennzeichendaten decodiert und daraus ein fehlerkorrigiertes, digitales Informationssignal erzeugt; und eine Speichereinrichtung, dadurch gekennzeichnet, daß die Speichereinrichtung aufweist:
einen ersten Speicher, der so beschaltet ist, daß er die decodierten, digitalen Informationsdaten empfängt und speichert und einen zweiten Kennzeichnungsspeicher, der so beschaltet ist, daß er die Kennzeichnungsdaten empfängt und speichert, wobei der zweite Decodierer mit der Speichereinrichtung verbunden ist, und gekennzeichnet durch
eine Speichersteuerung, die ein Betriebsart-Signal empfängt, das die gewählte Wiedergabegeschwindigkeit anzeigt, um das Schreiben und Lesen der digitalen Informationsdaten und Kennzeichendaten zu steuern;
wobei die Speichersteuerung so arbeitet, daß für den Fall der normalen Wiedergabegeschwindigkeit die digitalen Informationsdaten und Kennzeichendaten in den ersten bzw. den zweiten Speicher geschrieben werden und für den Fall der veränderten Wiedergabegeschwindigkeit das Schreiben einer als fehlerhaft gekennzeichneten, digitalen Information blockiert wird, so daß nur die fehlerfreie, digitale Information und die Kennzeichendaten in den ersten bzw. zweiten Speicher geschrieben werden, wobei im Falle der veränderten Wiedergabegeschwindigkeit die Daten am äußeren Decodierer vorbeigeleitet werden.
Vorzugsweise wird der Fehlererfassungs/-korrekturcode von den digitalen Informationsdaten abgeleitet und in einer Matrixform angeordnet, mit ersten redundanten Daten, die einen ersten Fehlererfassungs/-korrekturcode zur Erfassung oder Korrektur von Fehler in einer ersten Folge der digitalen Informationsdaten in einer ersten Matrixrichtung bilden und mit zweiten redundanten Daten, die einen zweiten Fehlererfassungs/-korrekturcode zur Erfassung oder Korrektur von Fehlern in einer zweiten Folge der digitalen Informationsdaten in einer zweiten Matrixrichtung bilden, wobei die digitalen Informationsdaten und die ersten und zweiten redundanten Daten mit einem Wiedergabegerät von dem Speichermedium reproduziert werden, wobei der erste Decodierer den zweiten Fehlererfassungs- und Korrekturcode decodiert und die erste Speichereinrichtung die digitalen Informationsdaten und ersten redundanten Daten speichert, die in einer ersten Decodiereinrichtung decodiert wurden, um die digitalen Informationsdaten und die ersten redundanten Daten in der Anordnung der ersten Folge des ersten Fehlererfassungs- oder -korrekturcodes auszugeben und wobei die digitalen Informationsdaten und ersten redundanten Daten von der ersten Speichereinrichtung der zweiten Decodiereinrichtung zugeführt werden, um den ersten Fehlererfassungsoder -korrekturcode zu decodieren.
Die Erfindung wird durch die folgende Beschreibung besser verstanden, die nur als Beispiel unter Bezug auf die beiliegenden Zeichnungen angegeben ist
Fig. 1 stellt ein schematisches Blockdiagramm einer Aufnahmevorrichtung eines digitalen VTR dar, in welcher eine Vorrichtung zur Decodierung eines Fehlerkorrekturcodes gemäß der vorliegenden Erfindung anwendbar ist;
Fig. 2 ist eine Darstellung des Formates eines Fehlerkorrekturcodes, der in einem digitalen VTR benutzt wird, in welcher eine Vorrichtung zur Decodierung eines Fehlerkorrekturcodes gemäß der vorliegenden Erfindung anwendbar ist;
Fig. 3 ist eine Darstellung des Formates eines Fehlerkorrekturcodes, der in einem digitalen VTR benutzt wird, in welcher eine Vorrichtung zur Decodierung eines Fehlerkorrekturcodes gemäß der vorliegenden Erfindung anwendbar ist;
Fig. 4 ist eine Darstellung des Formates eines Fehlerkorrekturcodes, der in einem digitalen VTR benutzt wird, in welcher eine Vorrichtung zur Decodierung eines Fehlerkorrekturcodes gemäß der vorliegenden Erfindung anwendbar ist;
Fig. 5 ist eine Darstellung, die ein Anordnungsschema der Spuren in einem digitalen VTR zeigt, in welcher eine Vorrichtung zur Decodierung eines Fehlerkorrekturcodes gemäß der vorliegenden Erfindung anwendbar ist;
Fig. 6 ist ein schematisches Blockdiagramm einer Wiedergabevorrichtung in einem digitalen VTR, in welcher eine Vorrichtung zur Decodierung eines Fehlerkorrekturcodes gemäß der vorliegenden Erfindung anwendbar ist;
Fig. 7 ist ein schematisches Blockdiagramm, das eine Ausführungsform eines Pufferspeichers zeigt, der in der Wiedergabevorrichtung in dem digitalen VTR gemäß Fig. 6 eingesetzt wird;
Fig. 8 ist ein schematisches Blockdiagramm einer Ausführungsform einer Adressenerzeugungsschaltung des in Fig. 7 gezeigten Pufferspeichers;
Fig. 9 ist ein schematisches Blockdiagramm einer Ausführungsform einer Adressenerzeugungsschaltung des in Fig. 7 gezeigten Pufferspeichers;
Fig. 10 ist ein schematisches Blockdiagramm einer Ausführungsform einer Adressenerzeugungsschaltung des in Fig. 7 gezeigten Pufferspeichers;
Fig. 11 ist ein schematisches Blockdiagramm einer anderen Ausführungsform eines Pufferspeichers, der in der Wiedergabevorrichtung in dem digitalen VTR gemäß Fig. 6 eingesetzt wird;
Fig. 12 ist eine dreidimensionale Darstellung, die der Erklärung der Eingangssequenz von Videodaten in den Pufferspeicher dient, der in der Wiedergabevorrichtung in dem digitalen VTR gemäß Fig. 6 eingesetzt wird,
Fig. 13 ist eine dreidimensionale Darstellung, die einer detaillierteren Erklärung der Eingangssequenz von Videodaten in den Pufferspeicher dient;
Fig. 14 ist eine dreidimensionale Darstellung, die einer detaillierteren Erklärung der Eingangssequenz von Videodaten in den Pufferspeicher dient;
Fig. 15 ist eine dreidimensionale Darstellung, die einer detaillierteren Erklärung der Eingangssequenz von Videodaten in den Pufferspeicher dient;
Fig. 16 ist eine dreidimensionale Darstellung, die der Erklärung der Schreibund Leseoperationen in und aus dem Pufferspeicher dient;
Fig. 17 ist eine dreidimensionale Darstellung, die der Erklärung der Schreibund Leseoperationen in und von dem Pufferspeicher dient;
Fig. 18 ist eine Darstellung in Diagrammform, die der Erklärung der Schreibund Leseoperationen bezüglich des Pufferspeichers dient;
Fig. 19 ist eine Darstellung in Diagrammform, die der Erklärung der Schreibund Leseoperationen bezüglich des Pufferspeichers dient;
Fig. 20A ist ein schematisches Blockdiagramm eines Pufferspeichersystems entsprechend einer Ausführungsform dieser Erfindung;
Fig. 20B ist ein schematisches Blockdiagramm, das einen Aufbau eines Pufferspeichersystems entsprechend einer anderen Ausführungsform dieser Erfindung zeigt; und
Fig. 21 umfaßt Wellenformen und Zeitdiagramme A bis H, die der Erklärung der Funktionsweise der Pufferspeicher, die in Fig. 20A und 20B gezeigt sind, dienen.
In Fig. 1 wird ein analoges Videosignal vom Eingangsanschluß 1 einem Analog/ Digital (A/D) Umsetzer 2 zugeführt, der ein digitales Videosignal erzeugt, bei dem ein Abtastwert zu einem Wort oder Abtastwert bestehend aus 8 Bits digitalisiert wird. Dieses digitale Videosignal wird dann einem äußeren Code Codierer 3 zugeführt. Der äußere Code wird dazu benutzt, das digitale Videosignal im äußeren Codecodierer 3 zu codieren und kann z. B. der (m + 2, m) Reed-Solomon Code sein.
Die codierten digitalen Videodaten von dem äußeren Code Codierer 3 und die Paritätssymbole des äußeren Codes werden einer Umsortierschaltung 4 zugeführt. Die Umsortierschaltung 4 dient dazu, die Sequenz der digitalen Videodaten zu ändern und dadurch die Konzentration von Fehlern zu verhindern, selbst wenn eine große Anzahl von Fehlern verursacht wird, wie bei den Wiedergabebetriebsarten mit variabler Geschwindigkeit. Die Ausgangsdaten der Umsortierschaltung 4 werden dann dem inneren Code Codierer 5 zugeführt. Der innere Code dient der Codierung des umsortierten digitalen Videosignals in dem inneren Code Codierer 5 und kann z. B. der (i + 2, i) Reed-Solomon Code sein.
Das Datenausgangssignal des Codierers 5 wird einer Aufnahmesignalausgangseinheit 6 zugeführt, die einen Parallel-Seriell (P/S) Umsetzer, einen Aufnahmeverstärker, und dergleichen aufweist. Ein Aufnahmesignal vom Ausgang der Aufnahmeeinheit 6 wird den Drehköpfen 7 über einen Drehtransformator (nicht gezeigt) zugeführt und das codierte und umsortierte digitale Videosignal wird auf einem Magnetband 8 aufgezeichnet.
Bei dieser Ausführungsform dient der Produktcode, der in Fig. 2 dargestellt ist und bereits vorgeschlagen wurde, als vorangehender Fehlerkorrekturcode. Genauer betrachtet wird der äußere Code für jeweils m zusammenhängende Symbole (Abtastwerte) der digitalen Videodaten, die jeweils aus 8 Bit bestehen, codiert und 2 Paritätssymbole werden erzeugt. Ein Codeblock des äußeren Codes (BO) wird durch (m + 2) Symbole gebildet und die Codeblöcke BO des äußeren Codes werden in Richtung der Spalten angeordnet. Der innere Code wird bezüglich Symbolen, die mehrere Codeblöcke BO des äußeren Codes kreuzen, codiert und n innere Codeblöcke (BI), die jeweils aus (i + 2) Symbolen bestehen, sind in der lateralen Richtung angeordnet. Folglich wird eine Einheit des Produktcode aus [(m + 2) x n] inneren Codeblöcken BI gebildet.
Fig. 3 stellt einen praktischen Aufbau des allgemein in Fig. 2 beschriebenen Produktcodes dar, der in dem digitalen VTR zur Aufnahme/Wiedergabe der Komponenten-Farbvideodaten des (4, 2, 2) Systems Verwendung findet, daß ist ein Komponentensystem, bei dem die Abtastfrequenz der Helligkeitsdaten Y zweimal so groß ist wie die Abtastfrequenz jeder der Farbdifferenzdaten U und V.
Die Blocknummern in Fig. 3 bezeichnen die Nummern der inneren Codeblöcke BI, und diese Blöcke des Produktcodes bestehen insgesamt aus 320 inneren Codeblöcken BI, von denen 10 innere Codeblöcke BI in der lateralen Richtung und 32 innere Codeblöcke BI in der vertikalen Richtung angeordnet sind.
Der innere Codeblock BI besteht aus 60 Abtastdaten und Paritäten des Reed- Solomon Codes von entweder 4 oder 6 Abtastwerten, und ein äußerer Codeblock BO besteht aus 30 Abtastdaten und 2 Paritäten des Reed-Solomon Codes. Ein Synchronisationssignal SYNC und eine Adresse AD sind am vorderen Ende zweier innerer Codeblöcke BI eingefügt, wie dies in Fig. 4 gezeigt ist. In Fig. 4 stellen die schraffierten Bereiche die Paritäten dar. Auf diese Weise wird ein Synchronisationsblock BS gebildet.
Fig. 5 zeigt ein Anordnungsschema der Spuren bestehend aus den Spuren T&sub1;, T&sub2;, . . ., T&sub2;&sub2;, die auf dem Magnetband 8 durch die Drehköpfe 7 gebildet werden und zu zwei Sätzen konfiguriert sind, die von einem Paar Drehköpfe A und B und einem anderen Paar Rotationsköpfe C und D gebildet werden. Diese Sätze sind zueinander in einem Winkelabstand von 180º angeordnet. In diesem Beispiel ist das digitale Audiosignal in dem zentralen Bereich (schraffierter Bereich) einer jeden Spur T&sub1; bis T&sub2;&sub2; aufgezeichnet. Jede zweite der Spuren T&sub1; bis T&sub2;&sub2; werden zusammen parallel durch ein einziges Überstreichen des Drehkopfes gebildet. Die Farbvideodaten von 50 horizontalen Intervallen (50H) werden in dem Abschnitt einer Spur aufgezeichnet, die durch das letzte Halbintervall des einzigen Überstreichens eines Paars der Drehköpfe A und B und das erste Halbintervall des einzigen Überstreichens eines anderen Paars der Drehköpfe C und D gebildet wird. Folglich wird in den Daten von 50H der Block des in Fig. 2 gezeigten Produktcodes aus den Daten gebildet, die von einem Drehkopf aufgenommen/wiedergegeben werden.
Die Videodaten des Teilbildes F&sub1; werden in 10 Spuren von dem letzten Halbintervall der Spuren T&sub1; und T&sub2; bis zu dem ersten Halbbereich der Spuren T&sub1;&sub1; und T&sub1;&sub2; aufgezeichnet. Die Videodaten des nächsten Teilbildes F&sub2;werden in den zehn Spuren von dem letzten Halbintervall der Spuren T&sub1;&sub1; und T&sub1;&sub2; bis zu dem ersten Halbintervall der Spuren T&sub2;&sub1; und T&sub2;&sub2; aufgezeichnet. Man beachte, daß, wenn ein Videovollbild etwa 525 Zeilen aufweist, 50H ungefähr 1/5 eines Teilbildes entspricht.
Weil die Helligkeitsdaten Y, bestehend aus 750 Abtastwerten, und die Farbdifferenzdaten U und V, jeweils bestehend aus 360 Abtastwerten, in einem horizontalen Intervall 1H enthalten sind, ergibt sich die Anzahl der Abtastwerte eines 50H Segmentes der Daten, die durch einen Rotationskopf aufgezeichnet und wiedergegeben werden, zu 720·2·50·1/4 = 18.000 (Abtastwerte).
Unter der Annahme, daß ein Satz aus vier Abtastwerten aus zwei Helligkeitsdaten Y&sub1; und Y&sub2; und dem Farbdifferenzdaten U und V eine Abtastgruppe bildet, des weiteren die Größe einer Einheit des Blocks des Produktcodes durch die Anordnung von 32 Abtastgruppen in der vertikalen Richtung und 150 Abtastgruppen in der lateralen Richtung festgelegt, was auf insgesamt 4800 Abtastgruppen führt, die aus den Paritätsdaten von 300 Abtastgruppen und den Daten von 4500 Abtastgruppen bestehen, wobei ein Segment auf 1/4 reduziert wird.
Eine Wiedergabeschaltung ist wie in Fig. 6 gezeigt, aufgebaut, bei der das Signal, das von dem Magnetband 8 durch die Drehköpfe 7 wiedergegeben wird, einer Eingangswiedergabeeinheit 9 über einen Drehtransformator (nicht gezeigt) zugeführt wird. Die Eingangswiedergabeeinheit 9 beinhaltet eine PLL-Schaltung, um ein Taktsignal zu reproduzieren, das mit den wiedergegebenen Daten synchronisiert ist, einen Seriell-Parallel (S/P) Umsetzer, eine Blocksynchronisations-Erfassungsschaltung, eine Adressenreproduzierschaltung, und dergleichen. Die zeitliche Sequenz der wiedergegebenen Daten entspricht der zeitlichen Sequenz des inneren Codes, und der innere Code wird decodiert, in dem die reproduzierten Daten einem inneren Code Decodierer 10 zugeführt werden. Der innere Code Decodierer 10 führt die Fehlerkorrektur entsprechend dem (i + 2, i) Reed-Solomon Code aus und erfaßt auch die verbleibenden Fehler.
Die Ausgangsdaten des inneren Code Decodierers 10 werden einem Pufferspeicher 11 zugeführt, der z. B. aus einem Datenpufferspeicher mit einer Kapazität, die groß genug ist, um die Daten zu speichern, und einem Kennzeichnungsspeicher, um die Fehlerinformation zu speichern, besteht, was nachfolgend im Detail beschrieben wird. Ein 1-Bit-Fehler Kennzeichen, das sich auf die Decodiererausgangsdaten des inneren Code Decodierers 11 bezieht, wird in dem Kennzeichnungsspeicher gespeichert. Dieses Fehlerkennzeichen kann mittels verschiedener Verfahren hinzugefügt werden, z. B. werden bei dem gewöhnlichen Wiedergabebetrieb und dem langsamen Wiedergabebetrieb die Daten, die auf der Grundlage des Ergebnisses der Decodierung durch den inneren Code Decodierer 10 als Fehlerdaten betrachtet werden, in dem Datenpufferspeicher gespeichert, und die Fehlerkennzeichen, die sich auf diese Daten beziehen, können gleichzeitig in dem Kennzeichnungsspeicher gespeichert werden. Andererseits werden beim Hochgeschwindigkeitswiedergabebetrieb die Daten, die durch den inneren Code Decodierer 10 zu fehlerhaften Daten bestimmt wurden, nicht in den Datenpufferspeicher geschrieben, und, wenn vorhergehende Daten derselben Adresse ausgelesen wurden, wird das Kennzeichen, das auf wiedergegebene Alt-Daten verweist, als Neu-Alt (N/O) Kennzeichen in den Kennzeichnungsspeicher geschrieben, um die wiedergegebenen Neu-Daten von den wiedergegebenen Alt-Daten zu unterscheiden. Als ein anderes Beispiel werden sowohl beim Standardwiedergabebetrieb als auch beim langsamen Wiedergabebetrieb die Daten, die von dem inneren Code Decodierer 10 zu fehlerhaften Daten bestimmt wurden, nicht in den Datenpufferspeicher geschrieben, und das N/O-Kennzeichen für Alt-Daten wird in den Kennzeichnungsspeicher eingetragen.
Die wiedergegebenen Videodaten und die Fehlerkennzeichen, die vom Pufferspeicher 11 ausgegeben werden, werden dem äußeren Decodierer 12 zugeführt, der die Decodierung nach dem (m + 2, m) Reed-Solomon Code durchführt. Die zeitliche Sequenz der Ausgangsdaten des Pufferspeichers 11 ist die Sequenz des äußeren Codes, deshalb ist für die Verwendung eines weiteren Speichers, um die innere Codesequenz für die Benutzung in dem äußeren Decodierer 12 in die äußere Codesequenz umzusetzen, nicht notwendig. Im Decodierer 12 werden die aus Pufferspeicher 11 ausgelesenen Fehlerkennzeichen einschließlich der N/O-Kennzeichen als Fehlerdaten behandelt, und die gewöhnliche Fehlerkorrektur, um 1-Symbol-Fehler in dem Block BO des äußeren Codes zu korrigieren, oder die Zeigerlöschkorrektur unter Benutzung des Fehlerkennzeichens wird ausgeführt.
Die Ausgangsdaten des äußeren Code Decodierers 12 werden einer Fehlerverdeckungsschaltung 13 zugeführt, die die Fehlerdaten, die durch den Decodierer 12 nicht korrigiert werden können, interpoliert. Die Ausgangsdaten der Fehlerverdeckungsschaltung 13 werden über einen Digital-Analog (D/A) Umsetzer 14 an dem Ausgangsanschluß 15 ausgegeben. Beim Hochgeschwindigkeitswiedergabebetrieb, bei dem die Geschwindigkeit des Magnetbandes 8 größer ist als während der Aufnahme, werden die Daten, die einen kompletten äußeren Block bilden, nicht vollständig erhalten, so daß nur die Decodierung des inneren Codes ausgeführt wird und die Decodierung des äußeren Codes nicht durchgeführt wird. In diesem Fall wird die Fehlerverdeckung nur durch die Fehlerverdeckungsschaltung 13 durchgeführt.
In Fig. 7 ist die Arbeitsweise des Pufferspeichers 11 dargestellt, bei dem die Ausgangsdaten des inneren Code Decodierers 10 an dem Eingangsanschluß 16 eingespeist werden und einer Synchronisationssignal- und adressenextraktionsschaltung 17 zugeführt werden. Wie in Fig. 4 gezeigt, werden das Synchronisationssignal und die Adreßdaten, die für jeweils zwei innere Codeblöcke BI zugefügt wurden und die wiederum hinzugefügt wurden, wenn die decodierten Daten von dem inneren Code Decodierer ausgegeben werden, durch die Extraktionsschaltung 17 separiert. Die Eingangsdaten, von denen das Synchronisationssignal und die Adressen entfernt wurden, wird dem Speicher 11 über den Eingangsanschluß 18 zugeführt. Der Speicher 11 hat eine Kapazität von z. B. drei Teilbildern. Die separierten Adreßdaten werden einer Schreibteilbildsteuerschaltung 19W und einer Leseteilbildsteuerschaltung 19R zugeführt, und das Schreibteilbild bzw. Leseteilbild in dem Pufferspeicher werden durch die Steuerschaltungen 19W bzw. 19R bestimmt. Ein Wiedergabebetriebssignal, das entweder den Standardwiedergabe- oder den Hochgeschwindigkeitswiedergabebetrieb anzeigt, wird über den Eingangsanschluß 20 der Schreib- und Leseteilbildsteuerschaltungen zugeführt.
Eine Fehlerkorrektur der Daten in dem inneren Codeblock BI wird durch den Decodierer 10 durchgeführt, und die zu den Daten gehörenden Fehlerdaten werden gebildet und einer Lese/Schreib (R/W) Steuerschaltung 21 zugeführt. Ein Schreibtaktsignal wird am Anschluß 21W eingespeist und ein Lesetaktsignal wird am Anschluß 21R eingesperrt und beide werden einer R/W-Steuerschaltung 21 zugeführt, die Steuersignale wie ein Schreibfreigabesignal oder dergleichen erzeugt, um die Lese-/Schreib-Operationen aus und in den Pufferspeicher 11 zu steuern. Die R/W-Steuerschaltung 21 erzeugt auch ein Lese/Schreib (R/W) Schaltsignal und Kennzeichendaten. Die R/W-Steuerschaltung 21 schreibt die Kennzeichendaten über den Eingangsanschluß 22 in den Pufferspeicher 11, und Steuersignale, wie das Schreibfreigabesignal und dergleichen, werden dem Pufferspeicher 11 ebenfalls zugeführt. Das R/W-Umschaltsignal wird einem Multiplexer 24 zugeführt zur Umschaltung der Ausgänge einer Schreibadressen(WA) -erzeugungsschaltung 23W und einer Leseadressen- (RA) -erzeugungsschaltung 23R. Die Schreibadresse oder Leseadresse, die durch den Multiplexer (MPX) 24 selektiert wurde, wird die Eingangsadresse des Pufferspeichers 11. Die Datensequenz, die vom Pufferspeicher 11 ausgelesen wird, wird am Ausgangsanschluß 25 ausgegeben.
Die Schreibadresse wird auf der Grundlage der Adreßdaten, die von der Eingangsdatensequenz separiert wurden, bestimmt, und, wenn es sich z. B. bei den Adreßdaten oder den Daten um Fehlerdaten handelt, werden diese Fehlerdaten nicht in dem Pufferspeicher 11 geschrieben. Die Leseadresse ist so wie zur Bildung der äußeren Codesequenz beschaffen und gleichzeitig wird die Rücksortierung unter der Steuerung durch die Schreibadresse oder Leseadresse ausgeführt.
Einige Beispiele der Aufbildung der Konvertierung in die äußere Codesequenz und die Adreßsteuerung des Pufferspeichers 11 zur Rücksortierung sind in den Fig. 8 bis 11 gezeigt, dessen verschiedene Ausführungsformen der Schreibadressenerzeugungsschaltung 23W und Leseadressenerzeugungsschaltung 23R allgemein in Fig. 7 dargestellt sind.
Die Adressenerzeugungsschaltung in der in Fig. 8 gezeigten Ausführungsform steuert nur die Leseadresse, und die Schreibadressen (WA) Erzeugungsschaltung besteht aus einem Schreibadressen (WA) Zähler 26W und einer Ausführungsschaltung 28W. Der WA-Zähler 26W erzeugt die Schreibadressen nur so oft, wie dies für einen Synchronisationsblock erforderlich ist. Die Schreibadresse, die Adresse des Synchronisationsblocks (nachfolgend als Synchronisationsadresse bezeichnet) am Anschluß 29W, und die Teilbildnummer und Segmentnummerdaten vom Anschluß 30W werden einer Ausführungsschaltung 28W zugeführt. Die Schreibadresse wird von der Ausführungsschaltung 28W am Ausgangsanschluß 31W erhalten. Wenn der Pufferspeicher 11 eine ausreichende Speicherkapazität aufweist, reicht es aus, wenn die Ausführungsschaltung 28W nur die Eingangsadressendaten wie die Ausgangsadreßdaten erzeugt. Die Schreibadresse dient zum Schreiben der wiedergegebenen Daten in den Pufferspeicher 11 auf der Grundlage der reproduzierten Adressendaten.
Die Ausleseseite besteht aus einem Leseadressen (RA) Zähler 26R, einem Festspeicher (ROM) 27R und einer Ausführungsschaltung 28R. Der RA-Zähler 26R erzeugt die Leseadresse in dem Teilbild (oder Vollbild). ROM 27R konvertiert die Ausgangsadresse des RA-Zählers 26R in die Adresse für die Konvertierung in die äußere Codesequenz und für die Rücksortierung. Das Ausgangssignal von ROM 27R und die Lesefeld-Zahl-Daten, die über Anschluß 30R eingespeist werden, werden der Ausführungsschaltung 28R zugeführt. Die durch die Ausführungsschaltung 28R gebildete Leseadresse steht am Ausgangsanschluß 31R zur Verfügung. Man beachte, daß ein Festspeicher mit einer großen Kapazität durch die Anordnung, die aus dem ROM 27R und der Ausführungsschaltung 28R besteht und durch die gestrichelte Linie umrundet wird, ersetzt werden kann.
Die in Fig. 9 gezeigte Adressenerzeugungsschaltung steuert nur die Schreibadressen. Genauer betrachtet, werden das Ausgangssignal des WA-Zählers 26R und die Synchronisationsadresse, die über Anschluß 29W zugeführt wird, dem ROM 27W zur Rücksortierung zugeführt. Ein Ausgangssignal von ROM 27W und die Teilbildnummer- und Segmentnummerdaten, die über Anschluß 30W eingespeist werden, werden der Ausführungsschaltung 28B zugeführt. Die Schreibadresse wird von der Ausführungsschaltung 28W erhalten und an dem Ausgangsanschluß 31W ausgegeben. Wieder kann ein Festspeicher mit einer großen Speicherkapazität durch die Anordnung, die aus ROM 27W und der Ausführungsschaltung 28W besteht und durch die gestrichelte Linie umrandet wird, ersetzt werden.
Andererseits besteht in der in Fig. 9 gezeigten Schaltung die Ausleseseite aus einem Leseadressenzähler 26R und einer Ausführungsschaltung 28R, die das Ausgangssignal des RA-Zählers 26R und die über Anschluß 30R zugeführten Teilbildnummer-Daten empfängt, und die Leseadressen erzeugt, die am Ausgangsanschluß 31R zur Verfügung stehen.
Fig. 10 zeigt eine Adressenerzeugungsschaltung, die sowohl die Schreibadressen, als auch die Leseadressen steuert. Diese Ausführungsform erfordert keine detaillierte Erklärung, weil in der Ausführungsform der Fig. 9 ROM 27W auf der Schreibseite und ROM 27R auf der Leseseite angeordnet ist. Deshalb wird die Adreßkonvertierung, die durch ein ROM ausgeführt wird, verteilt auf die ROMs 27W und 27R von diesen durchgeführt.
Wenn die Verarbeitungsgeschwindigkeit des Pufferspeichers 11 niedriger als die Datenrate ist, müssen die Speicher parallel betreibbar sein. Fig. 11 zeigt eine Anordnung des Pufferspeichers 11, die sich für den Parallelbetrieb eignet, wobei der Speicher 11 auf N-parallele Kanäle aufgeteilt ist. Genauer betrachtet wird der Pufferspeicher 11 in N-Kanäle aufgeteilt, die aus N/Speicherchips 11&sub1;' bis 11N' bestehen, und N/Adreßerzeugungsschaltungen 23&sub1;' bis 23N' sind jeweils für die Speicherchips 11&sub1;' bis 11N' vorhanden. Die Speichersteuersignale, wie das Schreibfreigabesignal oder dergleichen, werden zusammen von einem Eingangsanschluß 32 den Speicherchips 11&sub1;' bis 11N' zugeführt.
Die entsprechenden Eingangsdaten der Speicherchips 11&sub1;' bis 11N' werden durch einen Parallel-Seriell (SPS) Umsetzer 33 zugeführt. Der SPS-Umsetzer 33 wird durch eine Steuerschaltung 34 gesteuert und konvertiert die über Anschluß 18 zugeführten wiedergegebenen Serielldaten in parallele Daten und reduziert dabei die Datenrate auf 1/N. Die entsprechenden Ausgangsdaten der Speicherchips 11&sub1;' bis 11N' werden an den SPS-Umsetzer 33 zurückgeführt, in welchem sie in serielle Daten zurückkonvertiert werden. Folglich stehen die rücksortierten Ausgangsdaten, die in die äußere Codesequenz konvertiert wurden, am Ausgangsanschluß 25 zur Verfügung.
Bei der Verarbeitung von Farbvideodaten ist es im allgemeinen notwendig, einen Pufferspeicher mit einer Parallelprozessorschaltungsanordnung zu benutzen, wie dies in Fig. 11 gezeigt ist, was jedoch die Datenrate betrifft, benötigt der parallele Aufbau im allgemeinen mehrere Adressenerzeugungsschaltungen 23&sub1;' bis 23N', so daß die Steuerung dieser Adressenerzeugungsschaltungen kompliziert wird. Die Probleme, die entstehen, wenn solch ein Aufbau für den Parallelbetrieb des Speichers benutzt wird, und die Methoden, die die Probleme lösen können, werden nachfolgend beschrieben.
Um das Verständnis der Umordnungs- und Rückordnungsoperationen zu erleichtern, wird die Erklärung bezüglich Fig. 12 mit einer Betrachtung fortgesetzt, wie die Daten in bzw. aus dem Pufferspeicher der Umsortierschaltung 4 während des Aufnahmebetriebs eingegeben und ausgelesen werden.
In Fig. 12 sind die 4800 Abtastgruppen, die durch einen Drehkopf aufgenommen werden, entsprechend der Eingangssequenz dargestellt. Wie in Fig. 12 dreidimensional gezeigt, ist in einer Abtastgruppe ein Helligkeitsdatum Y&sub1; in der tiefsten vorderen Position angeordnet, und die Farbdifferenzdaten U und V und das andere Helligkeitsdatum Y&sub2; sind sequentiell fortlaufend in der sich in die Tiefe erstreckenden Richtung angeordnet. Alternativ können diese Daten entsprechend der Sequenz U, Y&sub1;, V und Y&sub2; angeordnet werden.
In Fig. 12 werden die Daten sequentiell in den Pufferspeicher geschrieben, wie dies durch die Pfeile beginnend beim Startpunkt ST angedeutet ist, welcher mit den Abtastdaten am linken Rand der vordersten Position der ersten Abtastgruppe übereinstimmt. Genauer betrachtet werden die Daten sequentiell in den Pufferspeicher geschrieben, beginnend mit der ersten Abtastgruppe, weitergeführt mit der zweiten Abtastgruppe, der dritten Abtastgruppe, . . . bis die Daten der letzten 4800sten Abtastgruppe schließlich in den Pufferspeicher geschrieben ist. Beim Beenden der Schreiboperation in den Pufferspeicher, kann auch die Umsortieroperation bezüglich der Richtung der äußeren Codesequenz durchgeführt werden.
Das Ausleseverfahren der Daten aus dem Pufferspeicher der Umsortierschaltung 4 wird anhand der Fig. 13 beschrieben, denn in diesem Leseverfahren wird der Umsortierprozeß ausgeführt.
Fig. 13 zeigt die Speichersequenz der Eingangsdaten, wobei (1 = 1, 2, ..., 150) die Nummer der Spalten für jeweils vier äußere Codeblöcke bezüglich Y&sub1;, U, V und Y&sub2; bezeichnet. Die Nummer, die für jede Abtastgruppe angegeben ist, bezeichnet die Nummer I des inneren Codeblocks, in den die Abtastgruppe hineingeschrieben wurde. Beim Umsortierprozeß werden 150 Abtastgruppen, die entlang einer jeden Zeile in Fig. 13 angeordnet sind, neu angeordnet, um 10 innere Codeblöcke zu bilden, die jeweils aus 15 Abtastgruppen bestehen. Der Umsortierprozeß, der auf derselben Regel beruht, wird bezüglich einer jeden Zeile durchgeführt und aus den in Fig. 12 dargestellten Abtastdaten werden insgesamt 320 innere Codeblöcke BI (I = 1 bis 320) gebildet, wie in Fig. 3 gezeigt.
Bei diesem Umsortierprozeß bezüglich 1 werden insgesamt 15 Abtastgruppen, die in regelmäßigen Abständen von jeweils 10 Abtastgruppen beginnend mit der o-ten Abtastgruppe als Startabtastgruppe angeordnet sind, selektiert. Namentlich die o-te, (o + 10)-te, (o + 20)-te, (o + 30)-te, . . ., (o + 130)-te und (o + 140)-te Abtastgruppe werden selektiert. Die selektierten Abtastgruppen werden dem inneren Code Codierer 5 zugeführt und ein innerer Codeblock wird gebildet. Z.B. werden bezüglich der ersten Abtastgruppe die Abtastgruppen mit den Nummern (o = 1, 6, 2, 7, 3, 8, 4, 9, 5, 10) hinsichtlich der Nummer 1 die entsprechenden ersten Abtastgruppen mit (I = 1 bis 10) der inneren Codeblöcke.
Die Daten werden entsprechend der Sequenz ausgehen von (I = 1) des inneren Codeblocks über (I = 2), (I = 3),..., bis (I = 320) aufgezeichnet und jeweils zwei benachbarte Blöcke bilden einen Synchronisationsblock und die Daten von (4·15·2 = 120 Abtastwerten) sind in einem Synchronisationsblock enthalten. In Fig. 13 ist das Beispiel dargestellt, bei dem ein äußerer Codeblock BO separiert wurde. Wie in diesem Beispiel gezeigt ist, wird der äußere Codeblock BO aus jeweils 32 Abtastwerten gebildet, die in der vertikalen Richtung angeordnet sind.
Fig. 14 zeigt die Datenanordnung in Fig. 13 in Bezug auf den Drehkopf A; wobei die Datenanordnung der anderen drei Drehköpfe B, C und D ähnlich derjenigen in Fig. 13 sind, weshalb sie hier gezeigt werden. In Fig. 14 sind die Nummern o der ersten Abtastgruppen, die die Lesesequenz für den inneren Codeblock anzeigen, in der lateralen Richtung dargestellt. Genauer betrachtet zeigt Fig. 14 die Zusammenfügung der Daten, die entsprechend den Nummern der Sequenz der inneren Codeblöcke angeordnet sind, das ist die Sequenz, die nach Beendigung des Umsortierprozesses vorliegt. Die Daten von 4800 Abtastgruppen, die in der Datenanordnung enthalten sind, sind entsprechend der Sequenz [(Y&sub1; ≥ U ≥V≥ Y&sub2;) aus jeweils 15 Abtastgruppen mit (I = 1)] ≥[(Y&sub1; ≥ U ≥ V ≥ Y&sub2;) aus jeweils 15 Abtastgruppen mit (I = 2)] aufgezeichnet sind. Ein Paar Drehköpfe A und B bzw. ein Paar Drehköpfe C und D zeichnen die parallelen Daten auf.
Fig. 15 zeigt eine vergrößerte Darstellung des Bereichs, der in Fig. 14 mit der dicken Vollinie am linken Rand umrandet ist, wodurch der Bereich dargestellt wird, bei dem insgesamt die zweiunddreißig inneren Codeblöcke (I = 1, 11, 21 . . ., 311) aufeinanderliegen. In Fig. 15 sind die Abtastdaten des inneren Codeblocks (I = 1) entsprechend der Sequenz, die durch Pfeile dargestellt ist, aufgezeichnet.
Im Pufferspeicher 11 der Wiedergabeschaltung wird ein Rücksortierprozeß, entgegengesetzt zum Umsortierprozeß, jedesmal ausgeführt, wenn die wiedergegebenen Daten von jedem Drehkopf ausgegeben werden. Wenn der Pufferspeicher 11 eine Ausführung zur Parallelverarbeitung unter Benutzung des SPS-Umsetzers 33, wie in Fig. 11 gezeigt, aufweist, können die Daten nicht gleichzeitig parallel aus dem gleichen Speicherchip ausgelesen werden. Wenn die Daten nicht beim Schreiben auf die entsprechenden Speicherchips verteilt werden, entsteht deshalb eine Unannehmlichkeit, derart, so daß die innere Codesequenz nicht in die äußere Codesequenz konvertiert werden kann. Der Schreibprozeß bei der Ausführungsform, bei der die Anzahl N in der parallelen Kanäle des Pufferspeichers 11 sechs beträgt, wird nachfolgend beschrieben.
Die Schreiboperation in sechs Speicherchips wird prinzipiell entsprechend der Datenwiedergabesequenz auf der Grundlage der inneren Codeblocknummern I durchgeführt, das sind die Nummern r in Fig. 16, jedoch ist die Nummer des Chips, in welchen die führenden Abtastdaten Y&sub1; eines jeden inneren Codeblocks geschrieben werden, immer 1, wenn die wiedergegebenen Daten lediglich in parallele Daten mit einer sechsfachen Einheitsbasis konvertiert werden und in die sechs Speicherchips geschrieben werden, weil die im inneren Codeblock beinhalteten Abtastdaten einem ganzzahligen Vielfachen der Anzahl der Speicherchips entsprechen. Zusätzlich sind die Daten des gleichnumerierten Chips auch in der vertikalen Richtung enthalten, weswegen der Rücksortierprozeß nicht ausgeführt werden kann.
Um dies zu vermeiden, werden die Abtastdaten der Blocknummer (I = 1), wie in Fig. 16 gezeigt, sequentiell auf sechs Speicherchips verteilt und wenn die Daten des nächsten inneren Codeblocks geschrieben werden, werden zwei Chipnummern ausgelassen und die Chipnummer der Abtastdaten der führenden Helligkeitsdaten Y&sub1; des inneren Codeblocks (I = 2) wird auf drei gesetzt. In einer Weise, die der oben beschriebenen ähnelt, wird die oben beschriebene Steuerprozedur gleichermaßen bezüglich des inneren Codeblocks (I = 1 bis 10) der ersten Zeile ausgeführt. Bezüglich dem inneren Codeblock (I = 11 bis 20) der zweiten Zeile wird für die Chipnummer der Abtastdaten der führenden Helligkeitsdaten Y&sub1; des inneren Codeblocks, auch eine Steuerprozedur, die der oben angegebenen ähnelt, bezüglich den inneren Codeblöcke (I = 12 und folgende Nummern) durchgeführt.
Die Chipnummern für die führenden Abtastdaten Y&sub1; des inneren Codeblocks, die in den am weitesten linksliegenden Positionen der 3ten, 4ten, . . ., 32ten Zeile angeordnet sind, werden so gewählt, daß zyklische Nummern der Folge (1, 2, 3, . . ., 6) vorliegen. Mit anderen Worten wird eine Chipnummer abhängig vom Wechseln zur nächsten Reihe ausgelassen, wenn die Daten in jeden Speicherchip des Pufferspeichers 11 geschrieben werden.
Fig. 17 zeigt einen Satz von zweiunddreißig inneren Codeblöcken am linken Rand der Fig. 16 als ein Teil der Abtastgruppe. Weil jede Spalte in der vertikalen Richtung durch einen Satz der Chipnummern (1, 2, 3, . . ., 6) gebildet wird, ist es möglich, wenn die Daten in der vertikalen Richtung gemäß der äußeren Codesequenz ausgelesen werden, den ungewollten Betriebszustand des gleichzeitigen Schreibens und Lesens der Daten in bzw. aus dem Speicherchip zu vermeiden, wie sich das aus den Fig. 16 und 17 ergibt.
Die Daten werden aus sechs Speicherchips entsprechend der äußeren Codesequenz ausgelesen, genauer betrachtet werden die Daten entsprechend den Fig. 16 und 17 in der vertikalen Richtung ausgelesen. In Fig. 16 bezeichnen r die Schreibsequenz des Ausschnitts des inneren Codeblocks und o die Lesesequenz des Ausschnitts des inneren Codeblocks.
Die Lesesequenz entsprechen den Chipnummern wird praktischer an Rand der Fig. 18 und 19 erklärt, wobei Fig. 18 einen Teil der Abtastdaten, die in der ersten Reihe der Datenanordnung der Fig. 16 und 17 enthalten sind und als erstes ausgelesen werden.
Ein Datensatz (r = 1, o = 1, l = 1) in Fig. 18 entspricht einem zweidimensionalen Diagramm, das die Datenblöcke einer Spalte (I = 1) an der linken Randposition des Datensatzes in Fig. 17 zeigt. Der nächste Datensatz (r = 3, o = 2, l = 2) ist ein zweidimensionales Diagramm, das die Datenblöcke einer Spalte (I = 2) an der linken Randposition des relevanten Datenblocks der Fig. 16 zeigt. Auf die gleiche Weise sind ein Datensatz (r = 5, o = 3, l = 3) und ein Datensatz (r = 7, o = 4, l = 4) in Fig. 18 dargestellt.
Beim Lesebetrieb werden jeweils sechs Abtastwerte zu den Chipnummern 1 bis 6 in der vertikalen Richtung parallel aus den sechs Speicherchips ausgelesen. In diesem Fall werden, nachdem 32 Abtastdaten in der vertikalen Richtung ausgelesen wurden, die Chipnummer der Abtastdaten des 32ten Speicherchips und drei zusammenhängende Scheinabtastdaten hinzugefügt, wie dies jeweils in den Fig. 16, 17 und 18 gezeigt ist. Wenn der Lesebetrieb von dem Datensatz (r = 1, o = 1, l = 1) zu dem Datensatz (r = 3, o = 2, l = 2) aufgrund der Adreßsteuerung für die Rücksortierung wechselt, werden deshalb die Farbdifferenzdaten U aus dem Speicherchip Nr. 6 ausgelesen, wie dies durch die Pfeile in Fig. 19 gezeigt ist, weil die Scheinabtastdaten zu den Chipnummern (3, 4, 5) vorhanden sind.
Wenn die Farbdifferenzdaten U und Scheinabtastdaten in der vertikalen Richtung ausgelesen werden, werden als nächstes die Helligkeitsdaten Y&sub1; des Speicherchips Nr. 5 aus dem Satz derselben Daten ausgelesen, weil die Scheinabtastdaten zu den Speicherchipnummern (2, 3, 4) vorhanden sind. Wenn die Helligkeitsdaten Y&sub1; und Scheinabtastdaten in der vertikalen Richtung ausgelesen werden, werden die Helligkeitsdaten Y&sub2; des Chips Nr. 4 des Datensatzes (r = 1, o = 1, l = 1) ausgelesen. Nachfolgend werden die Daten in ähnlicher Weise entsprechend der Sequenz, die mittels der Pfeile in Fig. 19 angegeben ist, ausgelesen. Wenn die Helligkeitsdaten Y&sub2; des Datensatzes (r = 3, o = 2, l = 2) und die Scheinabtastdaten zu den Chipsnummern (4, 5, 6) in der vertikalen Richtung ausgelesen werden, werden alle drei Datensätze (r = 1, o = 1, l = 1), (r = 3, o = 2, l = 2), (r = 5, o = 3, l = 3) vollständig ausgelesen. Die Daten einer horizontalen Intervalls 1H werden entsprechend der in Fig. 19 gezeigten Sequenz ausgelesen, um auf diese Art innerhalb von 1H so genau wie möglich mit der dem digitalen Farbvideosignal inhärenten Sequenz übereinzustimmen, jedoch sind, wie bei der Lesesequenz der drei Datensätze, verschiedene Modifikationen gegenüber der Darstellung in Fig. 19 ebenso möglich.
Die Summe dieser drei Datensätze sind die Daten (30·4·3 = 360 Abtastwerte) von 1H, die mittels eines Drehkopfes aufgezeichnet/wiedergegeben werden. Im Falle einer Einheit von 1H werden die Lesedaten auf der Grundlage einer Sequenz erhalten, die mit der Sequenz der digitalen Farbvideodaten aufgrund des vorangegangenen Lesebetriebs übereinstimmen. Die inhärente Sequenz des digitalen Farbvideosignals ist innerhalb von 1H (Y&sub1; ≥ U ≥ V ≥ Y&sub2;) für jeden Datensatz. Folglich werden die Daten von sechs Abtastwerten, die parallel aus den entsprechenden Speicherchips ausgelesen werden, in serielle Daten mittels des Parallel/Seriell-Umsetzers konvertiert und nachfolgend mittels eines Speichers, der relativ kleine Kapazität aufweist, in jene Daten konvertiert, die die inhärente Sequenz der Daten von 1H aufweisen. Weil die Scheinabtastdaten unnötig sind, werden sie für das Ausgangssignal dieses Speichers kleiner Kapazität nicht verwendet.
Weil der Lesebetrieb auf der Grundlage der Sequenzen der Fig. 18 und 19 für jeweils drei Datensätze von 1H ausgeführt wird, wird im Falle des Datensatzes (r = 10, o = 10, l = 10) ein Satz aus diesem Satz und den beiden Datensätzen (r = 1, o = 1, l = 1) und (r = 3, o = 2, l = 12) gebildet. In solchen Fällen wird ein Verfahren ähnlich dem oben angegebenen angewandt.
Durch die Hinzufügung von drei Scheinabtastdaten beim vorangehenden Rücksortierprozeß können Daten erhalten werden, die entsprechend einer Sequenz rücksortiert wurden, die sehr der inhärenten Sequenz des digitalen Farbvideosignals ähnelt.
Es werden noch detaillierte Ausführungsformen des Pufferspeichers 11 an Hand der Fig. 20A und 20B beschrieben, die die Schaltungen darstellen, in welchen ein dynamischer RAM als Pufferspeicher 11 benutzt wird.
Zunächst werden entsprechend der Fig. 20A die Eingangsdaten über acht Seriell/parallel (S/P)-Umsetzer 33A', 33B', . . ., 33H' einem Pufferspeicher 11a zugeführt, um das digitale Videosignal zu speichern. Die Ausgangsdaten des Pufferspeichers 11a werden über acht Parallel/Seriell (P/S)-Umsetzer 33A'', 33B'', . . ., 33H'' herausgeführt.
Die Eingangsdaten bestehen aus acht parallelen Bits eines Abtastdatums und werden sequentiell, Bit für Bit, beginnend beim höchstwertigen Bit, den S/P-Umsetzern 33A' bis 33H' über den Eingangsanschluß 18 zugeführt. Die Daten aus 15 parallelen Bits werden für jede entsprechende Anzahl von Bits der gleichen Sequenz gebildet, und die Ausgangsdaten der 15 parallelen Bits des Pufferspeichers 11a werden durch die entsprechenden P/S-Umsetzer 33A'' bis 33H'' zurück in die seriellen Daten umgesetzt. Folglich stehen die Ausgangsdaten aus acht parallelen Bits am Ausgangsanschluß 25 des Speichers 11a zur Verfügung.
Das Fehlerkennzeichen eines Bits des inneren Code Decodierers 10 wird an dem Eingangsanschluß 22 eingespeist und über eine Verriegelungsschaltung 35 einem Kennzeichnungsspeicher 11b zugeführt, um die Fehlerdaten zu speichern. Die Fehlerkennzeichnungsdaten, die aus dem Kennzeichnungsspeicher 11b ausgelesen wurden, werden über eine Verriegelungsschaltung 36 am Ausgangsanschluß 37 herausgeführt und zusammen mit den Daten, die aus dem Pufferspeicher 11a über den Anschluß 25 ausgelesen wurden, dem äußeren Code Decodierer 12 zugeführt.
Der über Anschluß 38W zugeführte Schreibtakt und der über Anschluß 38R zugeführte Lesetakt werden einer Speichersteuerschaltung 38 zugeführt. Desweiteren wird das über Anschluß 19 zugeführte Wiedergabebetriebsartsignal der Speichersteuerschaltung 38 zugeführt. Das Wiedergabebetriebsartsignal nimmt z. B. für die gewöhnliche Betriebsart, bei welcher die Bandgeschwindigkeit bei der Aufnahme mit der Bandgeschwindigkeit bei der Wiedergabe übereinstimmt, und bei der langsamen Wiedergabebetriebsart, bei welcher die Bandgeschwindigkeit bei der Wiedergabe geringer ist als die Bandgeschwindigkeit bei der Aufnahme, ein hohes Potential an. Im Gegensatz dazu nimmt das Wiedergabebetriebsartsignal für den Fall, daß die Bandgeschwindigkeit bei der Wiedergabe größer ist als die Bandgeschwindigkeit bei der Aufnahme z. B. ein niedriges Potential an.
Die Speichersteuerschaltung 38 erzeugt Adreßdaten (ADD), ein Zeilenadreß- Strobesignal (RAS) und ein Spaltenadreß-strobesignal (CAS), die gemeinsam dem Pufferspeicher 11a und dem Kennzeichnungsspeicher 11b zur Verfügung stehen. Die Speichersteuerschaltung 38 erzeugt auch ein Schreibfreigabesignal WE für den Pufferspeicher 11a, ein Schreibfreigabesignal AWE für den Kennzeichnungsspeicher 11b und einen Verriegelungsimpuls. Der Schreibtakt wird mit den Eingangsdaten synchronisiert und wird aus einem Referenztakt abgeleitet. Folglich wird die Zeitbasis-Änderungskomponente durch den Pufferspeicher 11a ausgeglichen.
Obwohl dies nicht ausdrücklich in Fig. 20A gezeigt ist, werden die Wiedergabeadressen für jeden Synchronisationsblocks BS der Speichersteuerschaltung 38 zugeführt, und die Schreibadressen werden auf der Grundlage dieser Wiedergabeadressen bestimmt. Die Speichersteuerschaltung 38 steuert die Schreibadresse und die Leseadresse oder eine davon, wobei sie die Konvertierung aus der inneren Codesequenz in die äußere Codesequenz und die Rücksortierung durchführt und wobei die Adreßsteuerung für den Pufferspeicher 11a und den Kennzeichnungsspeicher 11b gemeinsam durchgeführt wird. Deshalb werden alle Abtastdaten und Fehlerkennzeichen der Ausgangsdaten miteinander synchronisiert.
Fig. 20B zeigt ein Pufferspeichersystem gemäß einer anderen Ausführungsform des Pufferspeichers 11, bei dem die gleichen Teile und Komponenten durch die gleichen Bezugszeichen als jene, die in dem Pufferspeicher 11 der Fig. 20A gezeigt sind, bezeichnet werden und auf ihre Beschreibung verzichtet wird. Entsprechend Fig. 20B stehen ein erster Kennzeichnungsspeicher 11b und ein zweiter Kennzeichnungsspeicher 11c zur Verfügung, um Fehlerdaten in den Kennzeichnungsspeichern zu speichern. Das Ein-Bit-Fehlerkennzeichen von der Verriegelungsschaltung 35 wird dem ersten Kennzeichnungsspeicher 11b zugeführt und das aus dem Kennzeichnungsspeicher 11b ausgelesene Fehlerkennzeichen wird einer Verriegelungsschaltung 36b über einen Selektor 36a zugeführt. Das N/O-Kennzeichen wird der Verriegelungsschaltung 35 von der Speichersteuerschaltung 38 zugeführt. Die Fehlerkennzeichen, die am Ausgangsanschluß 37 von der Verriegelungsschaltung 36b ausgegeben werden, werden dem äußeren Code Decodierer 12 zusammen mit den aus dem Pufferspeicher 11a ausgelesenen Daten zugeführt. Die aus dem zweiten Kennzeichnungsspeicher 11c ausgelesenen Fehlerkennzeichen werden als das andere Eingangssignal dem Selektor 36a zugeführt. Bei dieser Ausführungsform wird ein über Anschluß 19 zugeführtes Teilbilderkennungssignal der Speichersteuerschaltung 38 zugeführt und dieses Teilbilderkennungssignal besteht aus einem Referenzteilbilderkennungssignal auf der Ausleseseite des Pufferspeichers 11a und einem wiedergegebenen Teilbilderkennungssignal auf der Grundlage der von den wiedergegebenen Daten separierten Teilbildadresse. Wenn der Betrieb bedingt durch das Referenzteilbilderkennungssignal zum nächsten Teilbild übergeht, selektiert der Selektor 36a das Fehlerkennzeichen, das anstelle des aus dem ersten Kennzeichnungsspeicher 11b ausgelesenen Fehlerkennzeichens aus dem zweiten Fehlerkennzeichnungsspeicher 11c ausgelesen wird.
Wenn das wiedergegebene Teilbilderkennungssignal während eines Überstreichens eines Drehkopfes 7 einen Wechsel zu einem anderen Teilbild fordert, selektiert Selektor 36a das Fehlerkennzeichen, das aus dem ersten Kennzeichnungsspeicher 11b ausgelesen wird, anstelle des Fehlerkennzeichens, das aus dem zweiten Fehlerkennzeichnungsspeicher 11c ausgelesen wird. Deswegen wird beim langsamen Wiedergabebetrieb im ersten Teilbild, das aus dem Fehlerkennzeichnungsspeicher 11b ausgelesene Fehlerkennzeichen durch den Selektor 36a selektiert. Als nächstes werden die aus dem Fehlerkennzeichnungsspeicher 11c ausgelesenen Fehlerkennzeichen während eines Zeitabschnittes durch den Selektor 36a selektiert, währenddessen die Daten desgleichen Teilbildes wiedergegeben werden.
Andererseits werden heim Standardwiedergabebetrieb nach Verstreichen einer Teilbildperiode die wiedergegebenen Daten des nächsten, sich hinterscheidenden Teilbildes erzeugt, so daß die aus dem ersten Kennzeichnungsspeicher 11b ausgelesenen Fehlerkennzeichen stets selektiert werden. Desweiteren werden beim Hochgeschwindigkeitswiedergabebetrieb die Daten eines anderen Teilbildes durch ein einziges Überstreichen wiedergegeben, so daß die aus dem ersten Fehlerkennzeichnungsspeicher 11b ausgelesenen Fehlerkennzeichen ebenfalls stets selektiert werden. Das Fehlerkennzeichen, das durch den Selektor 36a selektiert wird, wird der Verriegelungsschaltung 36b und dem zweiten Kennzeichnungsspeicher 11c zugeführt.
Die Speichersteuerschaltung 38 erzeugt die Adreßdaten (ADD), das Zeilenadreß- Strobesignal (RAS) und das Spaltenadreßstrobesignal (CAS), die sowohl dem Pufferspeicher 11a und den Kennzeichnungsspeichern 11b und 11c zur Verfügung stehen. Die Speichersteuerschaltung 38 erzeugt auch das Schreibfreigabesignal WE des Pufferspeichers 11a, das Speicherfreigabesignal AWE der Kennzeichnungsspeicher 11b und 11c und den Verriegelungsspuls.
Der Betrieb der Pufferspeicher gemäß den Fig. 20A und 20B werden an Hand von Fig. 21 beschrieben, wobei A ein Taktsignal zur Festlegung des Lesezyklus (R) und des Schreibzyklus (W) darstellt. Die Wellenform B zeigt den Zeitverlauf der Adressen ADD, die dem Pufferspeicher 11a und den Kennzeichnungsspeichern 11b und 11c zugeführt werden. Dabei wird die Spaltenadresse zuerst gesetzt und die Zeilenadresse abschließend gesetzt, Wellenform C zeigt das Zeilenadreß-Strobesignal RAS und Wellenform D zeigt das Spaltenadreßstrobesignal CAS.
Pufferspeicher 11a führt den Lesebetrieb aus, wenn die Adressen ADD festgelegt sind, die Adreßstrobesignale RAS und CAS nacheinander auf niedriges Potential gesetzt werden, die Spaltenadresse und die Zeilenadresse nacheinander gelesen werden, und das Schreibfreigabesignal WE hohes Potential annimmt. Der Pufferspeicher 11a führt den Schreibbetrieb aus, wenn die Adreßstrobesignale RAS und CAS nacheinander auf niedriges Potential gesetzt werden, die Adressen gelesen werden und das Schreibfreigabesignal WE niedriges Potential annimmt. Obwohl der Schreibbetrieb und der Lesebetrieb der Kennzeichnungsspeicher 11b und 11c auf die gleiche Weise wie oben beschrieben durchgeführt werden, werden sie durch ein anderes Schreibfreigabesignal AWE gesteuert, das sich von demjenigen des Pufferspeichers 11a unterscheidet.
In Fig. 21 zeigen die Wellenformen E bzw. F Beispiele für die Schreibfreigabesignale WE bzw. AWE beim gewöhnlichen Wiedergabebetrieb, wie sie bei der Ausführungsform der Fig. 20A vorliegen. Das durch die Wellenform E dargestellte Schreibfreigabesignal WE nimmt beim Schreibzyklus stets ein niedriges Potential an. Folglich werden die wiedergegebenen Eingangsdaten sequentiell in den Pufferspeicher 11a geschrieben.
Wie durch die Bezugszeichen 39a und 49a gezeigt, nimmt bei der Wellenform F das Schreibfreigabesignal AWE des Kennzeichnungsspeichers 11a unmittelbar, nachdem das Fehlerkennzeichen der bestimmten Adresse ausgelesen wurde, niedriges Potential an. Dann wird das Fehlerkennzeichen, das darauf hinweist, daß ein Fehler in dieser bestimmten Adresse vorhanden ist, geschrieben. Wenn die Daten, die in den Pufferspeicher 11a während des Intervalls 39b geschrieben werden, in welchem das Schreibfreigabesignal WE niedriges Potential annimmt, keine Fehler aufweisen, wird das Fehlerkennzeichen, das keine Fehler anzeigt, während des Intervalls 39c, in welchem das Schreibfreigabesignal AWE niedriges Potential annimmt, in den Kennzeichnungsspeicher 11a geschrieben, und wird dann das Fehlerkennzeichen neu geschrieben.
Wenn andererseits die Daten, die während eines Intervalls 40b in den Pufferspeicher 11a geschrieben wurden, Fehler aufweisen, wird das Schreibfreigabesignal AWE während eines Intervalls 40c auf hohem Potential gehalten wird und das Fehlerkennzeichen nicht neu geschrieben. Auf diese Weise werden sowohl beim gewöhnlichen Wiedergabebetrieb als auch beim langsamen Wiedergabebetrieb, bei dem die Daten des äußeren Codeblocks BO für einige Teilbilder wiedergegeben werden, sowohl die Daten vom inneren Code Decodierer 10 als auch die Fehlerkennzeichen in den Pufferspeicher 11a und den Fehlerkennzeichnungsspeicher 11b geschrieben.
In Fig. 21 zeigen die Wellenformen G bzw. H Beispiele für die Schreibfreigabesignale WE bzw. AWE beim Hochgeschwindigkeitswiedergabebetrieb. In einer ähnlichen Weise wie im Falle des gewöhnlichen Wiedergabebetriebes und des langsamen Wiedergabebetriebes wird beim Hochgeschwindigkeitswiedergabebetrieb das Fehlerkennzeichen in den Fehlerkennzeichnungsspeicher 11b geschrieben, nachdem die Daten aus dem Pufferspeicher 11a ausgelesen wurden, so daß angezeigt wird, daß die Daten dieser Adresse vorhergehend wiedergegeben wurden. Zusätzlich werden die Fehlerdaten nicht in den Pufferspeicher 11a geschrieben, jedoch werden die Daten, die keine Fehler aufweisen, in den Pufferspeicher 11a geschrieben, das Fehlerkennzeichen, das keine Fehler anzeigt, wird in den Kennzeichnungsspeicher 11b geschrieben, und das Fehlerkennzeichen wird neu geschrieben. Die Daten und Fehlerkennzeichen, die aus dem Pufferspeicher 11a bzw. dem Kennzeichnungsspeicher 11b ausgelesen wurden, werden nicht dem Fehlerkorrekturverfahren durch den äußeren Code Decodierer 12 unterworfen, sondern sie werden direkt der Fehlerverdeckungsschaltung 13 zugeführt, durch die die Fehlerverdeckung ausgeführt wird.
In der Ausführungsform gemäß Fig. 20B nimmt das in Fig. 21 durch die Wellenform E dargestellte Schreibfreigabesignal WE beim Schreibzyklus für den Fall, daß die Daten keine Fehler aufweisen, ein niedriges Potential an. Folglich werden die wiedergegebenen Eingangsdaten, die keine Fehler aufweisen, in den Pufferspeicher 11a geschrieben. Das Schreibfreigabesignal AWE der Kennzeichnungsspeicher 11b und 11c wird unmittelbar nachdem das Fehlerkennzeichen der zugewiesenen Adresse ausgelesen wurde auf niedriges Potential gesetzt, wie in der Wellenform F gezeigt. Das Fehlerkennzeichen, das das Vorhandensein von Fehlern anzeigt, wird in die zugewiesene Adresse des Kennzeichnungsspeichers 11b über die Verriegelungsschaltung 35 geschrieben, und das über den Selektor 36a aus dem Kennzeichnungsspeicher 11b ausgelesene Fehlerkennzeichen wird in den anderen Kennzeichnungsspeicher 11c geschrieben. Folglich wird das Fehlerkennzeichen des Kennzeichnungsspeichers 11b in den Kennzeichnungsspeicher 11c kopiert. Für den Fall, daß die Daten, die während des Niedrigpotential- Intervalls in den Pufferspeicher 11a geschrieben wurden, keine Fehler aufweisen, wird das Fehlerkennzeichen, das die Abwesenheit von Fehlern anzeigt, während des Intervalls, in dem das Schreibfreigabesignal AWE beim Schreibzyklus niedriges Potential annimmt, in den Kennzeichnungsspeicher 11b geschrieben und wird das Fehlerkennzeichen neu geschrieben.
Beim langsamen Wiedergabebetrieb, selektiert der Selektor 36A den Ausgang des Kennzeichnungsspeichers 11c beim zweiten und weiteren Lesen des gleichen Teilbildes. Auf diese Weise wird das in den Kennzeichnungsspeicher 11c kopierte Fehlerzeichen wiederholt für jedes Teilbild ausgegeben.
Es seien die im Pufferspeicher 11a vorhandenen Speicher der Teilbilder entsprechend mit FM&sub1;, FM&sub2; und FM&sub3; bezeichnet; wenn die Spuren T&sub1; und T&sub2; der Fig. 5 überstrichen werden, werden die wiedergegebenen Daten des vorhergehenden Teilbildes F&sub0;, das von der ersten Hälfte des Überstreichens wiedergegeben wurde, in den Teilbildspeicher FM&sub3; geschrieben und die wiedergegebenen Daten des nächsten Teilbildes F&sub1;, das durch die letzte Hälfte des Überstreichens wiedergegeben wurde, werden in den Teilbildspeicher FM&sub1; geschrieben. In der Zeitspanne von der letzten Hälfte der Spuren T&sub1; und T&sub2; bis zur ersten Hälfte der Spuren T&sub1;&sub1; und T&sub1;&sub2; werden die wiedergegebenen Daten des Teilbildes F&sub1; in den Teilbildspeicher FM&sub1; geschrieben und gleichzeitig werden die Daten des Teilbildes F&sub0; aus dem Teilbildspeicher FM&sub3; ausgelesen. Für den Intervall nach der zweiten Hälfte der Spuren T&sub1;&sub1; und T&sub1;&sub2; werden die wiedergegebenen Daten des Teilbildes F&sub2; in den Teilbildspeicher FM&sub2; geschrieben, und gleichzeitig werden die Daten des Teilbildes F&sub1; aus dem Teilbildspeicher FM&sub1; ausgelesen. In einer Weise, die der obigen ähnelt, wird der obige Vorgang wiederholt.
Beim langsamen Wiedergabebetrieb, bei dem die Geschwindigkeit des Magnetbandes z. B. halb so groß wie die Aufnahmegeschwindigkeit ist, nimmt die Wiedergabe der Daten des Teilbildes F&sub1; eine Zeit in Anspruch, die zweimal so groß wie beim Standardwiedergabebetrieb ist. Deshalb werden für den Intervall dieser beiden Teilbilder die Daten des vorangehenden Teilbildes F&sub0;, die im Teilbildspeicher FM&sub3; gespeichert sind, wiederholt ausgelesen. Der Selektor 36a selektiert die aus dem Kennzeichnungsspeicher 11b ausgelesenen Fehlerkennzeichen bei der ersten Leseoperation der Daten des Teilbildes F&sub0; aus dem Teilbildspeicher FM&sub3;. Bei den nächsten beiden Leseoperationen selektiert der Selektor 36a die aus dem Kennzeichnungsspeicher 11c ausgelesenen Fehlerkennzeichen und, weil das Teilbild der wiedergegebenen Daten während des Überstreichens der Spuren T&sub1;&sub1; und T&sub1;&sub2; wechselt, selektiert der Selektor 36a die Fehlerkennzeichen aus dem Kennzeichnungsspeicher 11b.
Die vorliegende Erfindung ist nicht auf ein digitales VTR eines bestimmten Komponentensystems beschränkt, sondern kann auch auf das digitale VTR eines zusammengesetzten Systems wie auf andere Vorrichtungen, die andere, ähnliche Fehlerkorrekturcode-Techniken, benutzen angewandt werden.
Die Erfindung kann auch bei einer Vorrichtung zur Decodierung eines Fehlerkorrekturcodes angewandt werden, die die Codesequenz in der schrägen Richtung der zweidimensionalen Anordnung der Daten bildet. Der Fehlerkorrekturcode ist nicht auf den Reed-Solomon Code beschränkt, sondern verschiedene Korrekturcodes anderer Art, wie b-Abstands-Code, BCH-Code, die allgemein bekannt sind, können genauso benutzt werden.
Gemäß der vorliegenden Erfindung ist es möglich, indem ein Speicher zur Umordnung der inneren Codesequenz in die äußere Codesequenz zwischen dem Decodierer des inneren Codes und dem Decodierer des äußeren Codes zur Verfügung gestellt wird, den Umordnungsprozeß unter der Benutzung eines Speichers einer Kapazität, die nur so groß ist, wie dies zur Wiedergewinnung der Videodaten beim Betrieb mit variabler Geschwindigkeit nötig ist, durchzuführen. Deshalb ist es nicht nötig, einen Speicher nur zur Benutzung bei der Datenumsortierung zur Verfügung zu stellen, was dazu führt, daß die Speichergröße und die Anzahl der peripheren Schaltungen des Speichers verringert werden können.
Zusätzlich ist es gemäß dieser Erfindung, wegen der Benutzung eines Speichers mit großer Kapazität, die nötig ist, um die Videodaten bei dem Wiedergabebetrieb mit variabler Geschwindigkeit wiederzugewinnen, nicht nötig einen Speicher nur zur Benutzung beim Rücksortierprozeß zur Verfügung zu stellen. Auch auf diese Art können die benötigte Kapazität des Speichers und die Anzahl der peripheren Schaltungen des Speichers verringert werden.
Darüber hinaus kann gemäß dieser Erfindung für den Fall, daß die Daten eines Teilbildes aufgrund mehrfacher Abtastoperationen der Drehköpfe wie beim langsamen Wiedergabebetrieb erhalten werden, die Fehlerkorrektur unter der Benutzung des äußeren Codes durchgeführt werden, so daß eine gute Bildwiedergabequalität erreicht wird.
Für den Fall, daß mehrere Speicherchips parallel in dem Speicher angeordnet sind, um den Nachteil einer niedrigen Verarbeitungsgeschwindigkeit des Speichers zu vermeiden, kann durch die zur Verfügungstellung einer vorbestimmten Anzahl von Scheindaten entweder beim Schreib- oder Lesebetrieb oder bei beiden der simultane Zugriff auf den gleichen Speicherchip vermieden werden.
Zusätzlich können diese Fehlerdaten gemäß dieser Erfindung durch das Schreiben der Fehlerdaten in den Pufferspeicher beim gewöhnlichen Wiedergabebetrieb und beim langsamen Wiedergabebetrieb in der nächsten Stufe durch den äußeren Code Decodierer korrigiert werden. Auf diese Weise kann die Fehlerkorrekturfähigkeit verbessert werden.
Wenn die wiedergegebenen Daten aus dem Pufferspeicher ausgelesen werden, werden gemäß dieser Erfindung das Kennzeichen zusammen mit den Daten ausgelesen und das nächste, unmittelbar danach ausgelesene Kennzeichen wird in ein Kennzeichen geändert, das anzeigt, daß die ausgelesenen, wiedergegebenen Daten die vorangegangenen, wiedergegebenen Daten sind. Dadurch ist es möglich, eine Verschlechterung des wiedergegebenen Bildes aufgrund einer Mischung mit den vorangegangenen wiedergegebenen Daten zu vermeiden. Andererseits wird gemäß der Erfindung das ausgelesene Kennzeichen in den zweiten Kennzeichnungsspeicher geschrieben und das Hilfskennzeichen aus dem zweiten Kennzeichnungsspeicher wird als Kennzeichen benutzt, wenn die Daten des gleichen Teilbildes zweimal oder mehrmals ausgelesen werden. Somit ist es möglich, das Problem zu vermeiden, daß alle Kennzeichen der später ein zweites Mal ausgelesenen Daten die vorangegangenen, wiedergegebenen Daten anzeigen.

Claims

1. Vorrichtung zur Decodierung eines Fehlererfassungs- und -korrekturcodes, der aus digitalen Informationsdaten abgeleitet wird, die mit einem Wiedergabegerät reproduziert werden, das mit einer normalen Wiedergabegeschwindigkeit und einer veränderten, gegenüber der normalen Wiedergabegeschwindigkeit erhöhten, Wiedergabegeschwindigkeit betrieben werden kann, mit

einem ersten inneren Decodierer (10), der den Fehlererfassungs- und -korrekturcode decodiert und daraus decodierte, digitale Informationsdaten sowie Kennzeichendaten erzeugt, die Fehler in den digitalen Informationsdaten anzeigen,

einem zweiten, äußeren Decodierer (12), der die digitalen Informationsdaten und Kennzeichendaten decodiert und daraus ein fehlerkorrigiertes, digitalen Informationssignal erzeugt, und eine Speichereinrichtung (11),

dadurch gekennzeichnet, daß die Speichereinrichtung (11) aufweist

einen ersten Speicher (11; 11a), der so beschaltet ist, daß er die decodierten, digitalen Informationsdaten empfängt und speichert und einen zweiten Kennzeichnungsspeicher (11; 11b, 11c), der so beschaltet ist, daß er die Kennzeichnungsdaten empfängt und speichert, wobei der zweite Decodierer (12) mit der Speichereinrichtung verbunden ist, und gekennzeichnet durch

eine Speichersteuerung (19W, 19R, 23W, 23R, 24; 38), die ein Betriebsart-Signal empfängt, das die gewählte Wiedergabegeschwindigkeit anzeigt, um das Schreiben und Lesen der digitalen Informationsdaten und Kennzeichendaten zu steuern, wobei die Speichersteuerung (19W, 19R, 23W, 23R, 24; 38) so arbeitet, daß für den Fall der normalen Wiedergabegeschwindigkeit die digitalen Informationsdaten und die Kennzeichendaten in den ersten (11; 11a) bzw. den zweiten (11; 11b, 11c) Speicher geschrieben werden und für den Fall der veränderten Wiedergabegeschwindigkeit das Schreiben einer als fehlerhaft gekennzeichneten, digitalen Information blockiert wird, so daß nur die fehlerfreie, digitale Information und die Kennzeichendaten in den ersten (11; 11a) bzw. zweiten (11; 11b, 11c) Speicher geschrieben werden, wobei im Falle der veränderten Wiedergabegeschwindigkeit die Daten am äußeren Decodierer (12) vorbeigeleitet werden.

2. Vorrichtung nach Anspruch 1,

wobei der Fehlererfassungs/korrekturcode, der aus den digitalen Informationsdaten abgeleitet wird, in einer Matrixstruktur angeordnet ist, mit ersten redundanten Daten, die einen ersten Fehlererfassungs/korrekturcode (BO) zur Erfassung oder Korrektur von Fehlern in einer ersten Folge der digitalen Informationsdaten in einer ersten Matrixrichtung bilden und mit zweiten redundanten Daten, die einen zweiten Fehlererfassungs/ korrekturcode (BI) zur Erfassung oder Korrektur von Fehlern in einer zweiten Folge der digitalen Informationsdaten in einer zweiten Matrixrichtung bilden,

wobei die digitalen Informationsdaten und die ersten und zweiten redundanten Daten mit einem Wiedergabegerät (7, 9) von dem Speichermedium reproduziert werden,

wobei der erste Decodierer (10) den zweiten Fehlererfassungsund -korrekturcode decodiert und die erste Speichereinrichtung (11, 11a) die digitalen Informationsdaten und ersten redundanten Daten speichert, die in der ersten Decodiereinrichtung (10) decodiert wurden, um die digitalen Informationsdaten und die ersten redundanten Daten in der Anordnung der ersten Folge des ersten Fehlererfassungs- oder -korrekturcodes auszugeben und

wobei die digitalen Informationsdaten und ersten redundanten Daten von der Speichereinrichtung (11; 11a) der zweiten Decodiereinrichtung (12) zugeführt werden, um den ersten Fehlererfassungs- oder -korrekturcode zu decodieren.

3. Vorrichtung nach Anspruch 1 oder 2, die weiterhin eine Einrichtung zur Fehlerverdeckung (13) aufweist, die mit dem äußeren Decodierer verbunden ist, zur Verdeckung von Fehlern in dem fehlerkorrigierten, digitalen Informationssignal, deren Ausmaß größer ist als dasjenige, das durch die inneren und äußeren Code bestimmt ist, aus denen der Fehlererfassungs- und korrekturcode gebildet ist.

4. Vorrichtung nach Anspruch 3, wobei die Einrichtung zur Fehlerverdeckung (13) eine Interpolationseinrichtung aufweist zur Verdeckung von Fehlern durch Interpolation eines korrekten Wertes aus Daten auf der Grundlage benachbarter korrekter Daten.

5. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der erste Speicher (11; 11a) einen Pufferspeicher umfaßt.

6. Vorrichtung nach Anspruch 5, wobei die Speicher (11a, 11b, 11c) mehrere Speicherchips (11'&sub1;-11'N) aufweisen, die als mehrere parallele Kanäle geschaltet sind, um Daten von einem Serien-Parallel-Serien- Umsetzer (33, 34) zu speichern, der ein serielles, decodiertes, digitales Informationssignal von dem ersten Decodierer empfängt, wobei jedes der Speicherchips (11'&sub1;-11'N) durch ein Steuersignal von der Speichersteuerung (19W, 19R, 23W, 23R, 24; 38) gesteuert wird, um Daten von dem Serien-Parallel-Serien- Umsetzer (33, 34) zu lesen oder zu schreiben.

7. Vorrichtung nach Anspruch 1, 2, 3 oder 4, wobei der erste Speicher (11; 11a) einen Pufferspeicher aufweist und der zweite Speicher (11; 11b, 11c) einen ersten (11b) und einen zweiten (11c) Fehlerkennzeichenspeicher aufweist und die Speichersteuerung abhängig von der Anzeige einer Betriebsart mit veränderter Wiedergabegeschwindigkeit, die einer langsamen Wiedergabegeschwindigkeit entspricht, so arbeitet, daß sie den ersten Fehlerkennzeichenspeicher (11b) zur Speicherung von Fehlerkennzeichendaten steuert, die Daten anzeigen, die bereits gelesen sind, und den zweiten Fehlerkennzeichenspeicher (11c) zur Speicherung von Fehlerkennzeichendaten von dem ersten Fehlerkennzeichenspeicher (11b) steuert, so daß während des langsamen Wiedergabebetriebs Daten aus dem Pufferspeicher (11a) wiederholt ausgelesen werden und Fehlerkennzeichendaten aus dem zweiten Fehlerkennzeichenspeicher (11c) ausgelesen werden.