DE2903998A1 - Anordnung zur digitalen nf-signalaufzeichnung - Google Patents
Anordnung zur digitalen nf-signalaufzeichnungInfo
- Publication number
- DE2903998A1 DE2903998A1 DE19792903998 DE2903998A DE2903998A1 DE 2903998 A1 DE2903998 A1 DE 2903998A1 DE 19792903998 DE19792903998 DE 19792903998 DE 2903998 A DE2903998 A DE 2903998A DE 2903998 A1 DE2903998 A1 DE 2903998A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- check code
- signals
- code
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
29Q3998
Matsushita Electric Industrial Comp., Ltd., Kadoma, Osaka, Japan
Anordnung zur digitalen NF-Signalaufzeichnung
Die vorliegende Erfindung betrifft ein Verfahren zur Bildung digital kodierter
Signale sowie eine Aufzeichnungs- und/oder Wiedergabeanordnung für
derartige digital kodierte Signale, die für NF-Aufnahme- und/oder Wiedergabegeräte
wie bspw. Videobandgeräte (im folgenden als "VTR" abgekürzt) nach der Umsetzung in PCM-Signale einsetzbar ist.
Zeichnet man PCM-kodierte Signale unter Verwendung von Videobandgeräten auf,
können infolge von Aussetzern bei der Wiedergabe Fehler in den PQi-Signalen
auftreten. Diese Aussetzfehler vernichten jeweils längere Impulszüge, so daß ein größerer Datenteil auf einmal verlorengeht. Die Qualität der wiedergegebenen
NF-Signale hängt also davon ab, wie man die von Aussetzern verursachten Fehler behandelt.
Um die durch Aussetzer verursachten Datenfehler zu reduzieren, hat man die
Daten doppelt an zwei zeitlich ausreichend weit beabstandeten Stellen aufge-
9Ü983i/Öä0ü
zeichnet oder Fehlerkorrelcturlcodes wie bspw. den ORC-Kode ("optimum redundancy
code") verwendet. Bei ersterem Verfahren ist nachteilig, daß man eine hohe Redundanz in Kauf nehmen muß, da zusätzlich Prüfkodes erforderlich
sind, um zu bestimmen, ^reicher der beiden Datensätze fehlerhaft ist.
Beim letzteren Verfahren ist nachteiligerweise eine sehr komplizierte Dekodierschaltung
erforderlich.
Es ist ein Ziel der vorliegenden Erfindung, ein Verfahren zur Erzeugung
digital kodierter Signale sowie eine Anordnung anzugeben, um derartige kodierte Signale aufzuzeichnen und/oder wiederzugeben, wobei die kodierten
Signale eine geringe Redundanz haben und von Aussetzern nur geringfügig beeinträchtigt
werden.
Dieses Ziel läßt sich nach der vorliegenden Erfindung erreichen, indem man
einen ersten Prüfkode als Modulo-2-Sunraie für jedes Bit von Gruppen vorbestimmter
abgetasteter Daten bildet und dann die abgetasteten Daten, den ersten Prüfkode und einen zweiten Prüfkode zeitlich versetzt voneinander anordnet.
Insbesondere weist nach der vorliegenden Erfindung eine Anordnung zur digitalen
Aufzeichnung von NF-Signalen mit Digitalisierung analoger NF-Signale zu PCM-kodierten Signalen und zur Aufzeichnung der digitalisierten Signale
auf einem Aufzeichnungsträger auf: eine Einrichtung zum Erzeugen eines ersten Prüfkodes als Modulo-2-Summe für jedes Bit der digitalen Abtastdaten., einen
Speicher, in dem die Abtastdaten und der erste Prüfkode an zeitlich beab-
909831/OaSi
standeten Adressen abgespeichert werden, und eine Einrichtung zum Erzeugen
eines zweiten Prüfkode, der den Abtastdaten und dem ersten Prüfkode hinzugefügt wird, wobei die Abtastdaten, der erste Prüfkode und der zweite Prüfkode
auf einem Aufzeichnungsträger aufgezeichnet werden. Nach der vorliegenden Erfindung weist eine Anordnung zur Wiedergabe digitalisierter NF-Signale von
einem Aufzeichnungsträger, wobei die digitalisierten Signale durch Digitalisieren
analoger NF-Signale zu PCM-Signalen, Erzeugen eines ersten Prüfkode
in jedem Gruppe von Abtastdaten als Modulo-2-Summe jedes Bits der Abtastdaten
in jeder Gruppe, Anordnen der Abtastdaten und des ersten Prüfkodes an zeitlich voneinander getrennten Adressen und Hinzufügen eines zweiten
Prüfkodes zu den Abtastdaten und dem ersten Prüfkode erzeugt worden sind, eine Einrichtung zur Erfassung des zweiten Prüfkodes, die den in den wiedergegebenen
Signalen enthaltenden zweiten Prüfkode erfaßt, einen Wiedergabespeicher, um in. den wiedergegebenen Signalen die ursprünglichen Reihenfolge
der Abtastdaten vor dem Aufzeichnen wieder herzustellen, sowie eine Ausgangseinrichtung
auf, die Datenfehler in einer Gruppe aus Abtastdaten und dem ersten Prüfkode durch Modulo-2-Summieren der Bits der verbleibenden fehlerfreien
Signale in der Gruppe korrigiert, wenn der Datenfehler von der Einrichtung zum Erfassen des zweiten Prüfkodes ermittelt wird. Weiterhin erzeugt
man nach einem Verfahren zur Bildung digital kodierter Signale nach der vorliegenden Erfindung einen ersten Prüfkode als Modulo-2-Summe pro Bit
einer vorbestimmten Gruppe von Abtastdaten und ordnet dann die Abtastdaten, den ersten Prüfkode und einen zweiten Prüfkode zur Datenfehlerkorrektur
zeitlich versetzt gegeneinander an.
9 0 0 8 3 1/0001
10 -
Nach einer Ausgestaltung der vorliegenden Erfindung wird eine Vielzahl der
Abtastdaten und eine Vielzahl der ersten Prüfkodes zyklisch umgeordnet unterworfen,
um diese Signale äquidistant auf der Zeitachse so anzuordnen, daß die Gesamtlänge von Abtastdaten und ersten Prüfkodes nach dem Umordnen
gleich der Gesamtlänge der Abtastdaten und der ersten Prüfkodes vor dem Umordnen
ist, daß nach dem Umordnen der zeitliche Abstand zwischen den Abtastdaten und dem ersten Prüfkode in jeder Gruppe aus Abtastdaten und erstem
Prüfkode langer als der zeitliche Abstand zwischen dem Abtastdaten und dem
ersten Prüfkode in jeder Gruppe aus Abtastdaten und erstem Prüfkode vor dem Umordnen ist, und daß die Reihenfolge der Abtastdaten und des ersten Prüfkodes
in jeder Gruppe nach dem Umordnen die Reihenfolge der Abtastdaten und des ersten Prüfkodes in der jeweiligen Gruppe vor dem Umordnen ist, um das
Verschachteln der Signale in einer konstanten Signallänge zu vervollständigen. Nach einer Ausgestaltung der vorliegenden Erfindung gibt, wenn die Einrichtung
zur Ermittlung des zweiten Prüfkodes zwei oder mehr Wörter einer Gruppe aus Abtastdaten und erstem Prüfkode als fehlerhaft ermittelt, die
Ausgangseinrichtung an ihrem Ausgang das arithmetische Mittel aus der vorhergehenden
Gruppe und der nachfolgenden Gruppe aus Abtastdaten und erstem Prüfkode ab.
Die Erfindung soll nun unter Bezug auf die beigefügten Zeichnungen ausführlich
beschrieben werden.
Fig. 1 ist ein Blockdiagramm des Hauptteils eines PCM-BandaufZeichnungsgeräts
909831/ΟΙδ!
-blAnwendung der vorliegenden Erfindung;
Fig. 2A, 2B und 2C stellen Wellenformen aufgezeichneter Signale nach der
vorliegenden Erfindung dar;
Fig. 3 ist ein Beispeil einer Schaltung zur Erzeugung des ersten Prüfkodes
nach der vorliegenden Erfindung;
Fig. 4 ist eine Diagrammdarstellung der Signalverschachtelung in der vorliegenden
Erfindung;
Fig. 5 ist eine ausführliche Diagrammdarstellung der Signalverschachtelung;
Fig. 6 ist ein Blockdiagramm eines Hauptteils einer beispielhaften Schaltung
zur Signalverschachtelung;
Fig. 7 ist eine Diagrammdarstellung zur Erläuterung des Speicherinhalts zur
Signalverschachtelung, und
Fig. 8 ist ein Blockdiagramm eines Hauptteils einer beispielhaften Schaltung
zur Datenkorrektur unter Verwendung des ersten Prüfkodes.
Nach der vorliegenden Erfindung wird ein erster Prüfkode als Modulo-2-Summe
für jedes Bit mehrerer Datenwörter erzeugt. Diese Datenwörter werden
9098 3 1/0009
4t
gemeinsam mit einem zureiten Prüfkode, der zum Erfassen von Datenfehlern
infolge von Aussetzern dient, zeitlich beabstandet angeordnet (geschrieben). Selbst wenn also Aussetzer zu einem Datenverlust führen, kann eine vollständige
Dekodierung durch den ersten Prüfkode erfolgen. Die Redundanz ist also gering und die kodierten Signale (sowie die Anordnung zur Aufzeichnung
und Wiedergabe der kodierten Signale) werden durch VTR-Aussetzer weniger
stark beeinträchtigt.
Im folgenden soll die Erfindung unter Bezug auf die beigefügten Zeichnungen
beschrieben werden, de auf dem Fall eines 2-Kanal-PCM-Bandgeräts beruhen.
Die Fig. 1 zeigt ein Stereo-Linkssignal und ein Stereo-Rechtssignal an den Eingängen 1L bzw. 1R; sie durchlaufen die Tiefpaßfilter 2L, 2R. Auf diese
Weise werden hochfrequente Anteile entfernt, die beim Abtasten zu Störungen führen wurden. Die resultierenden Signale werden dann in Momentanwertabtastern
3L, 3R ("sample and hold") abgetastet und mit den Analog-Digital-Wandlern 4L, 4R digitalisiert. In dem man nunjedes Bit der beiden digitalisierten
Signale des linken und rechten Kanals modulo-2 miteinander verknüpft,
erhält man einen ersten Prüfkode in der ersten Prüfkodeerzeugerschal
tung 5, der auf eine Speicheradreßsteuerung 6 geht. Diese Speicheradreßsteuerung
6 arbeitet so, daß, wenn der Speicher gerade gelesen wird, die drei in den Speicher einzuschreibenden Daten in der Speicheradreßsteuerung
ziiischengespeichert und in den Speicher erst eingeschrieben werden,
xuenn dessen Lesevorgang beendet ist. Diese Funktion ist erforderlich, wenn
ein gewöhnlicher Schreiblesespeicher als Speicher 7 dient, da man bei
309831/OiiS
-VS-
solchen Speichern nicht gleichzeitig unterschiedliche Adressen zum Lesen
und Schreiben ansprechen kann.
Das Ausgangssignal der Speicherschaltung 7 geht auf eine Schaltung 8
Erzeugen eines zweiten Prüfkodes, wird dort einer Parallel-Serien-Umwandlung unterworfen und erhält einen zweiten Prüfkode 2 zur Erfassung von Aussetzfehlern.
Das so behandelte Ausgangssignal der Schaltung 8, das den zweiten Prüfkode enthält, geht auf eine Mischschaltung 9, die ihm wie bei Fernsehsignalen
Synchronsignale hinzufügt, damit eine Aufzeichnung durch ein Drehkopf-VTR
20 stattfinden kann. Das so behandelte Ausgangssignal der Mischschaltung wird über die Aufnahmeschaltung im VTR auf ein Magnetband aufgenommen,
bei der es sich um einen FM-Modulator handelt.
In der Fig. 1 bezeichnet das Bezugszeichen 10 eine Zeitsteuerschaltung, die
Steuerimpulse für die Abtastschaltungen 3L, 3R, Taktimpulse sowie Umwandlungseinleitsignale
für die A/D-Wandler 4L, 4R, verschiedene Zeitsteuerimpulse für die erste Prüfkode-Erzeugerschaltung 5, die Speicheradreßsteuerung 6, die
Speicherschaltung 7 und die zweite Prüfkode-Erzeugerschaltung 8 sowie die Synchronsignale für die Mischschaltung 9 liefert.
Bisher ist nur der Fall der Aufzeichnung beschrieben worden; es soll nun
auf die Wiedergabe eingegangen werden.
Bei der Wiedergabe hat das Ausgangssignal des VTR 20 denen der aufgezeichneten
Signale entsprechende Wellenformen; diese Ausgangssignale werden einer
Synchronabtrennschaltung 41 zugeführt, hinter der der Datenteil des Ausgangssignals
des VTR auf die Schaltung 42 gegeben wird, in der der zweite Prüfkode ermittelt wird. Diese Schaltung 42 erfaßt den zweiten Prüfkode in den
wiedergegebenen Signalen und prüft, ob in den wiedergegebenen Daten Fehler vorliegen. Das Prüfergebnis und die parallel-seriengewandelten Daten werden
auf eine Wiedergabe-Speicheradreßsteuerung 43 gegeben und in einen Wiedergabespeicher
44 eingeschrieben.
Der Wiedergabespeicher 44 streckt die zugeführten Daten auf der Zeitachse
(im Gegensatz zum Aufzeichnungsvorgang) und entfernt Zeitbasisfehler aus ihnen. Das ausgelesene Ausgangssignal des Wiedergabespeichers 44 ist also
frei von Aussetzern und Zeitbasisfehlern. Dieses Ausgangssignal geht auf
eine Schaltung 45 zur Ermittlung des ersten Prüfkodes. Enthält das Signal Aussetzfehler, xvird es durch Modulo-2-Summierung der anderen beiden Signale
korrigiert. Die so behandelten L- und R-Signale gehen auf die Digital-Analog-Wandler
46L, 46R, die sie zu analogen Signalen zurückverwandeln. Danach durchlaufen diese Analogsignale die Tiefpaßfilter 47L, 47R, die unerwünschte
Frequenzkomponenten ausfiltern, und gehen dann zu den Ausgangsanschlüssen 4OL, 4OR.
Die in der Synchronabtrennschaltung 41 abgetrennten Synchronsignale werden
auf eine Phasenregelschaltung (PLL-Schaltung) 48 gegeben, multipliziert
und einer Wiedergabezeitsteuerung 49 zugeführt, die die für den Wiedergabe-
9 09831/08H
- VS -
Vorgang erforderlichen Zeitsteuersignale liefert, und zwar an die
zweite Prüfkodeemittlungsschaltung 42, die Wiedergabe-Speicheradreßsteuerung
43, den Wiedergabespeicher 44, die erste Prüfkodeermittlungsschaltung 45 und
die D/A-Wandler 46L, 46R.
Erfolgt die Aufzeichnung und Wiedergabe nach dem PCM-System mit einem 2-Kopf-Schrägabtast-VTR
als VTR 20, müssen die zu behandelden Signale notwendigerweise eine den herkömmlichen Fernsehsignalen entsprechende Form haben, damit
bspw. die Klemmspannungserzeugung in der Aufnahme-Wiedergabe-Schaltung des VTR-Systems einwandfrei arbeitet und die Schrägverzerrungen zwischen den
Kopfumschaltstellungen kompensiert werden können. Die Signale müssen also den Zeilensynchronsignalen und den Bildsynchronsignalen entsprechende Signalantäle
enthalten. Diese Signale müssen aber nicht identisch mit den entsprechenden FS-Signalen sein. Ihre Wellenform kann in einem breiten Bereich auch
anders sein, sofern dabei die Funktion des Aufnahme-Wiedergabe-Systems im VTR nicht beeinträchtigt wird.
Fig. 2 zeigt als Diagramm die Hauptteile von Wellenformen für beispielhafte
Signalarten. Im Fall des beispielhaften Signals der Fig. 2A beträgt die
Datenrate etwa 2,335 MtIz und setzt sich ein Feld aus 38.955 Taktzeiten zusammen;
es entspricht also genau der Feldperiode von 16,683 ms des Standard-NTSC-Signals.
Das dem Zeilensynchron-Signal eines FS-Signals entsprechende Signal ist ein Signalblock; ein Feld desselben setzt sich aus
259,7 Blöcken zusammen. Von diesen 259,7 Blöcken dienen 245 Blöcke zur
909831/0 8 80
Datenübertragung, während die verbleibenden 14,7 Blöcke als Synchronisierfelder
dienen.
Die Fig. 2B zeigt die Datenaufteilung in einem Block. Die Daten in einem
Block setzen sich aus digitalisierten Abtastdaten L J R „ L ,, R-, L _,
R , des L- und des R-Kanals, den ersten Prüfkodes P1, P1, P, sowie einem
n3 ni nZ' n3
16-Bit-CRC-Kode zusammen, der der zweite Prüfkode ist. Die Daten besetzen
dabei 133 von 150 Taktzeiten in einem Block. Jedes Feld enthält also 735 Dateneinheiten sowohl des linken als auch des rechten Kanals und die Bitrate pro Block beträgt 44,056 IiHz.
Das Synchronfeld wird für die Kopfkommutierung des VTR und zur Übertragung
der Bezugssignale für die Regelschaltung benutzt; es setzt sich aus 2,7 Blöcken eines Regelsynchronsignals entsprechend dem Bildsynchronsignal in
FS-Signalen 10 leeren Blöcken vor diesem Regelsynchronsignal sowie zwei leeren Blöcken nach dem Regelsynchronsignal zusammen; man erhält also insgesamt
14,7 Blöcke, wie in Fig. 2C gezeigt. Die Kopfkommutierung eines 2-Kopf-VTR
mit Schrägabtastung erfolgt gewöhnlich in den 10 Leerblöcken vor dem Regelsynchronsignal und beeinträchtigt daher das Datenfeld nicht wesentlich.
Der erste Prüfkode P entsteht als Modulo-2-Summe jedes Bits der beiden 13-Bit-Datenwörter
aus der Abtastung des L- und des R-Kanals im gleichen Zeitpunkt. Die Fig. 3 zeigt eine Schaltung hierfür. Die eingeklammerten Zahlen
bezeichnen in Fig. 3 die Bitstellen, das Bezugszeichen 50 Exclusiv-ODER-
909831/Oill
- Vl -
Schaltung für die Modulo-2-Verknüpfung. Zur Erläuterung sind die Abtastsignale
mit L1, L„, ..., R1, R2, ..., P1, P2, bezeichnet, wobei die
Indizes die Folge der Abtastzeitpunkte kennzeichnen. Jedes der gleichindizierten
Wörter - bspw. L1, R1, P1 - steht in in einer bestimmten Beziehung
zu den beiden anderen Wörtern; diese Beziehung leitet sich aus der Modulo-2
Summe der anderen beiden Wörter her. Verwendet man das Symbol "®" zur Darstellung
der Modulo-2-Summe, erhält man:
= L1 θ
Die letzte der drei Geleichungen stellt den Vorgang der Erzeugung von P1
selbst dar; die anderen beiden Gleichungen lassen sich aus der dritten leicht ableiten. Wenn also, nachdem die obigen drei Wörter aufgezeichnet worden sind,
eines von ihnen infolge von Aussetzern oder dergl. verlorengeht, läßt sich
der Dateninhalt aus den anderen beiden Wörtern rekonstruieren. Bei VTR-Geräten sind die meisten auftretenden FEhler Burst-Fehler infolge von Bandaussetzern.
Damit also die drei Wörter nicht gleichzeitig fehlerbeaufschlagt werden, versetzt mansie zeitlich gegeneinander unter einem Abstand, der
größer ist als die Länge des Burstfehlers.
Im Fall dieses Beispiels der vorliegenden Erfindung unterteilt man die 735
Abtastwerte eines Feldes zu sieben Gruppen von je 105 Abtastwerten. In jeder
9O9831/O80S
dieser Gruppen sind die drei Wörter voneinander um 35 Wörter beabstandet,
in Kategorien der Blockzahl also um 11,67 Blöcke (vergl. Die Fig. 4). Wie
in dieser Darstellung gezeigt, sdzt sich jeder Block aus drei Signalen L, R, P zusammen, deren Indizes sich jeweils um 35 unterscheiden (35 Abtastwerte).
in Kategorien der Blockzahl also um 11,67 Blöcke (vergl. Die Fig. 4). Wie
in dieser Darstellung gezeigt, sdzt sich jeder Block aus drei Signalen L, R, P zusammen, deren Indizes sich jeweils um 35 unterscheiden (35 Abtastwerte).
Verwendet man die Notation L, , ^, R r . und P r -. zur Darstellung der Folge
der geschriebenen Daten (mit χ = 1, 2, ..., 105), läßt sich folgendes
schreiben:
schreiben:
Ln(x) " Lx
Rn(x) R(x+35)mod 105
Pn(x) P(x+70)mod 105
Die Anordnung ist dann wie folgt. Das R-Signal erscheint jeweils 35 Abtastwerte
nach den L-Signalen, das P-Signal jeweils 35 Abtastwerte nach dem R-Signal.
Liegt der Ort, an dem das R- oder P-Signal 35 Abtastwerte nach dem L- bzw. R-Signal erscheinen soll, außerhalb der Gruppe, wird das R-bzw. P-Signal
in die entsprechenden vorhergehende Stellting zurückgebracht, wie
beispielstveise in Fig. 4 gezeigt.
beispielstveise in Fig. 4 gezeigt.
Es lassen sich also die jeweiligen Signale in einer Gruppe an beabstandeten
Stellen so verschachtelt, daß aufeinanderfolgende Signale untereinander
einen Abstand von mindestens 35 Abtastwerten einhalten. Eine solche Anordnung
einen Abstand von mindestens 35 Abtastwerten einhalten. Eine solche Anordnung
909831/Om
soll hier als "zyklisch beabstandete Umordnung" bezeichnet werden ("cyclic
spaced replacement").
Die obige Beschreibung gilt für die erste Gruppe; die Signale in der zweiten
und allen folgenden Gruppen sind jedoch mit einer der beschriebenen entsprechenden
zyklischen Beabstandung ebenfalls verschachtelt.
Die Verschachtelung in einer Gruppe läßt sich durchführen, ohne Signale
späterer Positionen der Gruppe in frühere Positionen zurückzubringen; man ordnet also die R-Signale immer 35 Abtastwerte nach den L-Signalen und die
P-Signale immer 35 Abtastwerte nach den R-Signalen an. Bei einer solchen
Anordnung ist die Verschachtelung nicht vollständig; sie bietet aber den Vorteil, daß die Datenverarbeitungsschaltung sich vereinfacht. Dieses Verfahren
soll hier als "einfaches verzögertes Umordnen" bezeichnet werden. Wie aber oben beschrieben, wird in dem Beispiel für die vorliegende Erfindung
die vollständige Verschachtelung nach der oben erläuterten "zylisch beabstandeten Umordnung" angewandt, damit ein Signalschnitt ("editing")
wie bei den üblichen Bildern auf einem FS-Bildschirm stattfinden kann.
Die Fig. 5 zeigt die Verschachtelung im Detail. Dabei bezeichnet "x" die
Zeitfolge in den aufgezeichneten Signalen und die Indizes in der Tabelle bezeichnen die Folge der Abtastwerte. Wie aus dieser Aufstellung ersichtlich,
sind die gleichzeitig an einem bestimmten Zeitpunkt abgetasteten Signale in den aufgezeichneten Signale mit einem Abstand von mindestens 35 Ab-
909 8 31/0089
tastwerten verschachtelt. Da diese Verschachtelung durch eine Verarbeitung
auf der Zeitachse erfolgt, kann hierzu ein Speicher verwendet werden. Um aufgezeichnete Signale entsprechend der Fig. 2 auszubilden, sollten die auf
der Zeitachse äquidistant abgetasteten Daten auf der Zeitachse komprimiert werden; diese Komprimierung erfolgt ebenfalls mittels eines Speichers. Nach
dem hier erläuterten Beispiel der vorliegenden Erfindung werden diese beiden Verarbeitungsschritte unter Verwendung des gleichen Speichers durchgeführt.
Die Fig. 6 zeigt als Blockdiagramm ein Beispiel einer Speicherschaltung, die
die oben erwähnten beiden Verarbeitungsschritte durchführt, sowie ihre Peripherie. Hierbei Tirerden die NF-Abtastsignale und die ersten Prüfkodes
nacheinander auf die Leitung DIN gegeben und in einem Pufferregister 62 mit einem Speicherübernahmesignal DL zwischengespeichert; das Speicherübernahmesignal
DL setzt auch eine Speicheradreßsteuerung 61. Unter Steuerung durch
das Signal DL erfaßt die Speicheradreßsteuerung 61 den Umstand, daß Abtastdaten in das Pufferregister 62 eingeschrieben xrorden sind. Die Speicheradreßsteuerung
61 erzeugt (i) unmittelbar, sofern der Schreiblesespeicher (RAf-1T)
60 nicht gerade gelesen wird, oder (ii) nach Beendigung des Lesevorgangs im
RAM 60, ivenn das RAM 60 gerade gelesen wird, ein Adreßwahlsignal AS zum
Schalten der Adressleitung ADR des RAM 60 auf die Schreibadresse WADR, und erzeugt desgl. ein Lese-Schreib-Signal RW, um die im Pufferregister 62
zwischengespeicherten Daten in die mit dem Signal WADR angewiesene Adresse des RAM 60 einzuschreiben.
909831/08Ii
ao
Die Adreßleitung ADR ist mit dem Ausgang RADR des Lese-Adreßzählers 66 verbunden.
Die an der durch des Signal RADR angewiesenen Speicheradresse befindlichen Daten werden auf ein Ausgangspufferregister 63 gegeben, während
das Ausgangssignal des Pufferregisters 63 unter Steuerung durch die Zeitsignale
auf der Lesetaktleitung PRC auf die Leitung DOUT gegeben wird. Der
Lese-Adreßzähler 66 ist eine gewöhnliche Zählschaltung und zählt den Lese-Adreßtakt
RAC aufwärts, um sequentiell den an den Ausgang zu schaltenden Inhalt des RAM 60 anzuzeigen. .
Auch der Schreib-Adreßzähler 67 ist eine gewöhnliche Zählschaltung und zählt
den Schreibadreßtakt WAC aufwärts. Das Ausgangssignal des Schreibadreßzählers
67 geht jedoch auf einen Festwert- bzw. Lesespeicher (ROI) 65 und man erhält
die tatsächliche Schreibadresse WADR als Ausgangssignal des ROM 65; diese Maßnahme dient dazu, die oben beschrieben verschachtelung des Abtastdaten
vornehmen zu können.
Das Signal POK ist ein Rücksetzsignal für den Schreibadreßzähler 67 und den
Leseadreßzähler 66 beim Anschalten der Betriebsstromversorgung der Anordnung; die Leseadresse RADR und die Schreibadresse WADR sollen beim Einschalten
der Anordnung von einem vorbestimmten Wert aus gezälilt werden.
Im folgenden soll der Verschachtelungsprozeß ausführlich beschrieben werden.
Wie die Fig. 7 zeigt, enthält im RAIvI 60 ein Wort jeweils 13 Bits und setzt sich eine Speicherfeld aus 315 Wörtern zusammen. Der RAM 60 enthält zwei
309831/0889
Speicherfelder von je 315 Wörtern und somit 630 Wörter. Jede Speicherfeld
kann sämtliche Daten aus jeder der oben beschriebenen Gruppe speichern.
Wird nun - vergl. Fig. 6 - die Stromversorgung eingeschaltet, werden zunächst
der Leseadreßzähler 66 und der Schreibadreßzähler 67 rückgesetzt und beginnt der Leseadreßzähler 66, sequentiell Daten von ersten Adresse
des zweiten Feldes ab, nämlich der Adresse 316, auszulesen.
Andererseits erscheinen die NF-Abtastsignale auf der Leitung DIN in der
Reihenfolge L1 R1, P-, L^, R?, P7, Bei jedem Aufwärtszählschritt des
Schreibadreßzählers 67 wird die Adresse vom ROM 65 also so umgesetzt, daß sich
die gewünschte Verschachtelung ergibt; jede Gruppe von Eingangssignalen wie
bspxii. L1, R1 und P1 wird in den RAM 60 in Adressen eingeschrieben, deren Abstand
der zeitlichen Reihenfolge entspricht, in der diese Signale vom VTR aufgezeichnet
werden sollen. Bspw. werden die Eingangssignale L1, R1 und P, in
die erste, die 107. bzw. die 213. Adresse des RAM 60 eingeschrieben.
Es erfolgt also zunächst das Einschreiben und Auslesen für eine Gruppe von
den anderen Gruppen getrennt. Erfolgt das Einschreiben entsprechend dem Auslesen,
sind die Adreßstände beim Auslesen die gleichen wie beim Einschreiben. Wie jedoch oben erwähnt, haben die auf dem VTR geschriebenen Signale ein
Synchronfeld, in dem sich keine Datensignale befinden. Im Datenfeld erfolgt also das Auslesen von Daten schneller als das Einschreiben von Daten,
während in einem Synchronfeld zwar eingelesen, aber nicht ausgelesen wird.
909831/0889
- 35 -
Es müssen also im RAM 60 die Adreßabstände beim Auslesen andere als beim
Einschreiben sein. Im diesem Fall darf die Ausleseadresse die Einschreibadresse nicht überholen. Es läßt sich jedoch durch Nachrechnen leicht bestätigen,
daß im Fall von zwei Speicherfeldern und dem Beginn der Einschreibund der Auslese-Zählung vom Zeitpunkt des Bildsynchronsignals nach dem Einschalten
des Betriebsstromversorgung an ein solches "Überholen" nicht vorkommen
kann.
Beim Auslesen der verschachtelt aufgezeiclmeten PCM-Signale aus dem VTR
werden die aufgezeichneten Signale unter Verwendung von Speichern wieder zur ursprünglichen Reihenfolge der Abtastsignale umgeordnet. Im allgemeinen
werden jedoch beim Auslesen zusätzliche Speicher erforderlich, um die vom VTR verursachten Zeitbasisfehler zu kompensieren. Weiterhin ist im Speicher
ein zusätzliches Bit für den zweiten Prüfkode in jedem Block vorgesehen, nämlich für das Resultat der Prüfung des 16-Bit-CRC-Kodes (in diesem Beispiel
der vorliegenden Erfindung), so daß ein Wort 13 Bit plus ein Bit, d.h. insgesamt
14 Bits enthält. Die anderen Teile sind im wesentlichen die gleichen wie in der oben beschriebenen Verschachtelungsschaltung. Es hat also in
diesem Beispiel der vorliegenden Erfindung der Speicher drei Felder von je
315 Wörtern mit je 14 Bits. Das Einschreiben beginnt am Anfang des ersten Feldes, das Auslesen mit dem Anfang des zweiten Feldes. Der Rest der
Schaltungsanordnung entspricht der Fig. 6.
909831/0689
η -
Die Fig. 8 zeigt ein Beispiel eine Schaltungsanordnung für die Ermittlung
des ersten Prüfkodes zur Fehlerkorrektur von Wiedergabedaten mit Fehlern
infolge von bspw. Aussetzern, nachdem die Wiedergabedaten in die ursprüngliche
Reihenfolge der Abtastdaten umgeordnet worden sind. Das Ausgangssignale IVDuT
aus der Speicherschaltung wird sequentiell in das L-, R- und das P- Register
100, 101 bzitf. 102 mit den Speicherübernahmesignalen LMC, RMC bzw. PMC eingeschrieben.
Gleichzeitig xverden die Ergebnisse der Prüfung der jeweiligen
Daten mit dem zweiten Prüfkode ebenfalls in die jeweiligen Register zwischengespeichert;
PL, PR und PP bezeichnen also zwischengespeicherte Signale. Ein Datenwähler 103 schaltet gewöhnlich das Eingangssignal MDL als Ausgangssignal
SRL durch. Liegt jedoch das Signal PL am Datenselektor 103, nämlich wenn das Signal MDL fehlerhaft ist, schaltet der Datenselektor 103 das Signal
MDR als Ausgangssignal SRL auf einen Modulo-2-Addierer 104, wie er in Fig.
3 dargestellt ist; dieser Addierer summiert die Signale MDP und SRL bitweise modulo-2 und gibt als Ausgangssignal das Signal CRL ab. Das Signal CRL ist
also das korrekte Signal MDL als Modulo-2-Summe der Signale MDP und MRL, wenn
das Signal MDP korrekt und das Signal MDL fehlerbehaftet ist, während das Signal CRL das korrekte Signal MDR als Modulo-2-Summe der Signale MDL und
IVDP darstellt, wenn das Signal MDP korrekt und das Signal MDR fehlerhaft ist.
Sind die Signale MDL und MDP korrekt, werden sie durch die Datenselektoren
105 bzw. 105 als die Signale LCD bzw. RCD auf die Zwischenspeicher 107 bzw.
108 und schließlich als Signale LOUT bzw. ROUT auf einen Digital-Analog-Wandler
gegeben. Die UND-Glieder 109, 110, 111 und ein ODER-Glied 112 dienen
909831/088S
zur Erfassung des Falls, daß zwei oder mehr (drei) der L-, R- und P-Signale
fehlerhaft sind. In diesem Fall erscheint am Ausgang des ODER-Gliedes 112 das Signal log. 1 und wird auf die NAND-Glieder 113, 114 gegeben, die durch
NAND-verknüpfung mit den Ausgangssignalen des ODER-Glieds 112 und den Signalen
PL, PR die Signale CHR und CHL erzeugen.
Das Signal CHL wird log. O, wenn die Daten mindestens zwei Fehler enthalten,
d.h. wenn zwei oder drei der Signale L, R, P und gleichzeitig auch das Signal MDL fehlerhaft sind. Das Signal CHL = 0 sperrt über das UND-Glied 116
das Taktsignal DCL zum Zwischenspeicher 107. Damit ist angezeigt, daß, wenn mindestens zwei Daten fehlerhaft sind, der vorhergehende Abtastwert in der
Speicherschaltung 107 verbleibt, da in diesem Fall sich korrekte Daten nicht rekonstruieren lassen. Der Speicher 107 behält also den vorhergehenden Wert
bei.
Das Signal CHR ist dem Signal CHL sehr ähnlich. Enthalten die Daten mindestens
zwei Fehler und ist gleichzeitig das Signal MDR fehlerhaft,sperrt das Signal
CHR = 0 das Speichersteuersignal (Takt) DLC, so daß die Speicherschaltung 108 ihren vorherigen Inhalt beibehält.
Wie sich aus der vorhergehenden Beschreibung ergibt, entsteht - bei der Anwendung
der vorliegenden Erfindung in einem PCM-Bandgerät - ein erster Prüfkode als Modulo-2-Summe aus den Bits A/D-umgewandelter Daten, die aus der
Abtastung des L- und des R-Kanals zu gleichen Zeitpunkten stammen. Diese
909831/0889
as
- 36 -
drei Datenwerte (zwei A/D-gewandelte Datenwörter und der erste Prüfkode) werden
in einem gegenseitigen zeitlichen Abstand von 11,67 Blöcken verschaltet
aufgezeichnet; desgl. wird zusätzlich ein zweiter Prüfkode aufgezeichnet, um Aussetzfehler ermitteln zu können. Es wird also das Auftreten von mehr
als einem Datenfehler in den drei Wörtern verhindert, so daß Datenfehler bei der Wiedergabe korrigiert werden können.
Der zweite Prüfkode ist ein 16-Bit-CROKode. Infolge seiner Eigenschaften
erfaßt ein 16-Bit-CRC-Kode sämtliche Burstfehler von weniger als 16 Bit
Dauer; die Wahrscheinlichkeit, daß er Burstfehler von mehr als 16 Bit nicht erfaßt,
ist 1/(216) -IT 1,53 χ 10~5, d.h. sehr gering. Die Wahrscheinlichkeit
der Fehlererfassung mit dem zweiten Prüfkode ist also sehr hoch. In diesem Zusammenhang wurde das Ausmaß von Aussetzern an einem handelsüblichen Heim-VTR-Gerät
gemessen; die Messung ergab etwa 6000 Aussetzer pro Stunde. Bei 98% dieser 6000 Aussetzer lag ihre Länge innerhalb einer Blockdauer; der
längste Aussetzer dauerte sieben Blocks. Mit der Anordnung nach der vorliegenden
Erfindung ist die Wahrscheinlichkeit, Kodefehler infolge von Aussetzern
bei Verwendung des 16-Bit-CRC-Signals nicht zu erfassen, nur etwa
einmal in etwa elf Stunden. Vom Gesichtspunkt der Praxis aus wirft also die
vorliegende Erfindung in dieser Hinsicht keinerlei Probleme auf.
Der Fall, daß infolge von mindestens zwei Datenfeldern eine Datenkorrektur
an nach der vorliegenden Erfindung aufgezeichneten digitalisierten Daten nicht erfolgte, trat bei Versuchen nur zweimal pro Stunde auf.
90983 1/0869
!Mo
«27 -
Mit den nach der vorliegenden Erfindung digitalisierten Signalen und der
zugehörigen Aufnahme-Wiedergabeanordnung läßt sich also die Datenfehlerrate infolge von Aussetzern erheblich verbessern. Man kann übrigens auch den
ersten Prüfkode als Summe des L- und des R-Signals bilden. Dies ist jedoch
unvorteilhaft, weil die Länge des ersten Prüfkodes dann 14 Bit erreicht, was die Bitrate stark erhöht, und ein weiterer Addierer erforderlich wird, der
den Hardwareaufwand erhöht.
Mit der Datenverschachtelung nach der Fig. 5 ist weiterhin eine Datenkorrektur
stets möglich für alle Aussetzer mit einer Länge von nicht mehr als 11 Blocks,
so daß unter normalen Bedingungen eine im wesentlichen vollständige Datenkorrektur
möglich ist.
In dem oben ausgeführten Beispiel x\rird der erste Prüfkode als Modulo-2-Summe
aller Bits der gleichzeitig abgetasteten L- und R-Stereophoniesignale erzeugt.
Wie aus dem vorgehenden ersichtlich, kann zu diesem Zweck jedoch eine beliebige Datenkombination herangezogen \\rerden. Bspw.kann man den ersten
Prüfkode erzeugen, indem man zwei aufeinanderfolgende Datenwörter des gleichen Kanals summiert und dann die beiden Datenwörter mit diesem Prüfkode verschachtelt.
Anstatt weiterhin den ersten Prüfkode aus zwei Datenwörtern zu erzeugen,
kann dazu auch die Modulo-2-Summe von drei Datenwörtern dienen, wobei man dann diese drei Datenwörter und den ersten Prüfkode miteinander verschachtelt.
^0 9831/0809
In diesem Fall ist, ivie ersichtlich, eine vollständige Datenkorrektur
möglich, wenn das fehlerhafte Datenwort eines der vier Wörter ist. Das gleiche Konzept kann man auf N Datenwörter ausdehnen: indem man einen ersten Prüfkode
aus diesen N Datenwörtern erzeugt und diese (N+1) Wörter verschachtelt,
erhält man eine vollständige Datenkorrelctur, wenn nur eines der Datenwörter fehlerhaft ist.
Cl/Gu.
909831/0889
Claims (13)
1. Anordnimg zur digitalen NF-Signalaufzeichnung mit Digitalisierung von
NF-Analogsignalen zu PCM-kodierten Signalen und Aufzeichnung der digitalisierten
Signale auf einem Aufzeichnungsträger, gekennzeichnet durch eine
einen ersten Prüfkode erzeugende Einrichtung, die den ersten Prüfkode als Modulo-2-Summe der Bits digitalisierten Abtastdaten erzeugt, durch eine
Speichereinrichtung, die die Abtastdaten und den ersten Prüfkode an zeitlich versetzten Adressen anordnet, und durch eine einen zweiten Prüfkode erzeugende
Einrichtung, deren zweites Prüfkode den Abtastdaten und dem ersten Prüfkode hinzugefügt wird, wobei die Abtastdaten, der erste und der zweite
Prüfkode auf einem Aufzeichnungsträger aufgezeichnet werden.
2. Anordnung zur digitalen NF-Signalaufzeichnung nach Anspruch 1, dadurch
gekennzeichnet, daß der erste Prüfkode erzeugt wird, indem man die Modulo-2-Summe
pro Bit von Abtastdaten bestimmt, die durch die gleichzeitige oder fast gleichzeitige Abtastung von L- und R-Stereophoniesignalen entstehen.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der zweite
Prüfkode jeweils einmal für mehrere nebeneinanderliegende Blocks erzeugt wird, die jeweils aus Gruppen bestehen, die jeweils aus Abtastdaten und dem
§0983 1/0-0 g§
ÖÜ3998
ersten Prüfkode bestehen.
4. Anordnung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die
Speicheranordnung die Abtastdaten und den ersten Prüfkode zyklisch beabstandet auf der Zeitachse äquidistant so anordnet, daß die Gesamtlänge der
gespeicherten Abtastdaten und des ersten Prüfkodes gleich der der zu speichernden Eingangsabtastdaten und dem ersten Prüfkodes ist, daß der
zeitliche Abstand zwischen den gespeicherten Abtastdaten und dem ersten Prüfkode
in jeder Gruppe aus Eingangsabtastdaten und erstem Prüfkode langer ist
als der Abstand zwischen den Eingangsabtastdaten und ersten Prüfkode, und daß die Reihenfolge der gespeicherten Abtastdaten und ersten Prüfkodes jeder
Gruppe gleich der der Eingangsabtastdaten und des ersten Prüfkodes in jeder Gruppe ist, um die Signale bei konstanter Signallänge vollständig zu verschachteln.
5. Anordnung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die
Speichereinrichtung die Abtastdaten und den ersten Prüfkode durch Verzögern dieser Signale äquidistant auf der Zeitachse speichert.
6. Digital-NF-Signal-Wiedergabeanordnung zur Wiedergabe auf einem Aufzeichnungsträger
aufgezeichneter digitalisierter Signale, die dadurch entstehen, daß man NF-Analogsignale zu PQVI-kodierten Signalen digitalisiert, in
jeder Gruppe von Abtastdaten einen ersten Prüfkode als Modulo-2-Summe pro
Bit der Abtastdaten in jeder Gruppe erzeugt, die Abtastdaten und den ersten
909831/08··
2903988
Prüfkode in auf der Zeitachse gegeneinander versetzten Adressen anordnet
und einen zweiten Prüfkode den Abtastdaten und den ersten Prüfkodes hinzufügt, dadurch gekennzeichnet, daß die Anordnung eine Einrichtung zum Prüfen
der wiedergegebenen Signale auf den zitfeiten Prüfkode, einen Wiedergabespeicher
um in den Wiedergabesignalen die ursprüngliche Reihenfolge der Abtastdaten xfieder herzustellen, und eine Ausgangseinrichtung aufweist, um fehlerhafte
Daten in einer Gruppe aus Abtastdaten und dem ersten Prüfkode durch die
Modulo-2-Summe pro Bit der übrigen korrekten Signale in der Gruppe zu
korrigieren, wenn die Einrichtung zur Erfassen des zweiten Prüfkodes die fehlerhaften Daten erfaßt.
7. Anordnung nach Anspruch 6, dadurch gekennzeichne,t, daß , wenn die zweite
Prüfkodeerfassungseinrichtung zwei oder mehr Wörter aus einer Gruppe aus Abtastdaten und ersten Prüfkodes als fehlerhaft ermittelt, die Ausgangseinrichtung
die vorhergehende Gruppe aus Abtastdaten und erstem Prüfkode an den Ausgang schaltet.
8. Anordnung nach Anspruch 6, dadurch gekennzeichnet;, daß, wenn die zweite
Prüfkodeerfassungseinrichtung zwei oder mehr Wörter aus einer Gruppe aus Abtastdaten und erstem Prüflcode als fehlerhaft erkennt, die Ausgangseinrichtung
als Ausgangssignal das arithemtische Mittel des vorgehenden und der nachfolgender
Gruppe aus Abtastdaten und erstem Prüflcode abgibt.
9. Verfahren zur Bildung digital kodierter Signal, dadurch gekennzeichnet,
909831/OllS
daß man einen ersten Prüfkode als Modulo-2-Summe pro Bit einer vorbestimmten
Gruppe aus Abtastdaten erzeugt und die Abtastdaten, den ersten Prüfkode und einen zweiten Prüfkode zur Datenfehlerkorrektur auf der Zeitachse zeitlich
voneinander beabstandet anordnet.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß als Gruppe aus
Abtastdaten zur Erzeugung des ersten Prüfkodes gleichzeitig oder fast gleichzeitig
abgetastete L- und R-Stereophoniesignale dienen.
11. Verfahren nach Anspruch 9, oder 10, dadurch gekennzeichnet, daß jeweils
ein zweiter Prüfkode für mehrere Blöcke vorgesehen wird, die jeweils aus mehreren Gruppen bestehen, die jeweils aus der vorbestimmten Gruppe aus
Abtastdaten und dem ersten Prüfkode bestehen.
12. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß man eine Vielzahl
von Äbtastdaten und eine Vielzahl erster Prüfkodes zyklisch beabstandet umordnet, um diese Signal äquidistant auf der Zeitachse so anzuordnen, daß
die Gesamtlänge der Äbtastdaten und der ersten Prüfkodes nach dem Umordnen gleich der Gesamtlänge der Abtastdaten und ersten Prüfkodes vor dem umordnen
ist, daß nach dem Umordnen der zeitliche Abstand zwischen den Abtastdaten und dem ersten Prüfkode in jeder Gruppe aus Abtastdaten und erstem
Prüfkode langer als der zeitliche Abstand zwischen den Abtastdaten und dem
ersten Prüfkode jeder Gruppe aus Äbtastdaten und erstem Prüfkode vor dem Umordnen
ist, und daß die Reihenfolge der Abtastdaten und des ersten Prüfkodes
3903998
in jeder Gruppe nach dem Umordnen die gleiche ist wie die der Abtastdaten
und der ersten Prüfkodes in der jexieiligen Gruppe vor dem Umordnen, um das
Verschachteln zu einem Signal konstanter Länge zu vervollständigen.
13. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß man die Abtastdaten
und den ersten Prüfkode verzögert, um sie auf der Zeitachse äquidistant anzuordnen.
909831/0889
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1098078A JPS54104315A (en) | 1978-02-01 | 1978-02-01 | Forming method of coded signals |
| JP1127578A JPS54104313A (en) | 1978-02-02 | 1978-02-02 | Recorder and reproducer of signals |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2903998A1 true DE2903998A1 (de) | 1979-08-02 |
Family
ID=26346345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19792903998 Withdrawn DE2903998A1 (de) | 1978-02-01 | 1979-01-31 | Anordnung zur digitalen nf-signalaufzeichnung |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4281355A (de) |
| DE (1) | DE2903998A1 (de) |
| FR (1) | FR2416591A1 (de) |
| GB (1) | GB2016756B (de) |
| NL (1) | NL7900826A (de) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2942825A1 (de) * | 1978-10-23 | 1980-04-30 | Sony Corp | Verfahren und vorrichtung zur verarbeitung sequentiell uebertragender digitaler informationsworte |
| EP0029216A1 (de) * | 1979-11-15 | 1981-05-27 | Siemens Aktiengesellschaft | Datenübertragungseinrichtung mit Pufferspeicher und Einrichtungen zur Sicherung der Daten |
| EP0042121A1 (de) * | 1980-06-16 | 1981-12-23 | TELEFUNKEN Fernseh und Rundfunk GmbH | System zur Verarbeitung und Übertragung von PCM Signalen |
| EP0052519A2 (de) * | 1980-11-18 | 1982-05-26 | Sony Corporation | Aufzeichnungs- und Wiedergabegerät für Pulscodemodulationssignale |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54137204A (en) * | 1978-04-17 | 1979-10-24 | Sony Corp | Digital signal transmission method |
| US4292684A (en) * | 1978-11-01 | 1981-09-29 | Minnesota Mining And Manufacturing Company | Format for digital tape recorder |
| US4423441A (en) * | 1979-08-30 | 1983-12-27 | Mitsubishi Denki Kabushiki Kaisha | PCM Record reproducer |
| JPS5654140A (en) * | 1979-10-09 | 1981-05-14 | Sony Corp | Transmission method for pcm signal |
| JPS5815843B2 (ja) * | 1979-11-16 | 1983-03-28 | 株式会社東芝 | 再生信号処理方式 |
| JPS56105314A (en) * | 1980-01-24 | 1981-08-21 | Sony Corp | Pcm signal processing device |
| JPS56119550A (en) * | 1980-02-25 | 1981-09-19 | Sony Corp | Transmission method of pcm signal |
| JPS56127908A (en) * | 1980-03-10 | 1981-10-07 | Victor Co Of Japan Ltd | Wrong-correction preventing system for digital signal reproducer |
| GB2075728B (en) * | 1980-05-01 | 1984-02-01 | Sony Corp | Processing binary data |
| DE3022541A1 (de) * | 1980-06-16 | 1982-01-07 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | System zur verarbeitung und uebertragung von pcm signalen |
| US4394762A (en) * | 1981-01-06 | 1983-07-19 | Tokyo Shibaura Denki Kabushiki Kaisha | Pulse-code modulation signal processing circuit |
| US4380071A (en) * | 1981-02-02 | 1983-04-12 | Sony Corporation | Method and apparatus for preventing errors in PCM signal processing apparatus |
| US4394642A (en) * | 1981-09-21 | 1983-07-19 | Sperry Corporation | Apparatus for interleaving and de-interleaving data |
| GB2107496B (en) * | 1981-09-30 | 1985-11-20 | Hitachi Ltd | Error flag processor |
| GB2107557A (en) * | 1981-10-14 | 1983-04-27 | Rca Corp | Coding system for recording digital audio |
| US4455635A (en) * | 1981-10-14 | 1984-06-19 | Rca Corporation | Coding system for recorded digital audio |
| JPS58118009A (ja) * | 1981-12-29 | 1983-07-13 | Victor Co Of Japan Ltd | デイジタル信号磁気記録再生装置 |
| NL8200207A (nl) * | 1982-01-21 | 1983-08-16 | Philips Nv | Werkwijze met foutkorrektie voor het overdragen van blokken databits, een inrichting voor het uitvoeren van een dergelijke werkwijze, een dekodeur voor gebruik bij een dergelijke werkwijze, en een inrichting bevattende een dergelijke dekodeur. |
| CA1196106A (en) * | 1982-04-28 | 1985-10-29 | Tsuneo Furuya | Method and apparatus for error correction |
| JPS58198935A (ja) * | 1982-05-15 | 1983-11-19 | Sony Corp | デ−タ伝送方法 |
| US4755889A (en) * | 1983-04-19 | 1988-07-05 | Compusonics Video Corporation | Audio and video digital recording and playback system |
| US4682248A (en) * | 1983-04-19 | 1987-07-21 | Compusonics Video Corporation | Audio and video digital recording and playback system |
| JPS59198513A (ja) * | 1983-04-26 | 1984-11-10 | Nec Corp | デイジタル信号処理装置 |
| JPS6029073A (ja) * | 1983-06-17 | 1985-02-14 | Hitachi Ltd | ディジタル信号構成方式 |
| US4555784A (en) * | 1984-03-05 | 1985-11-26 | Ampex Corporation | Parity and syndrome generation for error detection and correction in digital communication systems |
| KR930009534B1 (ko) * | 1984-07-21 | 1993-10-06 | 소니 가부시끼가이샤 | 광 카드의 기록 재생장치 |
| GB2191914B (en) * | 1986-06-23 | 1991-03-20 | Thorn Emi Ferguson | Transmission system for audio/data signals |
| JPS6390075A (ja) * | 1986-10-02 | 1988-04-20 | Victor Co Of Japan Ltd | デイジタル信号復調装置 |
| US4943865A (en) * | 1987-10-08 | 1990-07-24 | The Boeing Company | Method and system for recording standard pulse code modulated serial data using video signal recorders |
| JPH01116846A (ja) * | 1987-10-30 | 1989-05-09 | Nec Corp | 半導体集積回路 |
| ES2053570T5 (es) * | 1987-12-15 | 1998-08-01 | Thomson Multimedia Sales Uk Li | Sistema de transmision de television con sonido estereofonico. |
| JP2832024B2 (ja) * | 1989-03-18 | 1998-12-02 | キヤノン株式会社 | 符号伝送方法 |
| US5172363A (en) * | 1989-04-13 | 1992-12-15 | Philip Greenspun | Method and apparatus for automatic recording of marker during information recording |
| NL8901631A (nl) * | 1989-06-28 | 1991-01-16 | Philips Nv | Inrichting voor het bufferen van data voor de duur van cyclisch repeterende buffertijden. |
| US5289478A (en) * | 1991-03-11 | 1994-02-22 | Fujitsu Limited | Method and means for verification of write data |
| US6320528B1 (en) | 1999-10-15 | 2001-11-20 | Koninklijke Philips Electronics Nv | Built-in self test for integrated digital-to-analog converters |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3462749A (en) * | 1966-03-10 | 1969-08-19 | Bell Telephone Labor Inc | Multiple shift register arrangement |
| NL6800871A (de) * | 1968-01-19 | 1969-07-22 | ||
| DE1923901A1 (de) * | 1969-05-10 | 1970-11-19 | Siemens Ag | Verfahren zur Erkennung und Korrektur von Fehlern bei der UEbertragung von binaeren Codeworten |
| JPS5529482B2 (de) * | 1974-04-01 | 1980-08-04 | ||
| US3913068A (en) * | 1974-07-30 | 1975-10-14 | Ibm | Error correction of serial data using a subfield code |
| JPS6052499B2 (ja) * | 1976-02-24 | 1985-11-19 | ソニー株式会社 | メモリ−装置 |
| JPS52102014A (en) * | 1976-02-24 | 1977-08-26 | Sony Corp | Signal processing apparatus |
| US4030129A (en) * | 1976-06-14 | 1977-06-14 | Lase Industries | Pulse code modulated digital audio system |
| US4146099A (en) * | 1976-08-17 | 1979-03-27 | Christopher Scientific Company | Signal recording method and apparatus |
| JPS5380105A (en) * | 1976-12-24 | 1978-07-15 | Sony Corp | Digital signal transmission method |
| JPS5381222A (en) * | 1976-12-27 | 1978-07-18 | Sony Corp | Digital signal transmitting system |
| JPS6052509B2 (ja) * | 1977-05-16 | 1985-11-19 | ソニー株式会社 | デジタル信号伝送方法 |
| NL190252B (nl) * | 1977-07-14 | 1993-07-16 | Indep Broadcasting Authority | Digitale opneem- en weergeefinrichting. |
| US4145683A (en) * | 1977-11-02 | 1979-03-20 | Minnesota Mining And Manufacturing Company | Single track audio-digital recorder and circuit for use therein having error correction |
-
1979
- 1979-01-29 US US06/007,851 patent/US4281355A/en not_active Expired - Lifetime
- 1979-01-31 DE DE19792903998 patent/DE2903998A1/de not_active Withdrawn
- 1979-01-31 FR FR7902555A patent/FR2416591A1/fr active Granted
- 1979-02-01 GB GB7903515A patent/GB2016756B/en not_active Expired
- 1979-02-01 NL NL7900826A patent/NL7900826A/xx not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2942825A1 (de) * | 1978-10-23 | 1980-04-30 | Sony Corp | Verfahren und vorrichtung zur verarbeitung sequentiell uebertragender digitaler informationsworte |
| EP0029216A1 (de) * | 1979-11-15 | 1981-05-27 | Siemens Aktiengesellschaft | Datenübertragungseinrichtung mit Pufferspeicher und Einrichtungen zur Sicherung der Daten |
| EP0042121A1 (de) * | 1980-06-16 | 1981-12-23 | TELEFUNKEN Fernseh und Rundfunk GmbH | System zur Verarbeitung und Übertragung von PCM Signalen |
| EP0052519A2 (de) * | 1980-11-18 | 1982-05-26 | Sony Corporation | Aufzeichnungs- und Wiedergabegerät für Pulscodemodulationssignale |
| EP0052519B1 (de) * | 1980-11-18 | 1987-02-04 | Sony Corporation | Aufzeichnungs- und Wiedergabegerät für Pulscodemodulationssignale |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2016756A (en) | 1979-09-26 |
| GB2016756B (en) | 1982-08-25 |
| NL7900826A (nl) | 1979-08-03 |
| FR2416591A1 (fr) | 1979-08-31 |
| US4281355A (en) | 1981-07-28 |
| FR2416591B1 (de) | 1983-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2903998A1 (de) | Anordnung zur digitalen nf-signalaufzeichnung | |
| DE2938503C2 (de) | Vorrichtung zur Aufzeichnung und Wiedergabe einer Folge von digitalen Datenwörtern | |
| DE2915459C2 (de) | Verfahren und Vorrichtung zur fehlerkorrigierenden Codierung serieller wortweise strukturierter Daten, Verfahren und Vorrichtung zur Decodierung derart codierter Signale sowie Aufzeichnungsträger für derart codierte Signale | |
| DE2847801C2 (de) | Kodier- und Korrektureinrichtung zum Korrigieren von seriell auf einem Aufzeichnungsträger aufgezeichneten digitalen Daten | |
| AT391577B (de) | Verfahren zum verarbeiten von digitalen videound audiodaten in einem aufzeichnungs- und/oder wiedergabegeraet | |
| DE2942825C2 (de) | ||
| DE2757401C2 (de) | Verfahren und Vorrichtung zur Fehlererkennung und -korrektur von wortweise parallel anfallenden Datenbits | |
| DE68918173T2 (de) | Verfahren und Gerät zur Übertragung von Daten. | |
| DE3416047C2 (de) | Fehlerkorrekturverfahren für digitale Informationsdaten | |
| DE3106855C2 (de) | "Rekursives Verfahren zum Fehlercodieren sowie Vorrichtung hierfür" | |
| DE3102967C2 (de) | ||
| DE3115550C2 (de) | Verfahren und Schaltungsanordnungen zum Aufzeichnen bzw. zur Wiedergabe eines Digitalsignals sowie Anwendung des Verfahrens und der Schaltungsanordnung | |
| DE3686129T2 (de) | Verfahren und anordnung zur aufzeichnung und wiedergabe von pcm-audiosignalen. | |
| DE2821305C2 (de) | ||
| DE3115902A1 (de) | Digitales videodaten-aufzeichnungs- und/oder -wiedergabegeraet | |
| DE3418912A1 (de) | Verfahren zur codierung eines fehlerkorrekturcodes | |
| DE3142355C2 (de) | Verfahren und Schaltungsanordnung zur Bestimmung eines einem digitalen Datensignal zugeordneten Steuersignals | |
| DE69023808T2 (de) | Verfahren und Aufzeichnungs- und Wiedergabegerät mit einem rotierenden Kopf. | |
| DE3039688A1 (de) | Verfahren und vorrichtung zum codieren eines digitalsignals mit minimaler gleichkomponente | |
| DE2924695C2 (de) | ||
| DE2901034C3 (de) | Verfahren und Schaltungsanordnung zur Komprimierung und Dekomprimierung von Analogsignalen in digitaler Form | |
| DE69006894T2 (de) | Übertragungssystem für digitales Videosignal. | |
| DE2850311C2 (de) | Einrichtung zur Erzeugung von korrigierbaren digitalen Informationssignalen | |
| DE3688693T2 (de) | PCM-Aufnahme- und -Wiedergabegerät. | |
| DE3238119C2 (de) | Einrichtungen zur Verarbeitung einer digitalen Darstellung eines Analogsignals und zur Rückumwandlung der verarbeiteten Digitaldarstellung in die Analogform |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAR | Request for search filed | ||
| OB | Request for examination as to novelty | ||
| OC | Search report available | ||
| 8139 | Disposal/non-payment of the annual fee |