DE3640363A1

DE3640363A1 - Dynamischer mos-randomspeicher

Info

Publication number: DE3640363A1
Application number: DE19863640363
Authority: DE
Inventors: Masashi Wada
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-02-20
Filing date: 1986-11-26
Publication date: 1987-08-27
Also published as: KR870008317A; JP2671899B2; DE3640363C2; KR910002038B1; JPS62193273A

Description

Die Erfindung betrifft einen dynamischen MOS-Random speicher (dRAM) mit einer aus einem Transistor und einem Kondensator bestehenden Speicherzelle.

Derzeit ist ein dynamischer Randomspeicher bzw. MOS- dRAM bekannt, bei dem eine Speicherzelle aus einem Kondensator und einem MOS-Transistor besteht. Die Informationsspeicherung im dRAM erfolgt dabei in Ab hängigkeit davon, ob der Kondensator elektrisch auf geladen ist oder nicht. Das Auslesen der Information erfolgt durch Entladung der im Kondensator ge speicherten elektrischen Ladung über einen MOS-Tran sistor zu einer Bitleitung und Erfassen oder Messen von Potentialänderungen auf der Bitleitung. In den letzten Jahren konnte aufgrund der Fortschritte auf dem Gebiet der Halbleiterfertigungstechnik und ins besondere der Verbesserungen im Miniaturfertigungs verfahren die Kapazität des dRAMs erheblich ver größert werden. Ein großes Hindernis für eine weitere Vergrößerung der Kapazität des dRAMs besteht dabei in dem Verfahren (oder der Methode) zur Minimierung der Fläche einer Speicherzelle bei gleichzeitiger Vergrößerung der Zellenkapazität. Die Größe der während der Informationsauslesung aus dem dRAM auf tretenden Potentialänderungen wird durch den Pegel (die Größe) der in einem MOS-Kondensator gespeicher ten elektrischen Ladungen bestimmt. Das Mindester fordernis für die gespeicherte elektrische Ladung ist im Hinblick auf einen für den Betrieb des dRAMs und für weiche Fehler vorgesehenen Spielraum festge legt. Die Größe der gespeicherten elektrischen La dung bestimmt sich durch die Kapazität des MOS-Konden sators und den Pegel der zugeführten Spannung oder Speisespannung, deren Pegel sich wiederum durch eine Stromquellenspannung bestimmt.

Für die Vergrößerung der Kapazität des MOS-Konden sators ist es nötig, die Dicke der Kondensator-Iso lierschicht zu verkleinern oder eine Kondensator- Isolierschicht einer hohen Dielektrizitätskonstante vorzusehen oder die Kondensatorfläche zu vergrößern. Einer Verkleinerung der Dicke der Kondensator-Iso lierschicht sind jedoch im Hinblick auf die Zuver lässigkeit des dRAMs Grenzen gesetzt. Die Verwendung von Si₃N₄ anstelle von SiO₂ als Isolierschicht einer hohen Dielektrizitätskonstante könnte als möglich angesehen werden. Eine solche Maßnahme wirft aber Probleme auf, hauptsächlich bezüglich der Sicher stellung der Zuverlässigkeit des erhaltenen dRAMs, und sie wird deshalb als praktisch nicht günstig an gesehen. Im Hinblick hierauf muß die erforderliche Zellenkapazität in erster Linie durch Vergrößerung der Fläche des MOS-Kondensators gewährleistet wer den. Dieses Erfordernis wirft aber große Schwierig keiten auf, d.h. bezüglich der Verkleinerung der Fläche einer Speicherzelle bei gleichzeitiger Reali sierung der hohen Integrationsdichte des dRAMs.

Diesbezüglich ist bereits ein Verfahren entwickelt worden, das die Nutzung der Seitenwand (Flanke) einer in ein Halbleitersubstrat eingestochenen Grube oder Rille (trench) vorsieht, um damit eine Speicher zelle zu schaffen, bei welcher die Zellenkapazität des MOS-Kondensators vergrößert werden kann, ohne daß die Speicherzelle einen großen Teil der Fläche eines Chips einnimmt. Bei dem vorgeschlagenen Gruben oder Rillen-Kondensator ist im Substrat ein ladungs sammelnder Knotenpunkt (node) ausgebildet. Eine auf das Substrat aufgebrachte Kondensatorelektrode dient dabei als gemeinsame oder Sammelelektrode für eine Anzahl von Speicherzellen. Die auf dem Substrat mon tierte Sammelelektrode wird als Zellenplatte be zeichnet und ist ausgelegt, um das Standardpotential (normalerweise Massepotential) zu halten. Der Gruben- oder Rillen-Kondensator unterscheidet sich diesbe züglich nicht vom Planarkondensator. Mit anderen Worten: der vorgeschlagene Gruben- oder Rillen-Kon densator ist immer noch mit den Mängeln bezüglich weicher Fehler behaftet. Der Ausdruck "weiche Fehler" (soft errors) bezieht sich dabei auf eine Erscheinung, bei welcher α-Teilchen, die z.B. von einer den dRAM- Chip enthaltenden Packung erzeugt werden, in das Chip-Substrat eingeschleppt werden und dabei zu einer Zerstörung der im Speicherelement gespeicherten Information führen. Die weichen Fehler verstärken sich mit verkleinerter Größe der Speicherzelle. In IEDM Digest of technical papers (1985), S. 696, Figure 7, ist eine Art eines dRAMs mit einer SOI (Silizium-auf-Isolator)-Struktur als Gegenmaßnahme für das Problem der weichen Fehler beschrieben. Ein Bauelement, das einfach durch Anbringung eines MOS- Transistors auf einem Substrat, von letzterem mit tels einer Isolierschicht elektrisch getrennt, auf gebaut ist, vermag jedoch die genannten weichen Fehler nicht voll zu unterdrücken. Der Grund hierfür ist folgender:

Wenn der Gruben- oder Rillen-Kondensator und ein MOS-Transistor der genannten SOI-Struktur einfach zu sammengesetzt werden, ist die Sourcezone eines auf einer Siliziumschicht montierten oder ausgebildeten MOS-Transistors elektrisch mit einer durch Diffusion im Substrat erzeugten Kondensatorelektrode verbunden. Die so gebildete Zone wirkt dabei als Speicherknoten punkt. Mit anderen Worten: der Speicherknotenpunkt ist nicht einwandfrei vom Substrat getrennt.

Im Hinblick auf die geschilderten Gegebenheiten liegt damit der Erfindung die Aufgabe zugrunde, einen MOS-dRAM zu schaffen, der mittels einer einfachen Ausgestaltung eine Miniaturisierung einer Speicher zelle gewährleistet und der weiche Fehler sehr wirk sam zu unterdrücken vermag.

Diese Aufgabe wird durch die im Patentanspruch 1 ge kennzeichneten Merkmale gelöst.

Bei einer dRAM-Speicherzelle gemäß der Erfindung ist ein MOS-Transistor auf einer Halbleiterschicht in Form von Inseln, die durch eine Isolierschicht vom Substrat getrennt sind, ausgebildet. Der Konden sator ist dabei vom Gruben-Typ, und er ist durch Einbetten oder Einlassen einer Kondensatorelektrode in eine in ein Halbleitersubstrat eingestochene Grube oder Ausnehmung in einem mittels einer Isolierschicht vom Substrat isolierten oder getrennten Zustand ausgebildet. Die Punkte, in denen sich die erfindungsgemäße Speicher zelle wesentlich von der bisherigen Anordnung unter scheidet, sind folgende:

1) Das Halbleitersubstrat dient als gemeinsame Kondensatorelektrode für eine Anzahl von Speicher zellen;
2) die einzelnen, in die Grube oder Ausnehmung ein gebetteten Kondensatorelektroden wirken als unab hängige oder getrennte Speicherknotenpunkte (memory nodes) für jede Speicherzelle; und
3) die einzelnen, in die Grube oder Ausnehmung ein gebetteten Kondensatorelektroden und die Source zonen der auf der inselförmigen Halbleiterschicht ausgebildeten MOS-Transistoren sind elektrisch mit einander verbunden.

Tatsächlich sind die einzelnen oder getrennten Kon densatorelektroden und die inselförmigen Halbleiter schichten, in denen die Source- und Drainzonen von MOS-Transistoren ausgebildet sind, als einheitlicher Körper gefertigt.

Im folgenden sind bevorzugte Ausführungsformen der Erfindung anhand der Zeichnung näher erläutert. Es zeigen:

Fig. 1A eine Aufsicht auf einen Hauptteil eines dynamischen Randomspeichers bzw. dRAMs gemäß einer Ausführungsform der Erfindung,

Fig. 1B einen Schnitt längs der Linie A-A′ in Fig. 1A,

Fig. 1C eine perspektivische Darstellung des Hauptteils des dRAMs gemäß Fig. 1B, in welcher ein Al-Leiterzug und die darunter liegende Isolierschicht weggelassen sind,

Fig. 2A bis 2E Schnittansichten zur Verdeutlichung aufeinanderfolgender Schritte bei der Her stellung des dRAMs,

Fig. 3 eine Schnittansicht des Hauptteils eines dRAMs gemäß einer zweiten Ausführungsform der Erfindung,

Fig. 4 eine Schnittansicht des Hauptteils eines dRAMs gemäß einer dritten Ausführungsform der Erfindung,

Fig. 5A und 5B Schnittansichten zur Verdeutlichung aufeinanderfolgender Schritte bei der Her stellung eines dRAMs gemäß einer vierten Ausführungsform der Erfindung und

Fig. 6 eine Fig. 1C ähnelnde perspektivische Dar stellung eines dRAMs gemäß einer fünften Ausführungsform der Erfindung.

Gemäß den Fig. 1A bis 1C sind in ein p-Typ-Silizium substrat 1 an den Kondensatorzonen einer Anzahl von Speicherzellen zugewandten Stellen (jeweils) Gruben (trenches) 2 eingestochen. Als Kondensator-Isolier schichten und als Trennschichten zum elektrischen Trennen von MOS-Transistoren vom Substrat 1 sind thermisch erzeugte Oxidschichten 3 auf den Flächen abschnitten des Substrats 1 erzeugt, in denen die verschiedenen Gruben 2 ausgebildet sind. Mehrere inselförmige Siliziumschichten 4 sind auf die Teile des Substrats 1 aufgebracht, auf denen die thermischen Oxidschichten 3 erzeugt sind. Die jeweiligen insel förmigen Siliziumschichten 4 besitzen ein recht eckiges Muster, welches in der einen Richtung (je) zwei Gruben 2 überbrückt. Die in die Gruben 2 einge betteten oder eingelassenen Abschnitte der betreffen den Siliziumschichten 4 dienen als n⁺-Typ-Kondensator elektroden 5. In jeder Siliziumschicht 4 ist ein MOS-Transistor ausgebildet, der aus einer n⁺-Typ- Sourcezone 8 _1, einer n⁺-(Typ)-Drainzone 8 ₂, einer Gateisolierschicht 6, die auf dem zwischen Gate- und Drainzone 8 ₁ bzw. 8 ₂ liegenden Abschnitt der Silizium schicht 4 ausgebildet ist, und einer auf der Gate isolierschicht 6 abgelagerten Gateelektrode 7 be steht. Bei dieser Ausführungsform ist die Gateisolier schicht 6 eine thermisch erzeugte Oxidschicht (thermal oxide layer). Wie aus Fig. 1B hervorgeht, besteht die Sourcezone 8 ₁ des MOS-Transistors aus einer (material)einheitlich mit einer getrennten Konden satorelektrode 5 ausgebildeten n⁺-Schicht. In einer inselförmigen Siliziumschicht 4 sind jeweils zwei Speicherzellen ausgebildet. Die Drainzone 8 ₂ des MOS- Transistors wird von den Speicherzellen gemeinsam benutzt. Die Gateelektroden 7 sind, die inselförmige(n) Siliziumschicht(en) 4 kreuzend, in Reihe angeordnet, so daß sie jeweils als Wortleitungen dienen.

Wie vorstehend beschrieben, kennzeichnet sich der erfindungsgemäße dRAM dadurch, daß MOS-Transistoren und getrennte Kondensatorelektroden 5 in insel förmigen Siliziumschichten 4 ausgebildet sind, die in elektrisch isoliertem oder getrenntem Zustand auf dem Substrat 1 abgelagert sind. Bei dieser Anordnung wirken die ge trennten Kondensatorelektroden 5 jeweils als ge trennte Speicherknotenpunkte für jede Speicherzelle. Das Substrat 1 dient als gemeinsame oder Sammel- Kondensatorelektrode für alle Speicherzellen, näm lich als sog. Zellenplatte. Eine Isolierschicht 9 wird nach dem chemischen Aufdampfverfahren (CVD-Prozeß) auf das Substrat aufgebracht, auf dem auf vorher be schriebene Weise die MOS-Transistoren und die Kon densatoren montiert sind. Auf der Isolierschicht 9 wird ein Al-Leiterzug 10 ausgebildet, der über in der Isolierschicht 9 vorgesehene Kontaktlöcher 11 mit der jeweiligen Drainzone 8 ₂ verbunden ist und in einer die Wortleitungen unter einem rechten Winkel schneidenden Richtung verläuft. Diese Al-Leiterzüge 10 bilden Bitleitungen.

Im folgenden sind anhand der Fig. 2A bis 2E die auf einanderfolgenden Schritte bei der Fertigung des er findungsgemäßen dRAMs beschrieben. Die Fig. 2A bis 2E sind dabei der Fig. 1B entsprechende Schnittan sichten.

Gemäß Fig. 2A werden zunächst nach dem an sich be kannten reaktiven Ionenätzverfahren (RIE-Prozeß) in den Kondensatorzonen des p-Siliziumsubstrats 1 Gruben 2 ausgebildet. Sodann wird gemäß Fig. 2B eine etwa 10 nm dicke, thermisch erzeugte Oxidschicht 3 auf den Bereichen des Substrats 1 erzeugt, in welche die Gruben 2 eingestochen sind. Anschließend wird eine polykristalline p- oder i-Typ-Siliziumschicht 4 auf das gesamte Gebilde aufgebracht. Die thermische Oxidschicht 3 soll dabei die polykristalline Sili ziumschicht 4 elektrisch vom Substrat 1 trennen, und sie ist weiterhin als Kondensator-Isolierschicht vorgesehen. Im Anschluß daran wird gemäß Fig. 2C die Siliziumschicht 4 nach dem an sich bekannten PEP-Ver fahren selektiv geätzt, um in eine Anzahl von Insel mustern unterteilt zu werden. Jede geteilte insel förmige Siliziumschicht 4 nimmt dabei eine recht eckige, zwei Gruben 2 überbrückende Form an (Fig. 1A). Später wird die Siliziumschicht 4 durch Laserstrahl glühen oder -altern in einen Einkristallkörper umge wandelt. Der Glüh- oder Alterungsvorgang kann durch geführt werden, bevor die Siliziumschicht 4 in die Inselmuster unterteilt wird. Der Kondensatorerzeu gungsbereich jeder Siliziumschicht 4, nämlich der Bereich oder die Zone, wo die Grube 2 vorhanden ist, wird mit einem Fremdatom dotiert. Durch diese Fremd atomdotierung wird eine n⁺-Kondensatorelektrode 5 eines niedrigen spezifischen Widerstands erhalten.

Danach wird gemäß Fig. 2D auf jeder inselförmigen Siliziumschicht 4 eine Gateisolierschicht 6 ausge bildet, wodurch eine aus einer polykristallinen Si liziumschicht bestehende Gateelektrode 7 gebildet wird. Beim vorliegenden Ausführungsbeispiel ist die Gateisolierschicht 6 eine thermische Oxidschicht einer Dicke von etwa 10 nm. Wie aus den Fig. 1A bis 1C hervorgeht, erstreckt sich eine Reihe von Gate elektroden 7 quer über die inselförmigen Silizium schichten 4. Als nächstes werden eine n⁺-Sourcezone 8 ₁ und eine Drainzone 8 ₂ durch Ionenimplantation eines Fremdatoms unter Heranziehung der Gateelek trode 5 als Maske ausgebildet. In diesem Fall wird die Sourcezone 8 ₁ als mit der Kondensatorelektrode 5 (material)einheitliche n⁺-Schicht erzeugt. Sodann wird gemäß Fig. 2E die Isolierschicht 9 nach dem CVD-Prozeß auf das gesamte Gebilde aufgedampft, und in der Isolierschicht 9 wird ein Kontaktloch 11 aus gebildet. Schließlich wird der als Bitleitung dienende Al-Leiterzug 10 auf die Isolierschicht 9 aufgebracht.

Der dRAM gemäß der beschriebenen Ausführungsform kennzeichnet sich dadurch, daß die Seitenwand der Grube als Kondensator genutzt wird, wodurch eine große Kapazität bei einer kleinen Zellenfläche ge währleistet wird. Diesbezüglich besitzt die erfin dungsgemäße Anordnung dieselbe Zellenkapazität wie der bisherige Gruben- oder Rillenkondensator. Der erfindungsgemäße dRAM unterscheidet sich jedoch vom herkömmlichen, mit einem Gruben- oder Rillenkonden sator versehenen dRAM dadurch, daß die Kondensator elektrode in einer Richtung engegengesetzt zu der jenigen vorgesehen ist, in welcher die Elektrode beim bisherigen dRAM ausgebildet (operated) ist. Der erfindungsgemäße dRAM kennzeichnet sich nämlich dadurch, daß das Substrat 1 als gemeinsame Konden satorelektrode (Zellenplatte) für alle Speicherzellen wirkt. Außerdem sind dabei die MOS-Transistoren der jeweiligen Speicherzellen und die Kondensatorelek troden 5, die mit den Sourcezonen der MOS-Transistoren verbunden sind und als Speicherknotenpunkte wirken, auf der Siliziumschicht 4 so ausgebildet, daß sie durch die Oxidschicht 3 gegenüber dem Substrat 1 vollständig elektrisch isoliert bzw. getrennt sind. Beim dRAM gemäß dieser Ausführungsform wird die Informationsladung in der jeweiligen, in jede Gruppe 2 eingebetteten Kondensatorelektrode 5 gespeichert. Falls daher aufgrund des Einfließens von α-Teilchen eine elektrische Ladung im Substrat 1 erzeugt werden sollte, wird ein Einschleppen dieser Ladung in die als Speicherknotenpunkt wirkende Kondensatorelektrode 5 verhindert. Der erfindungsgemäße dRAM ist somit sicher vor dem Auftreten weicher Fehler geschützt.

Falls nur derselbe Freiheitsgrad bezüglicher weicher Fehler gewährleistet werden muß, wie er beim bis herigen dRAM erzielt werden kann, können erfindungs gemäß die Gruben 2 der Kondensatorzone mit einer geringeren Tiefe eingestochen werden als dies bisher nötig war. Hierdurch wird ein nennenswerter Ferti gungsvorteil im Vergleich zu dem Fall, in welchem eine tiefe Grube eines äußerst kleinen Durchmessers ausgebildet werden muß, gewährleistet.

Der erfindungsgemäße dRAM kennzeichnet sich auch da durch, daß ein Speicherknotenpunkt in einer unter Zwischenfügung einer Isolierschicht auf dem Substrat abgelagerten inselförmigen Siliziumschicht erzeugt ist, wodurch eine elektrische Isolierung oder Trennung zwischen den Speicherzellen gewährleistet wird. Im Gegensatz dazu weist der bisherige dRAM den Nachteil auf, daß es deshalb, weil ein Speicherknotenpunkt in einem Halbleitersubstrat gebildet ist, erforderlich ist, eine dicke Feldisolierschicht oder eine als Kanalstopper wirkende Fremdatom-Diffusionsschicht vorzusehen, um eine Trennung zwischen den Speicher zellen zu gewährleisten. Erfindungsgemäß kann dagegen auf alle diese Maßnahmen verzichtet werden.

Bei der beschriebenen Ausführungsform ist die Sili ziumschicht 4 unter vollständiger Trennung vom Sub strat auf dieses aufgetragen, beispielsweise aufge dampft. Falls jedoch eine polykristalline Silizium schicht durch Laserglühen in eine Einkristallmasse umgewandelt wird, empfiehlt es sich, einen Teil der polykristallinen Siliziumschicht das Einkristall- Siliziumsubstrat kontaktieren zu lassen. Dies beruht darauf, daß der Kontakbereich als Keim für das Kristallwachstum beim Laserglühen dient.

Fig. 3 ist eine Fig. 1B entsprechende Schnittansicht eines dRAMs gemäß einer zweiten Ausführungsform der Erfindung. Die den Teilen von Fig. 1 entsprechenden Teile von Fig. 3 sind dabei mit denselben Bezugs ziffern wie vorher bezeichnet und demzufolge nicht mehr im einzelnen erläutert. Wie aus Fig. 3 hervor geht, kennzeichnet sich der dRAM gemäß der zweiten Ausführungsform dadurch, daß in den Teilen der unter der Siliziumschicht 4 befindlichen thermischen Oxid schicht 3, in welchen die Gateelektroden 7 der MOS- Transistoren vorgesehen werden sollen, Löcher 12 ausgebildet sind. Die Siliziumschicht 4 kontaktiert das Substrat 1 durch diese Löcher 12 hindurch.

Die Ausführungsform gemäß Fig. 3 bietet den Vorteil, daß die aufgebrachte oder aufgedampfte Silizium schicht durch Glühen (oder Altern) mittels Laser strahlen in eine Einkristallmasse einer höheren Güte als bei der ersten Ausführungsform umgewandelt wird, so daß ein Schalt-MOS-Transistor ausgezeichneter Eigenschaften erhalten wird. Die Tatsache, daß die Siliziumschicht 4 das Substrat 1 unter der Gate elektrode 7 kontaktiert, hat keinen nachteiligen Einfluß auf die Eigenschaften des Bauelements. Dies ist darauf zurückzuführen, daß der Stromkanal des MOS-Transistors im Oberflächenbereich der Silizium schicht 4 gebildet ist und die Teile der Silizium schicht 4, welche das Substrat 1 durch die Löcher 12 kontaktieren, nur einen geringen Einfluß auf den Betrieb oder die Arbeitsweise des Transistors haben. Wenn weiterhin die Siliziumschicht 4 vom p- oder i- Typ ist, zeigt der Streustrom im Kondensator keine Tendenz zu einer Erholung, solange die n⁺-Source zone 8 ₁ das Substrat 1 am Loch 12 nicht kontaktiert. Bei der zuerst beschriebenen Ausführungsform ist der Substratbereich des MOS-Transistors vollständig vom freischwebenden oder Floating-Typ. Dagegen sind bei der zweiten Ausführungsform der Substratbereich des MOS-Transistors und das Substrat 1 auf ein festes Potential gesetzt. Dies ist für die Stabilisierung der Eigenschaften eines MOS-Transistors vorteilhaft.

Fig. 4 veranschaulicht im Schnitt einen dRAM gemäß einer dritten Ausführungsform der Erfindung, die sich von derjenigen nach Fig. 3 dadurch unterscheidet, daß ein Loch 13 in dem unter der Drainzone 8 ₂ liegen den Teil des MOS-Transistors ausgebildet ist. In diesem Fall verteilt sich ein in die Drainzone 8 ₂ eindiffundiertes Fremdatom etwas über die Oberfläche des Substrats 1, um eine n-Typ-Schicht 14 zu bilden. Die Ausführungsform gemäß Fig. 4 gewährleistet die selbe Wirkung wie die zweite Ausführungsform nach Fig. 3.

Bei allen beschriebenen Ausführungsformen werden die in die Gruben eingebetteten oder eingelassenen Kon densatorelektroden und die Siliziumschicht, auf wel cher ein MOS-Transistor erzeugt wird, aus derselben, in einem einzigen Schritt des CVD-Prozesses erzeugten Schicht ausgebildet. Diese Schicht kann jedoch auch in zwei Schritten erzeugt werden.

Die Fig. 5A und 5B sind Schnittansichten eines dRAMs gemäß einer vierten Ausführungsform der Erfindung. Gemäß Fig. 5A sind im Siliziumsubstrat 1 Gruben 2 ausgebildet. Nach der Erzeugung der Oxidschicht 3 wird eine erste, stark mit einem Fremdatom dotierte polykristalline n⁺-Typ-Siliziumschicht 4 ₁ nur in die Gruben 2 eingelassen. Dies kann beispielsweise da durch erzielt werden, daß die Siliziumschicht 4, wie in Fig. 2B gezeigt, mit einer flachen Oberfläche ab gelagert bzw. aufgedampft, sodann die Gesamtfläche der Siliziumschicht 4 bis zur Freilegung der Oxid schicht 3 weggeätzt und anschließend mit einem Fremd atom dotiert wird. Gemäß Fig. 5B wird später eine zweite polykristalline Schicht 4 ₂ auf die gesamte Anordnung aufgebracht. Die zweite polykristalline Siliziumschicht 4 ₂ wird zu einem inselförmigen Muster geformt, so daß dasselbe Gebilde wie in Fig. 2C er halten werden kann. Der dRAM kann anschließend mit denselben Fertigungsschritten wie bei den vorher be schriebenen Ausführungsbeispielen hergestellt wer den. Die vierte Ausführungsform kennzeichnet sich dadurch, daß die in die Gruben 2 eingelassenen Kon densatorelektroden einen zufriedenstellend niedrigen Widerstand besitzen.

Bei allen beschriebenen Ausführungsformen ist die Siliziumschicht vom Substrat nur durch eine dünne thermische Oxidschicht getrennt. Die die insel förmigen Siliziumschichten kreuzenden Gateelektroden sind daher dem Substrat zwischen den inselförmigen Siliziumschichten unter Zwischenfügung einer dünnen thermischen Oxidschicht zugewandt. Infolgedessen be sitzt die Gateelektrode, nämlich die Wortleitung, eine große Floating-Kapazität. Zur Verminderung der letzteren empfiehlt es sich, eine Isolierschicht in die zwischen den inselförmigen Siliziumschichten befindlichen Bereiche einzulassen.

Fig. 6 ist eine Fig. 1C entsprechende perspektivische Darstellung des dRAMs gemäß einer fünften Ausführungs form der Erfindung. Das Gebilde gemäß Fig. 6 kann dadurch erhalten werden, daß zunächst die Silizium schicht 4 zu Inseln geformt wird, wobei durch Rück ätztechnik (etch-back technique) eine chemisch auf gedampfte oder CVD-Isolierschicht 15 zwischen die inselförmigen Siliziumschichten eingelassen wird. Die Anordnung gemäß Fig. 6 bietet den Vorteil, daß nicht nur die Floating-Kapazität der Gateelektrode 7, wie erwähnt, verringert ist, sondern auch das Sub strat vor der Erzeugung der Gateelektroden 7 eine flache Oberfläche besitzt, wodurch ein Bruch der Gateelektroden 7 an abgestuften Abschnitten ver mieden und ein erhöhter Widerstand erzielt wird, während weiterhin eine höhere Präzision bei der Musterung der Gateelektroden 7 gewährleistet wird.

Bei allen beschriebenen Ausführungsformen werden eine getrennte Kondensatorelektrode und eine Halbleiter schicht eines MOS-Transistors aus einer poly kristallinen Siliziumschicht erzeugt, nachdem diese in eine Einkristallschicht umgewandelt worden ist. Die polykristalline Siliziumschicht kann jedoch auch durch eine amorphe Siliziumschicht ersetzt wer den.

Claims

1. Dynamischer MOS-Randomspeicher, hergestellt durch Integration einer Anzahl von jeweils aus einem Kondensator und einem MOS-Transistor bestehenden Speicherzellen auf einem Halbleiter-Substrat, da durch gekennzeichnet, daß das Substrat (1) als gemeinsame oder Sammel-Kondensatorelektrode für die Anzahl der Speicherzellen dient, der Konden sator eine getrennte Kondensatorelektrode (5) aufweist, die unter Zwischenfügung einer Konden sator-Isolierschicht (3) in eine in das Substrat (1) eingestochene Grube (trench) (2) eingelassen und als Speicherknotenpunkt zum Sammeln elek trischer Ladungen vorgesehen ist, und der MOS- Transistor eine auf das Substrat (1) in einem von diesem elektrisch getrennten Zustand aufgebrachte oder aufgedampfte und mit der getrennten Konden satorelektrode (2) verbundene, inselförmige Halb leiterschicht (4), auf der Halbleiterschicht (4) erzeugte Source- und Drainzonen (8 ₁ bzw. 8 ₂), eine auf dem zwischen Source- und Drainzonen (8 ₁ bzw. 8 ₂) festgelegten Bereich der Halbleiter schicht (4) ausgebildete Gateisolierschicht (6) und eine auf letzterer montierte oder erzeugte Gateelektrode (7) aufweist.

2. Dynamischer MOS-Randomspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die getrennte Konden satorelektrode (5) und die Halbleiterschicht (4), auf welcher der MOS-Transistor ausgebildet ist, aus einer (material)einheitlich erzeugten Silizium schicht (4) bestehen.

3. Dynamischer MOS-Randomspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Kondensator-Iso lierschicht (3) durch thermisches Oxidieren des Substrats (1) gebildet ist und die Halbleiter schicht (4) durch eine (material)einheitlich mit der Kondensator-Isolierschicht (3) ausgebildete oxidierte Schicht vollständig vom Substrat (1) getrennt (isolated) ist.

4. Dynamischer MOS-Randomspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Kondensator-Iso lierschicht (3) durch thermisches Oxidieren des Substrats (1) gebildet ist, der Hauptteil der Halbleiterschicht (4) durch eine (material)ein heitlich mit der Kondensator-Isolierschicht (3) ausgebildete oxidierte Schicht vom Substrat (1) getrennt ist und Halbleiterschicht (4) und Sub strat (1) über ein in der oxidierten Schicht un terhalb der Halbleiterschicht (4) der MOS-Tran sistorzone ausgebildetes (Kontakt-)Loch (12) miteinander verbunden sind.

5. Dynamischer MOS-Randomspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die getrennte Konden satorelektrode (5) aus einer ersten, in die Grube (2) eingelassenen Siliziumschicht (4 ₁) ge bildet ist und die Halbleiterschicht der MOS- Transistorzone aus einer zweiten Siliziumschicht (4 ₂) besteht, welche die erste Siliziumschicht (4 ₁) überlappend ausgebildet ist.