DE3508996C2

DE3508996C2 -

Info

Publication number: DE3508996C2
Application number: DE3508996A
Authority: DE
Inventors: Shinichi Itami Hyogo Jp Satoh
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1984-04-17
Filing date: 1985-03-13
Publication date: 1990-02-08
Also published as: JPH0616549B2; US5049959A; DE3508996A1; JPS60220958A

Description

Die Erfindung bezieht sich auf eine integrierte Halbleiterschaltungsein richtung mit einem Kondensator.

In den vergangenen Jahren ist bei integrierten Halbleiter schaltungseinrichtungen, insbesondere bei einem dynamischen Direktzugriffsspeicher von einem Typ mit einem einzelnen Transistor und einem einzelnen Kondensator, wenn das Schal tungsmuster aufgrund hoher Integration verfeinert wird, die Fläche des Kondensators verringert worden, was unter anderem sogenannte "Soft Errors" aufgrund der Verringerung der Ladungsspeicherkapa zität in dem Kondensatorteil zur Folge hat. Eine Reihe von Gegenmaßnahmen wurde getroffen, um diesen Problemen Rechnung zu tragen.

Fig. 1 zeigt den Aufbau eines Teils eines herkömmlichen dynamischen Di rektzugriffsspeichers im Schnitt. In Fig. 1 ist ein dicker Oxid film 2 zur Trennung der Einrichtungen auf einem Silizium- Halbleitersubstrat 1 vom P-Typ gebildet, so daß benachbarte Einrichtungen elektrisch voneinander isoliert sind. Der dyna mische Direktzugriffsspeicher weist mindestens einen Tran sistorteil und mindestens einen Kondensatorteil auf. Der Transistorteil schließt eine N⁺-diffundierte Schicht 6 als Source und Drain, die auf einem vorbestimmten Bereich vom P-Typ des Halbleitersubstrats 1 gebildet werden, und eine Gate-Elektrode 4, die auf einer Fläche des Halbleitersubstrats 1 vom P-Typ über einer dünnen Oxidschicht 3 gebil det wird, ein. Andererseits schließt der Kondensatorteil das P-Typ-Halbleitersubstrat 1, die dünne Oxidschicht 3 und eine Kondensatorelektrode 5, die auf einem vorbe stimmten Bereich über der dünnen Oxidschicht 3 gebildet ist, ein.

Bei dem oben beschriebenen Aufbau ist es, wenn ein Schaltungs muster weiter verfeinert wird, klar, daß die Fläche des Kon densators verringert wird, und somit wird die Ladungsspeicher kapazität des Kondensators ebenfalls verringert. Um eine sol che Verringerung der Speicherkapazität zu verhindern, könnte man eine Verringerung der Dicke des dünnen Oxidfilms 3 in Be tracht ziehen, so daß die Speicherkapazität somit vergrößert werden könnte. Es besteht allerdings insofern eine Grenze, als die Dicke des Oxidfilmes 3 nicht weiter dünner gemacht werden kann, aufgrund der Begrenzung der Durchbruchs spannung des Gate-Oxidfilms.

Daher wurde der Versuch unternommen, zur Vergrößerung der Kapazität, wie mit der ge strichelten Linie in Fig. 1 gezeigt, eine Halbleiterschicht 7 mit einer hohen Verunrei nigungskonzentration vom P-Typ in dem Siliziumhalbleitersubstrat 1 zu bilden, wodurch die Ladungsspeicherkapazität erhöht wird. Auch bei einem solchen Aufbau verringert sich jedoch, wenn die Fläche des Kondensa tors kleiner wird, die Fläche des p-n-Übergangs ebenfalls, und somit kann eine starke Vergrößerung der Ladungsspeicher kapazität nicht erwartet werden.

Um den Mangel des oben beschriebenen Aufbaus zu eliminieren, wurde ein Fortschritt zur Vergrößerung der Speicherkapazität durch Bilden einer tiefen Rille in einem Halbleitersubstrat zur Bildung eines Kondensators erreicht. Eine solche Vorge hensweise wurde beschrieben von H. Sunami et al., "A CORRU GATED CAPACITOR CELL (CCC) FOR MEGABIT DYNAMIC MOS MEMORIES", IDEM'82 Digest, S. 806-808.

Fig. 2 ist eine Zeichnung, die einen geschnittenen Aufbau einer herkömmlichen Verbesserung eines Speicherkondensator teils in einem dynamischen Direktzugriffsspeicher zeigt. Be zogen auf Fig. 2 wird ein solcher Aufbau beschrieben. Zu nächst wird eine tiefe Rille in einem Bereich vom P-Typ des Silizium-Halbleitersubstrats 1 gebildet, die der Fläche des Kondensators entspricht, und dann werden das Substrat 1 und die Oberfläche der Rille mit einem dünnen Oxidfilm 3 bedeckt. Danach wird die Rille mit z. B. einer polykristallinen Sili ziumschicht 8 gefüllt und eine Kondensatorelektrode 5 auf der Fläche der Rille gebildet. Demgemäß dient die polykristalline Siliziumschicht 8 als Kondensatorelektrode. Bei einem solchen Aufbau dient, die Oberfläche der Rille auch als Kondensatorfläche, und somit kann da eine tiefe Rille in dem Substrat 1 gebildet ist, die gesamte Fläche des Kon densators vergrößert werden. Auch in einem solchen Fall soll te jedoch, aufgrund der Durchbruchsspannung des dünnen Oxid films 3, der auf der Oberfläche der Rille gebildet ist, die Dicke des Oxidfilms 3 größer sein als die Dicke eines gewöhn lichen Oxidfilms. Daher ist es, selbst wenn eine relativ tiefe Rille gebildet wird, nach wie vor schwierig, die Ladungsspeicherkapazität zu ver größern.

Aus dem IBM Technical Disclosure Bulletin, VOL. 26, Nr. 9, 1984, Seite 4699-4701 ist eine integrierte Halbleiterschal tungseinrichtung mit einem Kondensator, einem Halbleiter substrat, einer sich in das Halbleitersubstrat erstreckenden Rille, einem Kondensatordielektrikum auf der Oberfläche der Rille und einer in der Rille gebildeten Kondensatorelektrode bekannt. Zur Reduzierung von "Soft Errors" ist im Bodenbe reich der Rille im Substrat durch Implantieren von Bor ein P⁺-Bereich gebildet.

Aus der EP 00 88 451 A1 ist eine integrierte Halbleiterschal tungseinrichtung mit einem Kondensator, einem Halbleitersub strat, einer auf dem Halbleitersubstrat angeordneten Halb leiterschicht, einer von der Oberfläche der Halbleiterschicht ausgehenden, sich in das Halbleitersubstrat erstreckenden Rille, einem Kondensatordielektrikum auf der Oberfläche der Rille und einer in der Rille gebildeten Kondensatorelektrode bekannt. Bei dieser Halbleiterschaltungseinrichtung ist eben falls im Bodenbereich der Rille ein P⁺-Bereich vorgesehen.

Aufgabe der Erfindung ist es, eine integrierte Halbleiter schaltungseinrichtung mit einem Kondensator vorzusehen, die bei hoher Packungsdichte eine gute Unempfindlichkeit gegen über sogenannten "Soft Errors" aufweist.

Diese Aufgabe wird durch eine integrierte Halbleiterschal tungseinrichtung mit den Merkmalen des Patentanspruches 1 gelöst, insbesondere durch das Vorsehen des hochdotierten Substrats und durch das Vorsehen einer gewissen Tiefe der Nut bzw. Rille im Substrat.

Es folgt die Beschreibung eines Ausführungsbeispiels anhand der Figuren. In den Figuren zeigt

Fig. 1 eine Querschnittsansicht eines Transistors und eines Speicherkondensa tors bei einem herkömmlichen dynamischen Direkt zugriffsspeicher;

Fig. 2 eine Querschnittsansicht eines Transistors und eines Speicherkondensa tors eines anderen herkömmlichen dynamischen Di rektzugriffsspeichers mit einem Rillenbereich;

Fig. 3A, 3B und 3C Schnittansichten zur Verdeutlichung des Herstellungsverfahrens eines dynami schen Direktzugriffsspeichers mit einem Rillen bereich, gemäß einer Ausführungsform der Erfindung; und

Fig. 4 eine Zeichnung, die schematisch eine N-Schicht und eine Sperrschicht zeigt, die in dem Randbereich der Kondensatorelektrode gebildet sind, beim Be trieb des Kondensatorteils in Fig. 3C.

Die Fig. 3A, 3B und 3C zeigen einen Querschnittsaufbau eines dynamischen Direktzugriffsspeichers gemäß der Ausfüh rungsform der Erfindung, die in der Reihenfolge des Verfah rens dargestellt sind. In Fig. 3A ist eine Anordnung aus einem P⁺⁺-Substrat 9 aus Silizium mit einer hohen Verunrei nigungskonzentration von 1 × 10¹⁶-1 × 10²¹/cm³, einer P-Typ- Halbleiterschicht 10 mit einer niedrigen Verunreinigungskon zentration von 1 × 10¹⁴-1 × 10¹⁶/cm³, die auf dem Substrat 9 gebildet ist und eine Dicke von 2-3 µm besitzt, und einen dicken Oxidfilm 2 aus SiO₂ zur Isolation, der durch ein her kömmliches Verfahren gebildet wird, dargestellt. Dann wird in Fig. 3B eine Rille mit einer Tiefe von 4-5 µm auf einer Fläche des Siliziumsubstrates entsprechend der Kondensatorelektrode gebildet, wobei dazu Einrichtungen des konventionellen Plasma ätzens oder ähnlichem verwendet werden, und ein dünner Oxidfilm 3 über der Oberfläche der Rille und dem Silizium- Halbleitersubstrat wird gebildet. Danach wird die Rille mit z. B. einer polykristallinen Siliziumschicht 8 gefüllt, so daß ein Rillenbereich 15, dessen Oberfläche flach ist, gebildet wird. Zusätzlich wird in Fig. 3C ein N⁺-dif fundierter Bereich 6 für Source und Drain, eine Gate-Elek trode 4 und eine Kondensatorelektrode 5 gebildet, so daß ein einzelner Transistor und ein einzelner Kondensator einer Speicherzelle gebildet wird.

Weiterhin wird der Grund beschrieben, warum die Konzentration in dem Halbleitersubstrat 9 zu 1 × 10¹⁶-1 × 10²¹/cm³ ge wählt wird. Einer der Gründe ist, daß ein P-N-Übergang in dem Seitenteil und dem Bodenteil des Rillenbereiches gebildet wird, so daß die Speicherkapazität in dem Kondensatorteil durch Verwendung der Übergangskapazität vergrößert werden kann. Ein anderer Grund besteht darin, Fehler, die durch α-Teilchen hervorgerufen werden, zu verhindern.

Bezogen auf Fig. 4 wird ein Kondensatorteil, wenn eine elek trische Ladung in einer Speicherzelle mit dem oben beschrie benen Aufbau gespeichert ist, betrachtet. In diesem Fall wer den in dem Halbleitersubstrat eine N-Schicht 12, die in Fig. 4 von einer strich-punktierten Linie umgeben ist, und eine Sperrschicht 11, die in Fig. 4 von einer gestrichelten Linie umgeben ist, um den dünnen Oxidfilm 3 gebildet. Folglich tragen beide Kapazitäten, die von dem dünnen Oxidfilm 3 zwi schen der Kondensatorelektrode 5 und dem entsprechenden Teil 8 der Elektrode und der N-Schicht 12 gebildet sind, und eine Übergangskapazität, die von der Grenzschicht 11 zwischen der N-Schicht 12 und der P-Schicht 10 und dem P⁺⁺-Typ des Sub strats 9 gebildet ist, zu der Ladungsspeicherkapazität des Kondensatorteils bei, wodurch eine starke Vergrößerung, ver glichen mit einer herkömmlichen Einrichtung, erreicht wird.

Obgleich ein dynamischer Direktzugriffsspeicher mit einem P-Typ-Halbleitersubstrat in der obigen Ausführungsform be schrieben wurde, kann das Konzept der Erfindung auch auf einen dynamischen Direktzugriffsspeicher mit einem N-Typ- Halbleitersubstrat und einem Rillenaufbau in einer Komple mentär-Metalloxid-Halbleitereinrichtung (CMOS) und ähnlichem angewendet werden.

Claims

1. Integrierte Halbleiterschaltungseinrichtung mit einem Kondensator, mit

a) einem relativ hoch dotierten Halbleitersubstrat (9),
b) einer auf dem Halbleitersubstrat (9) angeordneten, 2-3 µm dicken und relativ gering dotierten Halbleiterschicht (10) vom Leitungstyp des Halbleitersubstrats (9),
c) einer von der Oberfläche der Halbleiterschicht (10) aus gehenden, sich ins Halbleitersubstrat (9) erstreckenden und 4-5 mm tiefen Rille (15),
d) einem Kondensatordielektrikum (3) auf der Oberfläche der Rille (15), und
e) einer in der Rille (15) gebildeten Kondensatorelektrode (8).

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Verunreinigungskonzentration des Halbleitersubstrates (9) 10¹⁶-10²¹/cm³ beträgt.

3. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Verunreinigungskonzentration der Halbleiterschicht (10) 10¹⁴-10¹⁶/cm³ beträgt.