DE3920646A1 - Halbleiterspeichereinrichtung - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiter­ speichereinrichtung mit einer Mehrzahl von Speicherzellen, von denen jede einen Transistor und einen Kondensator auf­ weist, und insbesondere auf eine solche Halbleiterspeicher­ einrichtung, die sowohl hinsichtlich des Integrationsgrades als auch der Betriebszuverlässigkeit verbessert ist.

Fig. 4A ist ein Blockschaltbild, das ein Beispiel eines dyna­ mischen Direktzugriffsspeichers (random access memory, RAM) zeigt, und Fig. 4B ist ein Schaltbild, das eine RAM-Zelle zeigt. Gemäß dieser Figuren weist eine Anordnung von Spei­ cherzellen 101 eine Mehrzahl von Speicherzellen auf, die matrixartig angeordnet sind. Diese Speicherzellen sind an Schnittpunkten zwischen einer Mehrzahl von Wortleitungen 110, die mit einem X-Adressenpuffer-Decodierer 102 verbunden sind, und einer Mehrzahl von Bitleitungen 107, die mit einem Y-Adressenpuffer-Decodierer 103 verbunden sind, angeordnet. Jede Speicherzelle weist einen Feldeffekttransistor 108 und einen Kondensator 109 auf. Jeder Kondensator 109 ist mit seiner einen Elektrode 111 mit dem Feldeffekttransistor 108 verbunden und wird als ein Speicherknoten bezeichnet, und seine andere Elektrode 112 wird als Zellenplatte oder gemein­ same Elektrode bezeichnet.

Beim Einschreiben von Daten wird der Feldeffekttransistor 108 durchgeschaltet, wenn ein vorbestimmtes Potential an die Wortleitung 110 angelegt wird, so daß die von der Bit­ leitung 107 gelieferten Ladungen im Kondensator 109 gespei­ chert werden. Umgekehrt wird beim Datenauslesen der Feld­ effekttransistor 108 durchgeschaltet, wenn ein vorbestimmtes Potential an die Wortleitung angelegt wird, so daß die im Kondensator gespeicherten Ladungen über die Bitleitung 107 abgeleitet werden.

Wenn eine Speicherzelle, in die Daten eingeschrieben oder aus der Daten ausgelesen werden sollen, ausgewählt wird, wird eine Wortleitung 110 vom X-Adressenpuffer-Decodierer 102 ausgewählt, und eine Bitleitung 107 wird vom Y-Adressen­ puffer-Decodierer 103 ausgewählt. Das heißt, die Speicher­ zelle, die am Schnittpunkt zwischen der ausgewählten Wort­ leitung 110 und der ausgewählten Bitleitung 107 angeordnet ist, wird ausgewählt.

Eine Schreib-/Lese-Steuerschaltung 104 steuert das Auslesen bzw. Einschreiben von Daten in Abhängigkeit von einem Schreib-/ Lese-Steuersignal R/W. Während des Dateneinschreibens wird ein Dateneingangssignal D _ein über die Schreib-/Lese-Steuer­ schaltung 104 und einen Leseverstärker 105 an die ausgewählte Speicherzelle angelegt. Beim Datenauslesen werden die in der ausgewählten Speicherzelle gespeicherten Daten erfaßt und vom Leseverstärker 105 verstärkt, so daß sie über einen Datenausgangspuffer 106 als Ausgangsdaten D _aus ausgelesen werden.

In letzter Zeit sind zum Verbessern des Integrationsgrades, d.h. der Integrationsdichte, und der Betriebszuverlässigkeit dynamischer Direktzugriffsspeichereinrichtungen eine Vielfalt von grabenartigen Kondensatoren für Speicherzellen vorge­ schlagen worden. Fig. 5 ist eine Schnittansicht, die ein Paar Speicherzellen mit grabenartigen Kondensatoren zeigt, wie sie in der japanischen Veröffentlichung Japanese Patent Laying-Open Gazette No. 88 555/1886 offenbart worden sind. Gemäß dieser Figur ist ein Graben h auf einer ebenen Ober­ fläche eines p-Halbleitersubstrats 211 gebildet, und ein Paar Kondensatoren ist im Graben h gebildet. Ein Polysili­ zium-Gebiet 230, das vom Substrat 211 mit einem Referenz­ potential versorgt ist, wirkt als eine Zellenplatte für die beiden Kondensatoren und auch als ein Trenngebiet zwischen diesen beiden Kondensatoren.Signalladungen werden in einem Polysiliziumspeicherknoten 217 gespeichert, der entlang der Seitenwände des Grabens h angeordnet ist. Die Oberfläche der Seitenwände ist mit Siliziumoxidfilmen 218 a bzw. 218 b bedeckt. Somit kann durch Bilden des Grabens h mit größerer Tiefe eine große Speicherkapazität erhalten werden, ohne daß die von den Kondensatoren belegte ebene Fläche vergrößert wird.

Jedes der Paare von n-Kanal-Feldeffekttransistoren weist eine mit der Wortleitung verbundene Polysilizium-Gateelek­ trode 213, ein mit der Bitleitung verbundenes n-Draingebiet 214 und ein über die Polysilizium-Sourceelektrode 216 mit einem der Speicherknoten 217 verbundenes n-Sourcegebiet 215 auf. Unter dem n-Sourcegebiet 215 ist ein p⁺-Störstellen­ gebiet 212 gebildet, durch das das Sourcegebiet 215 von einer auf dem Substrat 211 durch das Potential des Speicherknotens 217 gebildeten Verarmungsschicht getrennt ist. Somit wirkt die p⁺-Störstellenschicht 212 dahingehend, daß sie durch α-Teilchen verursachte "soft errors" verhindert.

In der Speicherzelle von Fig. 5 wird das gegenüber dem p- Substrat 211 positive Potential an das Gate 213 angelegt, so daß das Kanalgebiet zwischen der n-Source 215 und dem n-Drain 214 leitend gemacht wird und folglich Daten in den Speicherknoten 217 eingeschrieben oder aus diesem ausgelesen werden können.

Die Speicherzelle von Fig. 5 ist eine Speicherzelle vom so­ genannten Substrat-Zellenplatten-Typ, in der das Referenz­ potential vom Halbleitersubstrat 211 an die Zellenplatte 230 angelegt wird. Bei diesem Aufbau wird das Rauschpotential des Halbleitersubstrats 211 direkt als Schwankungen in das Zellenplattenpotential reflektiert, um den Rauschabstand der Speicherzelle zu senken. Da es außerdem bei der Speicher­ zelle vom Substrat-Zellenplatten-Typ nicht möglich ist, ein vom vorbestimmten Substratpotential verschiedenes Potential an die Zellenplatte 230 anzulegen, kann das Zellenplatten­ potential nicht derart eingestellt werden, daß die Intensität des an den dielektrischen Film 218 a des Kondensators angeleg­ ten elektrischen Feldes verringert wird.

M. Kumanoya usw. berichten in IEEE J. Solid-State Circuits, Band SC-18, Seiten 909 bis 913 vom Oktober 1985, daß durch Anlegen eines vom Substratpotential Vss (0 V) verschiedenen Potentials Vcc/2 (2 V) an die Zellenplatte die Intensität des an den dielektrischen Film des Kondensators angelegten elektrischen Feldes verringert wird, um die Betriebszuver­ lässigkeit der Speicherzelle zu verbessern. In diesem Fall beträgt die "H"-Pegel-Signalspannung 4 V, und die "L"-Pegel- Signalspannung beträgt 0 V. Das heißt, wenn das Substrat­ potential Vss an die Zellenplatte angelegt wird, muß der dielektrische Film des Kondensators die Intensität des elek­ trischen Feldes von 4 V aushalten, wogegen der dielektrische Film, wenn das Potential Vcc/2 an die Zellenplatte angelegt wird, nur die Intensität des elektrischen Feldes von 2 V aushalten muß. Das bedeutet, daß eine größere Dicke des dielektrischen Filmes des Kondensators erforderlich ist, wenn das Substratpotential an die Zellenplatte angelegt wird, und daß die dickeren dielektrischen Filme der Kondensatoren nicht erwünscht sind für den höheren Integrationsgrad der RAM-Einrichtung.

Darüberhinaus spielt der Siliziumoxidfilm 218 b in Fig. 5 praktisch nicht die Rolle des dielektrischen Filmes des Kon­ densators, da im Substrat 211 aufgrund des Potentials des Speicherknotens 217 eine Verarmungsschicht gebildet ist. Damit nicht nur der Siliziumoxidfilm 218 a, sondern auch der Siliziumoxidfilm 218 b als dielektrischer Film des Kondensa­ tors wirken kann, ist es ausreichend, die Konzentration der p-Störstellen im Substrat 211 zu erhöhen. Wenn jedoch die Störstellenkonzentration des Substrats erhöht wird, wird die Schwellenspannung des Feldeffekttransistors in uner­ wünschter Weise erhöht.

Im Hinblick auf das Vorstehende ist es Aufgabe der vorliegen­ den Erfindung, eine Halbleiterspeichereinrichtung zu schaf­ fen, die nicht nur hinsichtlich des Integrationsgrades, son­ dern auch der Betriebszuverlässigkeit verbessert ist.

Diese Aufgabe wird gelöst durch eine Halbleiterspeicherein­ richtung, die folgendes aufweist: ein p-Halbleitersubstrat mit einer planaren Oberfläche, einen auf der planaren Ober­ fläche geformten und Seitenwände und eine Bodenoberfläche aufweisenden Graben, ein auf den Seitenwänden und der Boden­ oberfläche des Grabens aus einer n-Störstellenschicht ge­ bildetes erstes Gebiet einer Kondensatorzellenplatte, zwei Kondensatorspeicherknoten, deren Oberflächen mit dielektri­ schen Kondensatorfilmen 7 a und 8 a bedeckt sind und die ent­ lang der Seitenwände des Grabens gebildet sind, um einander gegenüberzuliegen, ein auf einem elektrisch leitenden Mate­ rial gebildetes zweites Gebiet der Zellenplatte, wobei das zweite Gebiet zwischen den beiden Speicherknoten 2 a eingefügt ist und an der Bodenoberfläche des Grabens mit dem ersten Gebiet der Zellenplatte verbunden ist, und n-Kanal-Feldef­ fekttransistoren, von denen jeder mit einem der Speicherkno­ ten verbunden ist und auf der planaren Oberfläche gebildet ist.

Da die Zellenplatte vom Substrat durch den p-n-Übergang ge­ trennt ist, kann in der Halbleiterspeichereinrichtung der vorliegenden Erfindung ein vom Substratpotential verschie­ denes Potential an die Zellenplatten angelegt werden. Dies führt zur verringerten Intensität des elektrischen Feldes, das an die dielektrischen Filme der Kondensatoren angelegt wird, und zur verbesserten Betriebszuverlässigkeit der Halbleiterspeichereinrichtung. Da außerdem beide Seiten des Speicherknotens der Kondensatoren der Zellenplatte gegenüber­ liegen, wird die wirksame Fläche des Kondensators vergrößert, um die Integrationsdichte der Halbleiterspeichereinrichtung zu erhöhen. Weiterhin können die aufgrund der Injektion von α-Teilchen durch Elektronen erzeugten "soft errors" verrin­ gert werden.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung eines Ausführungsbeispiels anhand der Figuren. Von den Figuren zeigen:

Fig. 1A eine schematische Ansicht der Anordnung in einer Halbleiterspeichereinrichtung gemäß eines Ausführungsbeispiels der vorliegenden Erfindung;,

Fig. 1B eine Schnittansicht entlang einer Schnitt­ linie 1B-1B von Fig. 1A;

Fig. 2A bis 2E Draufsichten zum Darstellen des Herstel­ lungsprozesses der in den Fig. 1A und 1B gezeigten Halbleiterspeichereinrichtung;

Fig. 3A bis 3I Schnittansichten zum Darstellen des Her­ stellungsprozesses der in den Fig. 1A und 1B gezeigten Halbleiterspeichereinrich­ tung;

Fig. 4A ein Blockschaltbild, das eine Anordnung in einer dynamischen Direktzugriffsspeicher­ einrichtung zeigt;

Fig. 4B ein Schaltbild einer Speicherzelle;

Fig. 5 eine Schnittansicht eines Paares Halbleiter­ speicherzellen von bisher verwendeten Halb­ leiterspeichereinrichtungen.

Fig. 1A ist eine schematische Darstellung, die in Draufsicht die Anordnung in einer Halbleiterspeichereinrichtung gemäß eines Ausführungsbeispieles der vorliegenden Erfindung zeigt, und Fig. 1B ist eine Schnittansicht entlang einer Schnitt­ linie 1B-1B in Fig. 1A. In diesen Figuren sind Gräben 16 auf einer planaren Oberfläche eines p-Silizium-Einkristall­ substrats gebildet. Auf den seitlichen und der Bodenfläche des Grabens 16 ist eine als ein erstes Gebiet einer Konden­ satorzellenplatte wirkende n-Störstellenschicht 19 gebildet. Innerhalb des Grabens 16 ist ein Paar Kondensatorspeicher­ knoten 2 a, die aus Polysilizium gebildet sind und deren Ober­ flächen mit den dielektrischen Kondensatorfilmen 7 a, 8 a aus Siliziumoxid bedeckt sind, entlang der Seitenwände des Gra­ bens 16 angeordnet, um einander gegenüberzuliegen. Innerhalb des Grabens 16 ist ein als ein zweites Gebiet der Zellen­ platte wirkendes Polysiliziumgebiet 3 a zwischen den Speicher­ knoten 2 a so angeordnet, daß es an der Bodenseite des Gra­ bens 16 in das erste Gebiet 19 der Zellenplatte übergeht.

Jeder Speicherknoten 2 a ist über eine Polysilizium-Source­ elektrode 5 a mit einem n-Sourcegebiet 9 eines n-Kanal-Feld­ effekttransistors verbunden. Ein n-Draingebiet 10 des Feld­ effekttransistors ist in einem Kontaktloch 17 über eine Poly­ silizium-Drainelektrode 5 b und ein Polysilizium-Verbindungs­ gebiet 2 b mit einer Aluminium-Bitleitung 14 verbunden. Ein aus einer p-Störstellenschicht bestehendes Kanalgebiet 18 ist zwischen der Source 9 und dem Drain 10 gebildet. Über dem Kanalgebiet 18 ist auf einem Siliziumoxid-Gateelektroden­ film 28 eine gleichzeitig als eine Gateelektrode verwendete Polysilizium-Wortleitung 12 gebildet.

Ein auf der Oberfläche des Substrats 1 gebildeter dicker Siliziumoxidfilm 27 a ist ein Oxidfilm, der die Source 9 des Feldeffekttransistors und das erste Gebiet 19 der Zellen­ platte voneinander trennt, während ein dicker Siliziumoxid­ film 27 b ein Oxidfilm ist, der zwei angrenzende Feldeffekt­ transistoren trennt. Die Zellenplatte 3 a ist mit einem Sili­ ziumoxidfilm 11 bedeckt, die Wortleitung 12 ist mit einem Siliziumoxidfilm 13 bedeckt, und die Bitleitung 14 ist mit einem Oberflächenschutzfilm 15 aus Siliziumnitrid bedeckt.

In der in den Fig. 1A und 1B gezeigten Halbleiterspeicher­ einrichtung ist die Zellenplatte 3 a und 19 vom Substrat 1 durch den p-n-Übergang getrennt, so daß ein vom Substrat­ potential verschiedenes Potential an die Zellenplatte 3 a und 19 angelegt werden kann. Daher kann die Intensität des an die dielektrischen Filme 7 a und 8 a der Kondensatoren an­ gelegten elektrischen Feldes verringert werden, während die Halbleiterspeichereinrichtung hinsichtlich der Betriebszu­ verlässigkeit verbessert werden kann. Da außerdem die beiden Seiten der Speicherknoten 2 a der Kondensatoren der Zellen­ platte 3 a und 19 gegenüberliegen, kann die wirksame Ober­ fläche der Kondensatoren verdoppelt werden, so daß die Inte­ grationsdichte der Halbleiterspeichereinrichtung verbessert werden kann, während außerdem "soft errors′, die aufgrund von Injektion von α-Teilchen durch Elektronen erzeugt werden, verringert werden können.

Die Fig. 2A bis 2E und 3A bis 3I sind Draufsichten bzw. Schnittansichten, die einen typischen Herstellungsprozeß für die in den Fig. 1A und 1B gezeigte Halbleiterspeicher­ einrichtung darstellen.

Gemäß Fig. 2A wird ein Trenngebiet 22 aus einem dicken Siliziumoxidfilm zwischen zwei Einrichtungsgebieten 21 auf der planaren Oberfläche eines p-Silizium-Einkristallsubstrats 1 gebildet.

Gemäß der Fig. 2B und gemäß der Fig. 3A, die eine Schnitt­ ansicht entlang einer Linie 3A-3A von Fig. 2B ist, werden ein dicker Siliziumoxidfilm 27, ein dünner Siliziumnitridfilm 24 und ein dicker Siliziumoxidfilm 25 in dieser Reihenfolge durch ein chemisches Dampfabscheidungsverfahren (chemical vapor deposition process) auf der gesamten planaren Ober­ fläche des Substrats 1 abgeschieden. Dann erfolgt eine Struk­ turierung zum Freilegen von Abschnitten 16 a des Silizium­ substrats 1, in denen Gräben zu bilden sind.

Gemäß den Fig. 3B und 3C werden Gräben 16 durch reaktives Ionenätzen (reactive ion etching, RIE) unter Verwendung des Siliziumoxidfilms 25 als einer Maske gebildet. Dann werden durch drehende schräge Ionenimplantation Arsen- oder Phosphorionen in die seitliche Wand des Grabens 16 injiziert, während Arsen- oder Phosphorionen auch auf die Bodenfläche des Grabens 16 von oben herab injiziert werden, wodurch eine n-Störstellenschicht 19 gebildet wird.

Gemäß der Fig. 2C und gemäß der Fig. 3D, die eine Schnitt­ ansicht entlang einer Linie 3D-3D von Fig. 2C ist, werden der dicke Siliziumoxidfilm 25 und der Siliziumnitridfilm 24 entfernt, woraufhin dann ein dünner Siliziumoxidfilm 7 auf der Oberfläche der n-Störstellenschicht 19 gebildet wird. Dann wird eine Polysiliziumschicht auf der gesamten Ober­ fläche des Substrates 1 abgeschieden, und dann werden Gebiete von Siliziumschichten 2 a, 2 b durch Strukturieren gebildet.

Gemäß Fig. 2D und auch gemäß Fig. 3E, die eine Schnittansicht entlang einer Linie 3E-3E von Fig. 2D ist, werden die Ab­ schnitte des dickeren Siliziumoxidfilms 27 und des dünnen Siliziumoxidfilms 7, die nicht mit den Polysiliziumschichten 2 a und 2 b bedeckt sind, entfernt, und dünne Siliziumoxidfilme 8 a, 8 b werden auf den freigelegten Oberflächen der Polysili­ ziumschichten 2 a und 2 b gebildet. Dann wird eine Polysili­ ziumschicht 3 abgeschieden, um die Gräben 16 zu füllen und um die gesamte Oberfläche des Substrates 1 zu bedecken, und dann wird ein Ätzlackmuster 26 auf der Polysiliziumschicht 3 gebildet.

Gemäß Fig. 3F wird ein Polysiliziumgebiet 3 a dadurch gebil­ det, daß die Polysiliziumschicht 3 durch isotropes Plasma­ ätzen unter Verwendung von z.B. einem Freongas mit dem Ätz­ lackmuster 26 als einer Maske strukturiert wird. Dann werden die Seitenkanten der Polysiliziumschicht 3 a über dem Substrat 1 freigelegt, während der dünne Siliziumoxidfilm 8 b, der die Polysiliziumschicht 2 b bedeckt, entfernt wird. Dann wird eine Polysiliziumschicht 5 mit n-Störstellen höherer Konzen­ tration auf der gesamten Oberfläche des Substrates 1 abge­ schieden.

Gemäß Fig. 2E und auch gemäß Fig. 3G, die eine Schnittansicht entlang einer Linie 3G-3G von Fig. 2E ist, werden Polysili­ ziumgebiete 5 a und 5 b durch anisotropes Ätzen mit RIE in einer Richtung senkrecht zur planaren Oberfläche des Sub­ strates 1 gebildet. Dann werden p-Störstellengebiete 18 durch Injizieren von Bor durch Ionenimplantation gebildet.

Gemäß Fig. 3H werden n-Störstellen von den n-Polysilizium­ gebieten 5 a und 5 b aus durch Wärmebehandlung in das Substrat 1 diffundiert, um n-Störstellengebiete 9 und 10 zu bilden. Dabei wird das Substrat 1 durch thermische Oxidation mit dem Siliziumoxidfilm 11 bedeckt. Dieser Siliziumoxidfilm 11 wird in einem Gebiet 28 auf dem p-Störstellengebiet 18 wegen des Unterschiedes in der Oxidationsgeschwindigkeit zwischen dem Polysilizium und dem einkristallinen Silizium dünner.

Gemäß Fig. 3I werden Polysilizium-Wortleitungen 12, die gleichzeitig als Gateelektroden verwendet werden, gebildet. Ein Siliziumoxidfilm 13 wird zum Bedecken der Wortleitungen abgeschieden, und dann werden Kontaktlöcher 17 gebildet.

Schließlich werden Aluminium-Bitleitungen 14, die über die Kontaktlöcher 17 mit den Polysiliziumgebieten 2 b verbunden sind, auf dem Siliziumoxidfilm 13 gebildet, und ein Ober­ flächenschutzfilm 15 aus Siliziumnitrid wird zum Vervoll­ ständigen der in den Fig. 1A und 2B gezeigten Halbleiter­ speichereinrichtung abgeschieden.

Wie aus dem vorstehenden hervorgeht, schafft die vorliegende Erfindung eine Anordnung, bei der die Zellenplatte vom Sub­ strat durch den p-n-Übergang getrennt ist, so daß ein vom Substratpotential verschiedenes Potential an die Zellenplatte angelegt werden kann. Auf diese Weise wird die Intensität des an die dielektrischen Filme der Kondensatoren angelegten elektrischen Feldes gesenkt, und die Betriebszuverlässigkeit der Halbleiterspeichereinrichtung wird verbessert. Außerdem wird insofern, daß die beiden Seiten der Speicherknoten der Kondensatoren der Zellenplatte gegenüberliegen, die wirksame Oberfläche der Kondensatoren verdoppelt, um weiterhin die Integrationsdichte der Halbleiterspeichereinrichtung zu ver­ bessern. Außerdem können "soft errors", die aufgrund einer Injektion von α-Partikeln durch Elektronen verursacht werden, ebenfalls reduziert werden.

Claims (2)

1. Halbleiterspeichereinrichtung mit einem p-Halbleitersubstrat (1) mit einer planaren Oberfläche, einem Graben (16), der auf der planaren Oberfläche gebildet ist und Seitenwände und eine Bodenoberfläche aufweist, einem ersten Gebiet (19) einer Kondensatorzellenplatte, die aus einer n-Störstellenschicht auf den Seitenwänden und der Bodenoberfläche des Grabens gebildet ist, zwei Kondensatorspeicherknoten (2 a), deren Oberflächen mit dielektrischen Kondensatorfilmen (7 a bzw. 8 a) bedeckt sind und die entlang der Seitenwände des Grabens gebildet sind, um einander gegenüberzuliegen, einem zweiten Gebiet (3 a) der Zellenplatte, die aus einem elektrisch leitenden Material gebildet ist, wobei das zweite Gebiet zwischen den beiden Speicherknoten (2 a) eingefügt ist und mit dem ersten Gebiet (19) der Zellenplatte an der Bodenoberfläche des Grabens (16) verbunden ist, und n-Kanal-Feldeffekttransistoren (8, 10, 12, 18, 28), von denen jeder mit einem der Speicherknoten (2 a) verbunden und auf der planaren Oberfläche gebildet ist.

2. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Feldeffekttransistoren (9, 10, 12, 18, 28) jeweils ein Sourcegebiet (9) aufweisen, daß ein dicker Zwischenschichtisolierfilm (27 a) zwischen dem ersten Gebiet (19) der Zellenplatte und dem Sourcegebiet (8) auf der planaren Oberfläche gebildet ist und daß die Speicherknoten (2 a) und das Sourcegebiet (9) über den dicken Zwischenschichtisolierfilm (27 a) elektrisch so miteinander verbunden sind, daß der Isolierfilm (27 a) auch als ein Trenn­ film zwischen dem ersten Gebiet (19) der Zellenplatte und dem Sourcegebiet (9) wirkt.