DE3407832A1

DE3407832A1 - Verfahren zum kodieren und dekodieren binaerer daten

Info

Publication number: DE3407832A1
Application number: DE19843407832
Authority: DE
Inventors: Misao Katano Osaka Kato; Hiroshi Matsushima; Yasuharu Suita Osaka Shimeki; Kousou Hirakata Osaka Takeuchi
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1983-03-03
Filing date: 1984-03-02
Publication date: 1984-10-04
Anticipated expiration: 2004-03-03
Also published as: DE3407832C2; US4549167A

Description

3 4Ό78 32

Verfahren zum Kodieren und Dekodieren binärer Daten

BESCHREIBUNG

Die Erfindung betrifft allgemein binäre Daten und insbesondere ein Verfahren zum Kodieren und Dekodieren von binären Daten zum Zeitpunkt der Aufzeichnung und Wiedergabe der binären Daten und ein rahmensynchrones Signal, das zum Zeitpunkt des Sammelns der kodierten Daten in einem Rahmen angelegt wird.

In Einrichtungen zum Aufzeichnen und Wiedergeben von binären Daten durch Konversion von analogen Signalen wie z.B. akustischen Signalen, Videosignalen usw. in digitale Signale wurden konventionell mehreren Verfahren zum Kodieren und Dekodieren der binären Daten zum Zweck der Aufzeichnung und Wiedergabe der binären Daten mit hoher Dichte und stabil angewandt. Bei den bekannten Methoden wurde im allgemeinen so vorgegangen, daß die binären Daten in eine Mehrzahl von Gruppen mit jeweils einer richtigen Anzahl von Bits geteilt werden, so daß die Gruppen von binären Daten zu ihrer Kodierung in andere binäre Signale konvertiert werden. Solch ein Verfahren ist beispielsweise in der US-PS 3,624,637 und 3,641,525 offenbart, in denen 4-Bit-Daten zu ihrer Kodierung in 5-Bit-Kodes konvertiert werden, oder bei der sogenannten "3PM"-Methode nach G.V.Jacoby (IEEE Transactions on Magnetics, Vol. MAG-13, Nr. 5, Sept. 1977, P1202). Durch Verallgemeinerung solcher Methoden hat inzwischen P.A.Franaszek einen "run length limited" (RLL)-Kode (IBM Journal of Res. & Dev., Vol. 14, Juli 1970, P376) vorgeschlagen, bei demτη-Bit-Gruppen

von binären Daten in n-Bit-Kodes (m<n) konvertiert werden, so daß eine run length von Bits "0", die in konvertierten Kodes erzeugt wird, auf eine Anzahl d bis k beschränkt wird. Um eine gewünschte Aufzeichnungs- und Wiedergabedichte von solchen Verfahren des Kodierens und Dekodierens von binären Daten zu erhalten, muß die Leistungsfähigkeit des Kodierens und Dekodierens geprüft werden.

Im Fall der Aufnahme auf magnetischen Aufnahmemedien werden im allgemeinen die Leistungsfähigkeiten von Kodierverfahren hauptsächlich bewertet nach einem Minimalintervall zwischen Übergang Tmin, einem Maximalmagnetisierungs-Übergangsintervall Tmax und einer Erfassungsfensterbreite Tw, die zum Identifizieren des Magnetisierungs-Übergangsintervalls benötigt wird. Eine Wellenform der magnetischen Aufnahme und Wiedergabe wird dargestellt als Überlagerung einer dem magnetischen Übergang entsprechenden reproduzierten Wellenform. In dem Fall, bei dem das Minimalmagne tisierungs-Übergangsintervall Tmin so reduziert wird, daß Aufnahme und Wiedergabe mit hoher Dichte möglich wird, nimmt gegenseitige Interferenz von reproduzierten Signalen des von einem Wiedergabeelement wie z.B. einem Magnetkopf usw. gelesenen magnetischen Übergang zu, so daß Spitzenwerte oder Amplituden des reproduzierten Signales außerordentlich stark variieren, woraus große Erfassungsfehler resultieren. Deshalb, falls die Aufnahmedichte auf einen vorbestimmten Wert eingestellt wird, nimmt die gegenseitige Interferenz der reproduzierten Wellenformen ab, wenn das Minimalmagnetisierungs-Übergangsintervall Tmin gesteigert wird. Das zeigt, daß in Einrichtungen mit identischen Wellenformen es möglich wird, die Aufnahmedichte zu steigern durch Anwendung eines Kodierverfahrens mit einem großen Minimalmagnetisierungs-Übergangsintervall Tmin. Es wird nämlich deutlich werden, daß ein Kodierungsverfahren mit einem größeren Minimalmagnetisierungs-Übergangsintervall Tmin für eine höhere Aufnahme-

dichte geeignet ist.

In dem Fall, bei dem die Erfassungsfensterbreite Tw, die zum Identifizieren des Magnetisierungs-Übergangsintervalls benötigt wird, groß ist, ist ein erlaubter Verschiebungsbereich bei der Spitzenposition (Spitzenverschiebung) wegen gegenseitiger Interferenz der reproduzierten Signale größer, so daß Fehler infolge von Rauschen der Einrichtungen, Rauschen der Medien, usw. weniger häufig auftreten. Darüber hinaus wird ein Taktsignal von den reproduzierten Daten erhalten. In dem Fall, bei dem eine Periode des wiedergegebenen Taktsignales größer ist als das maximale Magnetisierungs-Übergangsintervall Tmax wird es ziemlich schwierig, die Taktsignale genau zu erhalten.

Daraus folgt, daß geschlossen werden kann, daß eine solche Leistungsfähigkeit eines größeren minimalen Magnetisierungs-Übergangsintervalls Tmin, einer größeren Erfassungsfensterbreite Tw und eines kleineren maximalen Magnetisierungs-Übergangsintervalls Tmax erwünscht sind für Kodierverfahren, die auf Einrichtungen zur Aufnahme und Wiedergabe von Daten mit hoher Dichte angewandt werden. Es wird dann ein Wert von Tw χ Tmin betrachtet als Kriterium zur Auswahl eines für eine höhere Dichte geeigneten Kodierverfahrens. Wie in der Spalte ¹¹Tw χ Tmin¹¹ der Tabelle 1 gezeigt ist, hat das Modulationsverfahren "NRZ.NRZI" einen größten Wert 1 und wird gefolgt von den Modulationsverfahren "3PM", "2/4M", "4/8NRZI", "HDM-I" und "HDM-2", die jeweils einen Wert von 0,75 haben. Das Modulationsverfahren "NRZ.NRZI" hat jedoch einen Nachteil dadurch, daß, da sein maximales Magnetisierungs-Übergangsintervall Tmax unerwünschterweise den Wert unendlich annimmt, ist es schwierig, die Taktgabe zu reproduzieren. Demzufolge wurden die Modulationsverfahren "3PM", "2/4M", "4/8NRZI" und "HDM-I" im allgemeinen angewandt als Kodierverfahren bei Magnetbändern, Einrichtungen für magnetische Scheiben

" "34Ό7832

usw. Wegen einer ständigen Steigerung der Informationsmenge besteht jedoch eine starke Nachfrage nach Kodierverfahren, die für eine höhere Dichte geeignet sind. Wenn der Wert von Tw χ Tmin als Kriterium zur Auswahl einer Kodiermethode, die solch ein Verlangen erfüllt, betrachtet wird, ist es erwünscht, daß die Erfassungsfensterbreite Tw und das Minimalmagnetisierungs-Übergangsintervall Tmin miteinander ausbalanciert gesteigert werden. Auf diese Weise kann das Modulationsverfahren "HDM-3" mit dem Minimalmagnetisierungs-Übergangsintervall Tmin von 2T (T=Bit-Periode der Daten) in Tabelle 1 als einzigartige Kodiermethode betrachtet werden. Da jedoch das Modulationsverfahren "HDM-3" eine Erfassungsfensterbreite Tw von 0.33T hat, ist der Wert von Tw χ Tmin 0,67, so daß das Modulationsverfahren "HDM-3" dem Modulationsverfahren "3PM" unterlegen ist, dessen Wert von Tw χ Tmin 0,75 ist.

Obwohl die Verfahren zum Kodieren und Dekodieren von binären Daten schon beschrieben wurden, ist eine Mehrzahl von kodierten Worten tatsächlich in einem Rahmen ohne Kodieren der binären Daten und Aufzeichnen der Kodesequenzen wie sie sind, assembliert Der Rahmen wird mit einem rahmensynchronen Signal zum Identifizieren des Rahmens geliefert. Zur Zeit der Reproduktion wird das rahmensynchrone Signal detektiert von der Sequenz des reproduzierten Signals und wird benutzt zum Steuern einer Taktphase oder eines Startpunktes zum Gruppieren der Kodes zum Zeitpunkt des Dekodierens. Da die oben beschriebenen Funktionen des rahmensynchronen Signales wichtig sind, sollte demzufolge das rahmensynchrone Signal sicher detektiert werden.

In dem Fall der Auswahl von synchronen Signalen wurden konventionell gewöhnlich Bit-Ketten, bei denen fehlerhafte Erfassung resultiert, weniger häufig benutzt, sogar falls eine Bit-Abweichung auftritt, oder spezielle wiederholte Bit-Ketten mit z.B.

einem großen Magnetisierungs-Übergangsintervall. Solche bekannten Bit-Ketten haben jedoch einen Nachteil insofern, als die gleichen Bit-Ketten bei den kodierten Kodesequenzen existieren, wodurch eine große Wahrscheinlichkeit von fehlerhafter Erfassung der Synchronsignale resultiert. Demzufolge, um fehlerhafte Erfassung der Synchronsignale zu verhindern, wurde ein zuverlässiger synchronschützender Schaltkreis benötigt in den bekannten Bit-Ketten, der auf der Erscheinung basiert, daß synchrone Signale periodisch erzeugt werden. Zusätzlich hatten die bekannten Bit-Ketten den Nachteil, daß, da sie auf periodischer Erzeugung der Synchronsignale basieren, einen Zeitraum, in dem die Synchronsignale sicher erfaßt werden nach einem langen Abwesenheitsintervall der Synchronsignale groß wird. Da die Synchronschutzschaltung in Übereinstimmung mit Leistungsfähigkeiten von Aufnahme und Wiedergabe-Einrichtungen eingestellt werden muß, muß dem Design besondere Aufmerksamkeit gewidmet werden und es trat der Nachteil auf, daß die Schaltung kompliziert wurde.

Eine wesentliche Aufgabe der vorliegenden Erfindung ist es deshalb, ein verbessertes Verfahren zum Kodieren und Dekodieren von binären Daten, das auf einer festen Regel beruht, zu liefern, bei dem Aufnahme und Wiedergabe mit höherer Dichte vorgenommen werden kann als bei Verfahren nach dem Stand der Technik wie "MFM", "3PM" usw.

Eine weitere wichtige Aufgabe der vorliegenden Erfindung ist es, ein verbessertes rahmensynchrones Signal zu liefern, das zum Zeitpunkt des Sammelns einer Mehrzahl von kodierten binären Kodes in einem Rahmen angelegt wird, wodurch fehlerhafte Detektion des rahmensynchronen Signals weniger häufig auftritt.

Diese und andere Aufgaben gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung werden gelöst durch ein verbessertes

Verfahren zum Kodieren und Dekodieren von binären Daten mit den Schritten von: Teilen der binären Daten, die durch Digitalisierung von analogen Signalen erhalten werden in 2-Bit-Daten, Kodieren der 2-Bit-Daten jeweils in 5-Bit-Kodes und Dekodieren der 5-Bit-Kodes in die originalen 2-Bit binären Daten. Zum Zeitpunkt des Kodierens wird eine Kodierregel angewandt, daß Bits "0", die zwischen einen Bit "1" und dem nächsten Bit "1" nacheinander auftreten, bezüglich ihrer Anzahl auf ein Minimum von 4 und ein Maximum von 22 oder 19 beschränkt werden auch in Verbindung zwischen einem 5-Bit-Kode und der 5-Bit-Kode-Sequenz. Durch dieses Kodierverfahren kann eine Dichte, die zweimal so hoch wie bei einem wohlbekannten Kodierverfahren "Modified FM" (MFM) erhalten werden.

Weiter benutzt die vorliegende Erfindung Bit-Ketten als rahmensynchrone Signale, die nicht zum Zeitpunkt des Kodierens der 2-Bit-Daten in die 5-Bit-Kodes erzeugt werden. Bei den Bit-Ketten stimmt nämlich eine Bit-Kette willkürlicher Länge, die von der kodierten Kode-Sequenz abgeleitet wird, nicht überein mit einer der Bit-Ketten des rahmensynchronen Signals. Durch die rahmensynchronen Signale verschwindet die Möglichkeit fehlerhafter Detektion der rahmensynchronen Signale und eine Detektionsschaltung der rahmensynchronen Signale wird strukturell vereinfacht.

Diese und weitere Aufgaben und Merkmale der vorliegenden Erfindung werden im folgenden anhand der Beschreibung einer bevorzugten Ausführungsform unter Bezugnahme auf die Figuren beschrieben. Von den Figuren zeigen:

Fig. 1 als Diagramm eine Kodierschaltung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;

Fig. 2 eine Wellenformdarstellung zur Erklärung des Betriebs der Kodierschaltung nach Fig. 1;

34Ί37832

Fig. 3 als Diagramm eine Dekodierschaltung;

Fig. 4 eine Wellenformdarstellung zur Erklärung des Betriebs der Dekodierschaltung nach Fig. 3;

Fig. 5 eine Darstellung mit einer Originaldatensequenz, die durch eine Kodierschaltung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung erhalten wurde;

Fig. 6 als Diagramm die Kodierschaltung nach Fig. 5;

Fig. 7 eine Wellenformdarstellung zur Erklärung des Betriebs der Kodierschaltung nach Fig. 6;

Fig. 8 als Diagramm eine Dekodierschaltung;

Fig. 9 eine Wellenformdarstellung zur Erklärung des Betriebs der Dekodierschaltung nach Fig. 8;

Fig.10 eine Darstellung zur Erklärung von Eigenschaften eines Synchronsignals;

Fig.11 eine Darstellung zur Erklärung eines weiteren Synchronsignals;

Fig.12 als Diagramm ein Aufzeichnungsverfahren des Synchronsignals; und

Fig.13 eine Darstellung zur Erklärung einer Rahmenkonfiguration.

Ehe die Beschreibung der vorliegenden Erfindung fortgesetzt wird, soll hier bemerkt werden, daß gleiche Teile durch gleiche Referenzzeichen bezeichnet werden.

Ein Kodier- und Dekodierverfahren nach der vorliegenden Erfindung ist dadurch gekennzeichnet, daß, wenn jede 2-Bit-Datengruppe (im folgenden als "original datum" bezeichnet) von binären Daten in ein 5-Bit kodiertes Wort (im folgenden als "conversions code" bezeichnet) konvertiert wird, die Anzahl von

aufeinanderfolgenden Bits in einem zweiten Zustand zwischen einem Bit in einem ersten Zustand und dem nächsten Bit in dem ersten Zustand in der Konversionskodesequenz, d.h. eine Run-Länge ist im Bereich zwischen einem Minimum von 4 und einem Maximum von beispielsweise 22 oder 19 bezüglich anderen Originaldaten vor und hinter dem Originaldatum und ein weiterer Konversionskode ist vor diesem Konversionskode angeordnet. Weiter wird bei dem Kodier- und Dekodierverfahren der vorliegenden Erfindung die Modulation so ausgeführt, daß die Bits in dem ersten Zustand und die Bits in dem zweiten Zustand dem Übergang und Nicht-Übergang jeweils entsprechen. Da binäre Bit-Ketten gewöhnlich durch zwei Zustände "1" und "0" ausgedrückt werden, sind der erste Zustand und der zweite Zustand jeweils als die Zustände "1" und "0" im folgenden bezeichnet. Es braucht nicht bemerkt zu werden, daß es auch so dargestellt werden kann, daß der erste Zustand und der zweite Zustand umgekehrt als die Zustände "0" und "1" jeweils bezeichnet werden.

Im Fall einer magnetischen Aufzeichnung kann demzufolge eine solche Charakteristik erzielt werden, daß ein minimales Magnetisierungs-Übergangsintervall Tmin und eine Erfassungsfensterbreite Tw jeweils 2T und 0,4T sind, während ein maximales Magnetisierungs-Übergangsintervall Tmax 9,2T ist, wenn die "0"-Run-Länge maximal eingestellt wird, z.B. auf 22. Es soll hier bemerkt werden, daß der Buchstabe T eine Bit-Periode der binären Daten vor ihrem Kodieren bezeichnet.

Im folgenden wird ein Kodier- und Dekodierverfahren gemäß einer ersten Ausführungsform der vorliegenden Erfindung beschrieben durch Einstellen des Maximums der Run-Länge auf 22. Beim Kodieren und Dekodieren bestehen die Originaldaten aus 2 Bits und weisen vier Bit-Muster "00", "01", "10" und "11" auf. Für Konversionskodes, die einer Bedingung genügen, daß die Run-

Länge von Bits "O" zwischen einem Bit "1" und dem nächsten Bit "1" minimal 4 ist, können sechs Bit-Muster "00000", "00001", "00010", "00100", "01000" und "10000" betrachtet werden. Wenn vier Arten der Konversionskodes, die im wesentlichen den Originaldaten entsprechen, von diesen ausgewählt werden, wird die Beziehung zwischen den Originaldaten und den Konversionskodes beispielsweise wie folgt gezeigt:

Originaldaten	Konversionskode	(Y=O oder 1)
00	YOOOO
01	00001
10	00100
11	00010

Jedoch kann die oben beschriebene Bedingung der "0" Ruj.-Länge nicht befriedigt werden nur durch die oben gezeigte Beziehung.

(Beispiel)

Originaldatensequenz 01 : 10 Konversionskodesequenz 00001 : 00100

XX

In dem obigen Beispiel treten die beiden mit X markierten ¹¹O" zwischen "1" auf.

Dann werden Konversionskodegruppen in erste und zweite Konversionskodegruppen geteilt. Die erste Konversionskodegruppe besteht aus vier Kodes, die im wesentlichen den schon beschriebenen Originaldaten entsprechen, während die zweite Konversionskodegruppe der Run-Längenbedingung genügt. In dem Fall, bei dem beispielsweise die erste Konversionskodegruppe bestehend aus vier Kodes "YOOOO", "00001", "00010" und "00100" und die zweite Konversionskodegruppe bestehend aus zwei Kodes "YOOOO"

und "01000" ausgewählt werden, kann ein Kodieralgorithmus, der die Verknüpfungsbedingung der ersten und zweiten Konversionskodegruppen, die Originaldaten und die Konversionskodes erfüllt, erhalten werden.

Tabellen 2 und 3 zeigen jeweils solche Kodier- und Dekodieralgorithmen.

34Ό7832

Tabelle 1: Kennzeichen von Kodiermethoden

	Erfassungs- fenster- oreite Tw	Parameter	Max.Über- gangsinter- Tmax	Aufzeichnungs dichteverhältnis D'R	Tw χ Tmin
iuia— >nsver- iren	T	Min.Über- Tnun	OO	1	1
NRZ'NRZI	0.5T	T	T	0.5	0.25
PE⁶BM	0.5T	0.5T	2T	1	0.5
MTO	0.5T	T	3T	1	0.5
M²FM	0.8T	T	2.4T	0.8	0.64
4/5GCR	0.5T	0.8T	6T	1.5	0.75
3PM	0.5T	1.5T	4T	1.5	0.75
2/4M	0.5T	1.5T	4T	1.5	0.75
4/8MNRZI	0.47T	1.5T	5.18T	1.41	0.66
EFM	0.5T	1.41T	4.5T	1.5	0.75
HEM-I	0.5T	1.5T	4T	1.5	0.75
HDM-2	0.33T	1.5T	8.33T	2	0.67
HDM-3	2T

T: Bit-Periode der Daten

Tabelle

Originaldaten Konversionskode

ABCDE

YOOOO 01000 01000 01000

00000 00000 00010

Bedingungen

YOOOO	α = "10", O₂O- * "1110"
YOOOO	_ _ nil« „ _ — "11 in" *α. — IJL , Ο_Ο- IXlU**
YOOOO	Außer obigen Fällen
00001	O₁O₂ = "1110", or α-₂ ^α~1 * "0011",
YOOOO	or "1111", or "1011"
	O_-2O_-1 = "0011" O_-2O_-1 = "1111" O_-2O_-1 = "1011", B_-1 - "00000"
01000 01000 00000	O_-1 = "01", O₁O₂ * "1110"
00000	Außer obigen Fällen
00100

O₁O₂ = "1110"
ο = "00", O₁ = "10" O_-1 = ¹¹Ol", O₁O₂ * "1110" O_-2O_-1 = "1110", O₁O₂ * "1110", B_-2B_-1 = "0100001000", or "0000000000",oder"0000001000" c= "0/11", O₁ * "10" O_-1 = "0/10", O₁ = "10"

Außer obigen Fällen

3507832

	Tabelle 3	Bedingungen
Wiedergabekode	Wiedergabedaten
ABCDE	ab	B_-2B_-1 « "YOOOOOOOOO"
00000	10	B= "YOOOO", ß- * "00000"
00000	11	B_-1 = "YOOOO", B₁ * "00000",
00000	10	B, * "01000"
		B_-1 * "YOOOO", B₁ = "01000"
00000	11	B₁S₂ = "0000000000"
YOOOO	10	B₁B₂ = "0000001000"
YOOOO	11	B₁ = "00000", B₂ * "01000",
YOOOO	01	B₃ * "00000"
		B₁ * "01000", B₂ * "01000"
YOOOO	01	Außer obigen Fällen
YOOOO	00
00001	01
00100	10
00010	11	B_-2B_-1 = "YOOOOOIOOO"
01000	10	B_-2B_-1 = "YOOOOOOOOO"
	10	Außer obigen Fällen
	11

" "" " " 3507832

In den Tabellen 2 und 3 bezeichnet der Buchstabe Y "1" und "O" wenn Bits von vier niedrigeren Plätzen in dem vorhergehenden Konversionskode jeweils "0000" ist und nicht ist. Die Buchstaben O^ , OCp, ... bezeichnen Originaldaten, die jeweils in dieser Reihenfolge rückwärts von einem Originaldatum in der zu konvertierenden Originaldatensequenz gelegen sind. Genauso bezeichnen die Buchstaben α_-, λ__?» ... Originaldaten, die jeweils in dieser Reihenfolge vor dem Originaldatum in der Originaldatensequenz liegen. Beispielsweise, in dem Fall, bei dem die Originaldatensequenz "11:01:10:01:00" ist und das zu konvertierende Originaldatum "10" ist, bezeichnen die Buchstaben CL_-1, ol_₂,(^₁ und<*₂ jeweils "01", "11", ¹¹Ol" und "00".

Auf gleiche Weise wie oben beschrieben bezeichnen die Buchstaben ß ,,ßp, ... Konversionskodes, die jeweils in dieser Reihenfolge nach hinten von einem Konversionskode in der konvertierten Konversionskodesequenz liegen. Auf ähnliche Weise bezeichnen die Buchstaben % ^ , {$ _o ... Konversionskodes, die jeweils in dieser Reihenfolge vor dem Konversionskode in der konvertierten Konversionskodesequenz liegen.

Beispielsweise sind in der obigen Originaldatensequenz "ll(ot ): 01 (* ): 10:01(0«- ) :00(<X )" die jeweiligen Originaldaten <*■ , o*-- und oi. ρ jeweils "01", "01" und "00", und genügen so Bedingungen (Tabelle 2) zum Kodieren des Originaldatums "10" als^et _ ="01", ei- ot =»·HiO¹¹J , so daß das Originaldatum "10" in "00000" konvertiert wird.

In dem Fall, in dem die Reproduktionskodesequenz "10000:10000 (ß _o):00000(ß .):01000:00100(A₁)" ist, sind die Konversionskodesß^ undß_₂ jeweils "00000" und "10000", und genügen so einer Bedingung (Tabelle 3) zum Dekodieren des Reproduktionskodes "01000" als Γ Λ Λ ="Y000000000""J , so daß der Wieder-

3Ϊ07832

gabekode "01000" in "10" dekodiert wird.

In Fig. 1 ist eine Kodierschaltung gemäß einer ersten Ausführungsform der vorliegenden Erfindung gezeigt, die auf dem Kodieralgorithmus (Tabelle 2) der vorliegenden Erfindung basiert. In der Kodierschaltung der Fig. 1 werden Originaldaten sequentiell an einen Dateneingangsanschluß 1 angelegt und ein Taktgeber synchron mit den Originaldaten wird an einen Takteingangsanschluß 2 angelegt. Ein 12-Bit serielles/paralleles Schieberegister 3 schiebt die Originaldaten sequentiell, während ein Kodierer 4 Konversionskodes erzeugt, die auf dem Kodieralgorithmus der vorliegenden Erfindung basieren. Synchrone Signale der Konversionskodes werden in einen Kodesynchronisierungseingangsanschluß 5 eingegeben, während ein Takt synchron mit den Konversionskodes an einen Takteingangsanschluß 6 angelegt wird.

In der Zwischenzeit gibt ein 5-Bit parallel/serielles Schieberegister 7 seriell 5-Bit Konversionskodes von parallelem Eingang synchron mit dem Takt aus. Weiter schiebt ein 10-Bit serielles/paralleles Schieberegister 8 die Konversionskodes sequentiell. Eine Schaltung 9 zum Festlegen einer Bedingung ist aufgebaut zum Ausführen einer Entscheidung in Übereinstimmung mit den Bedingungen des Kodieralgorithmus nach Tabelle 2 zur Ausgabe von Bedingungssignalen. Zusätzlich werden die 5-Bit Konversionskodes sequentiell von einem Ausgangsanschluß 10 ausgegeben.

Im folgenden wird der Betrieb der Kodierschaltung nach Fig. 1 unter Bezugnahme auf die Wellenformdarstellung der Fig. 2 beschrieben. In Fig.. 2 gezeigte binäre Daten 50 werden am Dateneingangsanschluß 1 (Fig. 1) eingegeben, während ein Takt 51 zu einem Takteingangsanschluß CK des 12-Bit seriellen/parallelen Schieberegisters 3 angelegt wird. Auf diese Weise werden binäre Daten sequentiell synchron mit dem Takt 51 von den parallelen

Mr * ■■ ΚΙ ι

** *" 3507832

- 25 -

Ausgangsanschlüssen Ql bis Q12 des 12-Bit seriellen/parallelen Schieberegisters 3 ausgegeben. Darauf empfangen in denn Kodierer 4 12-Bit Eingangsanschlüsse 1 bis 12 die binären Daten, die von den Ausgangsanschlüssen Ql bis Q12 des 12-Bit seriellen/ parallelen Schieberegisters 3 geliefert werden und dann werden 5-Bit Konversionskodes erzeugt, die auf dem Kodieralgorithmus nach Tabelle 2 basieren, damit sie von den 5-Bit Ausgangsanschlüssen A bis E ausgegeben werden. Zur Zeit der Erzeugung der Konversionskodes werden Signale, die von den Ausgangsan-Schlüssen Ql und Q2 der Schaltung 9 zur Festlegung einer Bedingung, die später beschrieben wird, benutzt. Beispielsweise, in dem Fall, bei dem die Ausgangssignale von den Ausgangsanschlüssen Ql und Q2 an den Kodierer 4 eingegeben werden, wird das Originaldatum "11" in den Konversionskode "01000" wie in Tabelle 2 gezeigt konvertiert. Ein Speicherelement wie beispielsweise ein nur-Lesespeicher (ROM) kann auch als Kodierer zur Erzeugung des Konversionskodes dienen. Danach werden die von dem Kodierer 4 ausgegebenen 5-Bit Konversionskodes in ein 5-Bit paralleles/serielles Schieberegister 7 eingegeben. Ein 5-Bit kodesynchrones Signal 53 (Fig. 2), das von dem Kodesynchronisierungseingangsanschluß 5 eingegeben wird und ein Takt 52 (Fig. 2) werden jeweils an einen parallel/seriellen Eingangsanschluß P/S und einen Takteingangsanschluß CK des 5-Bit parallel/seriellen Schieberegisters 7 angelegt. Durch die oben beschriebenen Vorgänge wird eine Konversionskodesequenz 54 von einem Ausgangsanschluß Q5 des 5-Bit parallel/seriellen Schieberegisters 7 ausgegeben und gleichzeitig zu einem Dateneingangsanschluß D des ΙΟ-Bit seriellen/parallelen Schieberegisters 8 und dem Ausgangsanschluß 10 übergeben. Danach wird die Konversionskodesequenz 54 einer Modulation von "NRZI" unterzogen, damit sie auf einem Aufnahmemedium aufgenommen oder von einem Übertragungssystem übertragen werden kann.

3S07832

Inzwischen wird der Takt 52 von dem Takteingangsanschluß 6 an einen Eingangsanschluß CK des ΙΟ-Bit seriellen/parallelen Schieberegisters 8 angelegt, in dem die vorher konvertierten 10-Bit Konversionskodes gespeichert sind. Die Schaltung 9 zum Festlegen einer Bedingung gibt Bedingungssignale Ql und Q2 bezüglich der 10-Bit Konversionskodes, die in dem 10-Bit seriellen/parallelen Schieberegister 8 gespeichert sind, aus. Es soll hier bemerkt werden, daß eine Wellenform 55 eine Wellenform bedeutet, die einer Modulation von "NRZI" unterworfen wurde.

Im folgenden wird die Schaltung 9 zum Festlegen einer Bedingung beschrieben. Gemäß dem Kodieralgorithmus nach Tabelle 2 muß eine Bezugnahme auf die schon konvertierte Kodesequenz gemacht werden. In dem Fall, bei dem das zu konvertierende Originaldatum "11" ist, ist beispielsweise eine Entscheidung erforderlich, ob die schon konvertierte Konversionskodesequenz [3 ß - übereinstimmt mit einer von "0100001000", "0000000000" und "0000001000", wenn die OriginaldatensequenzO*· ÖL vor dem Ori-

1 > <ginaldatum "ll" ¹¹IIlO" ist und wenn die Originaldatensequenz

Ot₁ c<- hinter dem Original datum "11" nicht "1110" ist. Die

1 , c.

Schaltung 9 zum Festlegen einer Bedingung gibt die Bedingungssignale von den Ausgangsanschlüssen Ql und Q2 basierend auf dem Kodieralgorithmus nach Tabelle 2 aus. Wie schon beschrieben, erzeugt der Kodierer 4 beim Empfang der Bedingungssignale von der Schaltung 9 zum Festlegen einer Bedingung die Konversionskodes entsprechend den Originaldaten.

In Fig. 3 ist ein Beispiel einer Dekodierschaltung basierenr auf dem Dekodieralgorithmus nach Tabelle 3 gezeigt. In der Dekodierschaltung nach Fig. 3 wird eine Konversionskodesequenz die auf einem Aufnahmemedium wie einem Magnetband usw. aufgezeichnet wurde, durch ein Wiedergabeelement wiedergegeben und dann einer Demodulation von "NRZI" unterworfen, so daß sie als

eine Wiedergabekodesequenz an einen Eingangsanschluß 11 angelegt werden kann. Ein Wiedergabetakt, der von einer Wiedergabekodesequenz abgeleitet wird, wird an einen Eingangsanschluß 12 angelegt. In einem 3O-Bit seriellen/parallelen Schieberegister 13 werden dort eingegebene Wiedergabekodes sequentiell geschoben, so daß sie parallel davon ausgegeben werden. Inzwischen werden in einem Dekoder 14 die Wiedergabekodes umgekehrt konvertiert in die Original-2-Bit-Daten (hier als "Wiedergabe-Daten" bezeichnet ) basierend auf dem Dekodieralgorithmus nach Tabelle 4. Außerdem gibt ein 2-Bit parallel/serielles Schieberegister 15 seriell die 2-Bit Wiedergabedaten des Paralleleingangs aus, während Synchronsignale der 2-Bit Wiedergabedaten an einen parallelen/seriellen Signaleingangsanschluß 16 angelegt werden. Darüber hinaus werden Takte synchron mit den Wiedergabedaten an einen Takteingangsanschluß 17 angelegt, während binäre Daten von einem Datenausgangsanschluß 18 ausgegeben werden.

Im folgenden wird der Betrieb der Dekodierschaltung nach Fig. unter Bezugnahme auf eine Wellenformdarstellung nach Fig. 4 beschrieben. Die Konversionskodesequenz mit einer Wellenform 57, die wiedergegeben wurde und einer Demodulation nach "NRZI¹¹ unterzogen wurde, wird an den Eingangsanschluß 11 angelegt und gleichzeitig wird ein Wiedergabetakt 58, der von der Wiedergabekodesequenz abgeleitet wird, an den Eingangsanschluß 12 angelegt. Die Wiedergabekodes und der Wiedergabetakt werden jeweils angelegt an einen Dateneingangsanschluß D und einen Takteingangsanschluß CK des 30-Bit seriellen/parallelen Schieberegisters 13. Dann wird in dem 30-Bit seriellen/parallelen Schieberegister 13 die Wiedergabekodesequenz synchron mit dem Wiedergabetakt verschoben und wird sequentiell von den Ausgangsanschlüssen Ql bis Q30 ausgegeben. Im Dekoder 14 werden die 2-Bit Wiedergabedaten von der 30-Bit Wiedergabekodesequenz,

die an die Eingangsanschlüsse 1 bis 30 angelegt wird, erzeugt und von den Ausgangsanschlüssen A und B ausgegeben. Danach werden die Wiedergabedaten dem 2-Bit parallelen/seriellen Schieberegister 15 eingegeben. Ein Signal mit einer Wellenform 60, das an den parallelen/seriellen Signaleingangsanschluß 16 angelegt wurde, wird an einen parallelen/seriellen Signaleingangsanschluß P/S des 2-Bit parallelen/seriellen Schieberegisters 15 angelegt, während ein Takt mit einer Wellenform 59, der an den Takteingangsanschluß 17 angelegt wurde, an einen Takteingangsanschluß CK des 2-Bit parallelen/seriellen Schieberegisters 15 angelegt wird. Danach werden die Wiedergabedaten 61 von einem Ausgangsanschluß Q2 des 2-Bit parallelen/seriellen Schieberegisters 15 ausgegeben und dann als binäre Daten von dem Datenausgangsanschluß 18 ausgegeben. Es soll hier bemerkt werden, daß eine Wellenform 56 eine Wellenform vor ihrer Demodulation nach "NRZI" bedeutet.

Dann wird bei einer zweiten Ausführungsform der vorliegenden Erfindung die Zahl von aufeinanderfolgenden Bits "0" zwischen einem Bit "1" und dem nächsten Bit "1" auf ein Minimum von 4 gesetzt wie bei der ersten Ausführungsform, aber wird so modifiziert, daß sie ein Maximum von 19 annimmt. Tabellen 4 und 5 zeigen jeweils Kodier- und Dekodieralgorithmen der zweiten Ausführungsform.

	Tabelle 4	Bedingungen
Originaldaten	Konversionskode
ab	ABCDE
00	Y⁺¹OOOO	O₁ ^ζ = "10
01	YOOOO	O₁ = "11"
N	YOOOO	Außer bei obigen Fällen
η	00001	O_-1 = "01"
10	00000	O_-2O_-1 = "Olli", O₁=⁰Il"
Il	00000	ο_2^α_ι="0011"
η	01000	*οΙ₂ ^α-1"¹⁰¹¹"**
π	01000
η	01000	α~_χ = "00", O₁O₂ = "1110"
Il	01000
η	00100	Außer bei obigen Fällen
		O₁O₂ = "1110"
11	YOOOO	O_-1 = "01", O₁O₂ φ "1011"
η	01000	_α-1 = "01", O₁O₂ = "1011"
π	00000	_α-1 = "10", O₁ * "10"
H	01000	α, = "00", ο-, = "10"
η	01000	O_-1 = "11", α·, = "10"
η	00000	Außer bei obigen Fällen
η	00010

*1 Wenn

= ¹¹XOOOO", gilt Y=I.

Wennß __χ 4= "XOOOO", gilt Y = O. (X = 0 oder 1)

*2 (a) OL χ , (y. „, bedeuten Originaldaten, welche jeweils in

dieser Reihenfolge vor einem Originaldatum in der Originaldatensequenz liegen.

(b)

₁, oc bedeuten Originaldaten, welche jeweils in

dieser Reihenfolge hinter dem Originaldatum in der Originaldatensequenz liegen.

(c) (I_-1 ,A₂ bedeuten Konversionskodes, die jeweils in

dieser Reihenfolge vor einem Konversionskode in der Konversionskodesequenz liegen.

■' 3Υθ7832

	Tabelle	5	*2	Bedingungen
Wiedergabekode	Wiedergabedaten		^ß-l
ab	ABCDE		β	^ß_l " "YOOOOOOOOO"
00000	10	ß-i	- "YOOOO", B₁ * "01000",
η	10	ß .	* "00000"
			- "YOOOO", B₁ = "00000"
π	11	= "YOOOO". eine ungerade Anzahl ve
η	11

γ^ηοοοο

00001

00100

00010

01000

10

01 11

01

01 00 01 JLO

11 10 10

10 10

11

"01000" erscheint kontinuierlich nach

β = "YOOOO", Eine gerade Anzahl von ""I ¹¹OlOOO"'erscheint kontinuierlich nach

B₁B₂ =

B
1 "

B = "00000" Eine gerade Anzahl von 1 "OIOOO"'erscheint kontinuierlich nach

= "0000000000"

"0000" Eine ungerade Anzahl von "01000^ erscheint kontinuierlich nach

"01000", B₂ * "01000" Außer für obige Fälle.

Q_-1 = "11"

β = "YOOOO", Eine gerade Anzahl von

"01000" erscheint kontinuierlich nach

B_-2B_-1 = "YOOOOOOOOO", B₁ * "01000"

β JS, . = "YOOOOOOOOO", Eine gerade Anzahl ~² "¹VOn¹¹OlOOO" erscheint kontinuierlich nach ρ .

Außer für obige Fälle.

*1 Wenn A₁ = "XOOOO", gilt Y=I.

Wenn __χ £ "XOOOO", gilt Y=O. (X = 0 oder 1).

*2 (a) [i -jiftp bedeuten Konversionskodes, die jeweils in dieser Reihenfolge

vor einem Konversionskode in der Konversionskodesequenz liegen.

(b) ji.,ßp bedeuten Konversionskodes, die jweils in dieser Reihenfolge

hinter dem Konversionskode in der Konversionskodesequenz liegen.

(c)oL ., (X_p bedeuten Original daten, welche jeweils in dieser Reihenfolge vor

einem Originaldatum in der Originaldatensequenz liegen.

3507832

Bei den Kodier- und Dekodieralgorithmen der Tabellen 4 und 5 werden die den Originaldaten entsprechenden Konversionskodes bestimmt bezüglich den vor und hinter einem Originaldatum gelegenen Originaldaten und den vorher schon konvertierten Konversionskodes, so daß die Anzahl von aufeinanderfolgenden Bits "O" zwischen einem Bit "1" und dem nächsten Bit "1" auf ein Minimum von 4 gesetzt wird. Es soll bemerkt werden, daß der Buchstabe Y in Tabelle 4 ein Bit "1" bedeutet und ein Bit "0", wenn Bits der vier niedrigeren Plätze in dem vorhergehenden Konversionskode jeweils "0000" ist und nicht ist. Die Buchstaben CL OL ... bedeuten Original daten, welche jeweils in dieser Reihenfolge hinter einem Originaldatum in der zu konvertierenden Originaldatensequenz liegen. Auf ähnliche Weise bedeuten die Buchstaben Od _.., oc ₂, ... Originaldaten, welche jeweils in dieser Reihenfolge vor dem Originaldatum in der Originaldatensequenz liegen. In dem Fall, bei dem die Originaldatensequenz "...:00(oL_₂):01(öt._₁):ll:01ipt₁) :Ol(oC₂): ..." ist, und das zu konvertierende Originaldatum "li" ist, bedeuten die Buchstaben Od_-1, ei._₂, ot _χ und«.₂ jeweils "01", ¹¹OO", "01" und "01", beispielsweise.

Auf gleiche Weise wie oben beschrieben bedeuten die Buchstaben ^₁ ,β ρ ... Konversionskodes, die jeweils in dieser Reihenfolge hinter einem Konversionskode in der konvertierten Konversionskodesequenz liegen. Auf ähnliche Weise bedeuten die Buchstaben fi_i» fl_?' **· ^Konversi°^nsk°d^es» die jeweils in dieser Reihenfolge vor dem Konversionskode in der konvertierten Konversionskodesequenz liegen.

Da beispielsweise in der obigen Originaldatensequenz "00:01:11:01:01" das Originaldatum 0L_₁ und die Originaldatensequenz OC₁, (X- jeweils "01" und "0101" sind und so solche Bedingungen (Tabelle 4) zum Kodieren des Originaldatums "ll" wie

" 3 4Ό7832

^_-1 = ¹¹Ol", OL₁ OC₂^¹¹IOIl¹¹'] erfüllen, so daß das Originaldatum "11" in "01000" konvertiert wird.

Gemäß dem Dekodieralgorithmus nach Tabelle 5 wird der Konversionskode dekodiert in das Originaldatum. In dem Fall, bei dem die Originaldatensequenz "...110000((S_-1)IOlOOOrOOOOl(P₁):..." ist, sind beispielsweise die Konversionskodes (3 . und β - jeweils "10000" und "00001", und erfüllen so eine Bedingung (Tabelle 5) zum Dekodieren des Wiedergabekodes "01000" Caußer für obige Fälle 2 j so daß der Wiedergabekode "01000" in "11" dekodiert wird. Obwohl der Dekodieralgorithmus nach Tabelle 5 auf solch einer Bedingung basiert, daß eine ungerade Anzahl oder eine gerade Anzahl von Wiedergabekodes "01000" nacheinander auftreten, kann diese Bedingung erfüllt werden durch Anwendung einer Technik, bei der die Wiedergabekodesequenz, die vorher in einem Speicherelement wie einem RAM usw. gespeicher+ wurde, detektiert wird. Tatsächlich tritt ein Fall, bei dem die Wiedergabekodes "01000" sich unendlich fortsetzen selten auf. Außerdem wird gewöhnlich ein Aufzeichnungsverfahren oder ein Übertragungsverfahren, bei der eine begrenzte Anzahl von binären Daten in einem Block gesammelt werden, benutzt. Demzufolge wird nur ein Pufferspeicher mit einer Kapazität entsprechend der Anzahl von Daten in dem Block benötigt. Die kodierte Konversionskodesequenz wird weiter einer Modulation nach "NRZI" unterworfen. Durch Benutzen des Kodier- und Dekodierverfahrens

.25 für die binären Daten gemäß der zweiten Ausführungsform der vorliegenden Erfindung, werden solche magnetische Aufzeichnungseigenschaften wie eine Erfassungsfensterbreite Tw = 0,4T (T= Bit-Periode der Daten), ein minimales Magnetisierungs-Übergangsintervall Tmin = 2T und ein maximales Magnetisierungs-Übergangsintervall Tmax = 8T erhalten. Das minimale Magnetisierungsübergangsintervall Tmin und das maximale Magnetisierungs-Ubergangsintervall Tmax nehmen 2T und 8T an, da die Zahl von

3507832

aufeinanderfolgenden Bits "O" zwischen einem Bit "1" und dem nächsten Bit "1" auf das Minimum von 4 und das Maximum von jeweils gesetzt werden. Beispielsweise kann das maximale. Magnetisierungs-Übergangsintervall Tmax = 8T erhalten werden in einer in Fig. 5 gezeigten Originaldatensequenz.

In Fig. 6 ist eine Kodierschaltung gezeigt, die den Kodieralgorithmus nach Tabelle 4 benutzt gemäß der zweiten Ausführungsform der vorliegenden Erfindung. In der Kodierschaltung nach Fig. 6 werden Originaldaten sequentiell an einen Dateneingangsanschluß 19 angelegt, während ein Takt synchron mit den Originaldaten an einen Takteingangsanschluß 20 angelegt wird. Die Originaldaten werden sequentiell in ein ΙΟ-Bit serielles/ paralleles Schieberegister 21 geschoben. Ein Kodierer 22 erzeugt Konversionskodes, welche auf dem Kodieralgorithmus gemaß der zweiten Ausführungsform der vorliegenden Erfindung basieren. Synchrone Signale der Konversionskodes werden zu einem Kodesynchronisations-Eingangsanschluß 23 eingegeben, während ein Takt synchron mit den Konversionskodes an einen Takteingangsanschluß 24 angelegt wird. Inzwischen gibt ein 5-Bit paralleles/serielles Schieberegister 28 5-Bit Konversionskodes vom parallelen Eingang synchron mit dem Takt aus. Außerdem werden die 5-Bit Konversionskodes sequentiell ausgegeben von einem Ausgangsanschluß 26.

Im folgenden wird der Betrieb der Kodierschaltung nach Fig. beschrieben unter Bezugnahme auf eine Wellenformdarstellung nach Fig. 7. In Fig. 7 (a) gezeigte binäre Daten 62 werden an den in Fig. 6 gezeigten Dateneingangsanschluß 19 gelegt, während ein Takt 63 (Fig. 7 (b)) synchron mit den binären Daten 62 an den Takteingangsanschluß 20 angelegt wird. Dann werden die binären Daten 62 an einen Dateneingangsanschluß D des ΙΟ-Bit seriellen/parallelen Schieberegisters 21 angelegt,

während der Takt 63 an einen Takteingangsanschluß CK des ΙΟ-Bit seriellen/parallelen Schieberegisters 21 angelegt wird. Auf diese Weise werden binäre Daten sequentiell synchron mit dem Takt 63 von den parallelen Ausgangsanschlüssen Ql bis QlO des ΙΟ-Bit seriellen/parallelen Schieberegisters 21 ausgegeben Danach nehmen in dem Kodierer 22 ΙΟ-Bit Eingangsanschlüsse 1 bis 10 die binären Daten, die von den Ausgangsanschlüssen Ql bis Q12 des ΙΟ-Bit seriellen/parallelen Schieberegisters 21 geliefert werden auf und dann werden 5-Bit Konversionskodes basierend auf dem Kodieralgorithmus nach Tabelle 4 so erzeugt, daß sie von 5-Bit Ausgangsanschlüssen A bis E ausgegeben werden. Ein Speicherelement wie beispielsweise ein nur-Lesespeicher (ROM) kann auch als Kodierer 22 dienen zur Erzeugung des Konversionskodes. Danach werden die von dem Kodierer 22 gelieferten 5-Bit Konversionskodes in das 5-Bit parallele/serielle Schieberegister 25 eingegeben. Ein 5-Bit Synchronsignal 65 (Fig. 7 (d)), das von dem Kodesynchronisierungs-Eingangsanschluß 23 eingegeben wurde und ein Takt 64 (Fig. 7 (c)), der von einem Takteingangsanschluß 24 eingegeben wurde, werden jeweils an einen parallelen/seriellen Eingangsanschluß P/S und einen Takteingangsanschluß CK des 5-Bit parallelen/seriellen Schieberegisters 25 gelegt. Auf diese Weise wird eine Konversionskodesequenz 66 (Fig. 7 (e)) von einem Ausgangsanschluß Q5 des 5-Bit parallelen/seriellen Schieberegisters 25 zum Ausgangsanschluß 26 ausgegeben. Fig. 7 (f) zeigt eine Wellenform in welche die Konversionskodesequenz 66 weiter überführt wurde durch Modulation nach "NRZI". Durch die oben beschriebene Anordnung der Kodierschaltung nach Fig. 6 wird die kodierte Konversionskodesequenz im allgemeinen nicht wie sie ist aufgezeichnet sondern wird durch Anwendung des synchronen Signals darauf als Block geformt. Es soll hier bemerkt werden, daß das synchrone Signal benutzt wird zum Unterscheiden des Be-

reichs des Blocks zum Zeitpunkt der Wiedergabe oder Erfassungskodesynchronisierung der Konversionskodes.

In Fig. 8 ist ein Beispiel einer Dekodierschaltung basierend auf dem Dekodieralgorithmus nach Tabelle 5 gezeigt. In der Dekodierschaltung nach Fig. 8 wird eine Konversionskodesequenz die auf einem Aufnahmemedium wie einem Magnetband, usw. aufgezeichnet ist, durch ein Wiedergabeelement wiedergegeben und dann einer Demodulation nach "NRZI" unterworfen, so daß sie als Wiedergabekodesequenz an einen Eingangsanschluß 27 angelegt werden kann. Ein Pufferspeicher 28 speichert eine vorbestimmte Anzahl von Wiedergabekodes, die beispielsweise einem Block entspricht. Inzwischen zählt ein "01000" Zählschaltkreis 29 wiederholte Muster von "01000" der Wiedergabekodesequenz und unterscheidet, ob eine ungerade Anzahl oder eine gerade Anzahl von "01000" nacheinander erscheint, um das Diskriminierungssignal auszugeben. In einem 29-Bit seriellen/parallelen Schieberegister 30 werden die dort eingegebenen Reproduktionskodes sequentiell geschoben, damit sie parallel davon ausgegeben werden können. Ein Wiedergabetakt, der von der Wiedergabekodesequenz abgeleitet wird, wird an einen Wiedergabetakteingangsanschluß 31 angelegt. In einem Dekoder 32 werden die Wiedergabekodes umgekehrt konvertiert in die Original-2-Bit-Daten (hier als "Wiedergabedaten" bezeichnet) basierend auf dem Dekodieralgorithmus nach Tabelle 5. Inzwischen gibt das 2-Bit parallele/ serielle Schieberegister 33 seriell die 2-Bit Wiedergabedaten die parallel eingegeben wurden, aus, während Synchronsignale der 2-Bit Wiedergabedaten an einen parallel/seriellen Signaleingangsanschluß 34 angelegt werden. Weiter werden Takte synchron mit den Wiedergabedaten an einen Takteingangsanschluß 35 angelegt. In einem 2-Bit seriellen/parallelen Schieberegister 36 werden die Wiedergabedaten sequentiell geschoben, so daß sie in paralleler Form ausgegeben werden. Das Referenzzeichen

-aesy bezeichnet einen Ausgangsanschluß für die Wiedergabedaten.

Im folgenden wird der Betrieb der Dekodierschaltung nach Fig. 8 beschrieben unter Bezugnahme auf eine Wellenformdarstellung nach Fig. 9. Die wiedergegebene Konversionskodesequenz, welche einer Demodulation nach "NRZI" unterworfen wurde, wird an einen Eingangsanschluß 27 eingegeben und dann an den Pufferspeicher 28 gelegt. Im Pufferspeicher 28 wird der zur Zeit der Aufnahme gebildete Block diskriminiert durch Detektieren des Synchronsignals und die Wiedergabekodes, die synchron getrennt wurden, werden gespeichert. In der "01000"-Zählerschaltung 29 wird eine Diskrimination durchgeführt, ob eine ungerade Anzahl oder eine gerade Anzahl von "01000" nacheinander auftritt unter Bezugnahme auf die Wiedergabekodesequenz, die in dem Pufferspeicher 28 gespeichert wurde in dem Fall der Erzeugung von wiederholten Mustern von "01000". Dieses Diskriminationssignal wird zum Zeitpunkt des Dekodierens des entsprechenden Wiedergabekodes ausgegeben und wird so an einen Eingangsanschluß Z des Dekoders 32 ausgegeben. Die in dem Pufferspeicher 28 gespeicherten Wiedergabekodes werden an einen Dateneingabeanschluß D des 29-Bit seriellen/parallelen Schieberegisters 30 angelegt nach der oben beschriebenen Diskriminierung der Zahl der aufeinanderfolgenden "01000". Inzwischen wird der Wiedergabetakt, der von der Wiedergabekodesequenz mittels beispielsweise einer PLL-Schaltung abgeleitet wurde an einen Wiedergabetakteingangsanschluß 31 angelegt zur Eingabe an einen Takteingangsanschluß CK des 29-Bit seriellen/ parallelen Schieberegisters 30. Die Wiedergabekodesequenz und der Wiedergabetakt, die beide in das 29-Bit serielle/parallele Schieberegister 30 eingegeben werden, werden beispielsweise in Fig. 9 (b) und 9 (c) jeweils gezeigt. Fig. 9 (a) zeigt eine Wellenform vor ihrer Demodulation nach "NRZI". In dem 29-Bit seriellen/parallelen Schieberegister 30 wird die Wiedergabe-

kodesequenz synchron mit dem Wiedergabetakt verschoben und dann werden die Wiedergabekodes sequentiell von den Ausgangsanschlüssen Ql bis Q29 ausgegeben. Im Dekoder 32 werden die Wiedergabedaten bestimmt, basierend auf der Wiedergabekodesequenz, die an Eingangsanschlüsse 1 bis 29 gemäß dem Dekodieralgorithmus nach Tabelle 5 eingegeben wurde, Information von der "01000"-Zählerschaltung 29 und den 2-Bit Daten von dem 2-Bit seriellen/parallelen Schieberegister 36 und werden dann von Ausgangsanschlüssen A und B ausgegeben. Danach werden die Wiedergabedaten an das 2-Bit parallele/serielle Schieberegister 33 eingegeben. Ein an den parallelen/seriellen Signaleingangsanschluß 34 eingegebenes Signal 72 (Fig. 9 (e)) und ein an dem Takteingangsanschluß 35 eingegebener Takt 71 (Fig. 9 (d)) werden jeweils an einen parallelen/seriellen Eingangsanschluß P/S und einen Takteingangsanschluß CK des 2-Bit parallelen/ seriellen Schieberegisters 33 eingegeben. Dann werden Wiedergabedaten 73 (Fig. 9 (f)) von einem Ausgangsanschluß Q2 des 2-Bit parallelen/seriellen Schieberegisters 33 ausgegeben, so daß sie als binäre Daten von dem Ausgangsanschluß 37 ausgegeben werden können. Die Wiedergabedaten 73, die von dem Ausgangsanschluß Q2 ausgegeben werden, werden weiter sequentiell verschoben in dem 2-Bit seriellen/parallelen Schieberegister 36, damit sie von Ausgangsanschlüssen Ql und Q2 des 2-Bit seriellen/parallelen Schieberegisters 36 an Eingangsanschlüsse Dl und D2 des Dekoders 32 übergeben werden können. Die verschobenen Wiedergabedaten 73 werden benutzt zum Erfassen einer Bedingung zum Dekodieren des Wiedergabekodes "0100Ö" im Dekodieralgorithmus nach Tabelle 5 als

Obwohl die Kodier- und Dekodierverfahren gemäß der ersten und zweiten Ausführungsform der vorliegenden Erfindung im vorhergehenden beschrieben wurden, soll hier bemerkt werden, daß solche Kodier- und Dekodieralgorithmen und solche Kodier- und

"•■"·^:·" *-"*·■* "3-4Ö7832

Dekodierschaltungen nur als Beispiel vorgestellt werden und demzufolge auf verschiedenartigste Weise modifiziert werden können.

Gemäß der ersten und zweiten Ausführungsform der vorliegenden Erfindung nimmt das minimale Übergangsintervall einen Wert von 2T (T=Bit-Periode der Originaldaten) an, was zweimal und l,33mal so lang ist wie jener von T bei "MFM" und jener von 1,5T von "3PM" jeweils, wenn die kodierte Datensequenz weiter einer Modulation nach "NRZI" unterworfen wird, so daß das Kode-Bit "1" und das Kode-Bit "0" dem Übergang und Nicht-Übergang jeweils entsprechen. Demgemäß kann in Übereinstimmung mit der vorliegenden Erfindung Aufnahme oder Übertragung einer identischen Wellenlänge vorgenommen werden bei einer Dichte zweimal und l,33mal höher als jener nach "MFM" und "3PM" jeweils.

Obwohl die erste Konversionsgruppe von "YOOOO", "00001", "00010" und "00100" und die zweite Konversionsgruppe von "YOOOO" und "01000" in der ersten und zweiten Ausführungsform der vorliegenden Erfindung benutzt werden, ist es außerdem auch möglich, beispielsweise eine erste Konversionsgruppe von "YOOOO", "00010", "00100" und "01000" zu benutzen und eine zweite Konversionsgruppe von "YOOOO" und "00001".

Im folgenden wird ein rahmensynchrones Signal der vorliegenden Erfindung beschrieben. Sogar dann, wenn 2-Bit binäre Daten in 5-bit Konversionskodes konvertiert werden durch Anwendung des Kodier- und Dekodierverfahrens gemäß der ersten Ausführungsform der vorliegenden Erfindung wird eine Bit-Kette, die auf keinem Fall in der Konversionskodesequenz erzeugt wird, als ein Synchronsignal in dem rahmensynchronen Signal der vorliegenden Erfindung gewählt. Das Synchronsignal wird angewandt auf jeden Rahmen, in den eine Mehrzahl der Konversionskode-

Sequenzen der kodierten binären Daten gesammelt werden. Gemäß dem Algorithmus nach Tabelle 2 werden in einer binären Datensequenz "00:11:10:11" (Fig. 10) Dl von "00", D2 von "11", D3 von "10" und D4 von "11" jeweils konvertiert in Cl von "YOOOO", C2 von "01000" bei solchen Bedingungen wie [^ ^=¹¹OO" ,<X ^"10¹Q, C3 von "01000" bei solchen Bedingungen wie (J₀C _₂0^L_₁="0011"J und C4 von "01000" bei solchen Bedingungen wie £oC _pö£ ="1110", 0C jOtgf ¹IIlO", |2>_₂ß J^=¹¹OIOOOOIOOOO¹Q . Es ist leicht zu sehen, daß C2, C3 und C4 von drei "01000" aufeinanderfolgend auftreten. Unter der Annahme, daß ein binäres Datum D5 von "ab" (a und b = "1" oder "0") in einen Konversionskode C5 von "ABCDE" (A, B, C, D und E = "1" oder "0") konvertiert werden, wobei eine Möglichkeit in einem solchen Fall, daß C5 von "ABCDE" "01000" ist, nämlich, daß C2 bis C5 von vier "01000" nacheinander auftreten im folgenden untersucht wird. Da Originaldaten von D5 wahrscheinlich C5 von "01000" liefern, können nur zwei Originaldaten "10" und "11" von Tabelle 2 gewählt werden. Um "10" in "01000" zu konvertieren, muß jede der Bedingungen WIe[OC_-2OL_-1=¹¹OOIl"] und ["0C_-2OC_-1=¹¹IlIl"]] erfüllt sein. Jedoch sind in Fig. 10 diese Bedingungen nicht erfüllt

durch CxL_-2O^₁=¹¹IOIl". Um "11" in "01000" zu konvertieren, muß dann jede der Bedingungen wie[oC .="00" , oL ^=" 10" J,

_-1 = ¹¹OIOOOOiOOO", "0000000000" oder "0000001000"J erfüllt sein. Diese Bedingungen sind jedoch auch nicht erfüllt von der in Fig. 10 gezeigten Datensequenz. Deshalb ergibt sich, daß das binäre Datum D5 eines beliebigen von "00", "01", "10" und "11" auf keinen Fall C5 von "01000" ergeben kann. Das bedeutet in anderen Worten, daß eine Bit-Kette von vier aufeinanderfolgenden "01000" nicht erzeugt werden kann, sogar falls eine beliebige binäre Datensequenz moduliert wird. Obwohl die Anzahl von aufeinanderfolgenden "01000" auf 4 in der vorhergehenden Beschreibung gesetzt wurde, wird nun klar, daß eine

Bit-Kette von 5 oder mehr aufeinanderfolgenden "01000" nicht existieren kann in der Konversionskodesequenz aus den gleichen Gründen. Wie aus der vorhergehenden Beschreibung klar ist, ist deshalb das Synchronsignal auf keinen Fall in der modulierten Konversionskodesequenz erzeugt, sogar wenn eine beliebige binäre Datensequenz erzeugt wird, wenn eine Bit-Kette von vier oder mehr aufeinanderfolgenden "01000" als Synchronsignal benutzt wird, wodurch es möglich wird, Synchronisation auf jeden Fall zum Zeitpunkt der Demodulation sicherzustellen, wenn nur die Bit-Sequenz des Synchronsignals detektiert wird.

Es ist auch möglich, ein Synchronsignal zu benutzen, in dem die oben beschriebene Bit-Kette von vier aufeinanderfolgenden "01000" und eine andere Bit-Kette kombiniert sind. In Fig. 10 ist ein 25-Bit Synchronsignal I gezeigt durch Zufügung einer Bit-Kette von "YOOOO" zur Bit-Kette von vier aufeinanderfolgenden "01000".

In Fig. 11 sind weitere Bit-Ketten gezeigt, die das Synchronsignal bilden können. Die jeweils von einem Rechteck in Fig.11 eingeschlossenen Bit-Ketten werden ebenfalls nicht in der Konversionskodesequenz erzeugt.

In Fig. 12 ist ein Beispiel gezeigt einer Aufnahmeschaltung, die solch ein Synchronsignal benutzt. In der Aufnahmeschaltung nach Fig. 12 bezeichnen Referenzzeichen 38 und 39 einen binären Dateneingangsanschluß und eine Zeitachsenkompressionsschaltung jeweils, während Referenzzeichen 40 und 41 eine Gatterschaltung und eine pseudosynchrone signalerzeugende Schaltung jeweils bezeichnen. Weiter bezeichnen Referenzzeichen 42 und 43 eine Kodierschaltung der ersten Ausführungsform der vorliegenden Erfindung und eine Gatterschaltung jeweils. DarUber hinaus bezeichnen Referenzzeichen 44 und 45 jeweils eine

synchronsignalerzeugende Schaltung und eine Aufnahmeverstärkerschaltung. Außerdem bezeichnet das Referenzzeichen 46 einen Kopf. Eine Binärdatensequenz, die an den Binärdateneingangs anschluß 38 angelegt wird, wird einer Kompression auf der Zeitachse in der Zeitachsenkompressionsschaltung 39 unterworfen. Die Zeitachsenkompressionsschaltung 39 besteht im allgemeinen aus einem Direktzugriffspeicher (RAM). Die Binärdatensequenz wird in dem RAM mit einer Taktfrequenz fl der Binärdaten gespeichert und wird ausgelesen mit einer Taktfrequenz f2 (f2>fl). Der Ausgang der Zeitachsenkompressionsschaltung 39 wird auf die Gatterschaltung 40 gelegt. Inzwischen wird ein pseudosynchrones Signal in der pseudosynchronsignalerzeugenden Schaltung 41 erzeugt. Es soll hier bemerkt werden, daß das pseudosynchrone Signal als binäre Datensequenz definiert ist, die nach Kodierung eine Kodesequenz erzeugt, die ähnlich einem wirklichen Synchronsignal, das später beschrieben wird, ist. Wenn das Synchronsignal I nach Fig. 10 als Synchronsignal benutzt wird, kann ¹¹OO(Dl): 11(D2): 10(D3): ll(D4) :00(D5)" betrachtet werden als das Pseudosynchronsignal. Durch Anwendung von D5 von "00" wird das Pseudosynchronsignal kodiert in "YOOOO(Sl):01000(S2):01000(S3):01000(S4):00000(S5')". Das Pseudosynchronsignal unterscheidet sich von dem wirklichen Synchronsignal nur dadurch, daß ein zweites Bit von S5' des wahren Synchronsignals "1" ist, während jenes des Pseudosynchronsignals "0" ist. An der Gatterschaltung 40 wird dieses Pseudosynchronsignal zu der Binärdatensequenz, die einer Zeitachsenkompression ausgesetzt ist, addiert, um so einen Rahmen 74 wie in Fig. 13 gezeigt zu bilden. Dieser Rahmen 74 wird in die Kodierschaltung 42 eingegeben, die basierend auf dem Kodieralgorithmus auf Tabelle 2 aufgebaut ist. Der Rahmen 74 wird kodiert in der Kodierschaltung 74 zur Bildung eines Rahmens 75 und dann wird der Rahmen 75 in die Gatterschaltung 43 eingegeben. Inzwischen wird ein wahres Synchronsignal von

"YOOOOOlOOOOlOOOOlOOOOlOOO" erzeugt in der synchronsignalerzeugenden Schaltung 44 und wird an die Gatterschaltung 43 angelegt. Bei der Gatterschaltung 43 werden das Pseudosynchronsignal und das wahre Synchronsignal ineinander übergeführt zur Bildung eines Rahmens 76. Danach wird diese gerahmte Bit-Kette einer Modulation nach "NRZI" unterworfen, und vom Aufnahmeverstärker 45 verstärkt und auf einem Aufnahmemedium mittels des Kopfes 46 aufgezeichnet.

Obwohl das Synchronsignal I nach Fig. 10 in der vorhergehenden Beschreibung benutzt wurde, ist es ebenso möglich, irgend ein anderes Synchronsignal zu benutzen, welches in Übereinstimmung mit der vorliegenden Erfindung ist.

- Leerseite -

Claims

Matsushita Electric Industrial Co., Ltd., Osaka / Japan

Verfahren zum Kodieren und Dekodieren binärer Daten

PATENTANSPRÜCHE

/ 1 .yVerf ahren zum Kodieren und Dekodieren binärer Daten, gekennzeichnet durch Kodierschritte und Dekodierschritte, wobei die Kodierschritte aufweisen:

Teilen der Binärdaten in 2-Bit Datengruppen, von denen -jede als Originaldatum wirkt,

Konvertieren jedes Originaldatum in einen 5-Bit Kode, der als Konversionskode dient, und

Modulieren des Konversionskodesso, daß ein Bit in einem ersten Zustand und ein Bit in einem zweiten Zustand dem Übergang und dem Nicht-Übergang jeweils entsprechen; und wobei die Dekodierschritte aufweisen:

Demodulieren der modulierten Konversionskodes in eine Konversionskodesequenz, und
Rückwärtskonvertieren der Konversionskodesequenz in eine 2-Bit Originaldatensequenz bei Intervallen von 5-Bits.

2. Verfahren nach Anspruch 1,

dadurch gekennzeichnet, daß die 5-Bit Konversionskodes in eine erste Konversionskodegruppe und eine zweite Konversionskodegruppe geteilt werden, wobei die erste Konversionskodegruppe aus vier Arten von Konversionskodes besteht, die im Prinzip den Originaldaten entsprechen.

3. Verfahren nach Anspruch 1,

dadurch gekennzeichnet, daß das Bit in dem ersten Zustand und das Bit in dem zweiten Zustand jeweils "1" und "O" ist.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die 5-Bit Konversionskodes "YOOOO" (Y = 0 oder l), ¹¹OOOOl", "00010", "00100" und "01000" sind.

5. Verfahren nach Anspruch 2,

dadurch gekennzeichnet, daß die erste Konversionskodegruppe aus "YOOOO" (Y = 0 oder 1), ¹¹OOOOl", "00010" und "00100" besteht, während die zweite Konversionskodegruppe aus "YOOOO" und "01000" besteht.

6. Verfahren nach Anspruch 1,

dadurch gekennzeichnet, daß die in dem zweiten Zustand nacheinander zwischen dem ersten Bit in dem ersten Zustand und dem nächsten Bit in dem ersten Zustand in der Konversionskodesequenz auftretende Anzahl von Bits auf ein Minimum von 4 und ein Maximum eines vorbestimmten Wertes gesetzt ist.

7, Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der vorbestimmte Wert 22 ist.

8. Verfahren nach Anspruch 7,

dadurch gekennzeichnet, daß jedes Originaldatum so angeordnet ist, daß es mindestens einem der Konversionskodes entspricht und durch Auswahl einer ersten und zweiten Konversionskodegruppe kodiert wird, die auf Verbindungsbedingungen von anderen Originaldaten, die vor und hinter dem Originaldatum liegen und Verbindungsbedingungen eines anderen Konversionskodes, der vor dem ersten Konversionskode liegt, basieren.

9. Verfahren nach Anspruch 7,

dadurch gekennzeichnet, daß jeder Konversionskode so angeordnet ist, daß er mindestens einem der Originaldaten entspricht und durch Auswahl von einem der Originaldaten dekodiert wird basierend auf Verbindungsbedingungen eines anderen Konversionskodes der vor und hinter dem ersten Konversionskode liegt.

10. Verfahren nach Anspruch 6,

dadurch gekennzeichnet, daß der vorbestimmte Wert 19 ist.

11. Verfahren nach Anspruch 10,

dadurch gekennzeichnet, daß jedes Originaldatum so angeordnet ist, daß es mindestens einem der Konversionskodes entspricht und durch Auswahl von einem von ersten und zweiten Konversionskodesgruppen kodiert wird, basierend auf Verbindungsbedingungen von weiteren Originaldaten, die vor und hinter dem ersten Originaldatum liegen.

12. Verfahren nach Anspruch 10,

dadurch gekennzeichnet, daß jeder Konversionskode so angeordnet ist, daß er mindestens einem der Originaldaten entspricht und durch Auswahl von einem der Originaldaten dekodiert wird, basierend auf Verbindungsbedingungen eines weiteren Konver-

sionskodes, der vor und hinter dem ersten Konversionskode liegt und Verbindungsbedingungen eines anderen Originaldatums, das vor den ersten Originaldaten liegt.

13. Verfahren nach Anspruch 1,

dadurch gekennzeichnet, daß eine Mehrzahl von Konversionskodes in einem Rahmen zusammengefaßt werden und ein Synchronsignal einer vorbestimmten Anzahl von Bits am Frontende des Rahmens zugefügt wird.

14. Verfahren nach Anspruch 13,

dadurch gekennzeichnet, daß ein Bit-Muster, welches auf keinen Fall in der Konversionskodesequenz erzeugt wird, als Synchronsignal benutzt wird.

15. Verfahren nach Anspruch 13,

dadurch gekennzeichnet, daß das Synchronsignal aus einem Bit-Muster der zweiten Konversionskodegruppe besteht.

16. Verfahren nach Anspruch 15,

dadurch gekennzeichnet, daß das Synchronsignal aus vier oder mehr Konversionskodes besteht, die in der zweiten Konversionskodegruppe enthalten sind.

17. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß das Synchronsignal durch ein Muster gebildet wird, bei dem "Y000000000" (Y = 0 oder 1) gefolgt wird von drei oder mehreren aufeinanderfolgenden "01000".

18. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß das Synchronsignal aus einem Muster besteht, bei dem "Y00000000000000" (Y = 0 oder 1) gefolgt wird von zwei oder mehreren aufeinanderfolgenden "01000".

19. Verfahren nach Anspruch 1,

dadurch gekennzeichnet, daß es benutzt wird zum Aufzeichnen oder Wiedergeben der binären Daten auf einem Aufnahmemedium in Bit-Serien, oder in einem zugehörigen Aufnahme- und Wiedergabegerät, oder zum Übertragen der binären Daten oder in einem Übertragungsgerät dafür.

20. Verfahren zum Kodieren und Dekodieren von binären Daten, gekennzeichnet durch Kodierschritte und Dekodierschritte, wobei die Dekodierschritte aufweisen:

Teilen der binären Daten in 2-Bit Datengruppen, von denen jede als Originaldatum wirkt,

Konvertieren jedes Originaldatums in einen 5-Bit Kode, der als Konversionskode wirkt, und
Modulieren des Konversionskodes so, daß ein Bit in einem ersten Zustand und ein Bit in einem zweiten Zustand dem Übergang und Nicht-Übergang jeweils entsprechen, und wobei die Dekodierschritte aufweisen:

Demodulieren der modulierten Konversionskodes in eine Konversionskodesequenz, und

Rückwärtskonvertieren der Konversionskodesequenz in eine 2-Bit Originaldatensequenz bei Intervallen von 5 Bits, wobei die Anzahl von Bits in dem zweiten Zustand, die nacheinander zwischen dem Bit in dem ersten Zustand und dem nächsten Bit in dem ersten Zustand im Konversionskode auftreten auf ein Minimum von 4 und ein Maximum von 22 gesetzt sind, jedes Originaldatum so angeordnet ist, daß es mindestens einem der Konversionskodes entspricht und durch Auswahl von ersten und zweiten Konversionskodegruppen kodiert wird, basierend auf Verbindungsbedingungen von anderen Originaldaten, die vor und hinter dem ersten Originaldatum liegen und Verbindungsbedingungen eines weiteren Konversionskodes, der vor dem erwähnten

der Konversionskodes liegt, und

jeder Konversionskode so angeordnet ist, daß er mindestens einem der Originaldatensätze entspricht und durch Auswahl von einem der Originaldatensätze dekodiert wird, basierend auf Verbindungsbedingungen eines anderen Konversionskodes, der vor und hinter dem erwähnten Konversionskode liegt.

21. Verfahren nach Anspruch 20,

dadurch gekennzeichnet, daß die Kodierschritte weiter aufweisen:

Konvertieren jedes der binären Datensätze in ein Parallelsignal durch Eingabe der binären Daten in ein 12-Bit serielles/

paralleles Schieberegister,

Konvertieren des parallelen Signales in ein 5-Bit paralleles Signal mit einem Kodierer,

Konvertieren des 5-Bit parallelen Signales in ein serielles Signal mit einem 5-Bit Schieberegister,

Erzeugen eines Konversionsbedingungssignals in einer Schaltung zum Festlegen einer Bedingung durch Benutzung des seriellen Signals, und

Anlegen des Konversionsbedingungssignals an einen Kodierer, und wobei die Dekodierschritte weiter aufweisen:

Konvertieren der Konversionskodesequenz in ein Parallelsignal durch Eingabe der Konversionskodesequenz an ein 30-Bit serielles /paralleles Schieberegister und

Konvertieren des parallelen Signales in ein 2-Bit Datum mit einem Dekoder.

22. Verfahren zum Kodieren und Dekodieren von binären Daten, gekennzeichnet durch Kodierschritte und Dekodierschritte,
wobei die Kodierschritte aufweisen:

Teilen der Binärdaten in 2-Bit Datengruppen, von denen jede als Originaldatum wirkt,

Konvertieren jedes Originaldatums in einen 5-Bit Kode, der als Konversionskode wirkt, und

Modulieren der Konversionskodes so, daß ein Bit in einem ersten Zustand und ein Bit in einem zweiten Zustand jeweils dem Übergang bzw. Nicht-Übergang entsprechen,

und wobei die Dekodierschritte aufweisen:

Demodulieren der modulierten Konversionskodes in eine Konversionskodesequenz, und
Rückwärtskonvertieren der Konversionskodesequenz in eine 2-Bit Originaldatensequenz bei Intervallen von 5-Bits, wobei die Zahl der Bits in dem zweiten Zustand, die nacheinander zwischen dem Bit in dem ersten Zustand und dem nächsten Bit in dem ersten Zustand in der Konversionskodesequenz auftritt, auf ein Minimum von 4 und ein Maximum von 19 gesetzt ist, jedes Originaldatum so angeordnet ist, daß es mindestens einem der Konversionskodes entspricht und durch Auswahl von einem von ersten und zweiten Konversionskodegruppen gewählt wird, basierend auf Verbindungsbedingungen eines anderen Originaldatensatzes, der vor und hinter dem erwähnten Originaldatum liegt,

jeder Konversionskode so angeordnet ist, daß er mindestens einem der Originaldatensätze entspricht und durch Auswahl von einem der Originaldatensätze gewählt wird, basierend auf Verbindungsbedingungen eines weiteren Konversionskodes, der vor und hinter dem erwähnten Konversionskode liegt, und Verbindungsbedingungen eines weiteren Originaldatums, das vor dem erwähnten der Originaldaten liegt.

23. Verfahren nach Anspruch 22,

dadurch gekennzeichnet, daß die Kodierschritte weiter aufweisen:

Konvertieren jedes der Binärdatensätze in ein paralleles Signal durch Eingeben des Binärdatensatzes in ein ΙΟ-Bit serielles/

paralleles Schieberegister,

Konvertieren des parallelen Signals in ein 5-Bit paralleles Signal mit einem Kodierer, und

Konvertieren des 5-Bit parallelen Signals in ein serielles Signal mit einem 5-Bit Schieberegister, und wobei die Dekodierschritte weiter aufweisen:

Konvertieren der Konversionskodesequenz in das parallele Signal mit einem 29-Bit seriellen/parallelen Schieberegister, und Konvertieren des parallelen Signales in ein 2-Bit Datum mit einem Dekoder, der das parallele Signal annimmt, einem Signal zum Diskriminieren, ob eine ungerade Anzahl oder eine gerade Anzahl von "01000" aufeinanderfolgend auftreten, und einem 2-Bit Ausgangssignal.

24. Verfahren zum Kodieren und Dekodieren von binären Daten, gekennzeichnet durch Kodier- und Dekodierschritte, wobei die Kodierschritte aufweisen:

Teilen des Binärdatensatzes in 2-Bit Datengruppen, von denen jede als Originaldatum wirkt,
Konvertieren jedes Originaldatums in einen 5-Bit Kode, der als Konversionskode wirkt und

Modulieren des Konversionskodes so, daß ein Bit in einem ersten Zustand und ein Bit in einem zwei" η Zustand dem Übergang und dem Nicht-Übergang jeweils entsprechen, und wobei die Dekodierschritte aufweisen:

Demodulieren der modulierten Konversionskodes in eine Konversionskodesequenz und

Rückwärtskonvertieren der Konversionskodesequenz in eine 2-Bit Originaldatensequenz bei Intervallen von 5-Bits, •wobei eine Mehrzahl von Konversionskodes in einen Rahmen so zusammengefaßt ist, daß ein Synchronsignal zu dem Rahmen zugefügt wird, und der Rahmen gebildet ist durch ein Muster von

"YOOOOOOOOO" gefolgt von drei aufeinanderfolgenden "01000" oder einem Muster von "YOOOO0O00OO0000" gefolgt von zwei oder mehreren aufeinanderfolgenden "01000", wenn das Bit im ersten Zustand und das Bit im zweiten Zustand jeweils als "1" und "0" bezeichnet sind.