DE3009713C2 - Schaltungsanordnung zum Dekodieren eines selbsttaktierenden Informationssignals - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Dekodieren eines nelbsttaktierenden Informationssignals in Form eines Rechteckimpulszuges, der durch Kodieren eines digitalen Datensignals mit den logischen Werten Eins und Null derart erzeugt ist daß die Signalwechselperioden zwischen den Signalwechseln nur eine vorbestimmte kleine Anzahl verschiedener Werte, die Vielfache einer Einheitslänge (To) sind, annehmen können, mit einer auf die Signalwechsel ansprechenden Einrichtung zum Regenerieren eines Taktsignals aus Reciueckimpulsen und einer Dekodiereinrichtung, in der durch Verknüpfen des Taktsignals mit dem Informationssignal das digitale Datensignal dekodiert wird.

Beim Aufzeichnen von Informationen auf Datenträger, wie z. B. Magnetbänder, wird die Information, die im Speicher eines Computers, einer Datenverarbeitungseinheit oder ähnlichem gespeichert ist aus dem Speicher extrahiert, indem dieser in Abhängigkeit von einem Taktsignal oder einem Lesesignal getaktet wird. Die so extrahierte Information enthält digitale Datensignale mit den logischen Werten Eins und Null, und normalerweise werden ztv Taktsignal und ein digitales Datensignal aiiiif verschiedenen Spuren des Magnetbandes gespeichert und von ihnen gelesen. Da ein solcher Lösungsweg üwei Spuren, also eine digitale Datenspur und eine Takt|iig;nalspur, erfordert, ist die Ausnutzungseffizienz einiüp Datenträgers dürftig. Deshalb wird zur Erhöhung der Datenkapazität eines Datenträgers wie eines Magnetbandes ein selbsttaktierendes Informationssignal ßC'J) erzeugt durch verschiedenartige Modulation unter Kombination eines Taktsignals und

ίο eines digitalen Datensignals, woraufhin das SCASignal auf einen Datenträger, wie ein Magnetband, aufgezeichnet und abgelesen wird und das originale digitale Datensignal aus dem gelesenen SC/-Signal dekodiert wird.

is F i g. 1 zeigt den Signalverlauf eines 5C7-Signals für die Aufzeichnung gemäß verschiedener herkömmlicher Kodierungsartün, die den Hintergrund der Erfindung bilden. In F i g. 1 bedeutet Γ einen Zeitabstand, der dem Magnetbandabschnitt entspricht in dem -ein Datenbit aufgezeichnei: wird. Fig. l(A) zeigt einen Signalverlauf vom FM-T)P (frequency modulation), bei dem das Signal für ein !logisches Eins des Datcioits in der Mitte des Bandabschnittes umgekehrt wird und an jeder Grenze zwischen zwei nebeneinanderliegenden Daten bits. Fig. l(B) zeigt einen MFM-(modified frequency modulation-)Siigiialverlauf, bei dem das Signal für ein logische: Ein» in der Mitte des Bandabschnittes umgekehrt wird und für zwei aufeinanderfolgende logische Null mn der Grenze zwischen zwei Dätenbits.

Fig. l(C) zeigt einen NRZI-Signalverlauf, bei dem das Signal nur beim Auftreten eines logischen Eins in der Mitte eines Bandabschnittes umgekehrt wird. Bezüglich der Umkehrpeiriode enthält der FM-Typ zwei Längen von ^xh T und T, der MFM-Typ drei Längen von der Länge T, 1,5 Γ und 2 T und der NRZI-Typ enthält beliebige Umkehrperiodenlängen, wie z. B. T, 2 T, 3 T, 4 T usw. je nach der Datenfolge. Die vorliegende Erfindung bezieht sich auf die Dekodierung eines SCZ-Signals vom FM-Typ, dem MFM-Typ oder ähnlichem, in dem die Länge der Umkehrperiode zwischen den Wertänderungen des Rechtecksignals zwei oder mehr vorbestimmte verschiedene Werte haben kann.

Bisher wurde als Verfahren zum Dekodieren eines

herkömmlichen SCASignals ein Lösungsweg vorgeschlagen, bei dem ein SCZ-Signal an einen Phasenregelkreis angelegt wird, um Taktsignale zu erzeugen, woraufhin das digitale Datensignal aus dem reproduzierten Taktsignal und dem SCY-Signal dekodiert wird.

Solch ein herkömmlicher Demoduiationsschaltkreis hat aber das Problem, daß eine Sperrzeit benötigt ist oder daß Instabilitäten des Phasenregelkreises in Verbindung mit Unregelmäßigkeiten des erzeugten SCI-Signals durch eine Peallcverschicbung, Spannungsabfall oder ähnJicücs des Signals beim Lesen vom Magnetband auftreten könnten und bringt auch Probleme mit Temperaturschwankungen, zeitabhängigen Änderungen und ähnlichem der Zeitkonstanten im Phasenregelkreis. Deshalb konnten solche herkömmlichen Dekodie- rungsschaltkreise mit Phasenregelkreisen nicht unbedingt ausreichende Taktsignale reproduzieren. Ferner zeigt sich der weitere Nachteil, daß beim Dekodieren des ursprünglichen digitalen Datensignal? aus einem SCY-Signal uinter Benutzung eines reproduzierten Taktsignals ein Delayglied nötig ist, welches einen weiteren Faktor der Instabilität einführt.

Eine diesem Prinzip entsprechende Schaltungsanordnung der eingangs genannten Art für das in Fig. IA

' gezeigte Signalformat ist aus DE-OS 27 34 42 t bekannt.

Die obenbeschriebenen Nachteile der herkömmlichen Lösungswege sollen irn Detail unter Bezug auf die Fig.2 und 3 beschrieben werden. Fig.2 zeigt den Zeitverlauf eines SCV-Signals vom FM-Typ und das aus dem 5C/-Signal reproduzierte Taktsignals, und F i g. 3 zeigt den Zeitverlauf eines 5C7-Signals vom MFM-Typ und ein aus dem SCASignal reproduziertes Taktsignal. Fig.2(A) und 3(A) zeigen das Datenbitmuster der digitalen Daten, wobei der Datenwiederholungszyklus als Tbezeichnet ist und seine Hälfte als T₀. F i g. 2(B) und 3(B) zeigen den Signalverlauf des 5C/-Signals, das durch FM- bzw. MFM-Modulation der digitalen Daten (A) erhalten wird. F i g. 2(C) und 3(C) zeigen jeweils das reproduzierte Taktsignal, das durch Demodulation unter Benutzung eines herkömmlichen Phasenregelkreises aus dem SCASignal dekodiert wurde. F i g. 2(D) und 3(D) zeigen jeweils den Signalverlauf, der durch Frequenzteilung beim Abfall des reproduzierten Taktsignals erhalten wird.

Bei der Dekodierung von digitalen Datensignalen gemäß den herkömmlichen Lösungswegen wird die Tatsache benutzt, daß, wenn eine Umkehr des SCY-Signals (B) in der Nähe des Anstiegs des reproduzierten Taktsignals (D) auftritt, das Datum ein logisches Eins ist, und daß, wenn keine Umkehr des SCY-Signals auftritt, das Datum ein logisches Null ist, und es wird getaktetes Signal, das für eine vorbestimmte Zeit nach der Umkehr des SCV-Signals als logisches Eins erhalten wird, als Datum verwendet, während ein Signal, das durch Verzögerung des reproduzierten Taktsignales um eine bestimmte Zeit erhalten wird, als Lese- oder Dekodierungs-Taktsignal verwendet wird, das bei seinem Anstieg wirkt. Gemäß solchen herkömmlichen Lösungswegen sind Verzögerungseinrichtungen für das Verzögern des Signals nötig, obwohl die Hinzufügung solch instabiler Elemente nicht erwünscht ist. Außerdem enthält ein SC/-Signal, das von einem Magnetband oder ähnlichem gelesen wird, Fluktuationen aufgrund der Instabilität des Antriebs der Bandeinheit, z. B. Peakverschiebungen oder ähnliches. Deshalb können Situationen auftreten, in denen das Anordnungsverhältnis des reproduzierten 5C/-Signals (B) und des reproduzierten Taktsignals (C) oder (D) aufgrund der Antwortzeit des Phasenregelkreises gestört ist, und es ergibt sich während einer solchen Umkehrperiode das Problem, daß das Digital-Datensignal falsch dekodiert wird.

Der Erfindung liegt die Aufgabe zugrunde, einen Dekodierungsschaltkreis für SCY-Signale zu schaffen, der eine exakte Dekodierung erlaubt und dabei einen einfachen strukturellen Aufbau aufweist und durch Umwelteinflüsse, die z. B. Peakverschiebungen und ähnliches verursachen könnten, wenig gestört wird.

Diese Aufgabe wird bei einer Schaltungsanordnung der eingangs genannten Art dadurch gelöst, daß eine Meßschaltung die Länge jeder Signalwechselperiode des Informationssignals mißt und die Zahl der darin enthaltenen Einheitslängen feststellt; daß ein von der Meßschaltung gesteuerter Impulsgenerator nach jedem Signalwechsel des Informationssignals eine Gruppe von Abzählimpulsen, deren Anzahl der festgestellten Zahl von Einheitslängen in der jeweils vorangegangenen Signalwechselperiode entspricht, erzeugt; und daß der Taktsignalerzeuger unter Steuerung durch die Abzählimpulse Taktimpulse von wechselnder Impuls- und/oder Pausenlänge derart erzeugt, daß deren Signaiwechsei jeweils bei Vorhandensein eines Rechteckimpulses erfolgt

Bei dem erfindungsgemäßen Dekodierungsschaltkreis kann also der bisher übliche Phasenregelkreis weggelassen werden. Folglich ist der erfindungsgemäße Dekodierungsschaltkreis unempfindlich gegen störende S Einflüsse, die durch Fluktuationen, wie z. B. Peakverschiebung oder ähnliches verursacht sind, und kann die Daten mit größerer Genauigkeit dekodieren. Ferner ist die erfindungsgemäße Schaltungsanordnung, da sie keine Bauteile mit Zeitkonstanten, wie z. B. Phasenregelkreise, Verzögerungsschaltungen oder ähnliches aufweist, auch unempfindlich gegen Einflüsse wie Temperaturschwankungen, Schwankungen der Zeitabhängigkeit, Spannungsschwankungen und ähnliches und ermöglicht dadurch eine zeitstabile Dekodierung. Da der erfindungsgemäße Schaltkreis keinen Phasenregelkreis enthält, kann, auch wenn er aufgrund von Störungen kurzzeitig in einen abnormen Zustand versetzt ist, der Normalzustand unmittelbar nach Beseitigung einer solchen Störung wieder hergestellt werden.

Weitere vorteilhafte Merkmale und Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.

Im folgenden wird die Erfindung anhand von Ausführungsbeispielen mit Bezug auf die Figuren näher erläutert. Es zeigt

F i g. 1 den Signalverlauf des Stromes beim Aufzeichnen eiws SCV-Signals gemäß verschiedener herkömmlicher Kodierungstypen;

Fig.2 den Zeitverlauf eines Beispiels eines FM-ko-

dierten SC/Signals und der Taktsignale, die aus dem

SCY-Signal erzeugt wurden, zur Erklärung des Prinzips

der vorliegenden Erfindung im Vergleich zum Stand der Technik;

F i g. 3 den Zeitverlauf entsprechend F i g. 2 für den Fall eines MFM-kodierten SCY-Signals;

F i g. 4 ein Blockschaltbild eines erfindungsgemäßen Dekodierungsschaltkreises für ein MFM-kodiertes 5C/-Signal;

F i g. 5,6 und 7 den Zeitverlauf verschiedener Signale der Schaltung von F i g. 4, zur Erklärung der Arbeitsweise des Schaltkreises von F i g. 4;

Fig.8, 9, 10 und 11 den Zeitverlauf verschiedener schaltkreisinterner Signale zur Erläuterung der Arbeitsweise des Schaltkreises zur Bestimmung der Periodenlänge;

Fig. 12 ein Diagramm, das den Bezug zwischen digitalen Daten und einem Rahmensynchronisationssignal zeigt;

Fig. 13 den Zeitverlauf verschiedener schaltungsinterner Signale zur Erläuterung des Bezugs zum Rahmensynchronisationssignal;

Fig. 14 ein Blockschaltbild eines Teils eines erfindungsgemäßen Dekodierungsschaltkreises zur Identifizierung der Art eines Steuersignales, wenn das Steuersignal eine Vielzahl von Signalen enthält;

Fig. 15 ein Blockschaltbild eines taktpulserzeugenden Schaltkreises für ein FM-kodiertes SC7-SignaI;

Fig. 16 den Zeitverlauf verschiedener schaltungsinterner Signale zur Erklärung der Arbeitsweise eines erfindungsgemäßen Dekodierungsschaltkreises für ein FM-kodiertes SCI-Signal;

Fig. 17 ein Blockschaltbild einer weiteren erfindungsgemäßen Dekodierungsschaltung für ein MFM-kodiertes SC/-Signal und

Fig. 18 den Zeitverlauf verschiedener schaltungsinterner Signale zur Erläuterung der Arbeitsweise der Ausführungsform von F i g. 17.

Vor dem Einstieg in eine Beschreibung einer

7 8

bevorzugten Ausführungsform der Erfindung soll der durch Frequenzteilung dieser Impulse im Verhältnis

generelle Erfindungsgedanke mit Bezug auf die F i g. 2 1:2 erhalten wird, zum logischen Umkehrausgang (E)

und 3 beschrieben werden. des SCASignals (B), so kann man erkennen, daß beide,

In Fig.2 und 3 soll die Signalumkehrperiode eines obwohl sie Unterschiede in der Zeitbasis zeigen, die

SCASignals Tsigstm und Tsig - mTo. 5 gleiche logische Information beinhalten. Mit anderen

Ein SCASignal, das von einem Magnetband oder Worten, die originalen digitalen Daten können erfinähnlichem gelesen wird, ist empfindlich gegen Einflüsse dungsgemäß wie beim herkömmlichen Lösungsweg von Peakverschiebung oder ähnlichem obenbeschriebe- dekodiert werden. Speziell können, unter der Annahme, nen ure hat deshalb nicht notwendigerweise exakt die das Signal von Fig.2(H) und 3(H) sei das Datensignal Länge der Umkehrperioden, wie sie gezeigt ist Im Falle 10 und das Signal von F i g. 2(G) und 3(G) sei ein Taktsignal der FM-Kodierung von F i g. 2 ist die obenbeschriebene (das bei seinem Anstieg wirksam ist), die originalen Formel aber gültig mit Näherungswerten Von m = i digitalen Daten dekodiert werden, oder m - 2. Deshalb werden gemäß der Erfindung die Ebenso können die originalen digitalen Daten auf die Signalumkehrperioden Tsig gemessen. Vorzugsweise gleiche Weise dekodiert werden durch Dekodierung des werden die gemessenen Signalumkehrperioden quanti- 15 MFM-kodierten SCASignals von Fig. 3. Speziell wird in siert mit der Annahme, daß /n = 1 oder 2. Wenn die F i g. 3(H) ein Signal erhalten, das in Abhängigkeit von quantisierte Zahl m eine 1 ist, d. h. die Signalumkehrpe- der Signalumkehr des Signals von F i g. 3(E) ansteigt und riode ist 1 To, dann wird während der darauf folgenden in Abhängigkeit vom Abfall der Impulse von Fig.3(F) Signaliimkehrperiode ein einzelner Impuls erzeugt, wie abfällt. Durch Lesen des Signals von Fig.3(H) beim in F i g. 2{F)gezeigt ist. Auf der 2!vJ?r^pn S^p!t^p, ^wpnn d^s 20 Anstieg des Tak'signs'.s von Fig. 3{G) können di^p quantisierte m 2 ist, d. h. die Signalumkehrperiode 2 To originalen digitalen Daten dekodiert werden. Dieser ist, werden in der darauffolgenden Signalumkehr- Weg kann auch bei der Dekodierung des FM-kodierten periode zwei Impulse erzeugt, wie Fig.2(F) zeigt. SCASignals benutzt werden. Speziell wird ein Signal Gleichzeitig zeigt F i g. 2(E) eine logische Inversion (B) entsprechend F i g. 3(H) zuerst vorbereitet, wie des SCASignals von F i g. 2(B), und F i g. 2(G) zeigt einen 25 Fig. 2(H') zeigt. Das Signal von F i g. 2(H') ist ein Signal, Signalverlauf, der durch Frequenzteilung im Verhältnis das in Abhängigkeit von der Signalumkehr des Signals 1 :2 der Impulse von F i g. 2(F) bei ihrem Abfall erhalten von F i g. 2(E) ansteigt und beim Abfall der Impulse von wird, und der als Taktsignal für die Datendekodierung F i g. 2(F) abfällt. Auch wenn das Signal von F i g. 2(H') dient. Fig. 2(H) zeigt ein Datensignal, das als Basis für beim Anstieg des Taktsignals von Fig. 2(G) gelesen die zu dekodierenden Daten dient und in einer 30 wird, kann eine exakte Datendekodierung nicht erreicht bevorzugten Ausführungsform einer der obenbeschrie- werden. Deshalb wird in einem solchen Falle das benen quantisierten Signalausgänge ist, wie z. B. ein Taktsignal in ein Taktsignal nach F i g. 2(G') geändert, Ausgangssignal von m = 1 entsprechend einer Signal- durch Frequenzteilung im Verhältnis 1 :2 in Abhängigumkehrperiode von 1 To. Durch Lesen des Signals von keit vom Anstieg der Impulse von Fig.2(F). Durch Fig. 2(H) beim Anstieg des Taktsignales von Fig. 2(G) 35 Lesen des Signals von Fig. 2(H') beim Anstieg des werden die originalen digitalen Daten von F i g. 2(A) Taktsignals von F i g. 2(G') können die originalen dekodiert. digitalen Daten von F i g. 2(A) dekodiert werden.

Im Falle des MFM-kodierten Signals von Fig.3 Im folgenden soll eine erfindungsgemäße Ausfüh-

können unter der Annahme V2 T= To, wie im rungsform anhand eines Beispiels für einen Schaltkreis

obenbeschriebenen Falle der FM-Kodierung die Signal- 40 zur Dekodierung der originalen digitalen Daten aus

umkehrperioden des SCASignals von F i g. 3(B) als 2 To, einem MFM-kodierten SCASignal im Detail beschrie-

3 T₀ und 4 To gemessen werden. In einer bevorzugten ben werden.

Ausführungsform werden die so gemessenen Signalum- F i g. 4 zeigt ein Blockdiagramm eines Dekodierungs-

kehrperioden unter der Annahme m = 2, m = 3 und Schaltkreises für ein MFM-kodiertes SCASignal. Die

m - 4 quantisiert Wenn das quantisierte »m« 2 ist d. h. 45 Fi g. 5, 6 und 7 zeigen Zeitdiagramme zur Erläuterung

die Signalumkehrperiode 2 To ist dann werden während der Arbeitsweise des Dekodierungsschaltkreises von

der darauffolgenden Signalumkehrperiode zwei Impul- Fig.4. Fig.5 ist ein Zeitdiagramm für den Hauptteil,

se erzeugt wie Fig.3(F) zeigt Ähnlich werden, wenn Fig.6 ist ein Zeitdiagramm für den Meßteil der

die quantisierten »m« 3 oder 4 sind, d.h. die Signalumkehrperiode des SCASignals, und F i g. 7 ist ein

Signalumkehrperiode 3 To oder 4 To ist, in der darauffol- 50 Zeitdiagramm, das einen Teil des Zeitdiagramms von

genden Signalumkehrperiode drei bzw. vier Impulse F i g. 5 im Detail zeigt

erzeugt Gleichzeitig zeigt Fig.3(E) eine logische Der Dekodierungsschaltkreis von Fig.4 enthält Inversion des SCASignals, und Fig.3(G) zeigt ein einen Meßschaltkreis 10 zum Messen der Signalum-Signal, das durch Frequenzteilung im Verhältnis 1 :2 der kehrperiode eines MFM-kodierten SCASignals, das an Impulse von F i g. 3(F) beim Anstieg erzeugt ist und das 55 der Eingangsklemme 1 empfangen wird und einen als Taktsignal dient F i g. 3(H) zeigt ein Signal, das bei Quantisierungsschaltkreis 20 zum Erzeugen eines der Signalumkehr des SCASignals von F i g. 3(B) auf ein quantisierten Ausgangssignales in Abhängigkeit vom logisches Eins gesetzt wird und beim Abfall der Impulse Ausgangssignal des Meßschaltkreises 10. Der Meßvon F ig. 3 auf ein logisches Null gesetzt wird, und schaltkreis 10 enthält Zähler 11 und 12 zum Zählen eines welches als Basis für die Datendekodierung dient Durch 60 Referenztaktsignales, das von einem Referenztaktsignal-Lesen der Signale von Fig.3(H) beim Anstieg des geber 7 geliefert wird. Das Ausgangssignal des Taktsignales von F i g. 3(G) werden die originalen Quantisierungsschaltkreises 20 wird durch einen Schaldigitalen Daten von F i g. 3(A) dekodiert terkreis 40 gesperrt, bis die nächste Signalumkehr des

Vergleicht man das Verhältnis der reproduzierten SCASignales auftritt Der Periodenimpulsgenerator 50 Taktsignale (C) und (D) der F i g. 2 und 3, die gemäß der 65 liefert in Abhängigkeit vom Ausgangssignal des

herkömmlichen Lösung reproduziert wurden, zum Meßschaltkreises 10 und der Ausgangssignale des

SCASignal (B) mit dem Verhältnis der erfindungsgemäß Schalterkreises 40 eine Anzahl von Periodenimpulsen

erzeugten Impulse (F) und dem Taktsignal (G), das NQ die dem Ausgangssignal des Schalterkreises 40 und

damit dem Ausgangssignal des Quantisierungsschaltkreises 20 entspricht. Die vorbestimmte Anzahl der Λ/C-Impulse, die durch den Periodenimpulsgenerator 50 erzeugt werden, wird an den Daten/Takt-Generator 60 angelegt Der Daten/Takt-Generator 60 erzeugt in Abhängigkeit von einem Signal Mi, das das Auftreten einer Signalumkehr repräsentiert, und den Impulsen NC ein Taktsignal RCL zur Dekodierung und ein Datensignal RDA, das als Basis für die Datendekodierung dient.

Unter Zugrundelegung der vorangegangenen Umrißbeschreibung soll der Aufbau und die Arbeitsweise aes Dekodierungsschaltkreises von Fig.4 unter Bezug auf die Zeitdiagramme genauer beschrieben werden. Es soll hervorgehoben werden, daß in der folgenden Beschreibung die Ausdrücke für verschiedene Gateschaltkreise, wie z. B. AND, OR, NOR, Exclusive OR und ähnliches nur im Hinblick auf die Funktion gemeint sind, nicht auf die Schaltkreiskonfiguration.

In Fig.4 wird das MFM-kodierte SCY-Signal (siehe 4 rückgesetzt.

Unter Bezug auf Fig.6 soll angenommen werden, daß ein Signal M i zu einem bestimmten Zeitpunkt H1 auftritt und das SCASignal ohne Störungen, wie Peakverschiebung oder ähnliches, gelesen wird. In solch einem Fall wird der folgende Impuls M1 zum Zeitpunkt H 2 erzeugt, wenn die Signalumkehrperiode Tsig des SC/Signals Tsig - 2 T₀ ist, zum Zeitpunkt H3 im Falle von Tsig = 3 To und zum Zeitpunkt H 4 im Falle von Tsig = 4 T₀. Die Signalumkehrperiode eines Rahmensynchronisationssignals, das später im Detail beschrieben wird, beträgt 8 To, und in diesem Falle wird der folgende Impuls M 1 zum Zeitpunkt H5 erzeugt.
Tatsächlich wird das Auftreten des Impulses M1 durch Einflüsse wie Peakverschiebung und ähnliches leicht verschoben. Deshalb wird die Signalumkehrperiode Tsig zu 2 To quantisiert, wenn der nächste Impub M1 während einer Zeit zwischen dem Zeitpunkt /1 und dem Zeitpunkt /2 auftritt, zu 3 To, wenn der folgende

Γ I g. Jj an UCi ciiigaiigbiiicimuc 1 cnipiaiig

SCY-Signal wird an den einen Eingang des Exclusive OR-Gates 2 direkt und an den anderen Eingang nach Verzögerung und Inversion durch drei NAND-Gates 3 gelegt. Folglich wird vom Exclusiven OR-Gate 2 ein Impuls Mi (siehe Fig.5) erhalten, wobei das logische Null der Signalumkehr des SCY-Signals entspricht. Ein Schieberegister 4 spricht auf die Impulse M1 an, so daß alle Ausgänge X1, X2, X3 und XA zu einem logischen Null gelöscht werden. Wenn alle Ausgänge X1, X 2 und X3 logisches Null sind, werden die Serieneingangsklemmen A und B des Schieberegisters 4, die mit dem Ausgang des NOR-Gates 5 verbunden sind, zum logischen Eins. Da auch der Ausgang X 4 auf logischem Null sieht, wird der Ausgang X4 des Inverters 6 zum logischen Eins. Folglich wird ein Referenztaktsignal Cl. das durch einen Referenztaktgeberschaltkreis 7, wie z. B. einen Quarzresonator, erzeugt ist, nach Inversion durch ein NAND-Gate 8 an die Takteingangsklemme CK des Schieberegisters 4 angelegt. Folglich wird der Ausgang X1 des Schieberegisters 4 beim Abfall des Referenztaktsignals Cl zum logischen Eins, wie Fig. 7 zeigt. Danach werden synchron mit dem Referenztaktsignal Cl (siehe Fig.7) nacheinander die Ausgänge X2, X3 und XA des Schieberegisters 4 zum logischen Eins. Wenn und während der Ausgang X 4 ein logisches Eins ist, bleibt der Ausgang des NAND-Gates 8 auf dem logischen Eins und das Schieberegister 4 wird nicht mehr mit dem Referenztaktsignal Cl versorgt, so daß der Ausgang X 4 ein logisches Eins bleibt, bis das Signal M1 wieder eingegeben wird.

Die Zähler 11 und 12 bilden z. B. einen Binärzähler mit acht Bits, so daß sie die Referenztaktsignale Cl zählen, die über ein AN D-Gate 13 eingegeben werden, während der Zeit, in der der Ausgang X 4 des Schieberegisters 4 ein logisches Eins ist, bis der folgende Impuls AfI erzeugt wird. Die Zähler 11 und 12 bilden den Meßschaltkreis 10 für die Signalumkehrperiode Tsigdes SCZ-Signals, und die Ausgänge C4, C5, C6, Cl und CS und C9 der Zähler 11 und 12 sind in Fig.6 gezeigt Auch im Falle, daß aus irgendwelchen Gründen, wie z. B. eines Abfalls der Lesespannung der folgende Impuls M1 nicht innerhalb der vorbestimmten Zeitperiode auftritt, wird der Ausgang des NAND-Gates 14 zum logischen Null, wenn alle Ausgänge Cl, CS und C9 des Zählers 12 zum logischen Eins werden, wodurch das AND-Gate 13 gesperrt wird, um den Zählvorgang zu unterbrechen. Unterdessen werden die Zähler 11 und 12 in Abhängigkeit vom Ausgang X3 des Schieberegisters L/aa i\j i!ii}jui3 in ι ι.maulen j &. uitu j -j aunt rii uiiu lu -r

wenn der folgende Impuls Mi während der Zeit zwischen J3 und ./4 auftritt bzw. zu 8 To, wenn der Impuls Mi während der Zeit zwischen /5 und /6 auftritt. Die Signalumkehrperiode Tsig wird durch den Quantisierungsschaltkreis 20 von Fig.4 auf der Basis der Ausgänge C5, C6, Cl, CS und C9 der obenbeschriebenen Zähler 11 und 12 quantisiert, so daß die quantisierten Ausgänge P2, P3, PA und PFR erhalten werden (siehe F i g. 6).

Während der Zeit zwischen den Punkten /2' und /2 sind die quantisierten Ausgänge P2 und P3 beide auf logischem Eins. Dies ist so gewählt, um den Aufbau des Impulsgenerators 50 zum Erzeugen der Abzählimpulse NC in Abhängigkeit von den quantisierten Ausgängen zu vereinfachen und ferner zu einem weiteren Zweck, der im folgenden beschrieben wird. In der gezeigten Ausführungsform wird die Signalumkehrperiode Tsig, auch wenn der folgende Impuls Ml zwischen den Zeitpunkten / 2' und /2 auftritt, zu 2 To quantisiert und zwei Impulse NC entsprechend der Quantisierung erzeugt, wie aus der folgenden Beschreibung zu ersehen ist.

Der Quantisierungsschaltkreis 20 enthält Inverter 21, 22 und 23, ein NAND-Gate 24, AND-Gates 25, 26, 27 und 28 und Exclusive OR-Gates 29 und 30. Der Ausgang des AND-Gates 25 wird zum logischen Eins, wenn der Ausgang C 7 des Zählers 12 ein logisches Eins ist, die Ausgänge C8 und C9 des Zählers 12 auf einem logischen Null stehen und mindestens einer der Ausgänge C5 und C6 der Zähler 11 und 12 auf einem logischen Null steht, ansonsten steht der Ausgang des AND-Gates 25 auf einem logischen Null. Der Ausgang des AND-Gates 25 ist der quantisierte Ausgang P2 (siehe Fig.6). Der Ausgang des AND-Gates 26 wird zum logischen Eins, wenn die Ausgänge C6 und C7 des Zählers 12 gleich sind, die Ausgänge C7 und C8 des Zählers 12 ungleich sind und der Ausgang C9 des Zählers 12 ein logisches Null ist, anderenfalls ist der Ausgang des AND-Gates 26 ein logisches Null. Der Ausgang des AND-Gates 26 ist der quantisierte Ausgang P3 (siehe F i g. 6). Der Ausgang des AND-Gates 27 ist ein logisches Eins, wenn der Ausgang C8 des Zählers 12 ein logisches Eins ist der Ausgang C9 des Zählers 12 ein logisches Null ist und die Ausgänge C6 und C7 des Zählers 12 nicht gleich sind, andernfalls ist der Ausgang des AND-Gates 27 ein logisches Null. Der Ausgang des AND-Gates 27 ist der quantisierte Ausgang PA (siehe Fig.6). Der Ausgang des AND-

GaUs Ii wird zum logischen Eins, wenn der Ausgang C9 des Zählers 12 ein logisches Eins ist und die Ausgänge Cl und C8 des Zählers 12 ungleich sind, andernfalls ist der Ausgang des AND-Gates 28 ein logisches Null. Der Ausgang des AND-Gates 28 ist der quantisierte Ausgang PFR (siehe Fig.6). Auf diese Weise wird die Zeitperiode nach dem Auftreten eines Impulses M1 bis zum Auftreten des folgenden Impulses Mi, d.h. die Signalumkehrperiode Tsig, in die Signalausgänge P 2, P 3, P A und PFR quantisiert.

Die quantisierten Ausgänge P2, PZ, P4 und PFR werden im Schalterkreis 40 geschaltet, wenn der Ausgang Xi des Schieberegisters 4 in Abhängigkeit von der Erzeugung des folgenden Impulses Mi zum logischen Eins wird. Die quantisierten Ausgänge des Schalterkreises 40 werden als L 2, L 3, L 4 und LFR bezeichnet. Das Ausgangssignal LFR wird zur Ausgangsklemme 41 geführt und als Rahmensynchronisationssignal RFR benutzt, das später beschrieben wird. Die Signale L2, LX LA und LFR werden an das NOR-Gate 42 angelegt, so daß der Ausgang des NOR-Gates i.x ein logisches Eins wird, wer.n all diese Signale ein logisches Null sind, d. h. wenn keine Signalumkehr während der Periode /1 bis /4 und /5 bis /6 auftritt. Angenommen, daß beim Schreiben oder Lesen eines SCY-Signales auf oder von einem Magnetband oder ähnlichem ein sogenannter Lesespannungsabfall aufgrund von Staub, Kratzern oder ähnlichem auf dem Magnetband auftritt, tritt keine Signalumkehr in den obenbeschriebenen vorbestimmten Perioden auf und der Ausgang des NOR-Gates 42 wird zum logischen Eins, und als Folge kann ein Fehlersignal RER von der Klemme 43 erhalten werden. Auch wenn aus irgendeinem Grunde die Signalumkehrperiode des SCASignals kürzer wird, erhält man vom NOR-Gate 42 ein ΛΕΛ-Signal. Herkömmlich wurde ein Fehlerprüfbit als Längsparitätstest, zyklischer Redundanztest oder ähnliches als redundantes Bit den digitalen Datenbits hinzugefügt und folglich wurde die Information redundant. Folglich ist, da solch ein Fehlerentdeckungsbit den Daten von geeigneter Länge hinzugefügt wurde, die Datenentdeckungsfähigkeit nicht perfekt und, da der Fehlercheck erst nach dem Lesen der obenbeschriebenen digitalen Daten möglich ist, ist die Antwortgeschwindigkeit langsam. Im Gegensatz dazu vermeidet das obenbeschriebene erfindungsgemäße Fehlersignal RER solche Nachteile.

Die vom Schalterkreis 40 geschalteten quantisierten Ausgänge werden an den Impulsgenerator 50 angelegt und es wird eine Anzahl von Impulsen NC vom Periodenimpulsgenerator 50 erhalten, die der quantisierten Signalumkehrperiode entspricht. Der Impulsgenerator 50 der gezeigten Ausführungsform enthält die NAN D-Gates 51,52,53 und ein NOR-Gate 54. Da der Ausgang des NOR-Gatss 54 während der Zeit, während der der Ausgang XA des Inverters 6 ein logisches Eins ist, ein logisches Null ist, bleibt der Ausgang des NAND-Gates 53 ohne Änderung ein logisches Eins. Nachdem der Ausgang Cl des Zählers 12 zum erstenmal ein logisches Eins geworden ist, ist mindestens einer der Ausgänge CT, CS oder C9 ein logisches Eins und deshalb wird der Ausgang des NOR-Gates 54 ein logisches Null. Folglich bleibt der Ausgang des NAND-Gates 53 ein logisches Eins (siehe Fig.6). Folglich reicht es aus, eine Änderung des Ausgangs des NAND-Gates 53 während der Zeit, nachdem der Ausgang X4 des Inverters 6 zum logischen Null geworden ist, bis der Ausgang C 7 des Zählers 12 zum erstenmal ein logisches Eins wird, zu berücksichtigen, d. h. während der Zeit, während der der Ausgang des NOR-Gates 54 ein logisches Eins ist

(a) Wenn L 2 »■ ein logisches Eins und L 3 ■= L 4 s ein logisches Null.,

Da Z 3 = ei in logisches Null, bleibt der Ausgang des

NAND-Gates Si ein logisches Eins. Folglich ändern sich die Ausgänge der NAND-Gates 52 und 53 wie Fig.8 zeigt, so daß zwei Impulse Λ/C vom Impulsgenerator 50

ίο erhalten werden.

(b) Wenn L2 -■ L3 - ein logisches Eins und LZ -ein iogisches Null.

In diesem Falle ändern sich die Ausgänge der

NAND-Gates ül„ 52 und 53 wie in Fig.9 gezeigt, so daß, wie im Fallendes vorangegangenen Abschnitts (a) zwei Impulse ,VC vom Impulsgenerator 50 erhalten werden.

(c) Wenn Li =< ein Iogisches Eins und LI = LA ein Iogisches Null.

Da L2 = ein Iogisches Null, bleibt der Ausgang des NAND-Gates 52 ein Iogisches Eins. Folglich ändern sich die Ausgänge der NAND-Gates 51 und 53 wie in Fig. 10 gezeigt, so daß drei NC-Impulse vom Impulsgenerator iK) erhalten werden.

(d) Wenn L 4 =·< ein Iogisches Eins und L 2 = L 3 = ein Iogisches Null, bleiben die Ausgänge der NAND-Gates 51 und 52 beide auf einem logischen Eins. Folglich ändert sich der Ausgang des NAND-Gates 53 in Abhängigkeit von der Änderung des Ausgangs C4 des Zählers 11, wie in Fig. 11 gezeigt, so daß vier NC-Impulse vom Impulsgenerator 50 erhalten werden.

Im Falle, daß das quantisierte Ausgangssignal LFR

ein Iogisches Eins ist, werden, wie im Abschnitt (d), vier NC-Impulse vom Impulsgenerator 50 erhalten. Da aber in diesem Falle von der Klemme 41 das Rahmensynchronisationss:i;gnal RFR erhalten v/ird, werden die vier NC-Impulse nicht zur Dekodierung der digitalen Daten

verwendet.

So werden also zwei, drei oder vier NC-Impulse vom Periodenimpulügeneraror 50 erhalten, die den quantisierten Signalumkehrperioaen 2 70, 3 7J bzw. 4 To entsprechen.

Wie obenbeschrieben, ist der Impulsgenerator 50 so aufgebaut, dall er in Abhängigkeit vom Schalterausgangssignal L'l zwei Abzählimpulse, in Abhän^.gkeit vom Schalterausgangssignal L 3 drei Abzählimpulse und in Abhängigkeit vom Schalterausgangssignal LA vier Abzählimpulse erzeugt Auch in dem Falle, daß der Impulsgenerator 50 die Maximalanzahi von Abzählimpulsen, d. h. in diesem speziellen Falle vier Impulse, erzeugt ist die Zeit, die nötig ist um die vier Impulse zu erzeugen, so gewählt, daß diese vier Impulse innerhalb einer halben Signalumkehrperiode erzeugt werden, wenn das kürzeste quantisierte Signal, in diesem Falle das Signal P 2, erhalten wird. Der Grund dafür ist, daß, wenn die Impulserzeugungsgeschwindigkeit des Impulsgenerators 50 langsam ist eine Situation auftreten könnte, in der die Erzeugung der vier Impulse noch nicht beendet ist, besonders wenn das Ausgangssignal LA vom Schalterkteis40erhalten wird.

Die Impulse NC vom Impulsgenerator 50 werden an den Daten/Takt-Generator 60 angelegt Der Schaltkreis 60 enthält drei Flip-Flops 61, 62 und 63 und ein NAND-Gate 6*. Der /K-Eingang des JK-Flip-Flops 61 liegt auf hohem IPegel und die Impulse NC werden als Taktsignale angelegt, so daß die Ausgänge Q und ζ) des Flip-Flops 61 in Abhängigkeit vom Abfall der impulse NC umgekehrt werden. Das heißt die Impulse NC

13 14 I

_werden im Verhältnis 1 :2 frequenzgeteilt Der Ausgang eine synchronisierte Beziehung zwischen den Rahmen-

<? des Flip-Flops 61 wird an die Klemme 65 gelegt und Signalen zu erhalten. Da solch ein Rahmensynchronisa-

als Taktsignal RCL zum Dekodieren der Daten tionssignal FR andere Eigenschaften hat als die Daten,

verwendet Der //C-FHp-Flop 61 wird in Abhängigkeit die durch Abtasten des Tonsignals erhalten werden, ist

vom Ausgang M3 des NAND-Gates 64 rückgesetzt, so 5 es nötig, die beiden durch irgendein Mittel zu

daß die Polarität des Taktsignals RCL in einen unterscheiden.

Ausgangszustand gesetzt wird. Zum Beispiel ist es vorstellbar, das Rahmensynchroni-

Das NAND-Gate 64 ist mit dem Ausgang X3 des sationssignal in ein vorbestimmtes Bitmuster zu fassen. Schieberegisters 4 und dem Ausgang L 4 des Schalter- In solch einem Fall gibt es aber die Möglichkeit, daß das kreises 40 verbunden. Da der Schalterausgang L 4 nur io Bitmuster des Rahmensynchronisationssignals und das dann ein logisches Eins wird, wenn das Bitmuster der Bitmuster der Daten zufällig Obereinstimmen und es ist digitalen Daten ein 101 ist, wird dies spezielle Muster deshalb nötig, die Anzahl von Bits für das Rahmenbenutzt um die Impulse M 3 zu erzeugen, so daß der Synchronisationssignal zu erhöhen, um die Wahrschein-/K-Flip-Flop 61 in Abhängigkeit von diesen Impulsen lichkeit für eine solche Obereinstimmung klein zu MZ rückgesetzt wird, wodurch die Polarität der 15 machen. Folglich wird die Information redundant Taktsignale RCL in den Ausgangszustand gesetzt wird, während auf der anderen Seite ein Dekodierungsschaltwährend die Taktsignale mit den Daten synchronisiert kreis zur Entdeckung eines solchen speziellen Bitmuwerden. sters nötig ist Gemäß der gezeigten Ausführungsform

Auf der anderen Seite wird das D-Flip-FIop 62 in ist deshalb die Signalumkehrperiode des Rahmensyn-Abhängigkeit von den Impulsen M1 gesetzt so daß der 20 chronisationssignals anders als die Signalumkehrperiode Ausgang Q ein logisches Eins wird. Da der Datendn- der Daten gemacht und in der gezeigten Aüsführungsgang D des D-Flip-Flops 62 mit Masse verbunden ist form als 8 7o gewählt Dies soll unter Bezugnahme auf wird der Ausgang Qin Abhängigkeit vom Anstieg des das Zeitdiagramm von Fig. 13, das Fig.5 entspricht Impulses NQ der als Taktsignal angelegt ist auf ein genauerbeschrieben werden. Die Periode 8 von Fig. 13 logisches Null gesetzt Deshalb ändert sich der Ausgang 25 ist die gleiche wie die Periode 8 in F i g. 5 und entspricht Q(M2)des D-Flip-Flops 62, wie in Fig.5 gezeigt Das einer Datenperiode. Die Perioden 9 bis 13 sind die D-Fiip-Flop 63 ist mit dem Ausgang Q (M2) des Abschnitte, die dem Rahmensynchronisationssignal Flip-Flops 62 als Dateneingang bzw. dem Ausgang Q entsprechen, wobei das Signal im ersten Bit CF und im des /K-Flip-Flops 61 als Takteingang verbunden. letzten Bit CFin der Mitte eines jeden Bits wie im Falle Folglich sind die Impulse M 2 in Abhängigkeit vom 30 des logischen Eins umgekehrt werden, während in den Anstieg des Taktsignals und des geschalteten Ausgangs drei dazwischenliegenden Bits CT keine Signalumkehr geschaltet d.h. der Ausgang Q des D-Flip-Flops 63 wird auftritt Das Rahmensynchronisationssignal wird mit zur Klemme 66 als Daten RDA geführt die als Basis für diesem Aufbau auf einem Magnetband oder ähnlichem die Datendekodierung dienen (siehe F i g. 5). Folglich aufgezeichnet In der gezeigten Ausführungsform ist die können, wie aus Fig.5 zu sehen ist die originalen 35 Signalumkehrperiode des Rahmensynchronisationssi-Datensignale dekodiert werden, durch Benutzung des gnals 8 To. Im Falle, daß solch ein Rahmensynchronisa-Ausganges Q des D-Flip-Flops 63 als Daten RDA, die tionssignal aufgezeichnet ist tritt das Schalterausgangsals Basis für die Dekodierung der Daten dienen, und des signal LFR auf und an der Ausgangsklemme 41 wird, wie Taktsignales RCL als Taktsignal für die Datendekodie- obenbeschrieben, das Rahmensynchronisationssignal rung, das bei seinem Anstieg wirksam ist Auch wenn die 40 RFR erhalten. Auf diese Weise wird das Rahmensyn-Zeitbasis des so erhaltenen digitalen Datensignals chronisationssignal RFR in einer Form dekodiert, die geändert ist, können die originalen digitalen Daten deutlich unterscheidbar vom Datensignal ist Auch wenn korrekt dekodiert werden, da ja das Verhältnis der in Abhängigkeit vom Rahmensynchronisationssignal Daten RDA und des Taktsignals RCL beibehalten RFR logische Eins und Null dekodiert werden, werden wurde. 45 diese nicht als Daten benutzt, wie oben beschrieben.

Auch wenn entweder der Ausgang Q (M 2) des Auch wenn in der vorangegangenen Beschreibung nur

D-Flip-Flops 62 als Daten RDA und das Taktsignal RCL eine Art von Steuersignal unterschiedlich von den

bei seinem Abfall als Taktsignal verwendet wird oder Daten, d. h. nur das Rahmensynchronisationssignal

der Ausgang Q des /K-Flip-Flops 61 als Taktsignal bei eingeschlossen war, so können doch zwei oder mehr

seinem Anstieg verwendet wird, können die originalen so Arten von Steuersignalen eingeschlossen werden, wobei

digitalen Daten korrekt dekodiert werden. es möglich wäre, die Signalumkehrperioden unter-

Nun soll das Rahmensynchronisationssignal beschrie- schiedlich zu machen, wie z. B. 6 T₀, 7 T₀, 8 T₀ für die

ben werden. In der Vergangenheit wurde ein Aufnah- jeweiligen Steuersignale. Wenn die Anzahl der verschie-

megerät vorgeschlagen und in Benutzung genommen, in denen Signalumkehrperioden ansteigt, wird aber der

dem ein Tonsignal abgetastet und das abgetastete 55 Aufbau des Quantisierungsschaltkreises entsprechend

Signal impulskodemoduliert wird, woraufhin das impuls- kompliziert, was unerwünscht ist. Ferner ist eine

kodemodulierte Signal (PCM-Signal) auf einem Ma- Annäherung der Signalumkehrperioden aneinander

gnetband durch MFM-Kodierung oder FM-Kodierung wegen des Einflusses von z. B. Peakverschiebung

aufgezeichnet wird und die Reproduktion entsprechend unerwünscht. Deshalb wird in der gezeigten Ausfüh-

vorgenommen wird, Im Falle eines PCM-Aufzeichenge- μ rungsform das Steuersignal in eine Steuerinformation

rätes vom Vielspur-Festkopf-Typ wird ein Rahmensi· und eine Kennungsinformation zum Kennzeichnen, von

gnal als Kombination einer vorbestimmten Anzahl von welcher Art das Steuersignal der Steuerinformation ist,

Stücken digitaler Daten D vorgesehen, wie in F i g. 12 aufgeteilt, so daß die Signalumkehrperiode von 8 T₀ der

gezeigt (abgetastet und dann impulskodemoduliert) plus Steuerinformation zugeordnet werden kann, wie oben-

nötigenfalls ein Fehlerkode P zum Testen und 65 beschrieben, und im Falle von z. B. drei Arten von

Korrigieren und das Rahmensignal wird auf einer Steuersignalen können die Abschnitte 14,15 und 16 der Vielzahl von Spuren aufgezeichnet. Folglich ist es nötig, Kennungsinformation zugeordnet werden. Die drei

ein Rahmensynchronisationssignal FR zu benutzen, um Arten von Steuersignalen können durch Zuordnung

einer logischen Eins zu irgendeinem dieser Abschnitte und durch Zuordnung der logischen Null zu den restlichen unterschieden werden. Die Signale der Perioden 14,15 und 16 werden wie ein SCY-Signal vom MFM-Typ aufgezeichnet, wie im Falle der digitalen Daten, die auf das Steuerinformationssignal folgen.

Angenommen, daß die drei Arten von Steuersignalen als FR-I, FR-2 bzw. FR-3 bezeichnet werden, und eine logische Eins im Falle des Steuersignales FR-i dem Abschnitt 16, im Falle des Steuersignals FR-2 dem Abschnitt 15 bzw. im Falle des Steuersignals FR-3 dem Abschnitt 14 zugeordnet ist, soll der Dekodierungsschaltkreis 70 für die Steuersignale unter Bezugnahme auf F i g. 14 genauer beschrieben werden. Die Anschlüsse 41,65 und 66 von F i g. 14 sind die gleichen wie die in F i g. 4. Das Steuersignal RFR mit der Signalumkehrperiode 8 T₀ wird an der Klemme 41 empfangen, das Taktsignal RCL zur Dekodierung der Daten wird an der Klemme 65 empfangen und die Basisdaten für die Datendekodierung (einschließlich der obenbeschriebenen Kennungsiftformätiün) wird an der Klemme 66 empfangen.

Bei Auftreten des Schaltersignals LFR, d.h. das Steuersignal RFR ist ein logisches Eins, wird dieses an den Löschanschluß des Schieberegisters 72 Ober den Inverter 71 angelegt, so daß die Ausgangsklemmen QA, QB, QC und QD alle zu einem logischen Null gelöscht werden. Als Folge wird der Ausgang des Inverters 73 ein logisches Null und das Taktsignal RCL zur Decodierung wird über das AND-Gate 74 an den Takteingang des Schieberegisters 72 angelegt Nachdem sich das Schaltersignal LFR von einem logischen Eins -um logischen Null geändert hat, wie in Fig. 13 gezeigt sind die Daten RDA, die als Basis für die Datendekodierung beim Anstieg des Taktsignals RCL dienen, entsprechend dem Abschnitt 13 ein logisches Eins und der Ausgang QA des Schieberegisters 72 wird ein logisches Eins beim Anstieg des Taktsignals RCL Daraufhin werden nacheinander die Daten der Abschnitte 14, 15 und 16 an das Schieberegister 72 synchron mit dem Anstieg des Taktsignals RCL angelegt Wenn das logische Eins entsprechend Abschnitt 13 an die Ausgangsklemme QD übertragen ist, werden die jeweiligen Ausgänge QA, QB und QCdes Schieberegisters 72 über die AN D-Gates 75,76 und 77 an die jeweiligen Anschlußklemmen 78,79 und 80 als die jeweiligen Steuersignale FR-i, FR-2 und FR-3 ausgegeben. Da im Falle der Ausführungsform von F i g. 13 der Abschnitt 16 ein logisches Eins ist, wird der Ausgang QA ein logisches Eins und das Steuersignal FR-\ wird von der Ausgangsklemme 78 dekodiert Daraufhin wird, wenn das folgende Taktsignal RCL an das Schieberegister 72 angelegt wird, die Ausgangsklemme QE ein logisches Eins und alle AN D-Gates 74, 75, 76 und 77 werden gesperrt, wodurch die Ausgangssituation wiedergewonnen wird.'Auch wenn in der vorangegangenen Beschreibung ein logisches Eins irgendeinem der Abschnitte 14,15 und 16 entsprechend der Kennungsinformation der drei Arten des Steuersignals zugeordnet war« können 2³ - 8 Arten von Steuersignalen in den drei Abschnitten 14, 15 und 16 unterschieden werden, wenn die Kennungsinformation als Binärkode zugeordnet wird. In solch einem Falle ist es natürlich nötig, den binären Kode aufzuzeichnen durch Anlegen der Ausgänge QA, QB und QC des Schieberegisters an einen (nicht gezeigten) Aufzeichnungsschaltkreis.

Im folgenden soll ein Dekodierungsschcltkreis für ein FM-kodiertes 5CASignal beschrieben werden. In diesem Fall nimmt die Signalumkehrperiode entweder den Wert 71 oder den Wert 2 7o an, wie obenbeschrieben und es wird aufgrund des Schaltersignales L1 ein ÄfG^Impuls erzeugt, wenn die Umkehrperiode 7i

quantisiert wird, und zwei NC-Impulse aufgrund des Schalterausgangssignales L 2, wenn die Umkehrperiode 2 To quantisiert wird Es soll bemerkt werden, daß die Schalterausgänge L1 und L 2, über die nun gesprochen wird, sich von denen in F i g. 4 unterscheiden.

in Solche Schalterausgangssignale LX und L2 können durch einen Schaltkreis erhalten werden, der ähnlich aufgebaut ist, wie der Dekodierungsschaltkreis für ein MFM-kodiertes SCY-Signal von Fig.4. Im Falle des MFM-kodierten SCY-Signals gab es drei Arten von

ii Signalumkehrperioden, nämlich 2 T₀,3 7Ö und 4 T₀ und folglich war der Schaltkreis so aufgebaut, daß die quantisierten Ausgänge P2, P3 und PA und folglich die Schalterausgänge L 2, L 3 und L 4 erhalten werden konnten. Im Falle eines FM-kodierten SCY-Signals sind

2i) aber die Signalumkehrperioden entweder T₀ oder 2 T₀. Deshalb wird durch Änderung des Quamisierungsschaltkreises 20 von F i g. 4 erreicht, daß das quantisierte Signal Pl für die Signalumkehrperiode T₀ und das quantisierte Signal P2 für die Signalumkehrperiode 2 T₀

2i erhalten wird, wobei eine Schalterfunktion entsprechend dem Schalterkreis 40 beibehalten ist Dann werden die oben beschriebenen Schalterausgangssignale Ll und L 2 erhalten. Da solch eine Änderung der Schaltkreiskonfiguration für den Durchschnittsfach-

jn mann bei Bezug auf die vorangegangene Beschreibung in Verbindung mit Fig.4 völlig klar ist wird die Beschreibung einer solchen Änderung fortgelassen.

In einem Dekodierungsschaltkreis für ein FM-kodiertes SCY-Signal wird der Impulsgenerator 50 von F i g. 4

η so geändert, daß beim Auftreten des Schalterausgangssignals Li ein Impuls und beim Auftreten des Schalterausgangssignals_ L 2 zwei Impulse erhalten werden. Da auch diese Änderung einem Durchschnittsfachmann naheliegt, wird auch sie nicht beschrieben.

F i g. 15 ist ein Blockschaltbild eines Taktimpulsgenerators 90 für ein FM-kodiertes 5C7-Signal, der den Schaltkreis 60 von Fig.4 ersetzen kann. Fig. 16 zeigt ein Zeitdiagramm zur Erläuterung der Dekodierung eines FM-kodierten SCY-Signals. Im Falle eines FM-kodierten SCY-Signals werden der Ausgang des NAND-Gates 91, an dem der Impuls X3 (entsprechend dem Ausgang X3 des Schieberegisters 4 von Fig.4) und das Schaltersignal L 2 anliegen, benutzt, um das /K-Flip-Flop 92 rückzusetzen. Die Impuls? /VC(entsprechend den Impulsen NC von F ig. 4) werden durch das //(-Flip-Flop 92 im Verhältnis 1 :2 frequenzgeteilt, so daß der Ausgang Q als Taktsignal RCL' zur Dekodierung der Daten verwendet wird. Das Schalterausgangssignal Li wird als Datenbasis für die

·.'> Datendekodierung und das Taktsignal RCL' wird als

Taktsignal, wirksam bei seinem Anstieg, benutzt

wodurch die originalen digitalen Daten dekodiert werden, wie aus F i g. 16 zu sehen ist

In der vorangegangenen Beschreibung wurden beim

Mi Quantisieren der Signalumkehrperioden eines MFM-kodierten SCY-Signals, z. B. die Perioden /1 bis /2 als 2 7ö,diePeriode/2bis/3als3 T₀, die Periode/4 bis/5 als 4 T₀ bzw. die Periode /5 bis /6 als 8 T₀ quantisiert Die Quantisierungsperiode war also vorbestimmt, so

bb daß sie nicht geändert werden konnte. Das SCY-Signal ist aber Einflüssen von z. B. Peakverschiebungen unterworfen, so daß die Signalumkehrperioden Fluktuationen unterworfen sind und nicht genau 2 T₀,3 T₀ usw.

17 18

sind. Aus diesem Grunde wurde eine Quantisierung, wie (A) Der Fall, daß der quantisierte Ausgang PI

oben beschrieben, vorgenommen. Das Fluktuationsmaß . . . ■

ist aber abhängig von den Eigenschaften des Datenträ- ernaiten wira

gers und des Aufzeichnungsschaltkreises eines SCI-Si- Wenn der Ausgang Cl des Meßschaltkreises 10 ein gnals und ändert sich in Abhängigkeit von der % logisches Eins ist, der Ausgang CS und C9 des Zeitfolgekombination der Signalumkehrperioden des Meßschaltkreises 10 ein logisches Null ist und der SCV-Signals. Unter Berücksichtigung dieser Aspekte ist Ausgang C6 des Meßschaltkreises 10 ein logisches Null es vorzuziehen, den Dekodierungsschaltkreis so zu ist oder der Ausgang des Komparators 101 ein logisches gestalten, daß die Quantisierungsperioden änderbar Eins ist, wird der Ausgang des AND-Gates 121 ein sind. Deshalb ist eine weitere erfindungsgemäße in logisches Eins und der quantisierte Ausgang P2 wird Ausführungsform so aufgebaut, daß die Quantisierung- erhalten. Der Ausgang des AND-Gates 121 ist Perioden geändert werden können durch Einbau eines notwendigerweise ein logisches Eins im Abschnitt/1 bis Bestimmungsschaltkreises 100 für die quantisierte /2' und wird zum logischen Null im Abschnitt J2¹ bis /2 Periode. in Abhängigkeit von der Stellung der Schalter 51 bis S 3

Fig. 17 zeigt ein Blockschaltbild eines Dekodierungs- 15 (siehe Fig. 18). Der Abschnitt Jl bis /2' inklusive ist Schaltkreises für ein SCASignal mit einem Bestim- also in acht Abschnitte geteilt, so daß die Abfallstellung mungsschaltkreis 100. Fig. 18 zeigt ein Zeitdiagramm bestimmt wird auf der Basis des Wertes A, der zur Erläuterung der Arbeitsweise des Schaltkreises von entsprechend der Stellung der Schalter SI bis S3 Fig. 17. Beim Vergleich des Dekodierungsschaltkreises bestimmt ist. Zum Beispiel fällt der Ausgang des mit F i g. 4 ist der Dekodierungsschaltkreis von F i g. 17 >o AND-Gates 121 bei /2', wenn A = (0,0,0) und bei /2', im wesentlichen der gleiche, mit Ausnahme des wetuM - (1,1.1). zusätzlichen Bestimmungsschaltkreises 100, einer Ände- ,„._. „ ... . , .

rung im Quantisierungsschaltkreis 110 und einer (B) Der Fall des Auftretens des quantisierten

Teiländerung im Daten/Takt-Generator 60'. Ausgangs F3

Der Bestimmungsschaltkreis 100 enthält die Schalter 25 (B-I) Wenn der Ausgang Cl des Meßschaltkreises 10 Sl bis S6 und die Komparatoren 101 und 102. Die ein logisches Eins und die Ausgänge Ci und C9 Schalter Sl bis S3 sind Schalter zur Kennzeichnung der logische Null sind, *vird der Ausgang des AND-Gates Grenze zwischen der Quantisierungsperiode 2 T₀ und 122 ein logisches Eins.

der Quantisierungsperiode 3 Ta, und die Schalter S4 bis (B-2) Wenn die Ausgänge C5, C6, Cl und C9 des S6 sind Schalter zur Kennzeichnung der Grenze 10 Meßschaltkreises 10 logisches Null und der Ausgang C8 zwischen der Quantisierungsperiode 3 T₀ und der ein logisches Eins sind, wird der Ausgang des Quantisierungsperiode 4 70. Die Schalter Sl bis S6 AND-Gates 123 ein logisches Eins, können in halbfixierte.- Weit-' einstellbar in der (B-3) Wenn mindestens einer der Ausgänge C5 oder Fortschaltung sein, so daß sie an die Eigenschaften des C6 ein logisches Null ist und der Ausgang Cl und C9 Aufzeichnungsgerätes anpaßbar ind. Die Eingangs- j; ein logisches Null und der Ausgang Ci ein logisches klemmen A 1 bis A 3 auf der /!-Seite des Komparators Eins und der Ausgang des (Comparators 102 ein 101 sind mit den Schajtern Sl und S3 und die logisches Eins ist, wird der Ausgang des AND-Gates 124 Eingangsklemmen 51 bis B3 auf der ß-Seite des ein logisches Eins.

Komparators 101 sind mit den Zählerausgängen C3 bis Folglich wird, wenn einer der oben beschriebenen

C5 des Meßschaltkreises 10 verbunden. Stellt nun eine 40 Zustände (B-I), (B-2) oder(B-3) auftritt der Ausgang des binäre Zahl, die durch eine von Hand eingestellte OR-Gates 119 ein logisches Eins und der quantisierte Kombination der logischen Level der Schalter S1 bis Ausgang PZ wird erhalten. Der Ausgang des OR-Gates S3, die mit den Anschlußklemmen AX bis A3 119 ist notwendigerweise während des Abschnitts /1 bis verbunden sind, bestimmt ist, A = (A3, A2, Ai) dar, /3' ein logisches Eins und fällt im Abschnitt /3 bis/3' wobei A 1 das am wenigsten signifikante Bit ist, und eine 45 entsprechend der Stellung der Schalter S4 bis S6 (siehe binäre Zahl, die durch eine Kombination der logischen Fig. 18). Der Abschn tt /3' bis /3 inklusive seiner Level der Zählerausgänge C3 bis CS, die an die Grenzen ist also in acht Abschnitte aufgeteilt, so daß die Anschlußklemmen Bi bis B 3 ausgegeben werden, Abfallposition durch den Wert von A bestimmt ist, der bestimmt ist, B= (B3, B2, Bi) dar, wobei Bi das am entsprechend der Stellung der Schalter S4 bis S6 wenigsten signifikante Bit ist, dann ist im Falle von m> bestimmt ist. A > B, d.h. A > C[C = (C5, CA, C3)l der Ausgang ,-._, „.,.„.

des Komparators t01 ein logisches Eins. Die Grlnzf ^ ^{Der Fal1}·^{daß de}.^r ^nt.s.erte Ausgang PA

zwischen der Quantisierungsperiode 2 T₀ und der erhalten wird

Quantisierungsperiode 3 T₀ wird durch den Ausgang des Wenn der Ausgang Ci des Meßschaltkreises 10 ein

Komparators 101 bestimmt Auch wenn das gleiche für 55 logisches Eins ist, der Ausgang C9 ein logisches Null der. Komparator 102 gilt, da die Anschlußklemme S3 und mindestens einer der Ausgänge C6 oder Cl ein mit dem Zählerausgang Ü5~ verbunden ist, ist der logisches Null ist, dann wird der Ausgang des Ausgang des Komparators 102 ein logisches Eins, wenn AND-Gates 125 ein logisches Eins und der quantisierte A > C[C= (C5, CA, C3)\ Die Grenze zwischen der Ausgang PA wird erhalten. Der Ausgang PA wird im Quantisierungsperiode 3 T₀ und der Quantisierungspe- t>o Abschnitt /2" bis JA erhalten (siehe F ig. 18). riode 4 T₀ ist durch den Ausgang des Komparators 102 _/r,. _. _ „ . „ , . . _A „„

bestimmt (D) Der Fall, daß der quantisierte Ausgang/³FA

Nun soll der Quantisierungsschaltkreis 110 beschrie- erhalten wird

ben werden. Der Quantisierungsschaltkreis 110 enthält Wenn der Ausgang C9 des Meßschaltkreises 10 ein

die Inverter 111 bis 115, die NAND-Gates 116 und 117, f>5 logisches Eins ist und einer der Ausgänge Cl oder Ci OR-Gates 118 und 119, ein Exclusive OR-Gate 120 und ein logisches Eins, dann ist der Ausgang des AND-Gates die AND-Gates 121 bis 126. 126 ein logisches Eins und der quantisierte Ausgang

19 20

PFR wird erhalten. Der quantisierte Ausgang PFR wird die Quantisierungsperiode geändert werden kann, und

im Abschnitt JS bis /6 erhalten (siehe F i g. 18). wenn der quantisierte Ausgang P2 in den Abschnitt J2'

Wenn der quantisierte Ausgang P2 ein logisches Eins bis /2 fäiit und der quantisierte Ausgang P3 zu dem

ist und der Schalterausgang Ll ein logisches Eins, Zeitpunkt kein logisches Eins geworden ist, die

werden zwei Impulse NC vom Impulsgenerator 50 ϊ folgenden Nachteile auftreten. Wenn in dem Abschnitt,

erhalten, so daß eine Quantisierung von 2 7o erhalten ist, nachdem der Ausgang P2 abgefallen ist, bis der

auch wenn während der Zeit der quantisierte Ausgang Ausgang P3 ansteigt, das Signal umkehrt und der

^P? ^{und der Schal}terausgajjg L 3 ein logisches Eins ist. Impuls AfI auftritt, kann die Situation auftreten, daß

wie obenbeschrieben. Entsprechend ist die Grenze keiner der quantisierten Ausgänge P2 und P3 auftritt

zwischen der Quantisierungsperiode 2 T₀ und der io und eine Quantisierung weder zu 2 T₀ noch zu 3 T₀

Quantisierungsperiode 3 T₀ ein Punkt, in dem der gemacht wird. Folglich ist es nötig, daß der quantisierte

quantisierte Ausgang P2 im Bereich des Abschnittes /2' Ausgang P3 im Abschnitt J1 bis /2' ansteigt, wo der

bis /2 abfällt, der durch die Stellung der Schalter S1 bis quantisierte Ausgang P2 ein logisches Eins unabhängig

53 bestimmt werden kann. von der Stellung der Schalter 51 bis S3 ist Aus exakt

Der Impulsgenerator 50 erzeugt drei Impulse NC ι -, dem gleichen Grunde wurde ein Abschnitt vorgesehen,

unabhängig vom Zustand des Schalterausgangs LA, in dem beide quantisierten Ausgänge P3 und PA ein

wenn der Schalterausgang L 3 des quantisierten logisches Eins sind.

Ausgangs P3 ein logisches Eins ist und der Schalteraus- Im Falle, daß ein Abschnitt vorgesehen ist, in dem

gang L 2 ein logisches Null, wodurch die oben beide quantisierten Ausgänge P3 und PA ein logisches

beschriebene Quantisierung von 3 T₀ erreicht ist 'o Eins sind, ist es zur Initialisierung der Polarität des

Folglich ist die Grenze zwischen der Quantisierungspe- Taktimpulses RCL zur Datendekoä'srung nötig, den

riode 3 T₀ und der Quantisierungsperiode 4 !Π-βίη Punkt, Impuls Af 3 zu erzeugen, wenn der quantisierte Ausgang

an dem der quantisierte Ausgang P 3 abfällt im Bereich P3 ein logisches Null ist und der quantisierte Ausgang

des Abschnittes /3' bis /3, der durch die Stellung der PA ein logisches Eins (wenn das Bitmuster der digitalen

Schalter 54 bis 56 bestimmt werden kann. 25 Daten 101 ist), um dadurch die Polarität des

Derjmpulsgenerator 50 liefert ferner vier Abzählim- Taktimpulses RCL zu initialisieren. Folglich ist es nötig

pulse NC, wenn die quantisierten Ausgänge P2 und P3 den Schaltkreis 60 von F i g. 4 in den Schaltkreis 60' zu

logisches Null sind und der Schalterausgaing LA des ändern, der in Fig. 17 gezeigt ist Das NAND-Gate 64'

quantisierten Ausganges PA ein logisches Einsjst. ist mit dem Schieberegisterausgang X% dem Schalter-

Obwohl der Impulsgenerator 50 vier Abzählimpulse NC ta ausgang L A und dem durch den Inverter 67 invertierten

erzeugt wenn der Schalterausgang LFR des quantisier- Ausgang L 3 verbunden, um dadurch mit dem Impuls

ten Ausganges PFR ein logisches Eins ist so werden AfI vom NAND-Gate 64' einen Ausgangszustand

diese doch nicht benutzt zur Datendekodierung, und der herzustellen.

quantisierte Ausgang PFR wird, wie obenbeschrieben, Durch Quantisierung der Signalumkehrperioden

als Rahmensynchronisationssignal verwendet js eines FM-kodierten 5C/-Signals kann die Ausführungs-

Es wurde ein Abschnitt, in dem die quantisierten form von F i g. 17 so aufgebaut werden, daß die Grenzen

Ausgänge P2 und P3 beide ein logisches Eins sind, zwischen den Quantisierungsperioden T₀ und 2 T₀ durch

vorgesehen, teils, weil dadurch der Aufbau des Schalter bestimmt werden können. Wegen der Offen-

Impulsgenerators 50 vereinfacht werden kann, wie sichtlichkeit einer solchen Änderung für einen Durch-

obenbeschrieben. Ein anderer und wichtigerer Grund 40 Schnittsfachmann wird sie hier nicht beschrieben, ist daß, wenn die Ausführungsform so aufgebaut ist daß

Hierzu 9 Blatt Zeichnungen

Claims (22)

Patentansprüche:

1. Schaltungsanordnung zum Dekodieren eines selbsttaktierenden Informationssignals in Form eines Rechteckimpulszuges, der durch Kodieren s eines digitalen Datensignals mit den logischen Werten Eins und Null derart erzeugt ist, daß die Signalwechselperioden zwischen den Signalwechseln nur eine vorbestimmte kleine Anzahl verschiedener Werte, die Vielfache einer Einheitslänge (71) sind, annehmen können,

mit einer auf die Signalwechsel ansprechenden Einrichtung zum Regenerieren eines Taktsignals aus Rechteckimpulsen und einer Dekodiereinrichtung, in der durch Verknüpfen des Taktsignals mit dem is !nformationssignal das digitale Datensignal dekodiert wird, dadurch gekennzeichnet, daß eine Meßschaltung (10, 20) die Länge jeder Signalwechselperiode (TsIg) des Informationssignals (SCI) mißt und die Zahl der darin enthaltenen Einheitsläogen (T₀) feststellt; daß ein von der Meßschaitung (10, 20) gesteuerter Impulsgenerator (50) nach jedem Signalwechsel des Informationssignals (SCI) eine Gruppe von Abzählimpulsen (NC) deren Anzahl der festgestellten Zahl von Einheitslängen (To) in der jeweils vorangegangenen Signalwechselperiode entspricht, erzeugt und daß der Taktsignalerzeuger (60) unter Steuerung durch die Abzählimpulse (NC) Taktimpulse (RCL) von wechselnder Impuls· und/oder Pausenlänge derart erzeugt, daß deren Signalwechsel jeweils bei Vorhandensten eines Rechteckimpulses (NC) erfolgt

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß sie feiner r^;ne Einrichtung (60) zur Datenregeneration aufweist, die in Abhängigkeit von den Abzählimpulsen (NC) ein Datensignal (M₂) erzeugt, das als Basis für die Datendekodierung dient, wobei die Dekodierung dadurch erreicht wird, daß das Datensignal (RDA) in Abhängigkeit vom Taktimpuls (RCL)ge\esen wird.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Regenerationseinrichtung (62) das Datensignal (M₂) in Abhängigkeit von der Umkehr (Mi) im Rechtecksignalzug (SCI) und im Abzählimpulszug (NC) erzeugt

4. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Regenerationseinrichtung (62,63) das Datensignal (RDA) in Abhängigkeit von der Umkehr (Mi) im Rechtecksignalzug (SCI), im so Abzählimpulszug (NC) und im Taktsignal (RCL) erzeugt.

5. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung (10, 20) zur Bestimmung der Periodenlänge (Tsig) eine Schaltung (10) zur Messung der Zeitdauer jeder Signalwechselperiode und eine Schaltung (20) zur Quantisierung der Zeitdauer enthält, wobei das Ausgangssignal (P, L) der Quantisierungsschaltung eine der verschiedenen vorbestimmten Längen bestimmt.

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß das Verhältnis der verschiedenen möglichen Signalwechselperiodendauern des Informationssignals (SCI) zueinander eins zu zwei ist und daß der Schaltkreis zusätzlich eine Einrichtung (60) zur Datenregeneration enthält, die in Abhängigkeit vom Ausgangssignal (P, L) der Quantisierschal tung (20) ein Datensignal (Li) liefert, das als Basis für die Datendekodierung dient

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Regenerationseinrichtung (60) das Signal, das der Länge der Signalwechselperiode entspricht und eines der Ausgangssignale der Quantisierschaltung ist, als Datensignal verwenden kann, das als Basis für die Datendekodierung dient

8. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet daß sie eine Fehlerschaltung (42) aufweist, die in Abhängigkeit von den Ausgangssignalen (L, P) der Quantisierschaltung (20) ein Fehlersignal (RER) liefert, das bedeutet, daß innerhalb der vorbestimmten Periodenlänge keine Signalumkehr aufgetreten ist

9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die Fehlerschaltung (42) ein invertierendes Summenglied enthält, das mit den Ausgängen der Quantisierschaltung (20) verschaltet ist

10. Schaltungsanordnung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß sie ferner ein Schaiterelement (40) zum Sperren der Ausgangssignale (P) der Quantisierschaltung (20), bis die nächste Signalumkehr im Informationssignal (SCI) auftritt enthält und daß die Fehlerschaltung (42) mit den Ausgängen (L) des Schalterelements (40) verbunden ist

11. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet daß der Taktimpulserzeuger (60) einen Frequenzteiler (61) zum Teilen der Frequenz der Periodenimpulse (NC) von der Schaltung (50) enthält

12. Schaltungsanordnung nach Anspruch 11, dadurch gekennzeichnet daß sie ferner eine Rückstelleinrichtung (64) enthält zum Rückstellen des Frequenzteilers (61), wenn eine ein bestimmtes logisches Muster darstellende Signalumkehr des Informationssignals (SCI)aukfHt

13. Schaltungsanordnung nacii Anspruch 12, dadurch gekennzeichnet daß die Rückstelleinrichtung (64) den Frequenzteiler rückstellt wenn die Meßschaltung (20) zur Bestimmung der Signalwechselperiode die längste der zwei oder mehr verschiedenen vorbestimmten Periodenlängen feststellt

14. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet daß sie ferner einen Referenztaktsignalgeber (7) enthält und daß die Einrichtung (10) zum Bestimmen der Periodenlänge (Tsig) Zähler (11,12) zum Zählen der Referenztaktsignale (Ci) während jeder Signalwechselperiode im Informationssignal (SCI) enthält

15. Schaltungsanordnung nach Anspruch 14, dadurch gekennzeichnet daß die Quantisierungsschaltung (20, 110) eine Vielzahl von Torschaltungen (21—30, 111 — 126) enthält die mit den Ausgängen (C4-C9) der Zähler (11,12) verbunden sind.

16. Schaltungsanordnung nach Anspruch 15, dadurch gekennzeichnet daß der Periodenpulsgenerator (50) eine Vielzahl von Torschaltungen (51—54) enthält, die mit den Ausgängen (C4-C9) der Zähler (11, 12) und den Ausgängen (P) der Quantisierungsschaltung (20) verbunden sind.

17. Schaltungsanordnung nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß das Informationssignal (SCI) ein Steuersignal einer weiteren vorbestimmten Dauer enthält die länger ist als die zwei oder mehr verschiedenen vorbestimm-

ten Periodendauern, und daß der Periodenpulsgenerator (50) beim Auftreten des Steuersignals eine weitere, dessen Dauer angebende Anzahl von Abzählimpulsen (NC) erzeugt

18. Schaltungsanordnung nach Anspruch 17, dadurch gekennzeichnet, daß die weitere Anzahl von Abzählimpulsen (NC) die gleiche ist wie die Maximalzahl von Abzählimpulsen (NC) die dem Auftreten der längsten der zwei oder mehr Signalwechselperioden entspricht

19. Schaltungsanordnung nach Anspruch 17, dadurch gekennzeichnet, daß das Steuersignal eine Vielzahl von Arten spezifizieren kann, daß das Informationssignal ein Kennungssignal zur Identifizierung der Art des Steuersignals an der auf die Periode, die dem Steuersignal zugeordnet ist, folgenden Stelle enthält und daß eine Einrichtung (70) zum Erzeugen eines Signals, das die Art des Steuenignals repräsentiert, welches durch das Kennungssignal bestimmt ist, vorgesehen ist

20. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet daß sie ferner eine Einrichtung (100) zum Bezeichnen der Quantiderungsperiode enthält die in Abhängigkeit vom Ausgangssignal der Meßschaltung zum Bestimmen der Periodendauer die in der Schaltung (20) quantisierte Periode kennzeichnet

21. Schaltungsanordnung nach Anspruch 20, dadurch gekennzeichnet, daß die Bezeichnungseinrichtung (100) eine Einrichtung (Si—S6)zum Erzeugen eines Bezeichnungssignales für die quantisierte Periode und einen Komperator zum Vergleichen des Ausgangssignales der Periodendauermeßeinrichtung mit dem Bezeichnungssignal enthält

22. Schaltungsanordnung nach Anspruch 21, dadurch gekennzeichnet daß sie ferner einen Referenztaktsignalgeber (7) enthält und daß die Einrichtung (10) zum Bestimmen der Periodenlänge (Tsig) Zähler (11,12) zum Zählen der Referenztaktsignale CCl) während jeder Umkehrperiode Informationssignalzug (SCl)enlhälL