DE3334310A1

DE3334310A1 - Verfahren und vorrichtung zur digital-analog-wandlung

Info

Publication number: DE3334310A1
Application number: DE19833334310
Authority: DE
Inventors: Donald L. 85745 Tucson Ariz. Brumbaugh; Anthony D. 85710 Tucson Ariz. Wang
Original assignee: Burr Brown Research Corp
Current assignee: Texas Instruments Tucson Corp
Priority date: 1983-05-04
Filing date: 1983-09-22
Publication date: 1984-03-22
Also published as: FR2533381B1; GB2139441B; US4521765A; GB2139441A; GB8402251D0; FR2533381A1; JPS59131223A

Description

1A-4273

BURR-BROWN RESEARCH CORPORATION Tucson, Arizona, USA

Verfahren und Vorrichtung zur Digital-Analog-Wandlung

Die Erfindung betrifft eine Vorrichtung und ein Verfahren zur Umwandlung eines digitalen Worts in entsprechende Analog-Ausgangssignale, insbesondere Schaltungen und Verfahren zur Minimierung der Nichtlinearität solcher analoger Ausgangssignale aufgrund von Änderungen des Spannungsabfalls über Erdleitungswiderstände, welche durch Änderungen der digitalen Worte verursacht werden.

Monolithische Digital-Analog-Wandlerschaltungen sind seit langem bekannt und umfassen eine Vielzahl von Bitschaltern, deren jeder auf ein gesondertes Bit innerhalb eines digitalen Eingangswortes anspricht, und zwar im Sinne der selektiven Lenkung eines zugeordneten Bit-

Schaltstroms zu einem Summierknoten in einem Widerstandsleiternetzwerk, so daß dieser zu einem analogen Ausgangsstrom beiträgt. Das Widerstandsleiternetzwerk führt gewöhnlich zu einer Abstufung der Beiträge der verschiedenen Bit-Schalterströme in binär gewichteter Weise, wenn die entsprechenden Bitschalter eingeschaltet _f d.h. aktiv sind. Der Beitrag eines jeden aktiven Bit-Schaltstroms wird fortschreitend halbiert, beginnend mit dem signifikantesten Bitschalter bis hin zum am wenigstens signifikanten aktiven Bitschalter. Bei einem typischen, herkömmlichen Aufbau des Widerstandsnetzwerks ist ein R/2R-Netzwerk vorgesehen, bei dem eine erste dünne Leitung aus Aluminiummetallisierung (im folgenden als "Erdleitung" bezeichnet) einen Erdstrom führt, und zwar zu einem Ende der Hälfte der Widerstände. Das andere Ende eines jeden dieser Widerstände ist mit dem Kollektor des zugeordneten NPN-Bit-Schalttransistors verbunden (im folgenden als "Bit-Stromtransistor" bezeichnet). Der verteilte Widerstand der Erdleitung ist äußerst klein im Vergleich zum Widerstand der Leiternetzwerkwiderstände, dennoch aber endlich. Die anderen Widerstände des R/2R-Netzwerks sind zwischen jeweiligen Paaren von benachbarten Bit-Schalttransistoren geschaltet. Ein jeder der Bit-Schalttransistoren ist in einer gemeinsamen Emitter-Konfiguration einem entsprechenden Abfallstromtransistor zugeordnet, wobei der Kollektor desselben mit einem zweiten gemeinsamen Erdstromleiter verbunden ist, welcher im folgenden als "Abfallstromleiter" bezeichnet wird. Wenn nun ein bestimmtes Bit aktiv ist, so wird der entsprechende Bitstrom über das Widerstandsleiternetzwerk geschaltet und ein Anteil dieses Bitstroms fließt durch den verteilten Widerstand des ersten Erdungsleiters. Wenn jedoch dieses Bit inaktiv

oder ausgeschaltet ist, so fließt der gesamte Bit-Schaltstrom (nun als "Abfallstrom des Bits" bezeichnet) durch den zugeordneten Abfallstrom-Transistor und in den Abfallstrom-Erdungsleiter. In diesem Falle fließt kein Anteil des Bit-Schaltstroms durch den verteilten Widerstand des ersten Erdungsleiters.

Wenn der verteilte Widerstand des ersten Erdungsleiters beträchtlich ist, verursacht die Änderung der Spannung über den Widerstand des ersten Erdungsleiters (bei der Ein- oder Ausschaltung verschiedener Bits) Fehler, welche im folgenden als "Nichtlinearitäts-Fehler" bezeichnet werden. Nichtlinearitäts-Fehler können graphisch dargestellt werden, und zwar als Abweichungen von einer geraden Linie der Durchschnittswerte des Analog-Ausgangsstroms, aufgetragen gegen die numerischen Werte des digitalen Eingangswortes.

Es ist seit langem bekannt, daß Nichtlinearitäts-Fehler durch die Bit-Stromumschaltungen bewirkt werden. Diese Nichtlinearitätsfehler werden zurückgeführt auf die erwähnte Änderung des Spannungsabfalls über den verteilten Widerstand des ersten Erdungsleiters sowie auf verschiedene andere Ursachen einschließlich einer selbsttätigen Erhitzung der Widerstände und einer thermischen Wechselwirkung zwischen den einzelnen Teilen des Chips. Der Anteil der Nichtlinearität, welcher zurückführbar ist auf die Ungenauigkeit der Aufspaltung der verschiedenen Bitströme, welche zum Leiternetzwerk geschaltet werden, kann kompensiert werden. Hierzu ^ kann man beispielsweise die bekannter Laser-Trimmtechnik verwenden. Dabei werden die Werte der Leiternetzwerk-Widerstände (gewöhnlich aus Nichrom bestehend) eingestellt. Der Anteil der Nichtlinearitäts-Fehler, welcher

auf die oben erwähnten Spannungsänderungen über den verteilten Widerstand des ersten Erdungsleiters zurückgeführt wird, kann jedoch nicht durch Trimmen der Leiternetzwerk-Widerstände eliminiert werden. In dem Maße, in dem zuvor Versuche unternommen wurden zur Verringerung solcher Spannungsänderungen, wurden die Verringerungen ganz einfach dadurch erreicht, daß man die Metallinie des ersten Erdungsleiters breiter machte. Hierdurch wird natürlich der Widerstandswert verringert. Typischerweise kann der Widerstand der Metallleiter einer integrierten Schaltung nur etwa 0,026 Ohm/ Quadrat betragen, während die Leiterwiderstände von 100 0hm für einen Digital-Analog-Wandler hoher Geschwindigkeit bis zu mehreren tausend Ohm/Quadrat für einen Digital-Analog-Wandler niedriger Geschwindigkeit reichen. Bei Digital-Analog-Wandlern mit einer Genauigkeit von acht Bits sind die Nichtlinearitäten aufgrund des Widerstandes des ersten Erdungsleiters im allgemeinen ausreichend klein, so daß sie ignoriert werden können. Bei Digital-Analog-Wandlern höhere Genauigkeit, z.B. bei Digital-Analog-Wandlern mit zwölf Bits, sind jedoch die Linearitätsfehler, welche durch Spannungsvariationen verursacht werden (aufgrund der Bitmuster-Umschaltung), über den verteilten Widerstand des ersten Metalleiters eine erhebliche Quelle für Nichtlinearitäts-Fehler. Bisher ist noch kein Vorschlag gemacht worden, welcher dazu führt, die Nichtlinearitäts-Fehler aufgrund des Sp annungsabfalls über den ersten Erdungsleiter zu verringern, wobei diese Spannungsabfälle durch Änderungen des Eingangsworts zustande kommen. Die einzigen Versuche, welche bisher gemacht wurden, bestehen in der einfachen Verbreiterung des ersten Erdungsleiters.

Der herkömmliche Schaltungsaufbau der integrierten Schaltung des Digital-Analog-Wandlers umfaßt ein Widerstandsleiternetzwerk in einem Teilbereich der Oberfläche der integrierten Schaltung. Die Bit-Schaltstromtransistoren sind jeweils in gesonderten, elektrisch isolierten Regionen vom N-Typ ausgebildet, und zwar in Nachbarschaft zu den Widerstandsleiterknoten, denen die jeweiligen Bitströme zugeführt werden, wenn die verschiedenen Bits aktiv sind. Die Abfallstromtransistoren sind typischerweise allesamt in einer einzigen, langgestreckten, isolierten Region vom N-Typ untergebracht, welche auf einer Seite der Bit-Schalttransistoren angeordnet ist, welche der Position der Widerstandsleiter entgegengesetzt ist. Dies ist möglich, da alle Kollektoren der Abfallstromtransistoren mit dem gleichen Abfallstromleiter verbunden sind. Teilbereiche entlang der gesamten Länge dieser gemeinsamen Leiterregion sind zum Metallabfallstromleiter kurzgeschlossen, welcher mit einem Haupterdspannungsleiter (eine Verbindungsfläche oder Lötfläche) auf dem integrierten Schaltungssubstrat verbunden ist. Dies ist eine äußerst günstige Topographie.

Es ist bekannt, daß die Kosten einer integrierten Schaltung in hohem Maße von der Chipgröße abhängen. Die vorstehend beschriebene Bauweise, bei der alle Abfallstromtransistoren innerhalb einer einzigen, isolierten Region vom N-Typ untergebracht sind, ist äußerst effizient hinsichtlich der Ausnutzung der Chipfläche. Daher wird es im allgemeinen als unerwünscht angesehen, Änderungen hinsichtlich des Schaltungsaufbaus vorzunehmen, falls diese Änderungen es erfordern würden, daß jeder Abfallstromtransistor in einer gesonderten, isolierten Region vom N-Typ vorgesehen sein muß. Aus diesem

Grunde hat man zur Minimierung der Änderungen des Spannungsabfalls über den ersten Leiter aufgrund von Änderungen des Bitmusters ganz einfach die Technik der Verbreiterung des ersten Leiters zum Zwecke der Verringerung des Widerstands desselben gewählt.

Es wurde nun aber gefunden, daß mit erhöhter Komplexität und mit erhöhten Genauigkeitsanforderungen des Digital-Analog-Wandlers dem Problem der Verringerung der Nichtlinearitats-Fehler aufgrund der Abfallstromumschaltung durch eine Vergrößerung der Breite des ersten Metalleiters nicht beizukommen ist, da eine adäquate Erhöhung der Breite zu einer exzessiven Steigerung der Chipfläche führen würde.

Es ist somit Aufgabe der vorliegenden Erfindung, eine Schaltung und ein Verfahren zur Verringerung der vom Bitmuster abhängigen Nichtlinearitäten aufgrund des verteilten Widerstandes eines Erdspannungsleiters in einer Widerstandsleiter des Digital-Analog-Wandlers zu schaffen.

Erfindungsgemäß wird somit eine verbesserte Schaltung und ein verbessertes Verfahren zur Umwandlung eines digitalen Eingangswortes in einen analogen Ausgangsstrom geschaffen. Dabei werden Nichtlinearitäts-Fehler beträchtlich verringert. Solche Fehler kommen zustande durch Veränderungen der Spannung über den verteilten Widerstand eines Metall-Referenzspannungsleiters« Diese Änderungen werden verursacht durch Änderungen des Wertes des digitalen Wortes. Die Verringerung der Referenzspannungsänderungen wird erreicht durch Umschaltung der Abfallströme für jedes Bit auf entsprechende, gemeinsame Knotenpunkte des Referenzspannungs-

leiters. Jeder gemeinsame Knotenpunkt ist ferner noch mit einem Anschluß eines Widerstandes in einem Widerstandsleiternetzwerk verbunden, welches zur binären Abstufung der Beiträge einer Vielzahl von Bitströmen dient. Diese Beiträge werden summiert und erzeugen den analogen Gesamtausgangsstrom. Wenn ein besonderes Bit aktiv ist, so fließt ein Anteil des entsprechenden Bitstroms durch den verteilten Widerstand des Referenzstromleiters. Wenn jedoch das Bit inaktiv ist, so fließt der gesamte Bitstrom (welcher nun als "Abfallstrom des jeweiligen Bits" bezeichnet wird) in den zugeordneten, gemeinsamen Knotenpunkt, so daß der Abfallstrom durch den verteilten Widerstand der Referenzspannungsleitung fließt. Obgleich der Anteil des entsprechenden Bitstroms, welcher durch den verteilten Widerstand fließt, stets geringer ist als der Bitstrom selbst, so ist die Spannungsänderung über den verteilten Widerstand im Falle einer Änderung des Zustandes des jeweiligen Bits dennoch beträchtlich geringer als im Falle einer Umschaltung des Abfallstroms in einen gesonderten Erdungsleiter» Daher werden die oben erwähnten Nichtlinearitäts-Fehler, welche auf die Änderungen des Wertes des digitalen Wortes zurückzuführen sind, beträchiü.ich verringert.

Bei der beschriebenen Ausführungsform der Erfindung umfaßt eine typische "Bitschaltung" einen Bereich eines R^R-Widerstandsleiternetzwerks. Ein erster Widerstand desselben hat einen ersten Anschluß, welcher mit dem gemeinsamen Knotenpunkt eines ersten Metallerdungsleiters des integrierten SchaltungsSubstrats verbunden ist. Der zweite Anschluß dieses Widerstandes ist mit dem Kollektor eines NPN-Bitstromtransistors verbunden sowie mit anderen Widerständen. Der Emitter des Bit-

Stromtransistors ist direkt mit dem Emitter eines Abfallstrom-NPN-Transistors verbunden und ferner auch mit einer Konstant-Bitstromschaltung· Der Kollektor des Abfallstromtransistors ist direkt mit dem gleichen, gemeinsamen Knotenpunkt verbunden wie der erste Anschluß des ersten Widerstandes. Der gemeinsame Knotenpunkt hat eine hinreichend kleine Fläche, so daß der Widerstand zwischen den Verbindungspunkten des ersten Anschlusses des ersten Widerstandes und des Kollektors des Abfallstromtransistors vernachlässigbar ist im Vergleich zu dem verteilten Widerstand des Erdspannungsleiters zu jeder der benachbarten Bitschaltungen oder zu einem Haupterdspannungsverbindungspunkt mit im wesent lichen Null-Widerstand. Der Kollektor eines jeden Bitstromtransistors ist mittels eines zweiten Widerstands des Leiternetzwerks mit dem Kollektor mindestens einer benachbarten, im wesentlichen ähnlichen "Bitschaltung¹¹ verbunden. Unsere Analyse hat gezeigt, daß der Haupterdspannungsverbindungspunkt mit der Erdreferenzleitung verbunden sein sollte, und zwar an einem Punkt, welcher in größter Nähe zu dem dem signifikantesten Bit zugeordneten Ende des Erdreferenzleiters liegt, und zwar zum Zwecke der Minimierung der maximal möglichen Änderung der Spannung an jedem Punkt des ersten Erdspannungsleiters, verursacht durch Umschaltung des entsprechenden Bits des digitalen Worts von logisch «1" auf logisch ⁿO".

Bei der vorstehend beschriebenen Ausführungsform der Erfindung werden die gemeinsamen Knotenverbindungen der entsprechenden Abfallstromtransistoren in einem Bereich des Digital-Analog-Wandlers vorgesehen, in dem die Widerstandsleiter dazu dient, die Bitstrombeiträge zum analogen Ausgangsstrom abzustufen. Andere, signifi-

kantere Bits des Digital-Analog-Wandlers, welche Schaltungskonfigurationen benutzen, welche von dem Widerstandsleiternetzwerk zur Festlegung der Strombeiträge zum Gesamt-Analog-Ausgangsstrom verschieden sind, schalten die Abfallströme direkt auf einen zweiten Erdspannungsleiter.

Bei der beschriebenen Ausführungsform der Erfindung wird die Topographie folgendermaßen gewählt. Das R/2R-Widerstandsleiternetzwerk ist auf einem integrierten Schaltungssubstrat auf einer Seite der ersten Erdspannungsleitung vorgesehen, welch letztere aus einer Aluminium-Metallisierungslinie besteht. Ein Jeder der Bitstromtransistoren ist ein NPN-Transistor und in einer gesonderten, isolierten Region vom N-Typ untergebracht. Eine jede dieser isolierten Regionen vom N-Typ erstreckt sich unterhalb des Erdspannungsleiters bis zum elektrischen Kontakt mit einem zugeordneten Verbindungsknotenbereich einer Aluminium-Metallisierung, welche als niedriger Widerstandsknoten wirkt. Mit diesem Sind sowohl die R-Widerstände als auch die 2R-Widerstände verbunden, welche dem Bitstromtransistor zugeordnet sind. Jeder Bitstromtransistor ist mit seinem Emitter direkt mit dem Emitter des entsprechenden NPN-Abfallstromtransistors zusammengeschaltet. Jeder Abfallstromtransistor ist in einer gesonderten, isolierten Region vom N-Typ untergebracht. Der Kollektor-Kontaktbereich derselben erstreckt sich unterhalb des ersten Erdspannungsleiters und stellt einen elektrischen Kontakt zu dem jeweiligen gemeinsamen Knotenbereich her. Vergrabene Schichtregionen vom N -Typ sind auf den entsprechenden Bodenflächen der Kollektorregionen der Bitstromtransistoren ausgebildet und erstrecken sich unter den ersten Erdspannungsleiter bis zur Aluminium-Metalli-

sierung, welche den Verbindungsknoten des Widerstandsleiternetzwerks bildet.

Im folgenden wird die Erfindung anhand von Zeichnungen näher erläutert; es zeigen:

Fig. 1 ein schematisches Schaltbild zur Erläuterung des Standes der Technik;

Fig. 2 ein schematisches Schaltbild einer Ausführungsform der Erfindung;

Fig. 3 eine Draufsicht eines Teilbereichs einer integrierten Ausbildung der Schaltung gemäß Fig. 2;

Fig. 4 ein Blockdiagramm einer abgewandelten Ausführungsform der Erfindung; und

Fig. 5A und 5B Schaltdiagramme zur Erläuterung der angenäherten Arbeitsweise der Schaltung der Fig.2 im Sinne einer Minimierung der Nichtlinearitäts-Fehler aufgrund von Abweichungen der Spannung über den Erdleitungswiderstand, wobei diese Spannungsabweichungen durch das Ansprechen auf Umschaltungen des Bitmusters zus tandekommen.

Im folgenden wird zunächst auf Fig. 1 Bezug genommen. Anhand dieser Figur wird der typische Aufbau eines herkömmlichen Digital-Analog-Wandlers mit einem R/2R-Leiternetzwerk erläutert. Der Digital-Analog-Wandler 1 umfaßt ein allgemein mit 2 bezeichnetes R/2R-Netzwerk. Das R/2R-Leiternetzwerk umfaßt einen Erdreferenzleiter 4, welcher typischerweise ein dünner Streifen aus Aluminium-Metallisierung auf einem integrierten Schaltungssubstrat ist. Der Flächenwiderstand des Erdleiters 4 beträgt etwa 0,026 Ohm/Quadrat. In Fig. 1 wurde der verteilte Widerstand des Erdleiters 4 zu den diskreten Widerständen 5, 6, 7, 8 und 9 zusammengefaßt. Knotenpunkte 12, 13, 14 und 15 liegen zwischen den diskreten

Widerständen, deren jeder einen Wert R^ hat. Für einen Erdleiter mit einer Breite von "beispielsweise 0,025 mm ist der verteilte Widerstand vemachlässigbar, solange es sich um Digital-Analog-Wandler mit einer Genauigkeit von weniger als acht Bits handelt. Die R/2R-Leiter-Konfiguration ist wohlbekannt und in Fig. 1 dargestellt, jedoch nicht näher erläutert. Der Analogstrom-Ausgangsleiter 18 ist über einen verallgemeinert dargestellten Widerstand R¹ mit dem Knotenpunkt 19 verbunden. Der Knotenpunkt 19 ist mit einer ersten Schaltereinrichtung 22 verbunden. Die Bitschaltereinrichtung 22 hat einen Eingang 23, an dem eine Spannung V-^q anliegt. Diese gibt den Zustand eines Bits DO eines digitalen Eingangswortes DO, D1, D2 ... DN an. Die Bit-Schalfcereinrichtung 22 hält den Strom einer Stromquelle 24 konstant, und zwar entweder über den Knotenpunkt 19 oder über einen Abfallstromleiter 25. Der Abfallstromleiter 25 ist mit einem Haupterdspannungsleiter 26' verbunden. Der Erdleiter 4 ist mit einem zweiten Haupterdleiter 26" verbunden, welcher das gleiche Potential wie der Erdleiter 26' hat oder jedenfalls nur im wenige Millivolt davon abweicht.

In ähnlicher Weise sprechen die Bitschaltereinrichtungen 27, 28 und 29 auf die Bitspannungen V₀₁, V^₂ $ V^, an im Sinne der Steuerung von konstanten Strömen der Stromquellen 31, 32 und 33 an den entsprechenden Knotenpunkten 35, 36 bzw. 37, falls die Spannungen V^, V^ und Vjj, sich auf logisch "1" befinden. Eine jede der Bitschaltungen 22, 27, 28 und 29 schaltet den entsprechenden konstanten Strom auf den Abfallstromleiter 25 um, falls die entsprechende Eingangsspannung logisch "0" ist.

Falls alle digitalen Eingangsspannungen V_D0, V₀₁ .... logisch "O" sind, so werden alle konstanten Ströme auf die Abfallstromleitung 25 umgeleitet und keiner der Ströme wird auf das Leiternetzwerk 2 geschaltet. In diesem Falle fließt keiner der Quellenströme durch die verteilten Metallwiderstände 5, 6, 7, 8 usw..

Im folgenden soll der Fall betrachtet werden, daß alle Spannungen V₀₀, V₀₁.... den logischen Wert "1" haben. Für diesen Fall kann gezeigt werden, daß alle Quellenströme auf das R/2R-Leiternetzwerk 2 umgeschaltet sind, und es kann ferner gezeigt werden, daß die meisten dieser Ströme durch die verschiedenen Metalleitungswiderstände R^ fließen. Die sich hieraus ergebenden Änderungen der Spannungen über die verteilten Rjj-Widerstände verursachen die zuvor beschriebenen Nicbtlinearitäts-Fehler.

Eine genaue Analyse zeigt, daß die Spannungsänderung über einen jeden der R^-Widerstände 5_f 6, 7, ...., welche ansprechend auf Änderungen des digitalen Eingangswortes Zustandekommen, erst dann signifikant werden, wenn die Anzahl der Bits des Digital-Analog-Wandlers wesentlich über acht Bits gesteigert wird. Wie oben erwähnt, können diese Nichtlinearitäten nicht durch ein präzises Trimmen der Widerstände des Leiternetzwerks 2 adäquat kompensiert werden.

Vor dem Hintergrund dieser Problematik soll im folgenden die erfindungsgemäße Schaltung gemäß Fig. 2 erläutert werden. Der Digital-Analog-Wandler 40 der Fig. 2 umfaßt ein R/2R-Widerstands-Leiternetzwerk, welches mit demjenigen der Fig. 1 identisch ist. Es umfaßt einen Erdungsleiter 41 mit einem verteilten Metallerdungs-

Ü0'

widerstand, welcher in Fig. 2 in Form einer Vielzahl

von diskreten Widerständen 43-1, 43-2, 43-3 ... dargestellt ist. Jeder dieser diskreten Widerstände hat den Widerstandswert R^. Zwischen jedem der f^-Widerstände befindet sich ein Teil der Erdleitung 41, welcher im folgenden als "anteiliger Knotenpunkt" bezeichnet wird. Diese anteiligen Knotenpunkte sind mit 45-1, 45-2, 45-3 .... bezeichnet. Der Widerstand der Metallisierung der Leitung 41 in jedem der anteiligen Knotenpunkte ist im Vergleich zum Widerstand R^ vernachlässigbar.

Der Metallwiderstand 43-1 liegt zwischen den anteiligen Knotenpunkten 45-1 und 45-2. Der Metallwiderstand 43-2 liegt zwischen den anteiligen Knotenpunkten 45-2 und 45-3. In ähnlicher Weise liegt der Metallwiderstand 43-3 zwischen den anteiligen Knotenpunkten 45-3 und 45-4.

Die Widerstände 47-1, 47-2, 47-3, 47-4 und 47-5 haben die Werte 2R, 2R, 2R, 2R bzw. R. Die Widerstände 48-1, 48-2, 48-3, 48-4 und 48-5 haben den Widerstandwert R. Der Widerstand 47-1 liegt zwischen dem Knotenpunkt 45-1 und dem Knotenpunkt 50. Der Widerstand 47-2 liegt zwischen dem Knotenpunkt 45-2 und 51. Der Widerstand 47-3 liegt zwischen dem Knotenpunkt 45-3 und dem Knotenpunkt 52. Der Widerstand 47-4 liegt zwischen dem Knotenpunkt 45-4 und dem Knotenpunkt 53. Der Widerstand 47-5 liegt zwischen dem Knotenpunkt 45-5 und 54. Der Widerstand 48-1 liegt zwischen den Knotenpunkten 50 und 51. Der Widerstand 48-2 liegt zwischen den Knotenpunkten 51 und 52. Der Widerstand 48-3 liegt zwischen den Knotenpunkten 52 und 53. Die Struktur wird in ähnlicher Weise im Bereich der gestrichelten Linien 56 fortgesetzt.

In der Digital-Analog-Wandlerschaltung 40 sind die Kollektoren der NPN-Transistoren 60-1, 60-2, 60-3, 60-4 und 60-5 mit den Leitern 50, 51, 52, 53 bzw, 54 verbunden. Die NPN-Abfallstromtransistoren 61-1, 61-2, 61-3» 61-4 und 61-5 sind mit ihren Kollektoren direkt mit den anteiligen oder gemeinsamen Knotenpunkten 45-1, 45-2, 45-3, 45-4 und 45-5 verbunden. Die Emitter der Transistoren 60-1 und 61-1 sind miteinander verbunden und mit einer Konstantstromquelle 63-1. In ähnlicher Weise sind die Emitter der Bitstromtransistoren 60-2 und 61-2 mit einer Konstantstromquelle 63-2 verbunden. Eine Konstantstromquelle 63-3 ist mit den Emittern der Transistoren 60-3 und 61-3 verbunden. Die Stromquellen 63-4 und 63-5 sind in ähnlicher Weise mit den anderen beiden Emitter-gekoppelten Transistorpaaren verbunden. Die Basis eines jeden Abfallstromtransistors 61-1, 61-2, 61-3 .... wird mit einer Referenzspannung V_R beaufschlagt, welche in der Mitte zwischen dem hohen Pegel und dem niedrigen Pegel der Digitaleingangsspannung V₀₀ V₀₁, V₀₂ ... liegt. Diese beiden Pegel liegen an den Basen der Bitstromtransistoren 60-1, 60-2, 60-3 .·« an.

Das Bezugszeichen 65 bezeichnet den Ausgangs-Analog-Anschluß, durch den der analoge Ausgangsstrom Ι_ουτ fließt. Eines der wesentlichen, unterscheidenden Merkmale der verbesserten Digital-Analog-Wandlerschaltung 40 gegenüber dem Stand der Technik gemäß Fig. 1 besteht in der Eliminierung eines gesonderten Abfallstromleiters (z.B. 25 in Fig. 1) und in der Eliminierung der direkten Verbindung desselben mit den Kollektoren der Abfallstromtransistoren 61-1, 61-2 usw. an den entsprechenden anteiligen oder gemeinsamen Knoten 45-1, 45-2 usw..

Die konstanten Ströme, welche durch eine jede der Konstantstromquellen in Fig. 2 fließen, werden als gleich angenommen. Es muß bemerkt werden, daß bei einer Steuerung dieser konstanten Ströme durch die Bitstromtransistoren 60-1, 60-2 usw. in die Knoten 50, 51, 52 usw. des R/2R-Leiternetzwerks diese Ströme als "Bitströme¹¹ bezeichnet werden. Venn jedoch die gleichen konstanten Ströme über die Abfallstromtransistoren 61-1, 61-2 usw. in die gemeinsamen Knoten 45-1, 45-2 usw. geleitet werden, so werden sie als "Abfallströme " bezeichnet, da in diesem Falle auf diese Ströme nicht mehr das Viderstandsleiternetzwerk einwirkt und die Ströme keinen Einfluß mehr auf den Analog-Ausgangsstrom iQTjrp ausüben.

Fig. 3 zeigt eine topographische Ansicht einer integrierten Schaltungsanordnung eines Teils der Schaltung der Fig. 2 mit den Transistoren 60-2, 61-2, 60-3 und 61-3, den Widerständen 47-1, 47-2, 47-3, 48-1, 4B-2 und 48-3 sowie dem Erdleiter 41, An den geeigneten Stel len werden Bezugszeichen verwendet, welche denjenigen der Fig. 2 ähnlich oder mit diesen identisch sind, und zwar zur Bezeichnung analoger oder sich entsprechender Bauteile.

Zunächst soll erläutert werden, wie der Vorgang der Abführung des Abfallstroms in die obigen gemeinsamen Knoten zu einer beträchtlichen Verringerung der Lineari tätsfehler aufgrund einer Umschaltung des Musters des digitalen Eingangswortes führt, und zwar im Vergleich zirherkömmlichen Technik, bei der der gesamte Abfallstrom in einen gesonderten Erdungsleiter 25 (Fig. 1) abgeführt wird.

Es wird zunächst auf Fig. 5A Bezug genommen. Der Stromfluß durch den metallischen Erdungsleiter 41 wurde mit Hilfe eines Computers analysiert, und zwar für den hypothetischen Fall, daß alle vier Bits des R/2R-Leiternetzwerks aktiv sind. Daher ist Jeder der Bitstromtransistoren eingeschaltet. Der Einfachheit halber wird angenommen, daß die diskreten Metallwiderstände 43-1, 43-2, 43-3 und 43-4 alle auf einer Seite des Haupterdungsleiters 66' liegen. Es wird angenommen, daß die vier Bitstromquellen 70-1, 70-2, 70-3 und 70-4 einen Strom von 1 mA in die Knoten 50, 51» 52 bzw. 53 einspeisen. Die vorstehenden Stromquellen liefern einen Strom, welcher in die vorstehend genannten Knoten eingespeist wird, und zwar mittels der Bitstromtransistoren, z.B. 60-1, 60-2 usw.. Die Abfallstromquellen 72-1, 72-2, 72-3 und 72-4 zeigen jeweils an, daß in die gemeinsamen Knoten 45-1» 45-2 usw. 0 mA fließen. Die Pfeile in Fig. 5A zeigen die Richtung des Stromflusses durch einen jeden der benachbarten Widerstände an. Die Zahl in Klammern neben dem Pfeil zeigt den errechneten Strom (Milliampere) an, welcher durch den benachbarten Widerstand fließt. Es wird die Annahme getroffen, daß bei diesem vereinfachten Beispiel R^ gleich Null ist. Man erkennt somit, daß 3-35/64 mA durch den Metallwiderstand 43-1 fließen. In ähnlicher Weise fließen 2-107/128 mA durch den Metallwiderstand 43-2. Ferner fließen 2-11/256 mA durch den Metallwiderstand 4-3-3 und 1-139/512 mA durch den Metallwiderstand 43-4.

Im Idealfall wäre es erwünscht, daß die vorstehenden Ströme durch die R^-Widerstände unverändert bleiben, wenn das Muster des digitalen Eingangswortes umgeschaltet wird. Wenn nämlich diese Ströme trotz Umschaltung

des Bitmusters unverändert bleiben, können die anderen Widerstände (d.h. ^WR» und "2R") in dem Netzwerk mit Hilfe eines Lasers getrimmt werden, um eine präzise Kompensation der "parasitischen" R«-Widerstände zu erreichen. Wenn jedoch die Ströme durch die verschiedenen Rjj-Widerstände als Funktion des digitalen Eingangswortmusters variieren, wie das folgende Beispiel zeigt, so ist es nicht möglich, die Wirkung der parasitischen Metallwiderstände durch Trimmen von R und 2R im Leiternetzwerk mit Hilfe eines Lasers vollständig zu kompensieren.

Im folgenden soll auf Fig, 5B Bezug genommen werden. Diese zeigt die Schaltung der Fig. 5A, wobei jedoch die Bitstromquellen 70-1, 70-2 usw. allesamt den Wert Null haben, während die Abfallstromquellen 72-1, 72-2 usw. alle den Wert 1 mA haben. Dies zeigt die Äquivalents chaltungs -Konfiguration für den Fall, daß alle vier Bits logisch ¹¹O" sind, d.h. "inaktiv" sind. In diesem Fall erkennt man, daß nahezu der gesamte Abfallstrom durch die Rj^-Widerstände fließt, welche für den Stromfluß zum Erdleiter 66' nahezu einen Null-Widerstand bilden. Typischerweise kann R von wenigen hundert Ohm im Falle eines Hochgeschwindigkeits-Digital-Analog-Wandlers bis zu mehreren Kiloohm bei einem langsameren Digital-Analog-Wandler reichen. R^ ist ein kleiner Bruchteil eines Ohms. Man erkennt ohne weiteres, daß 4 mA durch den Metallwiderstand 43-1 fließen, 3 mA durch den Metallwiderstand 43-2, 2 mA durch den Metallwiderstand 43-3 und 1 mA durch den Metallwiderstand 43-4. Man erkennt somit, daß die Differenzen der Ströme durch die Metallwiderstände R^ für den Fall, daß alle Bits eingeschaltet sind, und für den Fall, daß alle Bits ausgeschaltet sind, 29/64 mA für den Widerstand

43-1 betragen, 21/128 mA für den Widerstand 43-2, -245/256 mA für den Metallwiderstand 43-3 und -373/512 mA für den Metallwiderstand 43-4. Die erhaltenen Änderungen des Spannungsabfalls über die Metallwiderstände Rj₁J ergeben sich einfach durch Multiplizierung der obigen Stromdifferenzen mit den entsprechenden Widerständen

Durch Vergleich der obigen Stromdifferenzen und/oder Spannungsänderungen über jeden Widerstand R« der Schaltung der Fig. 5A mit den Spannungsänderungen der herkömmlichen Schaltung gemäß Fig. 1 (bei der die Abfallströme in den Abfallstromleiter 25 fließen) erkennt man leicht, daß die Spannungsänderungen über je den Metallwiderstand bei den Schaltungen der Fig. 5A und 5B in hohem Maße verringert sind. Beispielsweise beträgt bei einer acht Bit-Schaltung der in Fig. 1 gezeigten Art die maximale Spannung über den Metallwiderstand des Erdleiters, welcher sich in größter Nähe zur Haupterdleitung 26" befindet, nahezu 8 mA, multipliziert mit Rj₁₁J Ohm, falls alle acht Bits aktiv sind. Falls alle acht Bits inaktiv sind, wobei alle acht Abfallströme von 1 mA in den Abfallstromleiter 25 fließen und nicht in das Leiternetzwerk, ist der Spannungsabfall über den Metallwiderstand Null, da in diesem Falle im wesentlichen kein Strom durch den Metallwiderstand fließt.

Demgegenüber ist die Spannungsänderung über den gleichen Metallwiderstand R^ bei der erfindungsgemäßen Technik der gemeinsamen Knoten oder anteiligen Knoten wesentlich geringer, da im wesentlichen gleiche Ströme über den Rj^-Metallwiderstand fließen, unabhängig vom Wert des digitalen Eingangswortes. Obgleich diese Schaltung

die Spannungsänderungen über die Metallwiderstände auf grund der Veränderung des Bitmusters nicht vollständig eliminiert, werden solche Spannungsänderungen doch erheblich gemildert. Somit werden auch die zuvor erwähnten Nichtlinearitats-Fehler aufgrund der Rj^-Metallwiderstände erheblich verringert.

Die Technik gemäß Fig. 2 bietet eine Anzahl von Vorteilen, insbesondere im Rahmen der zunehmenden Anforderungen an die Genauigkeit der Digital-Analog-Vandlerschaltungen. Die erfindungsgemäße Technik erlaubt die Verwendung relativ schmaler metallischer Erdleiter auf dem integrierten Schaltungssubstrat, da die Größe R^ weniger wichtig ist. Da ferner die Nichtlinearitats-Fehler auch aufgrund einer Anzahl von Parametern des Herstellungsverfahrens Zustandekommen, und zwar zusätzlich zu den Fehlerquellen aufgrund der R^-Metallwiderstände, können somit die Toleranzen verschiedener Parameter der Herstellung von integrierten Schaltungen etwas weniger streng gehandhabt werden. Hierdurch können die Kosten des Herstellungsverfahrens gesenkt werden. Für extrem hohe Genauigkeit des Digital-Analog-Wandlers, z.B. im Falle von sechzehn Bits, ist die Bedeutung der Linear!tätsfehler aufgrund der FLj-Metallwiderstände groß.

Falls eine solch hohe Genauigkeit erforderlich ist, kommt der Fähigkeit .zur Senkung der Größe der Spannungsänderungen über die R-j-Metallwiderstände aufgrund von Bitmusterveränderungen durch Benutzung der Methode der gemeinsamen Knotenpunkte erhebliche Bedeutung zu. Die Vorteile dieser Technik werden jedoch nicht ohne bestimmte Nachteile erreicht. Die Hauptnachteile ergeben sich aus der topographischen Anordnung der Schal-

tung im Falle der Technik der gemeinsamen Knoten.

Es soll zur Erläuterung auf Fig. 3 Bezug genommen werden. Man erkennt, daß der Erdleiter 41 ein Aluminiummetallstreifen auf dem integrierten Schaltungssubstrat 74 ist. Die Anordnungen der Rj^-Metallwiderstände 43-1, 43-2 und 43-3 sind angedeutet. Die Positionen der gemeinsamen Knotenpunkte 45-1, 45-2 und 45-3 sind ebenfalls angedeutet. Der Bitstromtransistor 60-2 ist in einer einzigen isolierten Region 76 vom N-Typ vorgesehen, welche sich unterhalb des Erdleiters 41 erstreckt, und zwar bis zu einem L-förmigen Metallisierungsabschnitt 51. Dieser L-förmige Abschnitt der Metallisierung entspricht dem Knotenpunkt 51 der Fig. 1. In ähnlicher Weise befindet sich der Bitstromtransistor 60-3 in einer langgestreckten, isolierten Region vom N-Typ, welche sich unter den Erdleiter 41 erstreckt und von dort bis zur Metallisierungszone 52, welche dem Knoten 52 im Schaltdiagramm der Fig. 2 entspricht.

Die Bezugszeichen 60-2E, 6O-2B bzw. 60-2C bezeichnen Emitter, Basis und Kollektor des NPN-Bitstromtransistors 60-2. Das Bezugszeichen 76' bezeichnet eine stark dotierte, vergrabene Schicht vom N -Typ. Diese ist entlang des Bodens einer Kollektorregion 60-2C angeordnet und erstreckt sich bis zu einem Punkt unterhalb der Oxidöffnung 78, durch welche die Metallisierung 51 in Kontakt steht mit der Kollektorregion 60-2C.

In ähnlicher Weise bezeichnet das Bezugszeichen 80 eine vergrabene Schicht vom N⁺-Typ. Diese erstreckt sich entlang des Bodens der Kollektorregion 61-2C eines Abfallstromtransistors 61-2 und vom Bereich unterhalb der Basisregion vom P-Typ 61-2B zur Oxidöffnung 82,

durch welche der gemeinsame Knotenpunkt 45-2 des Erdleiters 41 in Kontakt steht mit der Kollektorregion 61-2C des Abfallstromtransistors 61-2.

Das Bezugszeichen 47-2 bezeichnet zwei Streifen von Nichrom-Metall, welche durch eine Metallisierungsflache 84 miteinander verbunden sind. Die zwei rechteckigen Nichrom-Metallbereiche bilden einen Widerstand des Wertes 2R. Der Nichrom-Widerstand 48-2 erstreckt sich zwischen der Metallisierung 51 und der Metallisierung 52.

Die Topographie der integrierten Schaltung gemäß Fig.3 ist nicht gleichermaßen wirksam wie der zuvor beschriebene Aufbau, bei dem alle NPN-Abfallstromtransistoren in einer einzigen, isolierten Region vom N-Typ ausgebildet sind. Dennoch ist die obige Topographie in einigen Fällen äußerst wirksam. Ein Umstand, welcher diese Anordnung ermöglicht, besteht in der langgestreckten Kollektorregion (0-2C und in der vergrabenen Schicht 76', so daß man eine Verbindung mit relativ niedrigem Widerstand unterhalb des Erdleiters 41 zum Knotenpunkt 51 erhält.

Die Schaltung gemäß Fig. 4 zeigt eine zusammengesetzte Digital-Analog-Wandlerschaltung. Sie umfaßt einen Bereich mit einer vorbestimmten Anzahl von weniger signifikanten Bits, welcher von dem R/2R-Widerstandsleiternetzwerk 86 Gebrauch macht. Hierdurch erzielt man eine binäre Abstufung von gleichen Bitstrombeiträgen von den weniger signifikanten Bitschaltern. Dabei wird die Technik der gemeinsamen Knoten für die Beseitigung der Abfallströme verwendet, um relativ kleine Linearitätsfehler zu erhalten, und zwar als Ergebnis von Änderun-

gen des weniger signifikanten Bitmusters. Andererseits sind die vier wichtigsten Bits in Fig. 4 mit dem Bezugszeichen 88 versehen. Dabei wählt man die binäre Ge wi chtung der Konstantstromquellen. Genauer gesprochen, fließen die Ströme der Konstantstromquellen der vier
signifikantesten Bits direkt in den I_0UT-Leiter 88 und die Abfallströme der vier wichtigsten Bits des Digital Analog-Wandlers der Fig. 4 fließen durch die Leiter
90-1, 90-2, 90-3 und 90-4 direkt in den Erdleiter 92.
Schließlich sind die beiden Ausgangsstromleiter 88 und 88^f zusammengeschaltet zur Erzeugung eines analogen
Gesamtausgangsstroms, welcher den gesamten Digital-Worteingang darstellt einschließlich der signifikantesten Bits.

Anstelle der bipolaren Transistoren kann man auch Feld effekttransistoren oder andere Schalteinrichtungen ver wenden. Die beschriebene Digital-Analog-Wandlerschaltung kann in üblicher Weise in einem Analog-Digital-Wandler vorgesehen sein.

Claims

-if-

Patentansprüche

(7/ Schaltung zur Umwandlung eines Mehrbit-Digitalwortes in einen analogen Strom, welcher dem durch das digitale Wort dargestellten, digitalen Strom entspricht, gekennzeichnet durch die folgenden Komponenten:

(a) eine erste Stromquelleneinrichtung zur Erzeugung eines ersten Stroms;

(b) einen ersten Widerstand mit ersten und zweiten Anschlüssen;

(c) einen zweiten Widerstand mit ersten und zweiten Anschlüssen;

(d) einen ersten Transistor mit einem Kollektor, einer auf das erste Bit des digitalen Wortes ansprechenden Basis und einem Emitter;

(e) einem zweiten Transistor mit einem Kollektor, einer Basis mit einer ersten Referenzspannung und einem Emitter;

(f) einem Referenzstromleiter mit einem gemeinsamen Knotenpunkt und einem verteilten Widerstand auf einer Seite des gemeinsamen Knotenpunktes, wobei der Stromleiter eine zweite Referenzspannung aufweist;

(g) Einrichtungen zur Verbindung des ersten Anschlusses des ersten Widerstandes und des Kollektors des zweiten Transistors mit dem gemeinsamen Knotenpunkt;

(h) Einrichtungen zur Verbindung des zweiten Anschlusses des ersten Widerstandes und des ersten Anschlusses des zweiten Widerstandes mit dem Kollektor des ersten Transistors und Einrichtungen zur widerstandsmäßigen Verbindung des Kollektors des ersten Transistors mit einem Ausgangsleiter zur Leitung des analogen Stroms; und

(i) Einrichtungen zur Verbindung der ersten Stromquelleneinrichtung mit den Emittern der ersten und zweiten Transistoren, wobei der erste Transistor anspricht auf den logischen Zustand des ersten Bits im Sinne der Zuführung des ersten Stroms zur Schaltung mit den ersten und zweiten Widerständen, so daß der erste Strom zu dem analogen Strom beiträgt, falls das erste Bit sich auf einem ersten logischen Pegel befindet, und wobei der erste Transistor den ersten Strom durch den zweiten Transistor, den gemeinsamen Knotenpunkt und den verteilten Widerstand führt, falls das erste Bit sich auf einem zweiten logischen Pegel befindet, wobei alle oder mindestens ein wesentlicher Anteil der ersten Ströme durch den verteilten Widerstand fließt, unabhängig vom logischen Zustand des ersten Bits.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Widerstandswert des ersten Widerstands etwa das Zweifache des Widerstandswertes des zweiten Widerstands beträgt.
3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltung eine Vielzahl von anderen Bitschaltungen umfaßt, welche im wesentlichen ähnlich der ersten Bitschaltung ist, wobei jede der anderen Bitschaltungen einen ersten Widerstand umfaßt und einen zweiten Widerstand, wobei die ersten Widerstände und die zweiten Widerstände zu einem R/2R-Leiternetzwerk zusammengeschaltet sind.
4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Schaltung auf einem Substrat integriert ist, wobei der erste Referenzstromleiter einen Metallisierungsstreifen auf dem Substrat umfaßt.
5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß der erste und der zweite Transistor NPN-Transistoren sind.
6. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß jede der anderen Bitschaltungen einen ersten Transistor umfaßt sowie einen zweiten Transistor, welche jeweils NP-Transistören sind, wobei jeder der zweiten Transistoren innerhalb einer jeweiligen elektrisch isolierten Region vom N-Typ ausgebildet ist, welche als Kollektor des Transistors wirkt.
7· Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß jeder der ersten Transistoren ein Bitstromtransistor ist.
8. Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß ein jeder der ersten Widerstände und ein jeder der zweiten Widerstände aus Nichrom besteht, wobei ein jeder der ersten Widerstände und ein jeder der zweiten Widerstände auf dem Substrat auf einer Seite des Referenzstromleiters angeordnet ist und wobei ein Teil der Kollektorregion des ersten Transistors sich unter dem ersten Referenzspannungsleiter durch erstreckt und in elektrischem Kontakt mit dem Netzwerk steht, welches die ersten Widerstände und die zweiten Widerstände umfaßt,und wobei ein Teil der Kollektorregion des zweiten Transistors sich unter dem ersten Referenzstromleiter durch erstreckt und in elektrischem Kontakt mit dem gemeinsamen Knotenpunkt steht.
9. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltung eine Schaltung für das signifikanteste Bit umfaßt, wobei diese Schaltung eine binär

abgestufte Konstantstromquelle umfaßt und eine umschal tbare Stromführungseinrichtung, welche auf den logischen Zustand des signifikantesten Bits des digitalen Worts anspricht im Sinne der Leitung des binär abgestuften Konstantstroms in einen Summationspunkt, von dem der Analogstrom wegfließt, falls das signifikanteste Bit einen ersten logischen Zustand hat, und zur Führung des binär abgestuften KonstantStroms in einen anderen Referenzstromleiter, falls das signifikanteste Bit einen anderen logischen Zustand hat.
10. Verfahren zur Umwandlung eines digitalen Eingangswortes in einen analogen Strom, welcher den Wert des digitalen Eingangswortes darstellt, gekennzeichnet durch die folgenden Stufen:

(a) Erzeugung eines ersten konstanten Stroms j

(b) Umschaltung des ersten konstanten Stroms durch einen ersten Transistor, ansprechend auf einen ersten logischen Zustand eines ersten Bits des digitalen Eingangsworts zur Erzeugung eines ersten Bitstroms;

(c) Leitung des ersten Bitstroms in ein Widerstandsleiternetzwerk zur binären Abstufung des Beitrags des ersten Bitstroms zum Analogstrom, wobei das Leiternetzwerk einen ersten Widerstand umfaßt;

(d) Leitung eines Teils des ersten Bitstroms durch den ersten Widerstand und durch einen gemeinsamen Knotenpunkt, an dem der erste Widerstand mit einem Metallreferenzstromleiter verbunden ist;

(e) Leitung des Teils des ersten Bitstroms durch den Widerstand des Metallreferenzstromleiters zu einem Hauptverbindungspunkt, an dem der Metallreferenzstromleiter mit einem Hauptreferenzstromleiter verbunden ist; .

(f) Umschaltung des ersten konstanten Stroms über einen zweiten Transistor, ansprechend auf einen zweiten logischen Zustand des ersten Bits des digitalen Eingangswortes zur Erzeugung eines ersten Abfallstroms j und

(g) Leitung des ersten Abfallstroms direkt durch den gemeinsamen Knotenpunkt und durch den Widerstand des Metallreferenzstromleiters zum Hauptverbindungspunkt ,

wobei wesentliche Beträge des Stroms durch den Widerstand des Metallreferenzstromleiters zum Hauptverbindungspunkt fließen, unabhängig 'davon, ob das erste Bit den ersten logischen Zustand oder den zweiten logischen Zustand hat.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Stufen (a) bis (g) in einer ersten Bitschaltung durchgeführt werden, weiche dem ersten Bit zugeordnet ist, wobei das Verfahren Stufen umfaßt, welche den Stufen (a) bis (g) analog sind, und zwar für Jede einer Vielzahl von zusätzlichen Bitschaltungen, welche jeweils einer Vielzahl zusätzlicher Bits des digitalen Eingangswortes zugeordnet sind zur binären Abstufung der jeweiligen Beiträge der gebildeten, zusätzlichen Bitströme des analogen Ausgangsstroms.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet , daß

(a) ein zweiter Konstantstrom gebildet wird; und

(b) der zweite Konstantstrom über einen dritten Transistor zu einem Summierknoten umgeschaltet wird, von dem der analoge Strom fließt, und zwar ansprechend auf einen logischen Zustand des signifikan-

testen Bits des digitalen Eingangswortes, und Umschaltung des zweiten Konstantstroms durch einen vierten Transistor zu einem weiteren Metallreferenzstromleiter, und zwar ansprechend auf einen anderen logischen Zustand des signifikantesten Bits, wobei der Metallreferenzstromleiter und der andere Metallreferenzstromleiter im wesentlichen die gleiche Referenzspannung aufweisen.

13· Schaltung zur Umwandlung eines digitalen Eingangswortes in einen analogen Ausgangsstrom, welcher dem Wert des digitalen Eingangswortes entspricht, gekennzeichnet durch

(a) Einrichtungen zur Erzeugung eines ersten konstanten Stroms;

(b) Einrichtungen, welche auf einen ersten Logikzustand eines ersten Bits des digitalen Eingangswortes ansprechen im Sinne der Umschaltung des ersten konstanten Stroms über einen ersten Transistor unter Erzeugung eines ersten Bitstroms;

(c) Einrichtungen zur Leitung des ersten Bitstroms in ein Widerstandsleiternetzwerk zur binären Abstufung des Beitrags des ersten Bitstroms zum analogen Ausgangsstrom, wobei das Leiternetzwerk einen ersten Widerstand umfaßt;

(d) Einrichtungen, welche bewirken, daß ein erster Anteil des ersten Bitstroms durch den ersten Widerstand und durch einen gemeinsamen Knotenpunkt fließt, an den der erste Widerstand mit einem Metallreferenzstromleiter verbunden ist;

(e) Einrichtungen, welche bewirken, daß der erste Anteil des ersten Bitstroms durch den Wider-

stand des Metallreferenzstromleiters zu einem Hauptverbindungspunkt fließt, an dem der Metallreferenzstromleiter mit einem Hauptreferenzstromleiter verbunden ist;

(f) Einrichtungen, welche auf einen zweiten logischen Zustand des ersten Bits ansprechen zur Umschaltung des ersten konstanten Stroms durch einen zweiten Transistor im Sinne der Erzeugung eines ersten Abfallstroms; und

(g) Einrichtungen, welche bewirken, daß der erste Abfallstrom direkt durch den gemeinsamen Knotenpunkt und durch den Widerstand des Metallreferensstromleiters zum Hauptverbindungspunkt fließt.