DE4020583A1 - Blind- und abgleich-wandler fuer kapazitive digital-analog-wandler - Google Patents

Blind- und abgleich-wandler fuer kapazitive digital-analog-wandler

Info

Publication number
DE4020583A1
DE4020583A1 DE4020583A DE4020583A DE4020583A1 DE 4020583 A1 DE4020583 A1 DE 4020583A1 DE 4020583 A DE4020583 A DE 4020583A DE 4020583 A DE4020583 A DE 4020583A DE 4020583 A1 DE4020583 A1 DE 4020583A1
Authority
DE
Germany
Prior art keywords
converter
capacitive
bit
group
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4020583A
Other languages
English (en)
Inventor
Lewis R Smith
David M Thomas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Tucson Corp
Original Assignee
Burr Brown Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Burr Brown Corp filed Critical Burr Brown Corp
Publication of DE4020583A1 publication Critical patent/DE4020583A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

Stand der Technik
Die Erfindung bezieht sich auf kapazitive Digital- Analog-Wandler und insbesondere auf Ausgleichswandler, die zum Ausgleichen von Fehlern bei der Herstellung von kapazitiven Komponenten in einem Wandler und zum Kompensieren zahlreicher Störungen in den Wandlern benutzt werden.
Kapazitive Digital-Analog-Wandler sind bekannt. Der Stand der Technik ist angegeben in "A charge-transfer multiplying digital-to-analog converter" von Albarran und Hodges, IEEE Journal of Solid-State Circuits, Vol. SC-11, Seiten 772 bis 779, Dezember 1976. Ein solcher kapazitiver Wandler benützt eine binär abgestufte Anordnung von Kondensatoren - statt einer binär abgestuften Widerstandsteiler­ anordnung - in Verbindung mit Bit-Schaltern, die auf binäre Eingangssignale antworten und ein digitales Eingangswort in ein entsprechendes analoges Ausgangssignal verwandeln. Ein typischer kapazitiver Wandler umfaßt ein Hauptwandlerteil, dessen Bits obere Klemmtransistoren umfassen, die selektiv den Kondensator dieses Bits an eine genaue Bezugsspannung anschließen. Die Klemmtransistoren sind als Halbleiter-Metalloxyd-Feldeffekttransistoren (MOSFET) ausgebildet. Die Bits umfassen außerdem einen unteren Klemmtransistor, der selektiv eine der Elektroden des genannten Kondensators an Masse legt. Der andere Anschluß aller Kondensatoren des jeweiligen Bits ist an eine erste Ladungssammel­ leitung angeschlossen. Eine der gewerblichen Haupt­ anwendungen eines kapazitiven Wandlers ist die Anwendung in Analog-Digital-Wandlern zur schritt­ weisen Annäherung. Ein solcher Wandler umfaßt einen kapazitiven Abgleichwandler, der eine zweite Ladungs­ sammelleitung enthält. Widerstände in Spannungsteilern im Trimmwandler werden typischerweise während der Herstellung mit Laser abgeglichen, um kleine Fehler im Hauptwandler - der keine Widerstände enthält, die Spannungsteilern entsprechen würden - auszugleichen, die durch Ungenauigkeiten bei der Herstellung der binär abgestuften Kondensatoren im Hauptwandler kommen, und auch zum Ausgleichen zahlreicher parasitärer Kapazitäten bei den Klemmtransistoren, die benutzt werden, um die erste und die zweite Ladungssammel­ leitung vor der Signalwandlung im Wandler präzise mit einer weiteren Bezugsspannung aufzuladen.
Wenn die oberen oder unteren Klemmtransistoren eines Bits des Hauptwandlers in den oben erwähnten Wandlern zur schrittweisen Annäherung eingeschaltet sind, wird zusätzlich ein zugehöriges Bit des Abgleichwandlers aktiviert. Dadurch wird eine sehr kleine Ladungsmenge, die durch einen Laserabgleich des entsprechenden Spannungsteilers exakt bemessen ist, der Ladungs­ sammelleitung des Abgleichwandlers zugeführt.
Kompensationswandler wurden benützt, um Fehlanpassungen und Ungenauigkeiten in den binär abgestuften Kondensatoren des Hauptwandlers auszugleichen und außerdem um zahlreiche andere Auswirkungen, die bisher nicht verstanden wurden, zu kompensieren. Die früheren Abgleichwandler wurden auch benützt zum Ausgleichen von Fehlanpassungen bei den Ladungen, die in die zwei Ladesammelleitungen beim Abschalten der zwei Klemmtransistoren gepumpt wurden, wobei die Aufladungen bei beiden Ladungssammelleitungen und den mit den Leitungen verbundenen Eingängen der Vergleichsstufen gleich waren. Die bekannten Ausgleichs­ wandler wurden weiter zum Ausgleichen der Störungen, die durch hochfrequentes Rauschen aus dem Netzteil durch die unteren Klemmtransistoren der Bitschalter, durch die Eingangskapazitäten der Vergleichsschaltungen des Wandlers für eine schrittweise Annäherung, und durch parasitäre kapazitive Einkopplungen zwischen dem Substrat und den Ladungssammelleitungen eingekoppelt wurden, benützt, so daß das eingekoppelte parasitäre hoch­ frequente Rauschen bei den zwei Ladungssammelleitungen und den mit ihnen verbundenen Eingängen der Vergleicher­ schaltungen gleich war.
Aufgaben und Vorteile der Erfindung
Eine Aufgabe der Erfindung ist, eine höhere Genauigkeit bei einem kapazitiven Analog-Digital- Wandler zur schrittweisen Annäherung zu schaffen. Es ist eine weitere Aufgabe der Erfindung, eine Verbesserung des Netzteil-Dämpfungsverhältnisses in einem Wandler vorzusehen und insbesondere dieses Dämpfungsverhältnis bei einem kapazitiven Wandler zur schrittweisen Annäherung zu verbessern. Eine Aufgabe der Erfindung ist weiter, eine Schaltung und ein Verfahren für einen besseren Spannungs­ versatz eines Analog-Digital-Wandlers, der einen kapazitiven Digital-Analog-Wandler enthält, zu schaffen. Schließlich ist es eine Aufgabe der Erfindung, eine Schaltung und eine Technik für ein genaues Abgleichen der Spannungen auf einer Ladungssammelleitung eines kapazitiven Digital- Analog-Wandlers in einem Analog-Digital-Wandler vor der Wandlungsperiode vorzusehen.
Die Erfindung liefert einen Schaltkreis und eine Technik zum Verbessern des Spannungsversatzes eines Analog-Digital-Wandlers zur schrittweisen Annäherung mit einem ersten kapazitiven Digital- Analog-Wandler und einem zweiten solchen Wandler. Ein erster und ein zweiter Klemmtransistor, von denen jeder nicht-lineare parasitäre Kapazitäten und Spannungs- Strom-Eigenarten aufweist, werden angeschaltet und dabei eine erste und eine zweite Ladungssammelleitung des ersten und des zweiten kapazitiven Wandlers mit einer Bezugsspannung geladen. Weiter wird ein erster Abtast-Transistor des ersten kapazitiven Wandlers eingeschaltet, solange der erste und der zweite Klemmtransistor eingeschaltet sind, um einen gültigen Kondensator des ersten kapazitiven Wandlers mit einer analogen Eingangsspannung zu laden. Sodann werden der erste und der zweite Klemmtransistor ausgeschaltet, damit fließen die parasitären Ladungs­ pumpströme, die durch die nicht-linearen parasitären Kapazitäten des ersten und des zweiten Klemmtransistors verursacht sind, durch eine Mehrzahl von Kondensatoren und Widerständen, die in Reihe mit einer Mehrzahl von Bitschaltern liegen, und parasitären Bitschalter- Kapazitäten im ersten und im zweiten kapazitiven Wandler. Dann wird anschließend der erste Abtast­ transistor ausgeschaltet. Die entsprechenden Bit­ schalter und die binär abgestuften Kondensatoren des ersten und des zweiten kapazitiven Wandlers werden exakt angepaßt. Die in Serie liegenden Widerstände des ersten kapazitiven Wandlers sind exakt angepaßt an die gleichwertigen Widerstandswerte von Widerstands- Spannungsteilern, die in Reihe mit entsprechenden Bit- Schaltern des zweiten kapazitiven Wandlers liegen. Infolge des Einschlusses der Serienwiderstände im ersten kapazitiven Wandler und ihrer Anpassung an die entsprechenden gleichwertigen Widerstände im zweiten kapazitiven Wandler sind die Spannungen am ersten und am zweiten Ladungssammelleiter am Ausgang der Abschaltübergangszeit des ersten und des zweiten Klemm­ transistors trotz der nicht-linearen parasitären Kapazitäten und der Spannungs-Strom-Eigenarten des ersten und des zweiten Klemmtransistors genau gleich.
Zeichnungen
Fig. 1 ist ein schematischer Stromlaufplan des derzeit bevorzugten Ausführungsbeispiels der Erfindung. Fig. 2 ist ein Blockschaltbild eines anderen Ausführungsbei­ spiels der Erfindung, das zukünftig die beste Art des Ausübens der Erfindung sein kann. Fig. 2A ist ein schematischer Stromlaufplan des Blocks 2B von Fig. 2. Fig. 2B ist ein schematischer Stromlaufplan des Blocks 3B von Fig. 2. Fig. 3 ist ein Schaubild des Spannungsverlaufs an Ladungssammelleitern. Fig. 4 ist ein schematischer Stromlaufplan des am nächsten liegenden Stands der Technik.
Beschreibung des bevorzugten Ausführungsbeispiels
In Fig. 1 ist ein erstes Ausführungsbeispiel der Erfindung gezeigt. Ein kapazitiver Digital-Analog- Wandler 1 ist in einem Analog-Digital-Wandler zur schrittweisen Annäherung enthalten. Der kapazitive Wandler 1 umfaßt einen kapazitiven Hauptwandler 2 und einen kapazitiven Kompensationswandler 3 mit einer Vielzahl von binär abgestuften Kondensatoren - nämlich einem für jedes Bit -, die an eine Mehrzahl von Bit­ schaltern angeschlossen sind, die ihrerseits mit einer Mehrzahl von Nickel-Chrom(NiCR)-Widerständen verbunden sind. Der Analog-Digital-Wandler umfaßt einen Komparator 4, dessen nicht invertierender Eingang mit einer ersten Ladungssammelleitung 14 des Hauptwandlers 2, und dessen invertierender Eingang mit einer zweiten Ladungssammelleitung 14A verbunden ist. Der Ausgang des Komparators 47 ist an einen nicht gezeigten Steuerkreis angeschlossen, der digitale Eingangsbits B1, B2, B3 und so weiter liefert, die festlegen, ob eine als eine Zusammenstellung von digitalen Eingangssignalen B1, B2, B3 und so weiter dargestellte schrittweise Näherung, die den zahlreichen Bitschaltern zugeführt wird, angenommen oder zurückge­ wiesen werden soll. Dies ist den Fachleuten bekannt. Am Eingangsanschluß 5 des Hauptwandlers 2 wird ein analoges Eingangssignal VIN, das zwischen -VREF und +VREF schwankt, zugeführt. Ein Eingangswiderstand oder Quellwiderstand liegt zwischen der Leitung 5 und der Anode eines N-Bahn-Halbleiter-Metalloxyd-Feldeffekt- Transistors 7. Die Kathode des Transistors 7 ist über die Leitung 10 an die Kathode eines oberen Klemm­ transistors 11, die Anode eines unteren Klemmtran­ sistors 12 und an einen Anschluß eines Kondensators 13 für den gültigen Bit angeschlossen. Auch die eben genannten Transistoren sind wie alle weiteren Transistoren N-Bahn-Feldeffekt-Transistoren. Der obere Klemmtransistor 11 und der untere Klemmtransistor 12 bilden zusammen einen Bitschalter für den gültigen Bit des Hauptwandlers 2. Der andere Anschluß des Kondensators 13 liegt an der Ladungssammelleitung 14.
Das Gitter des Abtasttransistors 7 liegt an einem Abtastsignal-Anschluß, das während der Abtastperiode dem Gitter des Transistors 7 eine logische Eins und während der Wandlungsperiode des Analog-Digital- Wandlers zur schrittweisen Annäherung eine logische Null zuführt. Die Anode des oben Klemmtransistors 11 ist an eine Schaltung gelegt, die eine Bezugsspannung VREF von angenähert 2 Volt liefert. Dem Gitter des oberen Klemmtransistors 11 wird ein durch den oben erwähnten Steuerkreis erzeugtes digitales Bit­ signal B1 zugeführt. Das Gitter des unteren Klemm­ transistors 12 führt ein -Signal, das ein logisches Komplement von B1 ist. Die Kathode des unteren Klemm­ transistors 12 ist mit Masse 15 verbunden.
In ähnlicher Weise umfaßt der zweite gültige Bit des Hauptwandlers 2 einen oberen Klemmtransistor 17 und einen unteren Klemmtransistor 16, deren Kathode und Anode jeweils über eine Leitung 18 mit einem Anschluß des zweiten Kondensators 24 für den gültigen Bit verbunden sind. Der andere Anschluß des Kondensators 24 liegt an der Ladungssammelleitung 14. Die Gitter der Transistoren 17 und 16 führen jeweils das Bit­ schaltersignal B2 und . Die Anode des Transistors 17 liegt über einen Widerstand 19 an der Bezugsspannung VREF. Die Kathode des unteren Klemmtransistors 16 liegt über die Leitungen 22 an dem einen Anschluß eines Widerstands 23, sein anderer Anschluß ist mit Masse 15 verbunden. Der dritte gültige Bit umfaßt einen oberen Klemmtransistor 26 und einen unteren Klemm­ transistor 27, deren Gitter führen das Bitschalter- Signal B3 und . Die Kathode des Transistors 27 ist an die Leitung 22 angeschlossen, seine Anode liegt über die Leitung 28 an der Kathode des oberen Klemm­ transistors 26. Die Anode des Transistors 26 liegt über den Widerstand 30 an der Bezugsspannung VREF. Dieses Schaltmuster ist so oft wiederholt, als zusätz­ liche weniger gültige Folgebits gewünscht werden. Falls es gewünscht wird, wird die konventionelle Technik der Untersetzungskondensatoren benützt, um geeignete Gruppen von Bits zu isolieren oder abzuteilen.
Die Ladesammelleitung 14 ist mit der Kathode eines Klemmtransistors 25 verbunden. Die Anode des Transistors 25 liegt an einer Gleichspannung VCLAMP, die durch irgend einen der zahlreichen einfachen Schaltungen erzeugt werden kann, und hat beispiels­ weise einen Wert von 2 Volt. Das Gitter des Transistors 25 erhält das Signal "Klemmen", während der Abtastperiode.
Der Kompensationswandler 3 umfaßt eine gewünschte Zahl von Bits, die im wesentlichen sehr genaue Duplikate einer Gruppe einer Folge von gültigen Bits des Hauptwandlers 2 sind. Die Leitung 33 ist mit Masse und einem Widerstand 6A verbunden, der identisch dem Widerstand 6 ist. Der Widerstand 6A ist außerdem an die Anode des Transistors 7A angeschlossen. An das Gitter des Transistors 7A wird das Signal "Abtasten" gelegt.
Mit gleichen oder mit ähnlichen Bezugsziffern werden ent­ sprechende Bauteile in den Fig. 1 bis 3 bezeichnet. Wenn beispielsweise Bauteile im Kompensationswandler 3 Bauteilen im Hauptwandler 2 entsprechen, wird die gleiche Bezugsziffer, gefolgt von einem A, benutzt, um auf das Bauteil im Kompensationswandler Bezug zu nehmen.
Die Kathode des Transistors 7A ist über eine Leitung 10A mit der Kathode eines oberen Klemmtransistors 11A, mit der Anode des unteren Klemmtransistors 12A und einem Anschluß des Kondensators 13A verbunden. Die Bahnwider­ stände der oberen Klemmtransistoren 11 und 11A sind im wesentlichen identisch. Die Bahnwiderstände der unteren Klemmtransistoren 12 und 12A sind ebenfalls im wesentlichen identisch. Der andere Anschluß des Kondensators 13A ist über eine Leitung 14A mit den oberen Anschlüssen der Kondensatoren 14A und 29A und mit der Kathode des Klemmtransistors 49 verbunden.
Die Gitter des oberen Klemmtransistors 11A und des unteren Klemmtransistors 12A erhalten die Signale B1 und . Die Anode des oberen Klemmtransistors 11A liegt an Masse. Die Kathode des unteren Klemm­ transistors 12A liegt an Masse. Die Bahnwiderstände der Transistoren 7 und 7A sind im wesentlichen identisch. Damit ist der Schaltungsaufbau für den gültigen Bit des Abgleichwandlers 3 im wesentlichen identisch dem Schaltungsaufbau des gültigen Bits des Hauptwandlers 2.
Der zweite gültige Bit des Kompensationswandlers 3 umfaßt einen oberen Klemmtransistor 17A und einen unteren Klemmtransistor 16A; diese Transistoren sind in Größe und Geometrie identisch dem oberen Klemmtransistor 17 und dem unteren Klemmtransistor 16 des Hauptwandlers 2. Die Gitter der Transistoren 17A und 16A führen die Bitschaltersignale B1 und . Die Anode des oberen Klemmtransistors 17A ist mit der Verbindung zwischen den Transistoren 38 und 39 ver­ bunden, die einen Spannungsteiler zwischen der Bezugsspannung VREF und Masse bilden. Die Leitung 18A ist an die Kathode des oberen Klemmtransistors 17A, an die Anode des unteren Klemmtransistors 16A und an den unteren Anschluß des Kondensators 24A des kapazitiven Wandlers angeschlossen, der obere Anschluß des Kondensators 24A liegt an der Ladungssammelleitung 14A.
In ähnlicher Weise ist der dritte gültige Bit des Kompensationswandlers 3 aufgebaut. Er umfaßt einen oberen Klemmtransistor 26A und einen unteren Klemm­ transistor 27A, deren Gitter Bit-Schalter-Signale B2 und führen. Die Transistoren 26A und 27A haben Bahnwiderstände, die an die Bahnwiderstände der Transistoren 26 und 27 angepaßt sind. Die Kathode des Transistors 26A und die Anode des Transistors 27A sind über die Leitung 28A an den unteren Anschluß des Kondensators 29A des kapazitiven Wandlers angeschlossen, der obere Anschluß des Kondensators 29A ist mit der Ladungssammelleitung 14A verbunden. Die Anode des Transistors 27A ist an die Verbindung zwischen den Spannungsteilerwiderständen 40 und 41, die in Reihe zwischen der Bezugsspannung VREF und Masse liegen, angeschlossen. Die Kathoden der unteren Klemmtransistoren 16A und 27A sind durch die Leitung 22A an die Verbindung zwischen den Spannungsteiler­ widerständen 42 und 43 angeschlossen, die zwischen der Bezugsspannung VREF und Masse liegen.
Die Ladungssammelleitung 14A ist mit der Kathode des Klemmtransistors 49 verbunden, sein Gitter führt das Signal "Klemmen" und seine Anode liegt an der Spannung VCLAMP.
Die Widerstands-Spannungsteiler, die an die Anoden der oberen Klemmtransistoren und an die Kathoden der unteren Klemmtransistoren in einem Kompensations- oder Abgleich- Wandler angeschlossen sind, liefern ein hohes Spannungs­ teilerverhältnis und feine Laser-abgleichbare Ladungs­ mengen, die über entsprechende binär abestufte Kondensatoren in die Ladungssammelleitung 14A gepumpt werden können, um Fehlanpassungen in den Teilungs­ verhältnissen zwischen den binär abgestuften Kondensatoren im Hauptwandler 2 zu kompensieren.
Im erfindungsgemäßen Ausführungsbeispiel nach Fig. 1 umfaßt der Kompensationswandler 3 6-Bit- Schalter, die ähnlich den 6-Bit-Schaltern für gültige Bits im Hauptwandler 2 sind, außer denen für die Spannungsteiler an den Anoden der oberen Klemm­ transistoren. Die Kondensatoren 13, 24, 29 des kapazitiven Wandlers sind binär abgestuft und haben Werte von C, C/2, C/4 ..., wobei C etwa eine Kapazität von 20 picofarad hat. Die Kondensatoren 13A, 14A, 29A, ... sind identisch den Kondensatoren 13, 14, 29, ... Der Widerstandswert des Nickel-Chrom- Widerstands 19 ist gleich dem parallelen gleichwertigen Widerstandswert der NiCr-Widerstände 38 und 39. Andere Dünnfilm-Widerstandsmaterialien wie Silicium-Chrom oder Tantal-Nitrit können natürlich statt NiCr verwendet werden. Der Widerstandswert des Widerstands 30 ist gleich dem parallelen äquivalenten Widerstandswert der Widerstände 40 und 41 eingestellt. Der Widerstands­ wert des Widerstands 23 ist gleich dem Widerstandswert der parallelen Widerstände 42 und 43 eingestellt und so weiter für zusätzliche weniger gültige Folgebits. Ein typischer Wert der Widerstände 19 und 30 ist 0,96 Kiloohm. Der Widerstand 23 kann 0,96 Kiloohm haben. Die Widerstände 6 und 6A können 1 Kiloohm haben. Die Wider­ stände 38 und 39 können 25 und 1 Kiloohm aufweisen.
Ein Abschlußkondensator 45 mit einer Kapazität CTERM gleich dem Widerstandswert des Kondensators für den am wenigsten gültigen Bit des Hauptwandlers 2 liegt zwischen der Ladungssammelleitung 14 und Masse.
Ein identischer Abschlußkondensator 45A liegt zwischen der Ladungssammelleitung 14A und Masse.
Die grundsätzliche Wirkungsweise der kapazitiven Digital-Analog-Wandler in den Analog-Digital-Wandlern zur schrittweisen Näherung nach den Fig. 1 und 4 ist bekannt und soll deshalb nicht weiter behandelt werden.
In Übereinstimmung mit der vorliegenden Erfindung wurde herausgefunden, daß die Schaltung, die die Gitter der oberen und unteren Klemmtransistoren der Bitschalter speist, häufig unerwünschte Schwankungen der Spannungen auf der Ladungssammelleitung verursacht, dadurch, daß sie hochfrequentes Netzteilrauschen in die zwei Ladungssammelleitungen 14 und 14A über die Gitter­ kapazitäten der oberen und unteren Klemmtransistoren der Bitschalter einkoppelt. Wischer von hochfrequentem Rauschen, die auf der Versorgungsspannungsleitung VS während der Wandlungsperiode auftauchen, können unkorrekte Bitentscheidungen durch den Komparator 4 verursachen, wenn die Rausch-Wischer nicht durch einen präzischen Abgleich der oben beschriebenen Art gezwungen werden, in gleicher Höhe an beiden Eingängen des Komparators 4 zu erscheinen.
In hervorragender Weise, und in Übereinstimmung mit der vorliegenden Erfindung, wurde herausgefunden, daß Fehler in den Spannungen auf den Ladungssammelleitungen 14 und 14A während des Endteils der Abtastperiode produziert werden, und daß solche Fehler viel mehr von der Präzision der Anpassung der Abgleichwiderstände 17, 26 und 23 des Hauptwandlers 2 und der entsprechenden Abgleichwider­ stände 17A, 26A und 23A des Kompensationswandlers 3 abhängen als es erwartet wurde. Die Gründe dafür konnten nicht verstanden werden.
Es ist jedoch bekannt, daß das Abschalten eines Feld­ effekttransistors, der eine Leitung hoher Kapazität speist, sehr komplex ist. Man dachte, daß, wenn die Klemm­ transistoren 25 und 49 einerseits und die entsprechenden Kondensatoren 14 und 13A des Hauptwandlers und des Kompensationswandlers andererseits jeweils exakt aneinander angepaßt sind, das Abschalten der Klemm­ transistoren 25 und 49 durch das Signal "Klemmen" mit beispielsweise einer 5-Volt-Abschalt-Übergangszeit von 5 Nanosekunden ein Angleichen der Spannungen auf den Ladungssammelleitungen 14 und 14A ergeben würde. Es wurde nicht erkannt, daß Fehlanpassungen in Wider­ ständen, die in Reihe mit den binär abgestuften Kon­ densatoren 13, 24, ... und 13A, 24A, ... liegen, in signifikanter Weise die Genauigkeit der Anpassung der Spannungen auf den Ladungssammelleitungen 14 und 14A beeinflussen.
Es wurde in anderen Worten erwartet, daß in der Schaltung von Fig. 4 nach dem Stand der Technik, wenn die Klemmtransistoren 25 und 49 aneinander angepaßt und die Kondensatoren 13, 24, 29 ... an die Kondensatoren 13A, 24A, 29A, ... angepaßt sind und wenn die Klemm­ transistoren 25 und 49 vor dem Beginn der Wandlungs­ periode vollständig ausgeschaltet sind, die Ladesammel­ leitungen 14 und 14A die gleiche Spannung aufweisen.
In Übereinstimmung mit der vorliegenden Erfindung wurde als notwendig herausgefunden, Widerstände 19 und 30 im Hauptwandler 2 der Fig. 1 - es gibt sie nicht im Wandler des Stands der Technik nach Fig. 4 - einzufügen in Reihe mit der Anode der oben Klemmtransistoren 17 und 26, um sie an die gleichwertigen Widerstandswerte der Abgleich-Widerstandsspannungsteiler 38, 39 und 40, 41 im Kompensationswandler 3 von Fig. 4 anzupassen. In ähnlicher Weise wurde es herausgefunden, daß es erforderlich sei, Widerstände 23 in Fig. 1 einzu­ fügen - auch diese gibt es nicht in der Schaltung nach Fig. 4 des Stands der Technik - in Reihe mit den Kathoden der unteren Klemmtransistoren 16 und 27 im Hauptwandler 2 von Fig. 1, um sie an die gleichwertigen parallelen Widerstandswerte der Spannungsteiler 42, 43 im Kompensationswandler 3 anzupassen.
In Fig. 3 zeigt die Kurve 70 zwei beinahe abgeglichene Kurven von V14 und V14A, die durch das bekannte Schaltungs- Simulations-Programm PSPICE für die Schaltung nach Fig. 1 mit den Kondensatoren 13, 24, 29 und 45, die auf 20, 10, 5 und 2,5 picofarad eingestellt sind; die Kondensatoren 13A, 24A, 29A und 45A haben jeweils die gleichen Werte. In diesem Fall sind die Widerstände, die in Reihe mit den einzelnen Kondensatoren des Hauptwand­ lers 2 liegen, genau an die Widerstandswerte der Spannungsteilerschaltungen, die in Reihe mit den ent­ sprechenden Kondensatoren des Kompensationswandlers 3 liegen, angepaßt; die Klemmtransistoren lassen deutlich sichtbar V14 und V14A auf exakt dem gleichen Spannungs­ wert aufgeladen.
Wenn jedoch der Widerstandswert in Reihe mit dem Kon­ densator 13 im wesentlichen auf Null gesetzt ist und der Widerstandswert in Reihe mit dem Kondensator 13A wesent­ lich höher, zum Beispiel auf 15 Kiloohm, eingesellt ist, dann zeigen die Kurven 80 von Fig. 3, daß V14 schnell auf ein Spannungsniveau 75 und V14A langsamer auf ein beträchtlich niedrigeres Spannungsniveau 74 aufgeladen wird.
Wenn der Widerstandswert in Reihe mit dem Kondensator 24 von Fig. 1 - das ist beispielsweise der Widerstand 19 - auf ein Kiloohm und der Widerstandswert in Reihe mit dem Kondensator 24A auf ein Ohm eingestellt ist, dann zeigen die Kurven 81 von Fig. 3, daß V14 auf das Niveau 77 und V14A auf ein deutlich höheres Spannungsniveau 76 aufgeladen wird.
Zwar werden diese Ergebnisse nicht verstanden, doch zeigt die Arbeitsweise der Schaltung einer integrierten Schal­ tungsausführung der Erfindung, daß die Ergebnisse in Fig. 3 völlig richtig sind, obwohl es bekannt ist, daß das mathematische Modell von Metalloxyd-Feldeffekt­ transistoren, das im Programm PSPICE zugrunde gelegt ist, nicht die zahlreichen parasitären Kapazitäten eines sol­ chen Transistors so genau zeigt, wie es wünschenswert wäre.
Damit unterscheidet sich der kapazitive Wandler von Fig. 1 vom kapazitiven Wandler des Stands der Technik nach Fig. 4 in mehreren wichtigen Punkten. Erstens gibt es im bekannten Wandler nach Fig. 4 weder Widerstände 19, 30 und 23 noch irgendwelche Widerstände im Wandler 2, die an irgendwelche Widerstände im Wandler 3 angepaßt sind. Weiter ist der Quellwiderstand 6A im Kompensations­ wandler 3 des Stands der Technik nach Fig. 4 nicht vor­ handen. In Übereinstimmung mit der vorliegenden Erfindung wurde herausgefunden, daß diese Ausbildungen im Ausführungs­ beispiel nach Fig. 1 notwendig sind, um das zu erreichen, was machbar ist: ein annehmbares Netzteil-Dämpfungs­ verhältnis eines 12-Bit-Wandlers für eine schrittweise Annäherung und dabei ein annehmbarer absoluter Spannungs­ versatz. Die Verwirklichung der Schaltungsanordnung, schematisch dargestellt in Fig. 1, brachte - genauer gesagt - eine Verbesserung der Spannungsversatz-Netzteil- Dämpfung von mindestens einem gültigen Bit zu einem Viertel eines gültigen Bits für eine normale Spannungs­ versorgungs-Schwankung von beispielsweise fünf Prozent. Der absolute Spannungsversatz und das Netzteil-Dämpfungs­ verhältnis wurden ebenfalls deutlich verbessert.
Der kapazitive Wandler von Fig. 1 unterscheidet sich auch vom speziellen kapazitiven Wandler 1A von Fig. 3. Für den zweiten gültigen Bitschalter des Kompensationswandlers 3 von Fig. 3 führt das Gitter des oberen Klemmtransistors 17A das Signal B1 und nicht B2, und das Gitter des unteren Klemmtransistors 16A führt und nicht . Im dritten gültigen Bit von Fig. 1 wird das Signal B2, nicht das Signal B3, dem Gitter des oberen Klemmtransistors 26A zugeführt. Ähnlich wird und nicht dem Gitter des unteren Klemmtransistors 27A in Fig. 1 zugeführt. Wenn die oben erwähnte Verschiebungstechnik wie in Fig. 1 benutzt wird, werden keine Spannungsteiler-Abgleich­ widerstände für den gültigen Bit des Kompensations­ wandlers 3 benötigt. Deshalb werden Abgleichwiderstände in Reihe weder mit dem oberen Klemmtransistor noch mit dem unteren Klemmtransistor in den gültigen Bits des Hauptwandlers 2 benötigt. Diese Technik ist im Stand der Technik bekannt.
Diese bekannte Technik des Verschiebens der digitalen Bitschalter-Signale B1, , B2, , ... zu weniger gültigen Bits des Kompensationswandlers 3, um Fehler in den eher gültigen Bits des Hauptwandlers 2 zu kompensieren oder auszugleichen, liefert zwei bedeutende Vorteile. Ein Vorteil ist, daß diese Technik eine präzise Anpassung der entsprechenden Abgleichwiderstände im Hauptwandler 2 und im Kompensationswandler 3 weniger kritisch macht. Ein weiterer Grund ist, daß diese Verschiebungstechnik die gültigen Bits des Kompensations­ wandlers 3 für andere Verwendungszwecke frei macht. Ein solcher Verwendungszweck könnte es sein, einen bipolaren Versatz zu schaffen, der einen Mittelwert des gelieferten analogen Ausgangssignals festlegt. Dieser Mittelwert würde einen größeren Eingangsspannungsbereich und ein besseres Signal-Rauschen-Verhältnis liefern.
In Fig. 2 ist ein Hauptwandler 2A, dessen Aufbau in Fig. 2A gezeigt ist, an eine Ladungssammelleitung 14 angeschlossen. Ein Untersetzungskondensator 52 mit einem Kapazitätswert CX liegt zwischen der Ladungs­ sammelleitung 14 und einer Ladungssammelleitung 68. CX kann einen Wert aufweisen, der gleich dem Wert des kleinsten binär abgestuften Kondensators ist; er wird als Einheitskondensator benannt und im kapazitiven Wandler verwendet. Die größeren binär abgestuften Kondensatoren sind dann als parallel geschaltete Einheitskondensatoren ausgebildet. Der Block 2B kann einen kapazitiven Abgleichwandler mit einem in Fig. 2B gezeigten Aufbau aufweisen. Andererseits kann der Block 2A beispielsweise die 6 gültigen Bits des Hauptwandlers 2A umfassen. Der Block 2B könnte Schaltungen enthalten, die identisch denen in Block 2A sind, wobei der Quellwiderstand und der Abtasttransistor weggelassen sind. Der Block 2 würde dann die 6 am ehesten nicht gültigen Bits des Hauptwandlers repräsentieren. In diesem Fall würde der kapazitive Hauptwandler die gültigen Bits in Block 2A, die Ladungssammelleitung 14, den Untersetzungs­ kondensator 52, die Ladungssammelleitung 68 und die am ehesten nicht gültigen Bits in Block 2B enthalten.
Die Ladungssammelleitung 14A ist mit einem kapazitiven Blindwandler 3A verbunden, der im wesentlichen identisch dem kapazitiven Hauptwandler 2A ist, außer daß sein Eingangsanschluß an Masse oder eine andere geeignete stabile Bezugsspannungsquelle mit geringer Impedanz und geringem Rauschen, wie zum Beispiel an VREF, angeschlossen ist. Die Anoden der oberen Klemm­ transistoren sind mit einem entsprechenden Widerstands- Spannungsteiler verbunden, dessen Widerstände in Reihe zwischen VREF und Masse liegen. Ein kapazitiver Abgleich­ wandler in Block 3B hat eine Ladungssammelleitung 69 mit Untersetzungskondensatoren 53 von einer Kapazität CY = CX. Drei Bits des kapazitiven Abgleichwandlers in Block 3B sind in Fig. 2B gezeigt. Der kapazitive Wandler in Block 3B kann eine Gruppe von weniger gültigen Bits des Blindwandlers enthalten, die gültigen Bits des Blindwandlers sind im wesentlichen identisch den gültigen Bits in Block 3A. Wenn kleine Untersetzungs­ kapazitäten CX und CY verwendet werden, sind die Spannungsteiler in Fig. 2B so von der Ladungssammel­ leitung 14A isoliert, daß das Fehlen von Widerständen im Hauptwandler der Fig. 2A nicht so viel Abweichungen in den Ladungspumpmengen bringt, als daß es problematisch sein könnte. Der Wandler für die weniger gültigen Bits und der Abgleichwandler in Fig. 2 können an die Ladungs­ sammelleitung 14 oder 14A ohne Untersetzungskondensatoren angeschlossen sein, wenn es gewünscht wird, dann aber ist eine Anpassung durch Abgleichwiderstände, wie oben beschrieben, erforderlich.
Die Wirkung des kapazitiven Blindwandlers 3A ist es, der Ladungssammelleitung 14A exakt die gleichen parasi­ tären Kapazitäten zu präsentieren, wie sie der Ladungs­ sammelleitung 14 durch den kapazitiven Hauptwandler in Block 2A präsentiert werden. Dies hilft sicherzustellen, daß das Ziel, exakt gleiche Spannungen an die Ladungs­ sammelleitungen 14 und 14A am Ende des Abschaltens der Klemmtransistoren 25 und 49 zu liefern, erreicht wird.
Die Aufgabe des getrennten Abgleichwandlers ist es, unabhängig davon, ob er direkt an die Ladungssammel­ leitung 14 oder an die Ladungssammelleitung 14A angeschlossen ist, und unabhängig davon, ob er indirekt an die Ladungssammelleitung 14 oder 14A über einen Untersetzungskondensator angelegt ist, die minimalen Ladungsmengen, die in die Ladungssammelleitung 14 oder 14A gepumpt werden, zu normieren. An die Leitungen 14 und 14A ist der Trimmwandler angeschlossen, um alle Fehlanpassungen in den Abstufungsverhältnissen der zahlreichen binär abgestuften Kondensatoren im Haupt­ wandler 2 aneinander zu kompensieren. Eine solche Normierung wird durch einen Laserabgleich wenigstens einer der Abgleichwiderstände des Spannungsteilers der zahlreichen Bits des Abgleichwandlers erreicht.
Das in den Fig. 2, 2A und 2B gezeigte Ausführungs­ beispiel der Erfindung unterscheidet sich ferner vom Stand der Technik, wie er in Fig. 2 gezeigt ist, dadurch, daß getrennte kapazitive Blind- und Abgleich­ wandler 3A und 3B vorgesehen sind. Der kapazitive Blindwandler 3A besteht aus einer vorgegebenen Zahl, beispielsweise 6, von gültigen Bits des Hauptwandlers 2A. Die Bits des Blindwandlers 3A sind vorzugsweise aus­ reichend genaue Duplikate der gültigen Bits des Hauptwandlers 2A, so daß die umschaltenden parasitären Kapazitäten der Gitter und Kathoden der Klemmtransistoren 25 und 49 so nachgebildet sind, daß die Effekte dieser Kapazitäten und anderer Kapazitäten in Verbindung mit den Eingängen des Komparators 4 und andere parasitäre Effekte, die nicht verstanden werden und die schwierig in ein mathematisches Modell zu fassen sind, kompensiert werden.
Wenn ein ausreichend hoher Grad von Gliederung, erreicht durch die oben genannte konventionelle Technik der Untersetzungskondensatoren, benützt wird, um den Trimmwandler an die Ladungssammelleitung 14A oder 14 anzuschließen, sind der Bahnwiderstand und die parasitären Kapazitäten des Trimmwandlers geringfügig und können unbeachtet bleiben. Wenn jedoch die Effekte der parasitären Kapazitäten des Trimmwandlers ausgeprägt sind, entweder weil der Trimmwandler direkt an eine der beiden Ladungssammelleitungen 14 oder 14A angeschlossen ist oder weil die Gliederung zu klein ist, muß ein Blind-Abgleich-Wandler, der im wesentlichen gleich dem Trimm-Wandler ist, in der gleichen Weise, beispielsweise direkt oder über einen identischen Untersetzungskondensator, an die entgegengesetzte Ladungssammelleitung ange­ schlossen werden. Damit wird eine weitere Verbesserung in der Genauigkeit im Vergleich zum Ausführungsbeispiel nach Fig. 1 erzielt.
Die Erfindung wurde unter Bezug auf zahlreiche Ausfüh­ rungsbeispiele geschrieben. Fachleute können daher zahl­ reiche Abwandlungen der beschriebenen Ausführungsbeispiele der Erfindung vornehmen, ohne jedoch das Wesen oder den Bereich der Erfindung zu verlassen.

Claims (8)

1. Verfahren zum Verbessern des Spannungsversatzes eines Analog-Digital-Wandlers mit einem ersten kapazitiven Digital-Analog-Wandler und einem zweiten kapazitiven Digital-Analog-Wandler und mit Feld­ effekttransistoren, gekennzeichnet durch folgende Schritte:
  • a) Einschalten eines ersten und eines zweiten Transistors zum Aufladen einer ersten Ladungssammelleitung im ersten kapazitiven Wandler auf eine erste Bezugs­ spannung und zum Aufladen einer zweiten Ladungssammel­ leitung im zweiten kapazitiven Wandler auf die erste Bezugsspannung;
  • b) Einschalten eines ersten Abtasttransistors im ersten kapazitiven Wandler,wobei der erste und der zweite Transistor eingeschaltet sind, und Aufladen eines gültigen Kondensators im ersten kapazitiven Wandler durch den ersten Abtasttransistor auf eine analoge Eingangsspannung;
  • c) Ausschalten des ersten und des zweiten Transistors mit Hilfe eines Steuersignals mit einer Abschalt- Übergangszeit, wobei der erste und der zweite Transistor im wesentlichen nicht-lineare parasitäre Kapazitäten und im wesentlichen nicht-lineare Spannungs-Strom-Eigenarten aufweisen;
  • d) während Schritt c
  • - Veranlassen, daß parasitäre Ströme, die durch das Ausschalten des ersten Transistors als eine Folge der nicht-linearen parasitären Kapazitäten und der nicht-linearen Spannungs-Strom-Eigenarten entstehen, durch eine Vielzahl von Kondensatoren im ersten kapazitiven Wandler, durch eine Vielzahl von parasi­ tären Kapazitäten einer Vielzahl von Bitschaltern im ersten kapazitiven Wandler und durch eine Vielzahl von in Reihe mit den Bitschaltern des ersten kapazitiven Wandlers liegenden Widerständen zu fließen,
  • - gleichzeitig damit Veranlassen, daß die parasi­ tären Ströme, die durch das Ausschalten des zweiten Transistors als eine Folge von nicht-linearen para­ sitären Kapazitäten und der nicht-linearen Spannungs- Strom-Eigenarten entstanden, durch eine Vielzahl von Kondensatoren im zweiten kapazitiven Wandler, durch eine Vielzahl von parasitären Kapazitäten einer Vielzahl von Bitschaltern im zweiten kapazitiven Wandler und durch gleichwertige Widerstandswerte einer Vielzahl von in Reihe mit den Bitschaltern liegenden Widerstands-Spannungsteilern des zweiten kapazitiven Wandlers zu fließen, wobei entsprechende Bahnwiderstände der entsprechenden Bitschalter des ersten und des zweiten kapazitiven Wandlers, die binär abgestuften Kondensatoren des ersten und des zweiten kapazitiven Wandlers und die Widerstände des ersten kapazitiven Wandlers an die gleichwertigen Widerstands­ werte der Widerstands-Spannungsteiler jeweils angepaßt sind,
  • - dabei Sicherstellen, daß die Spannungen an der ersten und an der zweiten Ladungssammelleitung am Ende der Abschalt-Übergangszeit des Steuersignals trotz der nicht-linearen parasitären Kapazitäten und der nicht- linearen Spannungs-Strom-Eigenarten des ersten und des zweiten Transistors im wesentlichen gleich sind; und
  • e) Abschalten des ersten Abtasttransistors.
2. Verfahren nach Anspruch 1, wobei der erste und der zweite Transistor und der erste und der zweite Abtasttransistor Halbleiter-Metalloxyd-Feldeffekt­ transistoren (MOSFET) sind, gekennzeichnet durch
  • - Zuführen eines digitalen gültigen Bit-Signals und eines logischen Komplementsignals davon einem Bitschalter eines gültigen Bit des ersten kapazitiven Wandlers und sowohl einem Bitschalter eines gültigen Bit des zweiten kapazitiven Wandlers als auch einem Bitschalter eines weniger gültigen Bits des zweiten kapazitiven Wandlers;
  • - Zuführen eines zweiten digitalen gültigen Bit-Signals und eines logischen Komplement-Signals davon einem zweiten Bitschalter eines gültigen Bit des ersten kapazitiven Wandlers und dem Bitschalter eines weniger gültigen Bit des zweiten kapazitiven Wandlers.
3. Verfahren nach Anspruch 1 oder 2, gekennzeichnet durch ein Veranlassen, daß die entsprechenden parasi­ tären Ströme, die als Antwort auf das hochfrequente Rauschen der digitalen gültigen Bit-Signale, auf die zweiten digitalen gültigen Bit-Signale und auf die logischen Komplement-Signale geliefert werden und die in die parasitären Kapazitäten der Bitschalter des ersten und des zweiten kapazitiven Wandlers fließen, gleich sind, und damit ein Veranlassen, daß die parasitären Spannungsschwankungen, die auf der ersten und auf der zweiten Ladungssammelleitung durch die entsprechenden parasitären Ströme entstehen, gleich sind.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Kapazitäten des ersten kapazitiven Wandlers binär abgestuft und daß die zahlreichen Spannungsteiler mit Laser abgeglichen sind und daß damit die Bitschalter des zweiten kapazitiven Wandlers eine ausreichende Ladungsmenge in die oder aus der zweiten Ladungssammelleitung pumpen, um Fehlanpassungen zwischen den zahlreichen Kondensatoren des ersten kapazitiven Wandlers zu kompensieren.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der erste Abtasttransistor ein erster Abtast-Halbleiter-Metalloxyd-Feldeffekttransistor ist und daß der Schritt b des Anspruchs 1 das Aufladen eines gültigen Kondensators des ersten kapazitiven Wandlers durch den ersten Abtasttransistor und einen Quellwiderstand auf eine analoge Eingangsspannung umfaßt, und daß der Schritt b das Einschalten eines zweiten Abtast-Halbleiter-Metalloxyd-Feldeffekt­ transistors im zweiten kapazitiven Wandler, wobei der erste und der zweite Transistor eingeschaltet sind, und das Aufladen eines gültigen Kondensators des zweiten kapazitiven Wandlers durch den zweiten Abtasttransistor und einen Blind-Quell-Widerstand auf eine Massespannung umfaßt, wobei der Blind- Quell-Widerstand an den Widerstandswert des Quell­ widerstands angepaßt ist.
6. Analog-Digital-Wandler zur schrittweisen Annähe­ rung mit einem kapazitiven Digital-Analog-Wandler, der durch folgende Merkmale gekennzeichnet ist:
  • a) einen ersten kapazitiven Wandler mit
  • - einer ersten Ladungssammelleitung,
  • - einer ersten Gruppe von binär abgestuften Kondensatoren, deren erster Anschluß mit der ersten Ladungssammelleitung verbunden ist,
  • - einer ersten Gruppe von Bitschaltern, deren Ausgang an einen zweiten Anschluß eines entsprechenden Kondensators der ersten Gruppe angeschlossen ist, wobei die Bitschalter einen oberen Klemmtransistor mit einem Gitter, das ein entsprechendes digitales Eingangs-Bit- Signal führt, mit einer Anode, die über einen ersten Widerstand an eine erste Bezugsspannung angeschlossen ist, und mit einer Kathode, die an den Ausgang dieses Bitschalters angeschlossen ist, und einen unteren Klemmtransistor mit einem Gitter, das ein Komplement des digitalen Eingangs-Bit-Signals führt, mit einer Kathode, die über einen zweiten Transistor an eine zweite Bezugsspannung angeschlossen ist, und einer Anode, die mit dem Ausgang dieses Bitschalters ver­ bunden ist, umfassen;
  • b) einen zweiten kapazitiven Wandler, der im Prinzip identisch dem ersten kapazitiven Wandler, jedoch mit jeweils zweiten Bauelementen versehen, ist, und der folgende weitere Merkmale aufweist:
  • - jeder Bitschalter der zweiten Gruppe von Bit­ schaltern umfaßt einen abgleichbaren Widerstands­ spannungsteiler mit einem zweiten Widerstand, der zwischen der ersten Bezugsspannung und einer Anode des oberen Klemmtransistors dieses Bitschalters liegt, und einen dritten Widerstand, der zwischen der Anode des oberen Klemmtransistors dieses Bitschalters und der zweiten Bezugsspannungsleitung liegt,
  • - wobei jeder Kondensator der ersten Gruppe an einen entsprechenden Kondensator der zweiten Gruppe ange­ paßt ist und der Widerstandswert des ersten Wider­ stands der Bitschalter der ersten Gruppe gleich den gleichwertigen Widerstandswerten des zweiten und des dritten Widerstands des Spannungsteilers eines ent­ sprechenden Bitschalters der zweiten Gruppe ist.
7. Analog-Digital-Wandler zur schrittweisen Annäherung mit einem kapazitiven Digital-Analog-Wandler, der durch folgende Merkmale gekennzeichnet ist:
  • a) einen kapazitiven Hauptwandler mit
  • - einer ersten Ladungssammelleitung und einem ersten Klemmtransistor, der zwischen einer Klemm­ spannung und der ersten Ladungssammelleitung liegt,
  • - einer ersten Gruppe von binär abgestuften Kondensatoren, die an die erste Ladungssammelleitung angeschlossen sind,
  • - eine erste Gruppe von Bitschaltern, die an die jeweiligen Kondensatoren angeschlossen sind,
  • - eine erste Gruppe von Widerständen, angeschlossen an die jeweiligen Bitschalter,
  • - wobei die Bitschalter während einer Wandlungs­ periode des Analog-Digital-Wandlers elektrisch die Kondensatoren in Reihe mit den Widerständen legen,
  • - und wobei ein Abtastschalter während einer Abtastperiode des Analog-Digital-Wandlers eine analoge Eingangsspannung durch einen Quellwiderstand an einen gültigen binär abgestuften Kondensator legt,
  • b) einen kapazitiven Kompensationswandler mit
  • - einer zweiten Ladungssammelleitung und einem zweiten Klemmtransistor, der zwischen der Klemmspannung und der zweiten Ladungssammelleitung liegt,
  • - eine zweite Gruppe von binär abgestuften Kondensatoren, die an die zweite Ladungssammelleitung angeschlossen sind,
  • - eine zweite Gruppe von Bitschaltern, die mit den Kondensatoren der zweiten Gruppe verbunden sind,
  • - eine Gruppe von Widerstands-Spannungsteilern, die an die jeweiligen Bitschalter der zweiten Gruppe angeschlossen sind, wobei während der Wandlungsperiode die Bitschalter der zweiten Gruppe elektrisch in Reihe mit den Widerstands-Spannungsteilern liegen,
  • - einem Abtastschalter, der während der Abtast­ periode einen Quellabgleich-Widerstand in Reihe mit einem gültigen Kondensator der zweiten Gruppe legt,
  • - wobei die Spannungen auf der ersten und der zweiten Ladungs­ sammelleitung nach dem Abschalten des ersten und des zweiten Klemmtransistors trotz nicht-linearer Gitter­ kapazitäten und Spannungs-Strom-Eigenarten des ersten und des zweiten Klemmtransistors gleich sind.
8. Analog-Digital-Wandler zur schrittweisen Annäherung mit einem kapazitiven Digital-Analog-Wandler, der durch folgende Merkmale in Kombination gekennzeichnet ist:
  • a) einen kapazitiven Hauptwandler mit
  • - einer ersten Ladungssammelleitung und einem ersten Klemmtransistor, der zwischen einer Klemmspannung und der ersten Ladesammelleitung liegt,
  • - einer ersten Gruppe von binär abgestuften Kondensatoren, die an die erste Ladungssammelleitung angechlossen sind,
  • - eine erste Gruppe von Bitschaltern, die mit den jeweiligen Kondensatoren verbunden sind, wobei die Bitschalter während einer Wandlungsperiode des Analog- Digital-Wandlers die jeweiligen Kondensatoren elektrisch an eine der beiden Spannungsniveaus anschließen,
  • - einen Abtastschalter, der eine analoge Eingangs­ spannung während eines Abtastzyklus des Analog-Digital- Wandlers durch einen Quellwiderstand an einen gültigen binär abgestuften Kondensator anschließt,
  • b) einen kapazitiven Blindwandler mit
  • - einer zweiten Ladungssammelleitung und einem zweiten Klemmtransistor, der zwischen der Klemmspannung und der zweiten Ladungssammelleitung liegt,
  • - einer zweiten Gruppe von binär abgestuften Kapazitäten, die an die zweite Ladungssammelleitung angeschlossen sind,
  • - eine zweite Gruppe von Bitschaltern, die an die jeweiligen Kondensatoren angeschlossen sind, wobei die Bitschalter die jeweiligen Kondensatoren elektrisch an eine feste Bezugsspannung legen,
  • - einem Abtastschalter, der während der Abtastperiode die Massespannung durch einen angepaßten Quellwiderstand an einen gültigen Kondensator der zweiten Gruppe legt,
  • c) einen kapazitiven Abgleich-Wandler mit
  • - einer dritten Gruppe von binär abgestuften Kon­ densatoren und mit Verbindungsmitteln zum Anschließen der dritten Gruppe der binär abgestuften Kondensatoren an die erste oder die zweite Ladungssammelleitung,
  • - eine dritte Gruppe von Bitschaltern, die an die jeweiligen Kondensatoren der dritten Gruppe angeschlossen sind,
  • - eine Gruppe von Widerstands-Spannungsteilern, angeschlossen an die jeweiligen Bitschalter der dritten Gruppe, wobei die Bitschalter der dritten Gruppe während der Übertragungsperiode die Kondensatoren der dritten Gruppe elektrisch in Reihe mit den dritten Widerstands- Spannungsteilern legen,
  • - wobei die Spannungen auf der ersten und der zweiten Ladungssammelleitung nach dem Abschalten des dritten und des zweiten Klemmtransistors im wesentlichen gleich sind trotz der nicht-linearen Gitterkapazitäten und Spannungs-Strom-Eigenarten des ersten und des zweiten Klemmtransistors und wobei Fehlanpassungen im Teilungs­ verhältnis zwischen aufeinander folgenden Kondensatoren der ersten Gruppe durch ein Einpumpen von sehr kleinen Ladungsmengen, die durch die verschiedenen Spannungs­ teiler in die oder aus der ersten oder zweiten Ladungs­ sammelleitung, an die der kapazitive Trimmwandler ange­ schlossen ist, geliefert werden, kompensiert werden.
DE4020583A 1989-10-24 1990-06-28 Blind- und abgleich-wandler fuer kapazitive digital-analog-wandler Withdrawn DE4020583A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/426,799 US4947169A (en) 1989-10-24 1989-10-24 Dummy/trim DAC for capacitor digital-to-analog converter

Publications (1)

Publication Number Publication Date
DE4020583A1 true DE4020583A1 (de) 1991-04-25

Family

ID=23692253

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4020583A Withdrawn DE4020583A1 (de) 1989-10-24 1990-06-28 Blind- und abgleich-wandler fuer kapazitive digital-analog-wandler

Country Status (5)

Country Link
US (1) US4947169A (de)
JP (1) JPH03145821A (de)
DE (1) DE4020583A1 (de)
FR (1) FR2653619A1 (de)
GB (1) GB2237464B (de)

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5103230A (en) * 1991-04-02 1992-04-07 Burr-Brown Corporation Precision digitized current integration and measurement circuit
US5235333A (en) * 1992-03-05 1993-08-10 Burr-Brown Corporation Hysteresis-insensitive single-comparator successive approximation analog-to-digital converter
US5247299A (en) * 1992-06-02 1993-09-21 Hewlett-Packard Company Successive approximation A/D converter correcting for charge injection offset
DE4223000C2 (de) * 1992-07-13 1995-04-27 Siemens Ag Digital-Analog-Wandler mit gewichtetem kapazitiven Wandlernetzwerk
US5446259A (en) * 1993-06-02 1995-08-29 Alps Electric (U.S.A.), Inc. Method for producing opto-electronic circuit using laser-trimming device
US5541623A (en) * 1993-06-02 1996-07-30 Alps Electric (U.S.A.) Inc. Temperature compensated opto-electronic circuit and mouse using same
US5469164A (en) * 1993-09-30 1995-11-21 Ford Motor Company Circuit and method for digital to analog signal conversion
US5416512A (en) * 1993-12-23 1995-05-16 International Business Machines Corporation Automatic threshold level structure for calibrating an inspection tool
JP3469326B2 (ja) * 1994-08-16 2003-11-25 バー−ブラウン・コーポレーション デジタル−アナログ変換器
US5581252A (en) * 1994-10-13 1996-12-03 Linear Technology Corporation Analog-to-digital conversion using comparator coupled capacitor digital-to-analog converters
US5638072A (en) * 1994-12-07 1997-06-10 Sipex Corporation Multiple channel analog to digital converter
JPH08286642A (ja) * 1995-04-11 1996-11-01 Sony Corp 表示装置
US5684487A (en) * 1995-06-05 1997-11-04 Analog Devices, Incorporated A/D converter with charge-redistribution DAC and split summation of main and correcting DAC outputs
US5748134A (en) * 1996-03-01 1998-05-05 Ericsson Inc. Method and apparatus for converting an analog signal into digital format
US5976944A (en) * 1997-02-12 1999-11-02 Harris Corporation Integrated circuit with thin film resistors and a method for co-patterning thin film resistors with different compositions
GB9710658D0 (en) * 1997-05-24 1997-07-16 Philips Electronics Nv Digital to analogue and analogue to digital converters
US5973631A (en) * 1998-01-20 1999-10-26 Raytheon Company Test circuit and method of trimming a unary digital-to-analog converter (DAC) in a subranging analog-to-digital converter (ADC)
US6556154B1 (en) 1998-03-31 2003-04-29 Lattice Semiconductor Corporation Offset voltage calibration DAC with reduced sensitivity to mismatch errors
US6294962B1 (en) 1998-12-09 2001-09-25 Cypress Semiconductor Corp. Circuit(s), architecture and method(s) for operating and/or tuning a ring oscillator
US6191660B1 (en) 1999-03-24 2001-02-20 Cypress Semiconductor Corp. Programmable oscillator scheme
US6753739B1 (en) 1999-03-24 2004-06-22 Cypress Semiconductor Corp. Programmable oscillator scheme
US6407641B1 (en) 2000-02-23 2002-06-18 Cypress Semiconductor Corp. Auto-locking oscillator for data communications
US6946920B1 (en) 2000-02-23 2005-09-20 Cypress Semiconductor Corp. Circuit for locking an oscillator to a data stream
US6297705B1 (en) 2000-02-23 2001-10-02 Cypress Semiconductor Corp. Circuit for locking an oscillator to a data stream
US7093151B1 (en) 2000-09-22 2006-08-15 Cypress Semiconductor Corp. Circuit and method for providing a precise clock for data communications
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US6433712B1 (en) * 2001-07-25 2002-08-13 Texas Instruments Incorporated Offset error compensation of input signals in analog-to-digital converter
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US8286125B2 (en) * 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US8082531B2 (en) * 2004-08-13 2011-12-20 Cypress Semiconductor Corporation Method and an apparatus to design a processing system using a graphical user interface
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US20060255863A1 (en) * 2005-05-11 2006-11-16 Comlent Holdings, Inc. Charge pump compensation techniques for sigma-delta fractional-N synthesizer
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US7809973B2 (en) * 2005-11-16 2010-10-05 Cypress Semiconductor Corporation Spread spectrum clock for USB
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US8035455B1 (en) 2005-12-21 2011-10-11 Cypress Semiconductor Corporation Oscillator amplitude control network
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
DE102006029734B4 (de) * 2006-06-28 2014-02-06 Lantiq Deutschland Gmbh Binäres Netzwerk für einen nach dem Prinzip der sukzessiven Approximation arbeitenden Analog-Digital-Wandler mit redundantem Gewicht
JP4155316B2 (ja) * 2006-06-30 2008-09-24 ソニー株式会社 Ｄ／ａ変換回路、液晶駆動回路及び液晶表示装置
US8564252B2 (en) * 2006-11-10 2013-10-22 Cypress Semiconductor Corporation Boost buffer aid for reference buffer
FR2914427B1 (fr) * 2007-03-30 2010-04-30 Commissariat Energie Atomique Dispositif de mesure d'une charge electrique sous forme numerisee.
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8516025B2 (en) 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US8035401B2 (en) 2007-04-18 2011-10-11 Cypress Semiconductor Corporation Self-calibrating driver for charging a capacitive load to a desired voltage
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
DE102009010155B4 (de) * 2009-02-23 2013-02-07 Texas Instruments Deutschland Gmbh Digitales Trimmen von (SAR-)ADCs
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
DE102009051830B3 (de) * 2009-11-04 2011-06-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V., 80686 Kapazitiver Spannungsteiler
US8009074B2 (en) * 2010-01-12 2011-08-30 Mediatek Inc. Digital-to-analog converter and code mapping method applied to the digital-to-analog converter
US8364870B2 (en) 2010-09-30 2013-01-29 Cypress Semiconductor Corporation USB port connected to multiple USB compliant devices
US8547270B1 (en) * 2011-09-16 2013-10-01 Maxim Integrated Products, Inc. Systems for sub digital-to-analog converter gain trim in successive-approximation-register analog-to-digital converters
US9667240B2 (en) 2011-12-02 2017-05-30 Cypress Semiconductor Corporation Systems and methods for starting up analog circuits
US9742423B1 (en) 2016-10-31 2017-08-22 Silicon Laboratories Inc Separating most significant bits and least significant bits in charge storage elements of an analog-to-digital converter
US9831889B1 (en) * 2016-10-31 2017-11-28 Silicon Laboratories Inc. Converting large input analog signals in an analog-to-digital converter without input attenuation
EP3413467A1 (de) * 2017-06-06 2018-12-12 Samsung SDI Co., Ltd Passive verbindungsschaltung und spannungsmessschaltung
US10439482B2 (en) * 2017-09-22 2019-10-08 Texas Instruments Incorporated Adaptive drive strength switching converter
US10693483B1 (en) 2019-08-16 2020-06-23 Analog Devices International Unlimited Company Adaptive toggle number compensation for reducing data dependent supply noise in digital-to-analog converters
US11901908B2 (en) 2019-12-23 2024-02-13 Intel Corporation Digital-to-analog converter, data processing system, base station, and mobile device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4150366A (en) * 1976-09-01 1979-04-17 Motorola, Inc. Trim network for monolithic circuits and use in trimming a d/a converter
US4138671A (en) * 1977-02-14 1979-02-06 Precision Monolithics, Inc. Selectable trimming circuit for use with a digital to analog converter
US4222107A (en) * 1979-01-22 1980-09-09 Burr-Brown Research Corporation Method and apparatus for automatically calibrating a digital to analog converter
US4335371A (en) * 1979-04-09 1982-06-15 National Semiconductor Corporation Digital error correcting trimming in an analog to digital converter
US4272760A (en) * 1979-04-10 1981-06-09 Burr-Brown Research Corporation Self-calibrating digital to analog conversion system and method
US4344067A (en) * 1979-11-21 1982-08-10 Motorola, Inc. Analog to digital converter and method of calibrating same
US4338590A (en) * 1980-01-07 1982-07-06 National Semiconductor Corporation Multi stage resistive ladder network having extra stages for trimming
US4523182A (en) * 1983-01-10 1985-06-11 Advanced Micro Devices, Inc. PROM trimmed digital-to-analog converter
US4568917A (en) * 1983-06-27 1986-02-04 Motorola, Inc. Capacitive digital to analog converter which can be trimmed up and down
US4584568A (en) * 1984-06-25 1986-04-22 Xerox Corporation Two-step switched-capacitor digital to analog converter
US4618852A (en) * 1985-02-27 1986-10-21 Motorola, Inc. Monotonic A/D converter which minimizes circuitry for high order bit conversion
US4616212A (en) * 1985-03-07 1986-10-07 Xerox Corporation Two stage weighted capacitor digital to analog converter
US4647906A (en) * 1985-06-28 1987-03-03 Burr-Brown Corporation Low cost digital-to-analog converter with high precision feedback resistor and output amplifier
US4851838A (en) * 1987-12-18 1989-07-25 Vtc Incorporated Single chip successive approximation analog-to-digital converter with trimmable and controllable digital-to-analog converter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ALBARRAN, JosE F., HODGES, David A.: Charge-Transfer Muliplying Digital-to-Analog converter, In: IEEE Journal of Solid-State Circuits, 1976, Nr. 6 (Dezember), S. 772 *

Also Published As

Publication number Publication date
GB2237464A (en) 1991-05-01
GB9013892D0 (en) 1990-08-15
JPH03145821A (ja) 1991-06-21
FR2653619A1 (fr) 1991-04-26
GB2237464B (en) 1994-01-05
US4947169A (en) 1990-08-07

Similar Documents

Publication Publication Date Title
DE4020583A1 (de) Blind- und abgleich-wandler fuer kapazitive digital-analog-wandler
DE3613895C2 (de)
DE68913405T2 (de) Stromquellenschaltung.
DE102013018971B4 (de) Strang-Digital-Analog-Wandler-Schnellladungssystem und Verfahren
DE10027349B4 (de) Umlauf-A/D-Wandler
DE102009010155B4 (de) Digitales Trimmen von (SAR-)ADCs
DE2711829C2 (de) Vergleicher für einen Analog/Digital- und Digital/Analog-Umsetzer
DE2059933C3 (de) Digital-Analog-Umsetzer
DE3121450A1 (de) Digital/analog-umsetzer
DE2540451A1 (de) Digital/analog-umsetzer
DE3737279C2 (de)
DE2621335A1 (de) Monolithisch integrierter kapazitaets-kettenleiter fuer analog/digital- oder digital/analog-umsetzer
DE68926171T2 (de) Digital-Analogwandler
DE3420068C2 (de)
EP0043536A2 (de) Regelsystem zum Einstellen einer physikalischen Grösse
DE3205247C2 (de)
DE2801272A1 (de) Schaltungsanordnung mit gewichtsfaktorabhaengiger ladungsaufteilung und -uebertragung
DE3017669A1 (de) Regelverstaerker
DE102020121780A1 (de) Verfahren zum filtern von referenzspannungsrauschen
DE2240971A1 (de) Torschaltung
DE3334310A1 (de) Verfahren und vorrichtung zur digital-analog-wandlung
DE3125250A1 (de) Analog/digital-umsetzer
DE2856955C2 (de) Verfahren und Vorrichtung zur Digital-Analog- und Analog-Digital-Umwandlung
AT398010B (de) Mosfet-steuermultiplizierschaltung
DE3854535T2 (de) Schaltung zur Kompensierung der Nichtlinearität der Ein-/Ausgangscharakteristik eines AD-Wandlers vom Parallel-Typ.

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee