JP3169884B2 - ディジタル・アナログ変換器及びそのテスト方法 - Google Patents
ディジタル・アナログ変換器及びそのテスト方法Info
- Publication number
- JP3169884B2 JP3169884B2 JP04565398A JP4565398A JP3169884B2 JP 3169884 B2 JP3169884 B2 JP 3169884B2 JP 04565398 A JP04565398 A JP 04565398A JP 4565398 A JP4565398 A JP 4565398A JP 3169884 B2 JP3169884 B2 JP 3169884B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- contact
- power supply
- resistor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
- H03M1/108—Converters having special provisions for facilitating access for testing purposes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル・アナ
ログ変換器及びそのテスト方法に関し、特にディジタル
・アナログ変換器内部で電源を分離し、一方の電源に流
れる電流によりテストを行うディジタル・アナログ変換
器及びそのテスト方法に関する。
ログ変換器及びそのテスト方法に関し、特にディジタル
・アナログ変換器内部で電源を分離し、一方の電源に流
れる電流によりテストを行うディジタル・アナログ変換
器及びそのテスト方法に関する。
【０００２】
【従来の技術】これまで、様々な機能を持つ複数の回路
が１つの半導体チップに搭載され製品化されてきたが、
最近ディジタル回路で処理した信号をアナログ信号で出
力するために、ディジタル回路とディジタル・アナログ
変換器（以下ＤＡＣと記す）を同一半導体チップ上に搭
載することが多くなってきた。これは、音声信号あるい
は画像信号を扱う場合、主たる信号処理をディジタル化
しても最終的な信号形態はアナログ信号であり、出力段
にＤＡＣを用いることが多いためである。
が１つの半導体チップに搭載され製品化されてきたが、
最近ディジタル回路で処理した信号をアナログ信号で出
力するために、ディジタル回路とディジタル・アナログ
変換器（以下ＤＡＣと記す）を同一半導体チップ上に搭
載することが多くなってきた。これは、音声信号あるい
は画像信号を扱う場合、主たる信号処理をディジタル化
しても最終的な信号形態はアナログ信号であり、出力段
にＤＡＣを用いることが多いためである。
【０００３】ＤＡＣとディジタル回路を同一半導体チッ
プに搭載した半導体集積回路をテストする場合、ディジ
タル回路とＤＡＣの両方をテストする必要があり、一般
にディジタル専用テスタのみでＤＡＣ及びディジタル回
路を測定する方法、ディジタル専用テスタでディジタル
回路をテストし、ＤＡＣはアナログテスタでテストする
方法、アナログ・ディジタル混在ＬＳＩ用テスタでテス
トする方法、ＤＡＣとディジタル回路に加えＤＡＣを測
定するためのテスト回路を内蔵する方法などがある。
プに搭載した半導体集積回路をテストする場合、ディジ
タル回路とＤＡＣの両方をテストする必要があり、一般
にディジタル専用テスタのみでＤＡＣ及びディジタル回
路を測定する方法、ディジタル専用テスタでディジタル
回路をテストし、ＤＡＣはアナログテスタでテストする
方法、アナログ・ディジタル混在ＬＳＩ用テスタでテス
トする方法、ＤＡＣとディジタル回路に加えＤＡＣを測
定するためのテスト回路を内蔵する方法などがある。
【０００４】ディジタル専用テスタを用いる場合、ディ
ジタル回路のテストは問題ないが、ＤＡＣを出力電圧で
測定しようとすると、テスタの電圧分解能が粗いために
十分な測定精度を得ることができない。
ジタル回路のテストは問題ないが、ＤＡＣを出力電圧で
測定しようとすると、テスタの電圧分解能が粗いために
十分な測定精度を得ることができない。
【０００５】また、ＤＡＣをアナログテスタでテストす
る方法は、テスタと関連装置並びにテストプログラムを
ディジタル回路測定用とＤＡＣ測定用の２つ用意しなけ
ればならず、テスト時間も長くなり、テスト費用が増大
するという問題がある。
る方法は、テスタと関連装置並びにテストプログラムを
ディジタル回路測定用とＤＡＣ測定用の２つ用意しなけ
ればならず、テスト時間も長くなり、テスト費用が増大
するという問題がある。
【０００６】また、アナログ・ディジタル混在ＬＳＩ用
テスタを使用する場合は、テスタが高価であることか
ら、ＤＡＣをアナログテスタでテストする方法と同様、
テスト費用が高くなる。
テスタを使用する場合は、テスタが高価であることか
ら、ＤＡＣをアナログテスタでテストする方法と同様、
テスト費用が高くなる。
【０００７】さらに、ＤＡＣを測定するためのテスト回
路を内蔵する方法は、半導体集積回路全体の回路規模の
増大や、テスト回路を付加したことによるＤＡＣの特性
劣化などの問題がある。
路を内蔵する方法は、半導体集積回路全体の回路規模の
増大や、テスト回路を付加したことによるＤＡＣの特性
劣化などの問題がある。
【０００８】次に、ＤＡＣの第１の従来例について図４
に示す回路図を参照して説明する。
に示す回路図を参照して説明する。
【０００９】図４において、抵抗Ｒ１，Ｒ３，Ｒ５，Ｒ
７の一端は電源ＶＤＤに接続され、各抵抗の他端は抵抗
Ｒ２，Ｒ４，Ｒ６の一端にそれぞれ接続され、はしご型
抵抗網を構成する。抵抗Ｒ１，Ｒ２はトランジスタＴ５
のコレクタに、抵抗Ｒ２，Ｒ３，Ｒ４はトランジスタＴ
６のコレクタに、抵抗Ｒ４，Ｒ５，Ｒ６はトランジスタ
Ｔ７のコレクタにそれぞれ接続される。
７の一端は電源ＶＤＤに接続され、各抵抗の他端は抵抗
Ｒ２，Ｒ４，Ｒ６の一端にそれぞれ接続され、はしご型
抵抗網を構成する。抵抗Ｒ１，Ｒ２はトランジスタＴ５
のコレクタに、抵抗Ｒ２，Ｒ３，Ｒ４はトランジスタＴ
６のコレクタに、抵抗Ｒ４，Ｒ５，Ｒ６はトランジスタ
Ｔ７のコレクタにそれぞれ接続される。
【００１０】また、抵抗Ｒ６，Ｒ７はトランジスタＴ８
のコレクタと出力端子Ｐ５、テスト端子Ｐ６に接続され
る。さらに、トランジスタＴ１〜Ｔ４の各コレクタは電
源ＶＤＤに接続され、各ベースはそれぞれ入力端子Ｐ１
〜Ｐ４に接続される。また、トランジスタＴ５〜Ｔ８の
ベースは、常時一定電位を保つリファレンス電源Ｖｒｅ
ｆに接続される。
のコレクタと出力端子Ｐ５、テスト端子Ｐ６に接続され
る。さらに、トランジスタＴ１〜Ｔ４の各コレクタは電
源ＶＤＤに接続され、各ベースはそれぞれ入力端子Ｐ１
〜Ｐ４に接続される。また、トランジスタＴ５〜Ｔ８の
ベースは、常時一定電位を保つリファレンス電源Ｖｒｅ
ｆに接続される。
【００１１】トランジスタＴ１はトランジスタＴ５とエ
ミッタを共通に接続したスイッチを構成し、同様に、ト
ランジスタＴ２はトランジスタＴ６と、トランジスタＴ
３はトランジスタＴ７と、トランジスタＴ４はトランジ
スタＴ８と、それぞれエミッタを共通に接続したスイッ
チを構成し、かつ各エミッタは定電流源Ｄ１〜Ｄ４と接
続される。また、定電流源Ｄ１〜Ｄ４の他端はＧＮＤに
接地される。
ミッタを共通に接続したスイッチを構成し、同様に、ト
ランジスタＴ２はトランジスタＴ６と、トランジスタＴ
３はトランジスタＴ７と、トランジスタＴ４はトランジ
スタＴ８と、それぞれエミッタを共通に接続したスイッ
チを構成し、かつ各エミッタは定電流源Ｄ１〜Ｄ４と接
続される。また、定電流源Ｄ１〜Ｄ４の他端はＧＮＤに
接地される。
【００１２】次に、図４に示すＤＡＣの動作について説
明する。
明する。
【００１３】いま、トランジスタＴ１〜Ｔ８で構成され
る差動回路からなるスイッチで、入力端子Ｐ１〜Ｐ４に
４ビットのディジタル信号（例えば、ハイレベルが２．
４Ｖ、ロウレベルが２．１Ｖ）が与えられ、トランジス
タＴ５〜Ｔ８のベースにはリファレンス電源Ｖｒｅｆの
電位（例えば２．２５Ｖ）が与えられている。ベースに
より高い電位が供給されているトランジスタがオンし、
低い電位が供給されている差動回路の他方のトランジス
タがオフする。
る差動回路からなるスイッチで、入力端子Ｐ１〜Ｐ４に
４ビットのディジタル信号（例えば、ハイレベルが２．
４Ｖ、ロウレベルが２．１Ｖ）が与えられ、トランジス
タＴ５〜Ｔ８のベースにはリファレンス電源Ｖｒｅｆの
電位（例えば２．２５Ｖ）が与えられている。ベースに
より高い電位が供給されているトランジスタがオンし、
低い電位が供給されている差動回路の他方のトランジス
タがオフする。
【００１４】例えば、トランジスタＴ１とトランジスタ
Ｔ５において、入力端子Ｐ１にハイレベルの信号が入力
した場合、トランジスタＴ１がオンし、トランジスタＴ
５がオフするため、トランジスタＴ５のコレクタを通じ
て抵抗Ｒ１〜Ｒ７から構成されるはしご型抵抗網に電流
は流れない。また、入力端子Ｐ１にロウレベルの信号が
入力した場合、トランジスタＴ１がオフし、トランジス
タＴ５がオンするため、トランジスタＴ５のコレクタを
通じてはしご型抵抗網に電流が流れる。
Ｔ５において、入力端子Ｐ１にハイレベルの信号が入力
した場合、トランジスタＴ１がオンし、トランジスタＴ
５がオフするため、トランジスタＴ５のコレクタを通じ
て抵抗Ｒ１〜Ｒ７から構成されるはしご型抵抗網に電流
は流れない。また、入力端子Ｐ１にロウレベルの信号が
入力した場合、トランジスタＴ１がオフし、トランジス
タＴ５がオンするため、トランジスタＴ５のコレクタを
通じてはしご型抵抗網に電流が流れる。
【００１５】定電流源Ｄ１〜Ｄ４は常に一定の電流が流
れており、ディジタル信号を構成する各ビットのハイレ
ベル又はロウレベルに応じて、トランジスタＴ１〜Ｔ８
がオン／オフすることで、はしご型抵抗網に流れる電流
が変化する。はしご型抵抗網に流れる電流が変化するに
したがい、はしご型抵抗網の電位が変化し出力端子Ｐ５
及びテスト端子Ｐ６の電位が変化する。したがって、入
力端子Ｐ１〜Ｐ４に入力する各ビットに対応したアナロ
グ信号が出力端子Ｐ５及びテスト端子Ｐ６に出力され
る。
れており、ディジタル信号を構成する各ビットのハイレ
ベル又はロウレベルに応じて、トランジスタＴ１〜Ｔ８
がオン／オフすることで、はしご型抵抗網に流れる電流
が変化する。はしご型抵抗網に流れる電流が変化するに
したがい、はしご型抵抗網の電位が変化し出力端子Ｐ５
及びテスト端子Ｐ６の電位が変化する。したがって、入
力端子Ｐ１〜Ｐ４に入力する各ビットに対応したアナロ
グ信号が出力端子Ｐ５及びテスト端子Ｐ６に出力され
る。
【００１６】上述したＤＡＣをディジタル専用テスタを
用いてテストする場合、テスタの電圧測定精度がＤＡＣ
の最小分解能よりも大きいと、ＤＡＣの特性を正確に測
定することは不可能である。このような場合は、電圧測
定精度が高いディジタル専用テスタを用いてテストする
か、アナログ回路を高精度に測定することが可能なアナ
ログテスタ又はアナログ・ディジタル混在ＬＳＩ用テス
タを導入することが必要となり、どちらもテスト費用が
増大するという問題がある。
用いてテストする場合、テスタの電圧測定精度がＤＡＣ
の最小分解能よりも大きいと、ＤＡＣの特性を正確に測
定することは不可能である。このような場合は、電圧測
定精度が高いディジタル専用テスタを用いてテストする
か、アナログ回路を高精度に測定することが可能なアナ
ログテスタ又はアナログ・ディジタル混在ＬＳＩ用テス
タを導入することが必要となり、どちらもテスト費用が
増大するという問題がある。
【００１７】さらに、ＤＡＣの周囲に配置されているデ
ィジタル回路からのノイズの影響を抑えるため、ＤＡＣ
及びテスト端子Ｐ６の配置と配線にはレイアウト設計上
の細心の注意が必要である。また、ＤＡＣを複数個搭載
した場合、ＤＡＣと同数のテスト端子が必要となり、通
常動作時に必要な端子数が減少するという問題がある。
ィジタル回路からのノイズの影響を抑えるため、ＤＡＣ
及びテスト端子Ｐ６の配置と配線にはレイアウト設計上
の細心の注意が必要である。また、ＤＡＣを複数個搭載
した場合、ＤＡＣと同数のテスト端子が必要となり、通
常動作時に必要な端子数が減少するという問題がある。
【００１８】次に、特公平５−６３７５号公報に記載さ
れている第２のＤＡＣの従来例について、図５に示す回
路図を参照して説明する。
れている第２のＤＡＣの従来例について、図５に示す回
路図を参照して説明する。
【００１９】図５において、はしご型ＤＡ変換器３の出
力端子Ｖｏに一端が接続される抵抗Ｒ７の他端にはバイ
アス電源を供給する第１バイアス供給源１を接続する。
また抵抗Ｒ１，Ｒ３，Ｒ５の一端は共有接続され、第２
バイアス供給源２のバイアス端子Ｂ１と接続する。第１
バイアス供給源１は増幅器８とトランジスタＱ２、定電
流源１０で構成されているので、第１バイアス供給源の
出力端子であるバイアス端子Ｂ２の電位は増幅器８の＋
側の入力に与えられる電源Ｅ２の電位と等しくなる。
力端子Ｖｏに一端が接続される抵抗Ｒ７の他端にはバイ
アス電源を供給する第１バイアス供給源１を接続する。
また抵抗Ｒ１，Ｒ３，Ｒ５の一端は共有接続され、第２
バイアス供給源２のバイアス端子Ｂ１と接続する。第１
バイアス供給源１は増幅器８とトランジスタＱ２、定電
流源１０で構成されているので、第１バイアス供給源の
出力端子であるバイアス端子Ｂ２の電位は増幅器８の＋
側の入力に与えられる電源Ｅ２の電位と等しくなる。
【００２０】定電流源１０は、はしご型ＤＡ変換器３へ
流れ込む電流が０になってもトランジスタＱ２をオンに
しておくために必要な定電流源である。第２バイアス供
給源２も第１バイアス供給源１と同じ回路構成であり、
バイアス端子Ｂ１は電源Ｅ２の電位と等しくなる。第１
バイアス供給源１を構成するトランジスタＱ２のコレク
タは測定端子Ｔに接続され、この測定端子Ｔと電源端子
Ｖｃｃの間には電流計６が接続されている。
流れ込む電流が０になってもトランジスタＱ２をオンに
しておくために必要な定電流源である。第２バイアス供
給源２も第１バイアス供給源１と同じ回路構成であり、
バイアス端子Ｂ１は電源Ｅ２の電位と等しくなる。第１
バイアス供給源１を構成するトランジスタＱ２のコレク
タは測定端子Ｔに接続され、この測定端子Ｔと電源端子
Ｖｃｃの間には電流計６が接続されている。
【００２１】次に、上記で説明したはしご型ＤＡ変換器
３のテスト方法について説明する。バイアス端子Ｂ２は
電源Ｅ２の電位と等しく一定の電位なので、出力端子Ｖ
ｏに接続される抵抗Ｒ７には出力電圧に応じた電流が流
れ、その電流変化を電流計６で測定することによりはし
ご型ＤＡ変換器３の種々の電気的特性をテストすること
ができる。
３のテスト方法について説明する。バイアス端子Ｂ２は
電源Ｅ２の電位と等しく一定の電位なので、出力端子Ｖ
ｏに接続される抵抗Ｒ７には出力電圧に応じた電流が流
れ、その電流変化を電流計６で測定することによりはし
ご型ＤＡ変換器３の種々の電気的特性をテストすること
ができる。
【００２２】入力信号（Ｄ０，Ｄ１，Ｄ２，Ｄ３）の各
ビットが（０，０，０，０）のとき、抵抗Ｒ７に最小の
電流が流れ、入力信号の各ビットが（１，０，０，０）
から（０，１，０，０）へと順に大きくなると一定のス
テップで抵抗Ｒ７に流れる電流が増え、入力信号の各ビ
ットが（１，１，１，１）で最大の電流が流れる。した
がって、はしご型ＤＡ変換器３の動作テストは入力信号
の各ビットを例えば、（０，０，０，０）から（１，
１，１，１）まで順に変化させて、その電流変化をテス
トすることで可能となる。
ビットが（０，０，０，０）のとき、抵抗Ｒ７に最小の
電流が流れ、入力信号の各ビットが（１，０，０，０）
から（０，１，０，０）へと順に大きくなると一定のス
テップで抵抗Ｒ７に流れる電流が増え、入力信号の各ビ
ットが（１，１，１，１）で最大の電流が流れる。した
がって、はしご型ＤＡ変換器３の動作テストは入力信号
の各ビットを例えば、（０，０，０，０）から（１，
１，１，１）まで順に変化させて、その電流変化をテス
トすることで可能となる。
【００２３】また複数のはしご型ＤＡ変換器を搭載する
場合、測定端子Ｔは複数のはしご型ＤＡ変換器間で共用
できるため、測定端子数は増加せず、顧客がＤＡＣのテ
ストに使用する端子数は最低１端子で済む。
場合、測定端子Ｔは複数のはしご型ＤＡ変換器間で共用
できるため、測定端子数は増加せず、顧客がＤＡＣのテ
ストに使用する端子数は最低１端子で済む。
【００２４】以上のようにＤＡＣの第２の従来例は、第
１の従来例で出力電圧を測定することにより問題となっ
ていた、電圧の測定精度、ＤＡＣの配置、配線制約、テ
スト端子数が増加するという問題を、ＤＡＣの電気的特
性を電流で測定することで回避している。
１の従来例で出力電圧を測定することにより問題となっ
ていた、電圧の測定精度、ＤＡＣの配置、配線制約、テ
スト端子数が増加するという問題を、ＤＡＣの電気的特
性を電流で測定することで回避している。
【００２５】
【発明が解決しようとする課題】第１の従来例のＤＡＣ
は、出力電圧を測定することによりＤＡＣのテストを行
うので、ＤＡＣの特性を正確に測定することが困難であ
り、またＤＡＣをＤＡＣを搭載した半導体チップに配置
する際の配置位置や配線方法に大きな制約を受け、さら
にテスト端子数が増加するという問題がある。
は、出力電圧を測定することによりＤＡＣのテストを行
うので、ＤＡＣの特性を正確に測定することが困難であ
り、またＤＡＣをＤＡＣを搭載した半導体チップに配置
する際の配置位置や配線方法に大きな制約を受け、さら
にテスト端子数が増加するという問題がある。
【００２６】上記の問題を改善した第２の従来例におい
ては、２つのバイアス回路が必要となり回路規模が増大
する。さらに、２つのバイアス回路は、同一回路であっ
ても、チップ上の位置の違い、周囲の回路の疎密、及び
電源電圧の揺れなどにより性能が異なり、バイアス回路
の性能がばらつくと、ＤＡＣ自体の性能が劣化する恐れ
がある。
ては、２つのバイアス回路が必要となり回路規模が増大
する。さらに、２つのバイアス回路は、同一回路であっ
ても、チップ上の位置の違い、周囲の回路の疎密、及び
電源電圧の揺れなどにより性能が異なり、バイアス回路
の性能がばらつくと、ＤＡＣ自体の性能が劣化する恐れ
がある。
【００２７】また、ＤＡＣをテストするために端子が最
低１本必要なことから、自由に使用できる端子数が減少
するという欠点がある。
低１本必要なことから、自由に使用できる端子数が減少
するという欠点がある。
【００２８】このため本発明の目的は、回路素子を増や
すことなく、かつＤＡＣ自体の電気的特性を損なうこと
なく、高精度で電気的特性をテストすることが可能なデ
ィジタル・アナログ変換器を提供することにある。
すことなく、かつＤＡＣ自体の電気的特性を損なうこと
なく、高精度で電気的特性をテストすることが可能なデ
ィジタル・アナログ変換器を提供することにある。
【００２９】また、本発明の目的は、自由に使用できる
外部端子数を減らすことなく、電気的特性をテストする
ことが可能なディジタル・アナログ変換器を提供するこ
とにある。
外部端子数を減らすことなく、電気的特性をテストする
ことが可能なディジタル・アナログ変換器を提供するこ
とにある。
【００３０】
【課題を解決するための手段】そのため、請求項１に関
わる本発明によるディジタル・アナログ変換器は、第１
の外部端子から供給される第１の電源に共通接続する第
１の接点と、第２の接点と、各定電流源に接続する出力
端子とを備え、ディジタル入力信号を構成する各ビット
により出力接点と前記第１又は第２の接点とを接続する
複数の電流切替型スイッチと、第１の抵抗とこの第１の
抵抗の２倍の抵抗値を有する第２の抵抗とをそれぞれ複
数個はしご型に接続し、前記第１の抵抗の一端を第２の
外部端子から供給される第２の電源に共通接続し、前記
第１の抵抗と前記第２の抵抗との各共通接点を前記電流
切替型スイッチの第２の接点に接続し、前記共通接点の
一つから出力電圧を取り出すはしご型抵抗網とを備えて
いる。
わる本発明によるディジタル・アナログ変換器は、第１
の外部端子から供給される第１の電源に共通接続する第
１の接点と、第２の接点と、各定電流源に接続する出力
端子とを備え、ディジタル入力信号を構成する各ビット
により出力接点と前記第１又は第２の接点とを接続する
複数の電流切替型スイッチと、第１の抵抗とこの第１の
抵抗の２倍の抵抗値を有する第２の抵抗とをそれぞれ複
数個はしご型に接続し、前記第１の抵抗の一端を第２の
外部端子から供給される第２の電源に共通接続し、前記
第１の抵抗と前記第２の抵抗との各共通接点を前記電流
切替型スイッチの第２の接点に接続し、前記共通接点の
一つから出力電圧を取り出すはしご型抵抗網とを備えて
いる。
【００３１】また、請求項２に関わる本発明によるディ
ジタル・アナログ変換器は、第１の外部端子から供給さ
れる第１の電源に共通接続する第１の接点と、第２の接
点と、各定電流源に接続する出力端子とを備え、ディジ
タル入力信号を構成する各ビットにより出力接点と前記
第１又は第２の接点とを接続する複数の電流切替型スイ
ッチと、一端を前記電流切替型スイッチの第２の接点に
接続し他端を第２の外部端子から供給される第２の電源
に接続した抵抗とを備え、前記第２の接点と前記抵抗と
の共通接点から出力電圧を取り出している。
ジタル・アナログ変換器は、第１の外部端子から供給さ
れる第１の電源に共通接続する第１の接点と、第２の接
点と、各定電流源に接続する出力端子とを備え、ディジ
タル入力信号を構成する各ビットにより出力接点と前記
第１又は第２の接点とを接続する複数の電流切替型スイ
ッチと、一端を前記電流切替型スイッチの第２の接点に
接続し他端を第２の外部端子から供給される第２の電源
に接続した抵抗とを備え、前記第２の接点と前記抵抗と
の共通接点から出力電圧を取り出している。
【００３２】また、請求項７に関わる本発明によるディ
ジタル・アナログ変換器のテスト方法は、第１の外部端
子から供給される第１の電源に共通接続する第１の接点
と、第２の接点と、各定電流源に接続する出力端子とを
備え、ディジタル入力信号を構成する各ビットにより出
力接点と前記第１又は第２の接点とを接続する複数の電
流切替型スイッチと、第１の抵抗とこの第１の抵抗の２
倍の抵抗値を有する第２の抵抗とをそれぞれ複数個はし
ご型に接続し、前記第１の抵抗の一端を第２の外部端子
から供給される第２の電源に共通接続し、前記第１の抵
抗と前記第２の抵抗との各共通接点を前記電流切替型ス
イッチの第２の接点に接続し、前記共通接点の一つから
出力電圧を取り出すはしご型抵抗網とを備えるディジタ
ル・アナログ変換器のテスト方法において、前記第１の
外部端子をテスタの電源供給端子に接続し、前記第２の
外部端子を前記テスタの前記第１の電源の電位と同一電
位を印加する測定端子に接続すると共に、前記テスタで
この測定端子に流れる電流を測定することにより、前記
ディジタル・アナログ変換器の電気的特性をテストす
る。
ジタル・アナログ変換器のテスト方法は、第１の外部端
子から供給される第１の電源に共通接続する第１の接点
と、第２の接点と、各定電流源に接続する出力端子とを
備え、ディジタル入力信号を構成する各ビットにより出
力接点と前記第１又は第２の接点とを接続する複数の電
流切替型スイッチと、第１の抵抗とこの第１の抵抗の２
倍の抵抗値を有する第２の抵抗とをそれぞれ複数個はし
ご型に接続し、前記第１の抵抗の一端を第２の外部端子
から供給される第２の電源に共通接続し、前記第１の抵
抗と前記第２の抵抗との各共通接点を前記電流切替型ス
イッチの第２の接点に接続し、前記共通接点の一つから
出力電圧を取り出すはしご型抵抗網とを備えるディジタ
ル・アナログ変換器のテスト方法において、前記第１の
外部端子をテスタの電源供給端子に接続し、前記第２の
外部端子を前記テスタの前記第１の電源の電位と同一電
位を印加する測定端子に接続すると共に、前記テスタで
この測定端子に流れる電流を測定することにより、前記
ディジタル・アナログ変換器の電気的特性をテストす
る。
【００３３】さらに、請求項８に関わる本発明によるデ
ィジタル・アナログ変換器のテスト方法は、第１の外部
端子から供給される第１の電源に共通接続する第１の接
点と、第２の接点と、各定電流源に接続する出力端子と
を備え、ディジタル入力信号を構成する各ビットにより
出力接点と前記第１又は第２の接点とを接続する複数の
電流切替型スイッチと、一端を前記電流切替型スイッチ
の第２の接点に接続し他端を第２の外部端子から供給さ
れる第２の電源に接続した抵抗とを備え、前記第２の接
点と前記抵抗との共通接点から出力電圧を取り出すディ
ジタル・アナログ変換器のテスト方法において、前記第
１の外部端子をテスタの電源供給端子に接続し、前記第
２の外部端子を前記テスタの前記第１の電源の電位と同
一電位を印加する測定端子に接続すると共に、前記テス
タでこの測定端子に流れる電流を測定することにより、
前記ディジタル・アナログ変換器の電気的特性をテスト
する。
ィジタル・アナログ変換器のテスト方法は、第１の外部
端子から供給される第１の電源に共通接続する第１の接
点と、第２の接点と、各定電流源に接続する出力端子と
を備え、ディジタル入力信号を構成する各ビットにより
出力接点と前記第１又は第２の接点とを接続する複数の
電流切替型スイッチと、一端を前記電流切替型スイッチ
の第２の接点に接続し他端を第２の外部端子から供給さ
れる第２の電源に接続した抵抗とを備え、前記第２の接
点と前記抵抗との共通接点から出力電圧を取り出すディ
ジタル・アナログ変換器のテスト方法において、前記第
１の外部端子をテスタの電源供給端子に接続し、前記第
２の外部端子を前記テスタの前記第１の電源の電位と同
一電位を印加する測定端子に接続すると共に、前記テス
タでこの測定端子に流れる電流を測定することにより、
前記ディジタル・アナログ変換器の電気的特性をテスト
する。
【００３４】
【発明の実施の形態】次に、本発明のディジタル・アナ
ログ変換器について図面を参照して説明する。
ログ変換器について図面を参照して説明する。
【００３５】図１は、本発明のディジタル・アナログ変
換器の第１の実施の形態を示す回路図であり、抵抗Ｒ１
〜Ｒ７、トランジスタＴ１〜Ｔ８、定電流源Ｄ１〜Ｄ
４、リファレンス電源Ｖｒｅｆ、抵抗Ｒ１〜Ｒ７から構
成されるはしご型抵抗網１１に電圧を供給する電源ＶＤ
ＤＴの電源端子１０１、及び電源ＶＤＤの電源端子１０
２とを有し、電源端子１０１と電源端子１０２とは分離
されている。
換器の第１の実施の形態を示す回路図であり、抵抗Ｒ１
〜Ｒ７、トランジスタＴ１〜Ｔ８、定電流源Ｄ１〜Ｄ
４、リファレンス電源Ｖｒｅｆ、抵抗Ｒ１〜Ｒ７から構
成されるはしご型抵抗網１１に電圧を供給する電源ＶＤ
ＤＴの電源端子１０１、及び電源ＶＤＤの電源端子１０
２とを有し、電源端子１０１と電源端子１０２とは分離
されている。
【００３６】本発明のディジタル・アナログ変換器を含
んだ半導体装置をプリント基板に搭載してセットとして
使用する場合、電源端子１０１，１０２にはプリント基
板上の同一の電源ラインから電源が供給される。
んだ半導体装置をプリント基板に搭載してセットとして
使用する場合、電源端子１０１，１０２にはプリント基
板上の同一の電源ラインから電源が供給される。
【００３７】また、本発明のディジタル・アナログ変換
器を含んだ半導体装置のディジタル・アナログ変換器
を、プリント基板に搭載する前の工場出荷時にテストす
るときは、電源端子１０１，１０２にテスタから独立に
同電位の電源が供給される。
器を含んだ半導体装置のディジタル・アナログ変換器
を、プリント基板に搭載する前の工場出荷時にテストす
るときは、電源端子１０１，１０２にテスタから独立に
同電位の電源が供給される。
【００３８】図１に示すディジタル・アナログ変換器の
基本的な回路動作は、図４及び図５に示す従来のディジ
タル・アナログ変換器と電源の供給方法を除いてはほぼ
同一であるため、説明を省略する。
基本的な回路動作は、図４及び図５に示す従来のディジ
タル・アナログ変換器と電源の供給方法を除いてはほぼ
同一であるため、説明を省略する。
【００３９】抵抗Ｒ１〜Ｒ７に流れる電流を全て加算し
た全電流は、電源端子１０１に流れる電流と等しく、ま
たトランジスタＴ１〜Ｔ８で構成されるスイッチによ
り、定電流源Ｄ１〜Ｄ４を流れる電流が電源端子１０
１，１０２のどちらを流れるかが決定される。したがっ
て、電源端子１０１に流れる電流は、入力ディジタル信
号の各ビットに応じて変化する。
た全電流は、電源端子１０１に流れる電流と等しく、ま
たトランジスタＴ１〜Ｔ８で構成されるスイッチによ
り、定電流源Ｄ１〜Ｄ４を流れる電流が電源端子１０
１，１０２のどちらを流れるかが決定される。したがっ
て、電源端子１０１に流れる電流は、入力ディジタル信
号の各ビットに応じて変化する。
【００４０】すなわち、電源端子１０１に流れる電流
は、入力端子Ｐ１〜Ｐ４に入力する各ビットが全てロウ
レベルのとき最大の電流が流れ、入力端子Ｐ１〜Ｐ４に
入力するディジタル信号の各ビットに対応して電流が変
化し、入力端子Ｐ１〜Ｐ４に入力する各ビットが全てハ
イレベルのとき最小の電流が流れる。
は、入力端子Ｐ１〜Ｐ４に入力する各ビットが全てロウ
レベルのとき最大の電流が流れ、入力端子Ｐ１〜Ｐ４に
入力するディジタル信号の各ビットに対応して電流が変
化し、入力端子Ｐ１〜Ｐ４に入力する各ビットが全てハ
イレベルのとき最小の電流が流れる。
【００４１】半導体装置に搭載された本発明によるディ
ジタル・アナログ変換器を含む半導体集積回路をテスト
するときは、電源端子１０１は電源端子１０２と独立し
て各々テスタの測定端子まで接続される。電源端子１０
１に接続しているテスタの測定端子は、さらにテスタに
内蔵されている電流計に接続され、この電流計により電
源端子１０１に流れる電流は、マイクロアンペアレベル
の精度で測定される。
ジタル・アナログ変換器を含む半導体集積回路をテスト
するときは、電源端子１０１は電源端子１０２と独立し
て各々テスタの測定端子まで接続される。電源端子１０
１に接続しているテスタの測定端子は、さらにテスタに
内蔵されている電流計に接続され、この電流計により電
源端子１０１に流れる電流は、マイクロアンペアレベル
の精度で測定される。
【００４２】一方、本発明によるディジタル・アナログ
変換器を構成する定電流源Ｄ１〜Ｄ４は、数十ミリアン
ペアの電流を流しているため、電源端子１０１に流れる
電流をテスタで測定することにより、ディジタル・アナ
ログ変換器の電気的特性を高精度で測定することができ
る。すなわち、入力端子Ｐ１〜Ｐ４に入力するディジタ
ル信号の各ビットにより電源端子１０１に流れる電流が
変化する程度は、数十ミリアンペア程度であり、一方こ
の電流変化を測定する測定系の精度はマイクロアンペア
レベルであるため、０．１％程度の精度で測定すること
ができる。
変換器を構成する定電流源Ｄ１〜Ｄ４は、数十ミリアン
ペアの電流を流しているため、電源端子１０１に流れる
電流をテスタで測定することにより、ディジタル・アナ
ログ変換器の電気的特性を高精度で測定することができ
る。すなわち、入力端子Ｐ１〜Ｐ４に入力するディジタ
ル信号の各ビットにより電源端子１０１に流れる電流が
変化する程度は、数十ミリアンペア程度であり、一方こ
の電流変化を測定する測定系の精度はマイクロアンペア
レベルであるため、０．１％程度の精度で測定すること
ができる。
【００４３】また、電源端子１０１とテスタの測定端子
とを接続する配線は、テスタ内蔵の電流計に接続してい
るため低インピーダンスになっている。このため、この
信号配線にはノイズが重畳しにくいので、信号対雑音比
が高い測定を行うことができる。
とを接続する配線は、テスタ内蔵の電流計に接続してい
るため低インピーダンスになっている。このため、この
信号配線にはノイズが重畳しにくいので、信号対雑音比
が高い測定を行うことができる。
【００４４】次に、本発明のディジタル・アナログ変換
器の第２の実施の形態について図２に示す回路図を参照
して説明する。
器の第２の実施の形態について図２に示す回路図を参照
して説明する。
【００４５】図２において、抵抗Ｒ８、トランジスタＴ
９〜Ｔ１８、定電流源Ｄ５〜Ｄ７、リファレンス電源Ｖ
ｒｅｆ、抵抗Ｒ８に電圧を供給する電源ＶＤＤＴの電源
端子２０１、及び電源ＶＤＤの電源端子２０２とを有
し、電源端子２０１と電源端子２０２とは分離されてい
る。
９〜Ｔ１８、定電流源Ｄ５〜Ｄ７、リファレンス電源Ｖ
ｒｅｆ、抵抗Ｒ８に電圧を供給する電源ＶＤＤＴの電源
端子２０１、及び電源ＶＤＤの電源端子２０２とを有
し、電源端子２０１と電源端子２０２とは分離されてい
る。
【００４６】図２に示すディジタル・アナログ変換器
は、図１に示すディジタル・アナログ変換器にくらべ
て、図２のはしご型抵抗網１１を構成する抵抗が１本の
抵抗Ｒ８で構成される点、スイッチを構成するトランジ
スタが複数並列接続している点が異なる。
は、図１に示すディジタル・アナログ変換器にくらべ
て、図２のはしご型抵抗網１１を構成する抵抗が１本の
抵抗Ｒ８で構成される点、スイッチを構成するトランジ
スタが複数並列接続している点が異なる。
【００４７】すなわち、定電流源Ｄ６に接続しているス
イッチは、トランジスタＴ１０，Ｔ１２，Ｔ１６から構
成され、また定電流源Ｄ７に接続しているスイッチは、
トランジスタＴ１１，Ｔ１３，Ｔ１４，Ｔ１７，Ｔ１８
から構成されており、これらのトランジスタは全て同一
サイズである。
イッチは、トランジスタＴ１０，Ｔ１２，Ｔ１６から構
成され、また定電流源Ｄ７に接続しているスイッチは、
トランジスタＴ１１，Ｔ１３，Ｔ１４，Ｔ１７，Ｔ１８
から構成されており、これらのトランジスタは全て同一
サイズである。
【００４８】ここで、定電流源Ｄ５〜Ｄ７を流れる電流
は全て同一であり、入力端子Ｐ７，Ｐ８，Ｐ９が共にハ
イレベルのとき、定電流源Ｄ５に流れる電流は全てトラ
ンジスタＴ９に流れ、トランジスタＴ１５には流れな
い。同様にトランジスタＴ１６，Ｔ１８にも電流が流れ
ないため抵抗Ｒ８には電流が流れず、出力端子Ｐ１０に
は、電源ＶＤＤＴの電圧がそのまま出力される。
は全て同一であり、入力端子Ｐ７，Ｐ８，Ｐ９が共にハ
イレベルのとき、定電流源Ｄ５に流れる電流は全てトラ
ンジスタＴ９に流れ、トランジスタＴ１５には流れな
い。同様にトランジスタＴ１６，Ｔ１８にも電流が流れ
ないため抵抗Ｒ８には電流が流れず、出力端子Ｐ１０に
は、電源ＶＤＤＴの電圧がそのまま出力される。
【００４９】また、入力端子Ｐ７，Ｐ８，Ｐ９が共にロ
ウレベルになったとすると、トランジスタＴ１５のコレ
クタには定電流源Ｄ５に流れる電流がそのまま流れ、ト
ランジスタＴ１６のコレクタには定電流源Ｄ６に流れる
電流の１／２の電流が流れ、トランジスタＴ１８のコレ
クタには定電流源Ｄ７に流れる電流の１／４の電流が流
れ、これらの電流が加算された電流が電源端子２０１か
ら抵抗Ｒ８に流れる。
ウレベルになったとすると、トランジスタＴ１５のコレ
クタには定電流源Ｄ５に流れる電流がそのまま流れ、ト
ランジスタＴ１６のコレクタには定電流源Ｄ６に流れる
電流の１／２の電流が流れ、トランジスタＴ１８のコレ
クタには定電流源Ｄ７に流れる電流の１／４の電流が流
れ、これらの電流が加算された電流が電源端子２０１か
ら抵抗Ｒ８に流れる。
【００５０】同様に、入力端子Ｐ７〜Ｐ９に入力するデ
ィジタル信号の各ビットに応じて、トランジスタＴ１
５，Ｔ１６，Ｔ１８で重み付けされた電流が抵抗Ｒ８に
流れるので、入力端子Ｐ７〜Ｐ９に入力されたバイナリ
データがアナログ出力電圧として、出力端子Ｐ１０に出
力される。
ィジタル信号の各ビットに応じて、トランジスタＴ１
５，Ｔ１６，Ｔ１８で重み付けされた電流が抵抗Ｒ８に
流れるので、入力端子Ｐ７〜Ｐ９に入力されたバイナリ
データがアナログ出力電圧として、出力端子Ｐ１０に出
力される。
【００５１】本実施の形態によるディジタル・アナログ
変換器を含んだ半導体装置をプリント基板に搭載してセ
ットとして使用する場合、電源端子２０１，２０２には
プリント基板上の同一の電源ラインから電源が供給され
る。
変換器を含んだ半導体装置をプリント基板に搭載してセ
ットとして使用する場合、電源端子２０１，２０２には
プリント基板上の同一の電源ラインから電源が供給され
る。
【００５２】また、本実施の形態によるディジタル・ア
ナログ変換器を含んだ半導体装置のディジタル・アナロ
グ変換器を、プリント基板に搭載する前の工場出荷時に
テストするときは、電源端子２０１，２０２にテスタか
ら独立に同電位の電源が供給されるが、テストの詳細に
ついては第１の実施の形態と同様であるので説明を省略
する。
ナログ変換器を含んだ半導体装置のディジタル・アナロ
グ変換器を、プリント基板に搭載する前の工場出荷時に
テストするときは、電源端子２０１，２０２にテスタか
ら独立に同電位の電源が供給されるが、テストの詳細に
ついては第１の実施の形態と同様であるので説明を省略
する。
【００５３】本実施の形態によるディジタル・アナログ
変換器は、第１の実施の形態によるディジタル・アナロ
グ変換器にくらべて抵抗の本数が少なくて済み、抵抗間
の相対精度も不要なので半導体チップ面積が小さいとい
う利点がある。
変換器は、第１の実施の形態によるディジタル・アナロ
グ変換器にくらべて抵抗の本数が少なくて済み、抵抗間
の相対精度も不要なので半導体チップ面積が小さいとい
う利点がある。
【００５４】なお、抵抗Ｒ８は半導体チップに搭載した
場合について述べたが、外付け素子として構成してもよ
い。
場合について述べたが、外付け素子として構成してもよ
い。
【００５５】次に、本発明のディジタル・アナログ変換
器の第３の実施の形態について図３に示す回路図を参照
して説明する。
器の第３の実施の形態について図３に示す回路図を参照
して説明する。
【００５６】図３において、ＤＡＣ１〜ＤＡＣ３は同一
半導体チップ上に搭載したディジタル・アナログ変換器
であり、各ディジタル・アナログ変換器ＤＡＣ１〜ＤＡ
Ｃ３を構成するはしご型抵抗網１１Ａ，１１Ｂ，１１Ｃ
に供給する電源ＶＤＤＴ１〜ＶＤＤＴ３は、共通の電源
端子３０１に接続され、同様にディジタル・アナログ変
換器ＤＡＣ１〜ＤＡＣ３を構成するトランジスタに供給
する電源ＶＤＤ１〜ＶＤＤ３は共通の電源端子３０２に
接続される。
半導体チップ上に搭載したディジタル・アナログ変換器
であり、各ディジタル・アナログ変換器ＤＡＣ１〜ＤＡ
Ｃ３を構成するはしご型抵抗網１１Ａ，１１Ｂ，１１Ｃ
に供給する電源ＶＤＤＴ１〜ＶＤＤＴ３は、共通の電源
端子３０１に接続され、同様にディジタル・アナログ変
換器ＤＡＣ１〜ＤＡＣ３を構成するトランジスタに供給
する電源ＶＤＤ１〜ＶＤＤ３は共通の電源端子３０２に
接続される。
【００５７】各ディジタル・アナログ変換器ＤＡＣ１〜
ＤＡＣ３の回路構成及び回路動作については、図１に示
したディジタル・アナログ変換器と同様である。
ＤＡＣ３の回路構成及び回路動作については、図１に示
したディジタル・アナログ変換器と同様である。
【００５８】本実施の形態によるディジタル・アナログ
変換器を含んだ半導体装置をプリント基板に搭載してセ
ットとして使用する場合、電源端子３０１，３０２には
プリント基板上の同一の電源ラインから電源が供給され
る。
変換器を含んだ半導体装置をプリント基板に搭載してセ
ットとして使用する場合、電源端子３０１，３０２には
プリント基板上の同一の電源ラインから電源が供給され
る。
【００５９】また、本実施の形態によるディジタル・ア
ナログ変換器を含んだ半導体装置のディジタル・アナロ
グ変換器を、プリント基板に搭載する前の工場出荷時に
テストするときは、電源端子３０１，３０２にテスタか
ら独立に同電位の電源が供給される。
ナログ変換器を含んだ半導体装置のディジタル・アナロ
グ変換器を、プリント基板に搭載する前の工場出荷時に
テストするときは、電源端子３０１，３０２にテスタか
ら独立に同電位の電源が供給される。
【００６０】ディジタル・アナログ変換器ＤＡＣ１をテ
ストするときは、ディジタル・アナログ変換器ＤＡＣ
２，ＤＡＣ３の各入力端子は全てハイレベルにする。こ
の場合、電源ＶＤＤＴ２，ＶＤＤＴ３には電流が流れな
いので、電源端子３０１に流れる電流を測定することに
より、ディジタル・アナログ変換器ＤＡＣ１をテストす
ることができる。なお、ディジタル・アナログ変換器Ｄ
ＡＣ１のテスト方法については、第１の実施の形態で説
明した内容と同様である。
ストするときは、ディジタル・アナログ変換器ＤＡＣ
２，ＤＡＣ３の各入力端子は全てハイレベルにする。こ
の場合、電源ＶＤＤＴ２，ＶＤＤＴ３には電流が流れな
いので、電源端子３０１に流れる電流を測定することに
より、ディジタル・アナログ変換器ＤＡＣ１をテストす
ることができる。なお、ディジタル・アナログ変換器Ｄ
ＡＣ１のテスト方法については、第１の実施の形態で説
明した内容と同様である。
【００６１】上記に説明した方法を、ディジタル・アナ
ログ変換器ＤＡＣ２，ＤＡＣ３に適用することにより、
ディジタル・アナログ変換器ＤＡＣ２，ＤＡＣ３を個別
にテストすることができる。
ログ変換器ＤＡＣ２，ＤＡＣ３に適用することにより、
ディジタル・アナログ変換器ＤＡＣ２，ＤＡＣ３を個別
にテストすることができる。
【００６２】本実施の形態によるディジタル・アナログ
変換器は、図４に示す従来のディジタル・アナログ変換
器を複数同一半導体チップ上に搭載した場合に比して、
複数のディジタル・アナログ変換器を同一半導体チップ
上に搭載しても、電源端子が増加しないという特徴があ
る。
変換器は、図４に示す従来のディジタル・アナログ変換
器を複数同一半導体チップ上に搭載した場合に比して、
複数のディジタル・アナログ変換器を同一半導体チップ
上に搭載しても、電源端子が増加しないという特徴があ
る。
【００６３】なお、上記においてディジタル・アナログ
変換器ＤＡＣ１〜ＤＡＣ３を３個搭載した場合について
説明したが、同時に搭載するディジタル・アナログ変換
器の回路構成及び個数に制限はない。したがって、ディ
ジタル・アナログ変換器ＤＡＣ１〜ＤＡＣ３として、図
２で示した回路構成でも構わない。
変換器ＤＡＣ１〜ＤＡＣ３を３個搭載した場合について
説明したが、同時に搭載するディジタル・アナログ変換
器の回路構成及び個数に制限はない。したがって、ディ
ジタル・アナログ変換器ＤＡＣ１〜ＤＡＣ３として、図
２で示した回路構成でも構わない。
【００６４】また、スイッチはトランジスタで構成され
ているが、電流経路を切り替える機能を有するスイッチ
であれば、ＭＯＳトランジスタ等を使用できることは言
うまでもない。その場合、エミッタをソース、ベースを
ゲート、コレクタをドレインに置き換えるなどによりス
イッチを構成することができる。
ているが、電流経路を切り替える機能を有するスイッチ
であれば、ＭＯＳトランジスタ等を使用できることは言
うまでもない。その場合、エミッタをソース、ベースを
ゲート、コレクタをドレインに置き換えるなどによりス
イッチを構成することができる。
【００６５】
【発明の効果】以上説明したように本発明によるディジ
タル・アナログ変換器は、回路内部に独立した２系統の
電源を有する構成をとっており、バイアス回路などのテ
ストするための付随的な回路を必要としないことから、
回路規模を増大することなくテストすることができる。
タル・アナログ変換器は、回路内部に独立した２系統の
電源を有する構成をとっており、バイアス回路などのテ
ストするための付随的な回路を必要としないことから、
回路規模を増大することなくテストすることができる。
【００６６】また、バイアス回路などのテストするため
の付加回路を用いないため、付加回路のばらつき、寄生
容量及び寄生抵抗などに起因する電気的特性のばらつ
き、及び特性劣化がないという特徴がある。
の付加回路を用いないため、付加回路のばらつき、寄生
容量及び寄生抵抗などに起因する電気的特性のばらつ
き、及び特性劣化がないという特徴がある。
【００６７】さらにテスト用の専用端子を用いず、内部
電源を構成する１つの電源に流れる電流を測定すること
により電気的特性をテストするため、余分の外部端子が
不要であり、自由に用いることが可能な外部端子が多い
という効果が得られる。
電源を構成する１つの電源に流れる電流を測定すること
により電気的特性をテストするため、余分の外部端子が
不要であり、自由に用いることが可能な外部端子が多い
という効果が得られる。
【図１】本発明の第１の実施の形態を示すディジタル・
アナログ変換器の回路図である。
アナログ変換器の回路図である。
【図２】本発明の第２の実施の形態を示すディジタル・
アナログ変換器の回路図である。
アナログ変換器の回路図である。
【図３】本発明の第３の実施の形態を示すディジタル・
アナログ変換器の回路図である。
アナログ変換器の回路図である。
【図４】第１の従来例のディジタル・アナログ変換器を
示す回路図である。
示す回路図である。
【図５】第２の従来例のディジタル・アナログ変換器を
示す回路図である。
示す回路図である。
１ 第１バイアス供給源 ２ 第２バイアス供給源 ３ はしご型ＤＡ変換器 ５ 被制御回路 ６ 電流計 ７，８ 増幅器 ９，１０ 電流源 １１，１１Ａ，１１Ｂ，１１Ｃ はしご型抵抗網 １０１，１０２，２０１，２０２，３０１，３０２
電源端子 Ｒ１〜Ｒ８ 抵抗 Ｔ１〜Ｔ１８ トランジスタ Ｄ１〜Ｄ７ 定電流源 Ｐ１〜Ｐ１１ 端子 ＤＡＣ１〜ＤＡＣ３ ディジタル・アナログ変換器
電源端子 Ｒ１〜Ｒ８ 抵抗 Ｔ１〜Ｔ１８ トランジスタ Ｄ１〜Ｄ７ 定電流源 Ｐ１〜Ｐ１１ 端子 ＤＡＣ１〜ＤＡＣ３ ディジタル・アナログ変換器
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 1/00 - 1/88
Claims (8)
- 【請求項１】 第１の外部端子から供給される第１の電
源に共通接続する第１の接点と、第２の接点と、各定電
流源に接続する出力端子とを備え、ディジタル入力信号
を構成する各ビットにより出力接点と前記第１又は第２
の接点とを接続する複数の電流切替型スイッチと、 第１の抵抗とこの第１の抵抗の２倍の抵抗値を有する第
２の抵抗とをそれぞれ複数個はしご型に接続し、前記第
１の抵抗の一端を第２の外部端子から供給される第２の
電源に共通接続し、前記第１の抵抗と前記第２の抵抗と
の各共通接点を前記電流切替型スイッチの第２の接点に
接続し、前記共通接点の一つから出力電圧を取り出すは
しご型抵抗網とを備えるディジタル・アナログ変換器。 - 【請求項２】 第１の外部端子から供給される第１の電
源に共通接続する第１の接点と、第２の接点と、各定電
流源に接続する出力端子とを備え、ディジタル入力信号
を構成する各ビットにより出力接点と前記第１又は第２
の接点とを接続する複数の電流切替型スイッチと、 一端を前記電流切替型スイッチの第２の接点に接続し他
端を第２の外部端子から供給される第２の電源に接続し
た抵抗とを備え、 前記第２の接点と前記抵抗との共通接点から出力電圧を
取り出すディジタル・アナログ変換器。 - 【請求項３】 前記抵抗は前記定電流源と前記電流切替
型スイッチが形成されている半導体基板上の素子とは異
なる外部素子により構成される請求項２記載のディジタ
ル・アナログ変換器。 - 【請求項４】 前記電流切替型スイッチは、エミッタを
共通接続した差動トランジスタから構成され、前記エミ
ッタは前記定電流源に接続され、差動トランジスタを構
成する一方のトランジスタのベースに前記ビットが入力
されコレクタが前記第１の電源に接続され、差動トラン
ジスタを構成する他方のトランジスタのベースに基準電
圧が入力されコレクタが前記はしご型抵抗網の共通接点
に接続される請求項１乃至３記載のディジタル・アナロ
グ変換器。 - 【請求項５】 前記電流切替型スイッチは、ソースを共
通接続した差動トランジスタから構成され、前記ソース
は前記定電流源に接続され、差動トランジスタを構成す
る一方のトランジスタのゲートに前記ビットが入力され
ドレインが前記第１の電源に接続され、差動トランジス
タを構成する他方のトランジスタのゲートに基準電圧が
入力されドレインが前記はしご型抵抗網の共通接点に接
続される請求項１乃至３記載のディジタル・アナログ変
換器。 - 【請求項６】 請求項１又は２記載のディジタル・アナ
ログ変換器が同一半導体基板上に複数個形成され、前記
各ディジタル・アナログ変換器の第１の電源及び第２の
電源がそれぞれ共通接続される請求項１又は２記載のデ
ィジタル・アナログ変換回路。 - 【請求項７】 第１の外部端子から供給される第１の電
源に共通接続する第１の接点と、第２の接点と、各定電
流源に接続する出力端子とを備え、ディジタル入力信号
を構成する各ビットにより出力接点と前記第１又は第２
の接点とを接続する複数の電流切替型スイッチと、 第１の抵抗とこの第１の抵抗の２倍の抵抗値を有する第
２の抵抗とをそれぞれ複数個はしご型に接続し、前記第
１の抵抗の一端を第２の外部端子から供給される第２の
電源に共通接続し、前記第１の抵抗と前記第２の抵抗と
の各共通接点を前記電流切替型スイッチの第２の接点に
接続し、前記共通接点の一つから出力電圧を取り出すは
しご型抵抗網とを備えるディジタル・アナログ変換器の
テスト方法において、 前記第１の外部端子をテスタの電源供給端子に接続し、
前記第２の外部端子を前記テスタの前記第１の電源の電
位と同一電位を印加する測定端子に接続すると共に、前
記テスタでこの測定端子に流れる電流を測定することに
より、前記ディジタル・アナログ変換器の電気的特性を
テストするディジタル・アナログ変換器のテスト方法。 - 【請求項８】 第１の外部端子から供給される第１の電
源に共通接続する第１の接点と、第２の接点と、各定電
流源に接続する出力端子とを備え、ディジタル入力信号
を構成する各ビットにより出力接点と前記第１又は第２
の接点とを接続する複数の電流切替型スイッチと、 一端を前記電流切替型スイッチの第２の接点に接続し他
端を第２の外部端子から供給される第２の電源に接続し
た抵抗とを備え、 前記第２の接点と前記抵抗との共通接点から出力電圧を
取り出すディジタル・アナログ変換器のテスト方法にお
いて、 前記第１の外部端子をテスタの電源供給端子に接続し、
前記第２の外部端子を前記テスタの前記第１の電源の電
位と同一電位を印加する測定端子に接続すると共に、前
記テスタでこの測定端子に流れる電流を測定することに
より、前記ディジタル・アナログ変換器の電気的特性を
テストするディジタル・アナログ変換器のテスト方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04565398A JP3169884B2 (ja) | 1998-02-26 | 1998-02-26 | ディジタル・アナログ変換器及びそのテスト方法 |
| EP99103126A EP0939493A3 (en) | 1998-02-26 | 1999-02-17 | Digital-to-analog converter accurately testable without complicated circuit configuration and testing method for the same |
| US09/256,590 US6198418B1 (en) | 1998-02-26 | 1999-02-23 | Digital-to analog converter accurately testable without complicated circuit configuration, semiconductor integrated circuit device using the same and testing method thereof |
| CN99100843A CN1234654A (zh) | 1998-02-26 | 1999-02-25 | 数模转换器以及使用其的半导体集成电路和测试方法 |
| KR1019990006276A KR100341157B1 (ko) | 1998-02-26 | 1999-02-25 | 복잡한 회로구성없이 정확하게 테스트할 수 있는 디지털/아날로그 변환기, 이를 이용한 반도체 집적회로 및 그 테스트 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04565398A JP3169884B2 (ja) | 1998-02-26 | 1998-02-26 | ディジタル・アナログ変換器及びそのテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11243336A JPH11243336A (ja) | 1999-09-07 |
| JP3169884B2 true JP3169884B2 (ja) | 2001-05-28 |
Family
ID=12725347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04565398A Expired - Fee Related JP3169884B2 (ja) | 1998-02-26 | 1998-02-26 | ディジタル・アナログ変換器及びそのテスト方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6198418B1 (ja) |
| EP (1) | EP0939493A3 (ja) |
| JP (1) | JP3169884B2 (ja) |
| KR (1) | KR100341157B1 (ja) |
| CN (1) | CN1234654A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004510382A (ja) * | 2000-09-27 | 2004-04-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | デジタル・アナログ変換器 |
| CN101165759B (zh) | 2001-08-29 | 2012-07-04 | 日本电气株式会社 | 用于驱动电流负载器件的半导体器件及提供的电流负载器件 |
| TW583567B (en) * | 2002-06-28 | 2004-04-11 | Powerchip Semiconductor Corp | Automatic intelligent system for performing yield rate improvement and multivariate analysis of production process parameters and method thereof |
| WO2004054112A1 (en) * | 2002-12-09 | 2004-06-24 | Analog Devices, Inc. | A multi-channel integrated circuit comprising a plurality of dacs, and a method for monitoring the output of the dacs |
| JP4053433B2 (ja) * | 2003-01-07 | 2008-02-27 | 株式会社半導体エネルギー研究所 | 電流出力ｄａコンバータ回路、表示装置及び電子機器 |
| US7019676B2 (en) * | 2003-06-12 | 2006-03-28 | Matsushita Electric Industrial Co, Ltd. | D/A converter |
| US7095347B2 (en) * | 2003-06-20 | 2006-08-22 | Telasic Communication, Inc. | Digitally trimmed DAC cell |
| KR100615708B1 (ko) * | 2005-02-04 | 2006-08-25 | 삼성전자주식회사 | 동일한 동작특성을 가지는 복수개의 트랜지스터를이용하는 디지털/아날로그 컨버터 |
| WO2008109766A1 (en) * | 2007-03-06 | 2008-09-12 | Embedded Engineering Services, Inc. | Logical current division multiplexing for encoding multiple digital signals |
| US7884747B2 (en) * | 2009-06-12 | 2011-02-08 | Analog Devices, Inc. | Digital to analog converters having circuit architectures to overcome switch losses |
| US10855297B2 (en) * | 2018-06-27 | 2020-12-01 | Rambus Inc. | Phase rotator non-linearity reduction |
| US10669841B1 (en) * | 2019-11-07 | 2020-06-02 | Basin Drilling Tools LP | Systems and methods for reducing electrical interference in measurement-while-drilling data |
| CN113468039B (zh) * | 2021-08-30 | 2021-12-17 | 深圳荣耀智能机器有限公司 | 可靠性评估方法及相关设备 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4521765A (en) * | 1981-04-03 | 1985-06-04 | Burr-Brown Corporation | Circuit and method for reducing non-linearity in analog output current due to waste current switching |
| US4468652A (en) * | 1981-04-03 | 1984-08-28 | Burr-Brown Research Corporation | Digital-to-analog converter having ladder network and improved interconnection therefor |
| DE3333934A1 (de) | 1983-09-20 | 1985-04-04 | Siemens AG, 1000 Berlin und 8000 München | Integrierbarer digital/analogwandler |
| JPS61245718A (ja) * | 1985-04-24 | 1986-11-01 | Iwatsu Electric Co Ltd | デイジタル−アナログ変換器 |
| JPH0738586B2 (ja) * | 1987-02-05 | 1995-04-26 | 日本電気株式会社 | テスト回路 |
| JPS6412724A (en) * | 1987-07-07 | 1989-01-17 | Nec Corp | Digital/analog converter |
| JPH0779245B2 (ja) | 1989-05-18 | 1995-08-23 | 三菱電機株式会社 | Ｄ／ａコンバータ回路 |
| JP2703120B2 (ja) * | 1990-12-18 | 1998-01-26 | 富士通株式会社 | ディジタル・アナログ変換器 |
| JPH056375A (ja) | 1991-05-31 | 1993-01-14 | Matsushita Electric Ind Co Ltd | 郵便窓口事務処理装置と郵便窓口総合事務処理システム |
| JP3132132B2 (ja) * | 1992-04-06 | 2001-02-05 | 富士通株式会社 | Ｄ／ａ変換器 |
| JPH07131347A (ja) * | 1993-11-04 | 1995-05-19 | Mitsubishi Electric Corp | Ａ／ｄ変換器テスト回路及びｄ／ａ変換器テスト回路 |
| JP3513608B2 (ja) * | 1996-04-18 | 2004-03-31 | 株式会社ルネサステクノロジ | ディジタル／アナログ・コンバータ |
-
1998
- 1998-02-26 JP JP04565398A patent/JP3169884B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-17 EP EP99103126A patent/EP0939493A3/en not_active Withdrawn
- 1999-02-23 US US09/256,590 patent/US6198418B1/en not_active Expired - Fee Related
- 1999-02-25 KR KR1019990006276A patent/KR100341157B1/ko not_active IP Right Cessation
- 1999-02-25 CN CN99100843A patent/CN1234654A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US6198418B1 (en) | 2001-03-06 |
| KR100341157B1 (ko) | 2002-06-20 |
| KR19990072932A (ko) | 1999-09-27 |
| EP0939493A2 (en) | 1999-09-01 |
| EP0939493A3 (en) | 2002-11-13 |
| JPH11243336A (ja) | 1999-09-07 |
| CN1234654A (zh) | 1999-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3169884B2 (ja) | ディジタル・アナログ変換器及びそのテスト方法 | |
| US7345504B2 (en) | Impedance adjustable circuit having on-chip adjustable termination resistor | |
| US7480578B2 (en) | Configurable voltage regulator | |
| US7423574B2 (en) | Analog-to-digital converter with pulse delay circuit | |
| US6714888B2 (en) | Apparatus for testing semiconductor integrated circuit | |
| US6466076B2 (en) | Variable delay circuit having a ramp voltage generating unit | |
| US20150326238A1 (en) | Semiconductor device | |
| EP2038720B1 (en) | Configurable voltage regulator | |
| US7030790B1 (en) | Systems and methods for auto gain control in Bi-CMOS digital to analog converters | |
| KR100618670B1 (ko) | 액정 표시장치의 감마보정회로 | |
| US5294929A (en) | Control system for peripheral devices | |
| JP3167537B2 (ja) | Ｄａコンバータ | |
| JP2976914B2 (ja) | 可変遅延回路の測定回路 | |
| JP2962051B2 (ja) | 半導体集積回路装置 | |
| Aluri | IDDQ testing of a CMOS 10-bit charge scaling digital-to-analog converter | |
| Nimmo | Analog electronics. The poor relation? | |
| Manhaeve et al. | Semi-digital off-chip I/sub DDQ/monitor developments: towards a general-purpose digital current monitor | |
| Li | Low-cost, high-precision DAC design based on ordered element matching and verification against undesired operating points for analog circuits | |
| JP2004193420A (ja) | 半導体集積回路 | |
| Max | AD669–SPECIFICATIONS | |
| JPH05188113A (ja) | テスト機能を有する集積回路 | |
| Golla | ΔIDDQ Testing of a CMOS 12-Bit Charge Scaling Digital-to-Analog Converter | |
| Interface | with Internal Vref and SPI Interface | |
| KR20040025189A (ko) | 고전압 집적 회로 장치를 테스트할 수 있는 로직 테스터장치 | |
| JPH0998088A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010213 |
|
| LAPS | Cancellation because of no payment of annual fees |