DE3330046A1 - Halbleiterspeicher - Google Patents

Halbleiterspeicher

Info

Publication number
DE3330046A1
DE3330046A1 DE19833330046 DE3330046A DE3330046A1 DE 3330046 A1 DE3330046 A1 DE 3330046A1 DE 19833330046 DE19833330046 DE 19833330046 DE 3330046 A DE3330046 A DE 3330046A DE 3330046 A1 DE3330046 A1 DE 3330046A1
Authority
DE
Germany
Prior art keywords
voltage
capacitor
semiconductor
silicon nitride
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19833330046
Other languages
English (en)
Inventor
Tetsuro Tachikawa Tokyo Matsumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3330046A1 publication Critical patent/DE3330046A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

BESCHREIBUNG
Die vorliegende Erfindung bezieht sich auf eine Halbleiterspeichereinrichtung und insbesondere auf eine Halbleiterspeichereinrichtung mit einer Ein-Transistor-Speicherzelle, in der ein Transistor und ein Kondensator in Serie geschaltet sind.
Ein dynamischer RAM (Random Access Memory) mit einer Ein-Transistor-Speicherzelle, in der ein Feldeffekttransistor mit isolierter Gateelektrode (im folgenden kurz als "MISFET" bezeichnet) und ein Kondensator in Serie geschaltet sind, fand umfangreiche praktische Anwendung. Ein Anliegen der Herstellungstechnologie für dynamische RAMs ist es, die von den Kondensatoren einer großen Anzahl von auf einem Halbleitersubstrat gebildeten Speicherzellen belegte Fläche auf das äußerste zu reduzieren. Als eine Lösung zur Verrin- -j gerung der von den Kondensatoren belegten Fläche ist daran gedacht, ein Material mit einer relativ hohen Dielektrizitätskonstante als dielektrisches Material zu verwenden, das die Kondensatoren aufbaut. Bislang fand im allgemeinen ein Siliziumoxidfilm als dielektrisches Material Anwendung.
Es ist beabsichtigt, dieses Material durch einen Siliziumnitridfilm mit hoher Dielektrizitätskonstante zu ersetzen. Der Siliziumnitridfilm weist eine Dielektrizitätskonstante auf, die etwa doppelt so groß wie die des Siliziumoxidfilms ist. Daher kann eine erhebliche Abnahme der belegten Fläche im Vergleich zum herkömmlichen Kondensator mit Siliziumoxidfilm erwartet werden.
Als Ergebnis von experimentellen Untersuchungen stieß· der Erfinder jedoch auf das Problem, daß sich der Oberflächenzustand der Oberfläche eines Halbleitersubstrats ändert, wenn auf ihr unter Verwendung eines Siliziumnitridfilms als dielektrischem
Material zwischen den zwei Kondensatorelektroden ein Kondensator gebildet wird, wodurch sich der Wert der Kapazität des Kondensators je nach der Größe und der Polarität der an die Elektroden angelegten Spannung ändert. Insbesondere zeigten die experimentellen Untersuchungen des Erfinders, daß entsprechend der Größe und der Polarität der angelegten Spannung unvorteilhafte Ladungsträger in einem Fangstellen-(trap-)Bereich des dielektrischen Films angesammelt werden, falls auf der Oberfläche eines HaIbleitersubstrats ein Siliziumoxidfilm gebildet und dieser wieder mit einem Siliziumnitridfilm überzogen wird, um beide Filme als den dielektrischen Film eines Kondensators zu verwenden. .Diese Ladungsträger ändern den Oberflächenzustand des Halbleitersubstrats,wodurch eine zeitliche Veränderung des Kapazitätswertes des Kondensators herbeigeführt wird. Die Veränderung des Kapazitätswertes des Kondensators bildet den Grund für zeitweise auftretende Fehler (soft errors) oder für die Fehlfunktion der Speichereinrichtung und schlägt sich in der Begrenzung der Lebensdauer nieder, während der die Speichereinrichtung einen normalen Betrieb durchführt.
Die vorliegende Erfindung wurde auf der Grundlage der Erkenntnis gemacht, daß die Verwendung eines dielektrischen Films mit hoher Dielektrizitätskonstante mit dem obengenannten Problem der Spannungsabhängigkeit verbunden'ist. Eine Aufgabe der vorliegenden Erfindung ist es, die auf die Spannungsabhängigkeit zurückzuführende Verschlechterung von Charakteristika in einer Speichereinrichtung mit einer Speicherzelle zu verhindern, in der ein Daten-Speicherkondensator aus einem dielektrischen Film mit hoher Dielektrizitätskonstante, wie z.B. einem Siliziumnitridfilm, gebildet ist.
In der erfindungsgemäßen Speichereinrichtung weist ein zum Aufbau einer Ein-Transistor-Speicherzelle mit einem
MISFET in Serie geschalteter Speicherkondensator einen SjLliziumnitridfilm, der unter Abdeckung der Oberfläche eines vorgegebenen Bereichs eines Halbleitersubstrats gebildet ist, und eine leitende Schicht auf, die unter Abdeckung des Siliziumnitridfilms gebildet und mit einem Anschluß zum Anlegen einer Spannung verbunden ist, die kleiner als eine Spannung zur Beaufschlagung einer Bit-(oder Daten-)Leitung ist.
Diese und andere Aufgaben sowie die Vorteile der Erfindung werden aus der folgenden Beschreibung bevorzugter Ausführungsformen deutlich, die in Verbindung mit den anliegenden Zeichnungen erfolgt.
Fig. 1 zeigt in einem Querschnitt die Struktur einer Speicherzelle gemäß der vorliegenden Erfindung;
Fig. 2 zeigt ein der in Fig. 1 dargestellten Speicherzelle entsprechendes Schaltbild; Fig. 3 zeigt in einer graphischen Darstellung die
Beziehung zwischen der Belastungsspannung Vg und der Änderung AV^n der Flachbandspannung;
Fig. 4 zeigt in einer graphischen Darstellung die Beziehung zwischen der Belastungsspannung V und der Zeit T zur Veränderung von AV„B auf einen vorgegebenen Wert;
:5 Fig. 5 zeigt in einem Schaltbild eine Speichereinrichtung nach der vorliegenden Erfindung; und Fig. 6 zeigt eine graphische Darstellung zur Erklärung cer Betriebsweise des in Fig. 5 gezeigten Schaltkreises.
Die Figuren 1 und 2 zeigen eine Ausführungsform eines dynamischen RAM gemäß der vorliegenden Erfindung, in der eine Serienschaltung aus einem schaltenden MISFET und einem Speicherkondensator als Speicherzelle, auf einem Kalbleitersubstrat gebildet ist. Zuerst soll ein Speicher-
zellonteil gemäß der vorliegenden Erfindung unter Bezugnahme auf Fig. 1 beschrieben werden.
In Fig. 1 bezeichnet das Bezugszeichen C ein Teilstuck, in dem der Speicherkondensator der Speicherzelle gebildet ist, und das Bezugszeichen Q ein Teilstück, in dem der mit dem Kondensator C in Serie geschaltete schaltende N-Kanal-MISET gebildet ist. Der schaltende MISFET weist einen dünnen Gate-Isolierfilm 10, der auf der Hauptoberfläche eines P-dotierten HalbleiterSubstrats 1, und eine Gate-Elekcrodenschicht 11 auf, die darauf ausgebildet ist. Ein P-dotiertes einkristallines Siliziumsubstrat mit, zum Beispiel, der (100)-Kristallebene als Oberfläche findet als Substrat 1 Anwendung, und ein Siliziumoxid (SiO_)-FiIm kann als der Gate-Isolierfilm verwendet werden.
Zusätzlich dient ein polykristalliner Siliziumfilm als Gateelektrode 11. Im Substrat 1 sind die N -dotierten Halbleiterbereiche 8 und 9 gebildet, um den Kanalbereich des MISFET festzulegen. Jeder dieser beiden Bereiche arbeitet sowohl als Source- als auch als Drain-Bereich.
Der Kondensator C weist einen N -dotierten Halbleiterbereich 7 auf, der im Anschluß an den als Drain- oder Sourcebereich arbeitenden Halbleiterbereich 8 gebildet ist. Dieser Bereich 7 belegt eine vorgegebene Fläche je nach demvom Kondensator geforderten Kapazitätswert und bildet eine Elektrode des Kondensators.
Auf dem Bereich 7 ist ein dünner Siliziumoxidfilm 2 ausgebildet. Dieser Siliziumoxidfilm soll die Spannung auf der Oberfläche des Substrats mindern, die. der Differenz zwischen den thermischen Ausdehnungskoeffizienten des Substrats 1 und eines darauf auszubildenden Siliziumnitrid (Si-N.)-Films zuzuschreiben ist, und dadurch die Entwicklung von Kristalldefekten verhindern.
Auf dem Siliziumoxidfilm 2 ist erfindungsgemäß der Siliziumnitridfilm 3 ausgebildet. Auf dem Siliziumnitridfil \
ist ein weiterer dünner Siliziumoxidfiim 4 und darauf aus polykristallinen» Silizium die Gegenelektrode 5 des Kondensators gebildet. Die Gegenelektrode 5 steht dem Bereich 7 gegenüber und belegt eine Fläche, die im wesentlichen gleich der des Bereichs 7 ist.Diese Elektrode 5 kann zusammen mit einer auf dem Halbleitersubstrat verlaufenden Leiterbahn hergestellt werden. Zwischen den Bereichen, die die Zellen bilden, ist ein dicker Siliziumoxidfiim (Feld-Siliziumoxid-Film) 6 ausgebildet. In dieser Struktur wird der Siliziumnitridfilm 3 mit hoher Dielektrizitätskonstante als der dielektrische Film des Kondensators verwendet, so daß die Fläche, die der den Kondensator bildende Teil C belegt,erniedrigt werden kann.In der vorliegenden Erfindung kann der Siliziumnitridfilm
1j auch direkt auf dem Substrat 1 ausgebildet werden. Wie oben beschrieben,führt die Differenz zwischen den thermischen Ausdehnungskoeffizienten des Siliziumsubstrats und des Siliziumnitridfilms jedoch zu einer thermischen Beanspruchung in .der Oberfläche des Siliziumsubstrats 1 und verursacht
in ihr Kristalldefekte,, wenn der Siliziumnitridfilm direkt auf der Oberfläche des Siliziumsubstrats 1 ausgebildet wird. Vorzugsweise wird der Siliziumnitrid (Si3N4)-Film deshalb auf dem Weg über den SiO^-Film gebildet. Darüberhinaus werden ohne dazwischen angeordneten SiO3-FiIm die Grenz-
flächencharakteristika instabil und die Größe der: Flachbandspannung V ändert sich, wodurch eine zeitliche Änderung in der Kapazitäts (C)-Spannungs (V)-Charakteristik verursacht wird» Weiterhin tritt ein Verluststrom auf und die Durchbruchspannung nimmt ab. Es ist deshalb vorteilhaft, den Si3N4-FiIm über dem SiO3-FiIm auszubilden.
In dieser Speicherzelleneinrichtung ist in Übereinstimmung mit der vorliegenden Erfindung ein Anschluß P1 mit der Elektrode 5 des Kondensators verbunden. Über diesen Anschluß P„ wird eine vorgeschriebene Spannung V angelegt. Wie in Fig. 2 dargestellt, ist die Spannung V
entsprechend einer Spannung, die an eine mit der Speicherzelle verbundene Bit-Leitung (Datenleitung) BL angelegt ist, in Übereins ti miriung mit dem logischen Pegel "1" oder "0" der Daten vorgegeben. Bezeichnet V„ die Spannung auf dem logischen Pegel "1", die an die Bit-Leitung BL angelegt werden soll, und V die Spannung auf dem logischen Pegel
Li
"0", so genügt die Spannung V der Relation V < V < V . Insbesondere sollte die Spannung V vorzugsweise auf einen Wert V + VT festgesetzt werden, damit die * 2
Spannung, die an die Halbleitersubstrat-Elektrode 7 des
Kondensators angelegt wird, für positives und negatives Vorzeichen den gleichen Absolutwert aufweist. Verändert sich die Spannung der Bit-Leitung BL beispielsweise zwischen 1C V= +5 V und VT = 0 V, so wird angestrebt, V_ = + 2,5 V
D Π Ij ir
festzusetzen. Wird V auf + 2,5 V festgesetzt, so wird eine über die beiden Elektroden (5,7) des Kondensators bei V = + 5 V angelegte Spannung V zu + 2,5 V, so daß
Xl O
die Substratelektrode 7 bezüglich der Elektrode 5 positiv gepolt ist". Umgekehrt wird die über die beiden Elektroden des Kondensators bei V„ = 0 V angelegte Spannung V0 zu - 2,5
Xl O
V, so daß die Substratelektrode 7 bezüglich der Elektrode negativ gepolt ist.
Damit besteht der Hauptpunkt gemäß der vorliegenden „c Erfindung darin, daß die Spannung Vq, die an die beiden Elektroden (5,7) des Kondensators C angelegt werden soll (im folgenden als "Belastungsspannung" bezeichnet), sowohl für Spannungen mit positivem als auch mit negativem Vorzeichen so klein wie möglich gehalten wird. Der Grund dafür wird aus der folgenden Beschreibung deutlich.
Zuerst fand der Erfinder heraus, daß beim Kondensator C mit Siliziumnitridfilm als dielektrischem Film folgende Erscheinung auftritt:
Fig. 3 zeigt in einer graphischen Darstellung das Ergebnis einer experimentellen Untersuchung, die über die Beziehung zwischen der Belastungsspannung V (V) und der Flachbandspannung V„o (V), die als Indikator für einen Oberflächenladungszustand dient, durchgeführt wurde. Die Kondensatorstruktur war dabei ähnlich der des in der Ausführungsform nach Fig. 1 gezeigten Kondensators C, daß heißt, auf einem Siliziumsubstrat wurden nacheinander ein SiOp-FiIm, ein Si-N4-FiIm, ein SiO3-FiIm und eine polykristalline Siliziumschicht gebildet. Die positive Belastungsspannung Vc gibt an, daß die Halbleitersubstratelektrode 7 bezüglich der Elektrode 5 positiv wird, wohingegen die negative Belastungsspannung Vc angibt, daß die Substratelektrode 7 bezüglich der Elektrode 5 negativ wird.
Es lagen dabei folgende Untersuchungsbedingungen vor: Die Dicke des Siliziumnitridfilms 3 betrug 18 nm und die des obersten Siliziumoxidfilms 4 2 nm. Weiterhin fanden als unterster Siliziumoxidfilm 2 Filme mit einer unterschiedlichen Dicke von 11 nm, 15 nm und 21 nm Anwendung.
Die Belastungsspannung V0 wurde bei Raumtemperatur für eine Minute angelegt. Die Kurven A, B und C in Fig. 3 entsprechen den Proben, · bei denen die untersten Siliziumoxid (SiOp)-Filme 2 11 nm, 15 nm bzw. 21 nm dick sind.
Wie in Fig. 3 dargestellt ändert sich die Flachbandspannung V„_, nicht und verläuft in einem Bereich R1 flach, selbst wenn sich die Belastungsspannung V„ ändert. Im Gegensatz dazu verändert sich die Flachbandspannung V„R für höhere Belastungsspannungen Vc und ihr flacher Verlauf geht außerhalb des Bereiches R1 in einen Anstieg über. Diese Erscheinung wurde experimentell ermittelt.
Nach weiteren eingehenden Untersuchungen dieser Erscheinung beobachtete der Erfinder bei einer Meßtemperatur von 125 C den Zusammenhang zwischen der positiven Belastungs-
spannung Vc (V) und der Zeitspanne T (Minute), in der sich AV^n auf vorgebene Werte verändert (hier: 30 mV und 100 mV). Fig. 4 stellt die Veränderungen von V„ in Abhängigkeit von der Belastungsspannung V„ dar. Der Auftrag derzeitspannen T,in denen AVpB - 30 mV wird, in Beziehung zur Belastungsspannung Vc führte zu einer geraden Linie A in Fig. 4 und der Auftrag der Zeitspannen T, in denen AV„„ zu - 100 mV wird, zu einer geraden Linie B.
Aus Fig. 4 wird deutlich, daß sich mit dem Anstieg der Belastungsspannung Vc die Zeitspanne verkürzt, in der AV1-,-, den vorgegebenen Wert verändert. Dementsprechend
Γ D
war aus Fig. 4 zu erkennen, daß beim erfindungsgemäßen Kondensator mit dem Siliziumnitridfilm als Isolierfilm der Betrieb mit einer niedrigeren Belastungsspannung oder mit einer niedrigeren angelegten Spannung den Oberflächenzustand weniger verändert.
Dafür wird folgender Grund vorliegen: Falls der Siliziumnitridfilm Anwendung findet, wird darin ein die Ladungen einfangender Bereich (Trap-Niveau) gebildet, und die Ladungen werden durch die angelegte Spannung auf dem Trap-Niveau gespeichert, so daß sich der Oberflächenzustand des den Kondensator aufbauenden Halbleitersubstrats ändert. Die Änderung von V^n schlägt sich in der Änderung des Kapazitätswertes des Kondensators nieder. Diese Änderung schwankt weitgehend entsprechend der Anlegezeit der Belastungsspannung Vc..Folglich zeigt sich bezüglich eines vorgegebenen Anfangswertes eine große Kapazitätsänderung und die Funktion des Kondensators der Speicherzelle wird beeinträchtigt. Als Grund dafür wird eine Änderung der gespeicherten.Ladungen des Trap-Niveaus mit der Zeit angesehen. Die Änderung des Kapazitätswertes, nämlich von AV„B, nimmt bei größerer Belastungsspannung zu.
Wie aus diesen in den Figuren 3 und 4 dargestellten Ergebnissen deutlich wird, kann die Funktion der Speicherzelle für eine längere Zeit erhalten werden, wenn die an die beiden Kondensatorelektroden angelegte Belastungsspannung kleiner ist»
Die vorliegende Erfindung wurde auf der Grundlage dieser Tatsache gemacht. Im Prinzip liegt der Gegenstand der Erfindung darin, daß die an den Kondensator C angelegten Spannungen in beiden Polaritäten so klein wie möglich gemacht werden«, Daß heißt, die Spannung Vc, die am Kondensator angelegt werden soll, kann dann für beide Polaritäten klein gehalten werden, wenn die Spannung V (Elektrodenspannung der Speicherzelle), die über den Anschluß P1 an eine Elektrode des Kondensators C angelegt werden soll, wie oben beschrieben, entsprechend der Relation V < Vp < V„ festgelegt wird.
Insbesondere kann für beide Polaritäten der gleiche Absolutwert der Spannung angelegt werden, wenn die Spannung Vp auf Vp= (VL + VH)/2 festgesetzt wird.
Es werde beispielsweise angenommen, daß im Falle des Betriebs der Speichereinrichtung der hohe Pegel ("1"-Pegel) V der Bit-Leitung BL 5 V beträgt, während der niedrige Pegel ("O"-Pegel) V_ 0 V beträgt. Die Belastungsspannungen Vc
J-j ο
des Kondensators C können dann, falls die Elektrodenspannung der Speicherzelle V_. auf (V_ + V„)/2=2,5 V gesetzt wurde,
Jr Xj H
auf einen Absolutwert von 2,5 V reduziert werden, wie in folgender Tabelle dargestellt:
Logischer Pegel
VH = + 5 V 30 V- = Ό V
Xj
Während oben beispielhaft eine Halbierung für die Elektrodenspannung der Speicherzelle V_ dargestellt wurde, kann
VP = + 2 ,5 V
vs = + 2 ,5 V
vs = - 2 ,5 V
\J -J
diese angelegte Spannung V auf Grundlage einer Versorgungss.pannung (die im wesentlichen den V„-Pegel vorgibt) gewählt
rl
werden.. Z.B. kann Vc auf einen Bereich zwischen - 1 und + 4 V beschränkt werden, wenn Vp auf + 1 V gesetzt ist, und V„ kann auf einem Bereich zwischen - 4 V und + 1 V beschränkt werden, wenn Vp auf + 4 V festgesetzt ist. Die Belastungsspannung kann innerhalb des in Fig. 3 gezeigten Bereiches R1 gewählt werden, in dem AV7111, nicht ansteigt, und die
I to
Spannung V kann auf einem Spannungspegel zwischen dem hohen und dem niedrigen logischen Pegel festgesetzt werden.
Als einen Aspekt gibt die vorliegende Erfindung den Kondensator unter Verwendung des Siliziumnitridfilms als dielektrischem Film an. Die vorliegende Erfindung ist jedoch allgemein auf einen dielektrischen Film anwendbar, der die sogenannte Spannungsabhängigkeit aufweist, die den Oberflächenzustand einer Halbleitersubstratoberfläche in Abhängigkeit von der Größe der Spannung oder der Richtung eines elektrischen Feldes instabil macht. Erfindungsgemäß wird das elektrische Feld des Kondensatorteils einer Speieherzelle optimiert, wodurch eine Erhöhung der Zuverlässigkeit und..der Dufchbruchspannung erzielt werden kann. Darüberhinaus können nach der vorliegenden Erfindung die Kapazitätselektroden eines Ein-Transistor-RAMs kleiner gemacht werden, was zur Vergrößerung der Kapazität des Ein- Transistor-RAMs nutzbar ist.
Fig. 5 zeigt einen Schaltplan der Halbleiterspeichereinrichtung der vorliegenden Erfindung , die unter Verwendung der oben beschriebenen Speicherzellen auf einem einzigen Halbleitersubstrat aufgebaut ist. In Fig. 5 wird mit M-CELL der Speicherzellenbereich bezeichnet. Die Speicherzellen sind in einer Matrixform angeordnet. SA bezeichnet einen Leseschaltkreis, der sich aus den N-Kanal MISFETs Q. bis Q zusammensetzt. <£„ bezeichnet ein Steuer-
impulssignaljr das den Leseschaltkreis SA steuert. Jeder Leseschaltkreis ist mit einem Paar angrenzender Bitleitungen BL1 und BL- (BL2 un<^ BL?) gekoppelt- Mit D-CELL wird eine Blindzelle bezeichnet, die mit jeder Bit-Leitung verbunden und ähnlich wie die Speicherzelle aus einem MISFET Q1 und einem Kondensator C aufgebaut ist. Der Kapazitätswert des Kondensators C der Blindzelle D-CELL ist jedoch etwa auf die Hälfte des Wertes des Kondensators C der Speichel zelle M-CELL festgesetzt. Der Kondensator C1 kann mit der cleichen Struktur wie der Kondensator C der oben beschriebenen Speicherzelle gebildet werden.
Mit WL. bis WLfi werden Wortleitungen bezeichnet, die mit den in den entsprechenden Zeilen angeordneten Speicheroder Blindzellen verbunden sind.
Mit AC wird eiJi.aktiver Rücksetzschaltkreis und mit PC ein Vorladeschaltkreis bezeichnet, der aus einem von einem Steuersignal Φ., angesteuerten N-Kanal MISFET Qg aufgebaut ist.
In dieser Schaltkreisanordnung ist eine Versorgungsspannung V zum Beispiel auf + 5 V festgesetzt. Da die Versorgungsspannung Vnn im wesentlichen den hohen Pegel V„ der logischen Pegel der Bit-Leitung BL mit + 5 V vorgibt, wird die auf dem Anschluß P1 einzuprägende Spannung V auf + 2,5 -V festgesetzt, um die Belastungsspannung V„ des Kondensators C oder C wie oben ausgeführt zu reduzieren. Der Anschluß P1 dient zur Zuführung der externen Spannung VD, um den Einfluß der-Belastungsspannung Vc auf den Kondensator zu verringern. Konkret sind die Anschlüsse P1 der in Matrixform angeordneten Kondensatoren C und C miteinander sowie mit einer (nicht gezeigten) Leistungsversorgung V verbunden. Die Leiter zur gegenseitigen Verbindung der Anschlüsse P1 können durch eine polykristalline Siliziumschicht auf identischer Höhe gebildet werden, so daß sie unmittelbar mit der polykristallinen Siliziumschicht 5 (Fig. 1) zusammenhängen, die eine Elektrode jedes der
Kondensatoren C und C bildet.
Fig. 6 ist ein Betriebsimpulsdiagramm, das die Betriebsweise der in Fig. 5 dargestellten Speichereinrichtung verdeutlicht. In Fig. 6 wird mit t. der Zeitpunkt bezeichnet, zu dem der Vorladeschaltkreis PC arbeitet, und mit t„ der Zeitpunkt, zu dem ein Paar vorgegebener Wortleitungen WL ausgewählt wird, um eine bestimmte Speicherzelle M-CELL und eine dieser entsprechende Blindzelle D-CELL zu betreiben. Weiterhin bezeichnet t3 den Zeitpunkt, zu dem der Verstärkerbetrieb des Leseschaltkreises SA in Gang gesetzt wird, und t den Zeitpunkt, zu dem der aktive Rücksetz-r-Schaltkreis AC arbeitet. Wie aus den Betriebszuständen deutlich wird, werden die Spannungspegel des Paares der Bitleitungen BL und BL komplementär geändert, so daß die Anschlußspannungen V mit ..einander entgegengesetzten Vorzeichen an die jeweiligen"Kondensatoren C und C der Speicherzelle und der Blindzelle angelegt werden.
Da zu diesem Zeitpunkt die Spannung (2,5 V), die gleich der Hälfte der 5 V des hohen Pegels der Bit-Leitungen ist, an ein Ende jedes der Kondensatoren C und C über den Anschluß Pwwie oben beschrieben,angelegt ist, weist die an die Elektroden jedes Kondensators angelegte Spannung einen Absolutwert von 2,5 V auf. Demgemäß kann die zeitliche Veränderung der Kondensatoren verhindert werden.
Die vorliegende Erfindung ist nicht auf die obigen Ausführungsformen beschränkt, sondern es sind innerhalb eines Bereiches, in dem der Erfindungsgegenstand nicht geändert wird, verschiedene Abwandlungen möglich.
Ah/CG

Claims (3)

FATENTA N W^I/PE ..""". ". STREHL SOTÜBBL'-HOPF "SCHULZ WIDENMAYEKSTRASSE 17. D-8000 MÜNCHEN 22 HITACHI, LTD. DEA-26 158 19. August 1983 HALBLEITERSPEICHER PATENTANSPRÜCHE
1. Halbleiterspeichereinrichtung, gekennzeichnet durch
(a) eine Speicherzelle mit einer Serienschaltung aus einem s> haltenden MISFET (Q) und einem Speicherkondensator (C), wcoei der Speicherkondensator (C) aus einem Halbleiterbereich eines Halbleitersubstrats (1), einem über einer Oberfläche dieses Halbleiterbereiches ausgebildeten Siliziumnitridfilm (3) und einer über dem Siliziumnitridfilm (3) ausgebildeten leitenden Schicht (5) aufgebaut ist;
(b) eine Bitleitung (BL), die mit einem Ende der Serienschaltung verbunden ist und eine Signalspannung (V , V1.) liefert; und
(c) einen Anschluß (P1), der mit dem anderen Ende der Serienschaltung verbunden ist und diesem anderen Ende der Serienschaltung eine Spannung (V ) zuführt,
ν » ι it »
wobei die zwischen dem Halbleiterbereich und der leitenden Schicht (5) gespeicherte Spannung des Speicherkondensators (C) einen kleineren Absolutwert als die der Bitleitung (BL) zugeführte Signalspannung (V11, VT)
ΓΙ i_i
aufweisen kann.
2. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekenn zei'chnet , daß der Siiiziumnitridfilm (3) auf einem Siliziumoxidfilm (2) gebildet ist, der auf dem Halbleiterbereich gebildet ist.
3. Halbleiterspeichereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine Spannung (V ), die gleich oder annäherend gleich der Hälfte der Signalspannung (VTT, VT) ist, an den Anschluß
HL .
(P1) angelegt ist.
DE19833330046 1982-09-22 1983-08-19 Halbleiterspeicher Ceased DE3330046A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57163888A JPH0612619B2 (ja) 1982-09-22 1982-09-22 半導体メモリ装置

Publications (1)

Publication Number Publication Date
DE3330046A1 true DE3330046A1 (de) 1984-03-22

Family

ID=15782701

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833330046 Ceased DE3330046A1 (de) 1982-09-22 1983-08-19 Halbleiterspeicher

Country Status (10)

Country Link
US (5) US4638460A (de)
JP (1) JPH0612619B2 (de)
KR (1) KR910009548B1 (de)
DE (1) DE3330046A1 (de)
FR (1) FR2533348B1 (de)
GB (1) GB2128430B (de)
HK (1) HK188A (de)
IT (1) IT1168281B (de)
MY (1) MY102019A (de)
SG (1) SG88687G (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3841588A1 (de) * 1987-12-10 1989-06-29 Hitachi Ltd Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE4134531A1 (de) * 1990-10-18 1992-04-23 Mitsubishi Electric Corp Halbleitervorrichtung mit einem dielektrischen kondensatorfilm in mehrschichtstruktur und verfahren zum steuern der halbleitervorrichtung

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0612619B2 (ja) * 1982-09-22 1994-02-16 株式会社日立製作所 半導体メモリ装置
JPS6018948A (ja) * 1983-07-12 1985-01-31 Nec Corp 半導体集積回路装置
DE151898T1 (de) * 1984-01-05 1985-11-21 Mostek Corp., Carrollton, Tex. Verfahren und anordnung zur ausgleichung einer speicherzelle.
US5187685A (en) * 1985-11-22 1993-02-16 Hitachi, Ltd. Complementary MISFET voltage generating circuit for a semiconductor memory
JPH0789433B2 (ja) * 1985-11-22 1995-09-27 株式会社日立製作所 ダイナミツク型ｒａｍ
JP2610830B2 (ja) * 1986-07-01 1997-05-14 株式会社日立製作所 半導体記憶装置のメモリセルの極板電圧設定方法
JPS6421788A (en) * 1987-07-16 1989-01-25 Nec Corp Semiconductor memory device
JP2535084B2 (ja) * 1990-02-19 1996-09-18 シャープ株式会社 半導体装置の製造方法
JPH06243678A (ja) * 1993-02-19 1994-09-02 Hitachi Ltd ダイナミック型ｒａｍとそのプレート電圧設定方法及び情報処理システム
JPH0794600A (ja) * 1993-06-29 1995-04-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5570317A (en) * 1994-07-19 1996-10-29 Intel Corporation Memory circuit with stress circuitry for detecting defects
JP2000056323A (ja) * 1998-08-12 2000-02-25 Hitachi Ltd 液晶表示装置
US6552887B1 (en) * 2000-06-29 2003-04-22 Intel Corporation Voltage dependent capacitor configuration for higher soft error rate tolerance
JP2003006041A (ja) * 2001-06-20 2003-01-10 Hitachi Ltd 半導体装置
US9633710B2 (en) * 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2741152A1 (de) * 1976-09-13 1978-03-16 Texas Instruments Inc Speicherzelle fuer einen silizium- gate-n-kanal-mos-direktzugriffspeicher und verfahren zu ihrer herstellung
US4322881A (en) * 1978-12-26 1982-04-06 Vlsi Technology Research Association Method for manufacturing semiconductor memory devices
GB2098397A (en) * 1981-05-13 1982-11-17 Hitachi Ltd Semiconductor memory device
EP0070426A2 (de) * 1981-07-22 1983-01-26 International Business Machines Corporation Dicht packbare dynamische Speicherzellenanordnung und Herstellungsverfahren

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3387286A (en) * 1967-07-14 1968-06-04 Ibm Field-effect transistor memory
US3893152A (en) * 1973-07-25 1975-07-01 Hung Chang Lin Metal nitride oxide semiconductor integrated circuit structure
US4094008A (en) * 1976-06-18 1978-06-06 Ncr Corporation Alterable capacitor memory array
JPS5457875A (en) * 1977-10-17 1979-05-10 Hitachi Ltd Semiconductor nonvolatile memory device
JPS5666065A (en) * 1979-11-01 1981-06-04 Mitsubishi Electric Corp Semiconductor memory unit
JPS5927102B2 (ja) * 1979-12-24 1984-07-03 富士通株式会社 半導体記憶装置
US4456978A (en) * 1980-02-12 1984-06-26 General Instrument Corp. Electrically alterable read only memory semiconductor device made by low pressure chemical vapor deposition process
US4458336A (en) * 1980-10-22 1984-07-03 Fujitsu Limited Semiconductor memory circuit
US4459684A (en) * 1981-06-02 1984-07-10 Texas Instruments Incorporated Nonvolatile JRAM cell using nonvolatile capacitance for information retrieval
JPS57111879A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Semiconductor storage device
JPH0612619B2 (ja) * 1982-09-22 1994-02-16 株式会社日立製作所 半導体メモリ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2741152A1 (de) * 1976-09-13 1978-03-16 Texas Instruments Inc Speicherzelle fuer einen silizium- gate-n-kanal-mos-direktzugriffspeicher und verfahren zu ihrer herstellung
US4322881A (en) * 1978-12-26 1982-04-06 Vlsi Technology Research Association Method for manufacturing semiconductor memory devices
GB2098397A (en) * 1981-05-13 1982-11-17 Hitachi Ltd Semiconductor memory device
EP0070426A2 (de) * 1981-07-22 1983-01-26 International Business Machines Corporation Dicht packbare dynamische Speicherzellenanordnung und Herstellungsverfahren

Non-Patent Citations (14)

* Cited by examiner, † Cited by third party
Title
Digest of Technical Papers, ISSU 1975,S.102,103 *
Electronics, Nov. 30, 1981, S.104-106 *
EP- 70 426 veröff.26.01.1983
GB- 20 98 397 veröff.17.11.1982
IBM TDB, Vol.15, Nr.4,Sept.1972, S.1192,1193 *
IBM Technical Disclosure Bulletin, Vol.23, No.12, May 1981, S.5290-5291 *
IBM Technical Disclosure Bullletin, Bd.18, No.4, Sept. 1975, S.1019 u.10 20 *
IEEE Trans. on Electron Devices, Bd.ED-26, No.6 Juni 1979, S.839-952 *
IEEE Transactions on Electron Devices,Okt.1976, S.1187-1189 *
Solid-state Electronics,1974, Vol.17,Nr.10, S.1001-1011 *
US-Z
US-Z: Electronics, Nov. 30, 1981, S.104-106
US-Z: IBM Technical Disclosure Bullletin, Bd.18, No.4, Sept. 1975, S.1019 u.1020
US-Z: IEEE Trans. on Electron Devices, Bd.ED-26, No.6 Juni 1979, S.839-952

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3841588A1 (de) * 1987-12-10 1989-06-29 Hitachi Ltd Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE4134531A1 (de) * 1990-10-18 1992-04-23 Mitsubishi Electric Corp Halbleitervorrichtung mit einem dielektrischen kondensatorfilm in mehrschichtstruktur und verfahren zum steuern der halbleitervorrichtung
US5274586A (en) * 1990-10-18 1993-12-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a capacitor dielectric film of multilayer structure and a method of controlling the same

Also Published As

Publication number Publication date
US4887237A (en) 1989-12-12
IT1168281B (it) 1987-05-20
GB8320218D0 (en) 1983-09-01
US4740920A (en) 1988-04-26
SG88687G (en) 1988-06-03
HK188A (en) 1988-01-15
JPH0612619B2 (ja) 1994-02-16
GB2128430A (en) 1984-04-26
US5148392A (en) 1992-09-15
KR840005887A (ko) 1984-11-19
GB2128430B (en) 1986-11-26
JPS5954097A (ja) 1984-03-28
US4991137A (en) 1991-02-05
US4638460A (en) 1987-01-20
MY102019A (en) 1992-02-29
KR910009548B1 (ko) 1991-11-21
IT8322951A0 (it) 1983-09-21
FR2533348B1 (fr) 1991-10-31
FR2533348A1 (fr) 1984-03-23

Similar Documents

Publication Publication Date Title
DE3330046A1 (de) Halbleiterspeicher
DE68911044T2 (de) Halbleiterspeicher.
DE3311923C2 (de)
DE2725613C2 (de) Speicherschaltung mit Zwei-Transistor-Speicherzellen und Verfahren zu ihrem Betrieb
DE69017953T2 (de) Mehrstufen-Boosterschaltkreis mit wirksamem Ladungstransfer zwischen aufeinanderfolgenden Stufen.
EP0566585B1 (de) Speicherzellenanordnung und verfahren zu deren betrieb
DE3035484C2 (de) Leseschaltung
DE69216728T2 (de) Hochstabile statische Speichereinrichtung mit Metalloxid-Halbleiter-Feldeffekttransistoren
EP1103051B1 (de) Ferroelektrische speicheranordnung
DE3486418T2 (de) Halbleiterspeicheranordnung
DE2823854C3 (de) Integrierte Halbleiterspeichervorrichtung
DE2614698C2 (de) Halbleiterspeicher
DE69022621T2 (de) Integrierter ferro-elektrischer Kondensator.
DE3219235A1 (de) Elektrisch programmierbarer nur-lese-speicher
DE4134531C2 (de) Erhöhung der Lebensdauer eines Speicherkondensators durch Wahl einer Festspannung
DE2622307C2 (de) Integrierte Halbleiterspeichervorrichtung
EP1119004A1 (de) Halbleiter-Speicheranordnung mit Auffrischungslogikschaltung sowie Verfahren zum Auffrischen des Speicherinhaltes einer Halbleiter-Speicheranordnung
DE2754987C2 (de) Halbleiter-Speichervorrichtung
DE2431079C3 (de) Dynamischer Halbleiterspeicher mit Zwei-Transistor-Speicherelementen
DE3915594C2 (de) Kondensator, insbesondere für integrierte Halbleiterschaltungen
DD141082A5 (de) Datenspeicherzelle
DE2926417A1 (de) Dynamische halbleiterspeicherzelle und verfahren zu ihrer herstellung
DE2309616A1 (de) Hybride speicherschaltung
DE2734354A1 (de) Speicherelement
DE3050249C2 (de) Integrierte statische Speicherzelle

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8110 Request for examination paragraph 44
8131 Rejection