DE3314973C1 - Schaltungsanordnung zur Erzeugung einer stabilen festen Frequenz - Google Patents
Schaltungsanordnung zur Erzeugung einer stabilen festen FrequenzInfo
- Publication number
- DE3314973C1 DE3314973C1 DE19833314973 DE3314973A DE3314973C1 DE 3314973 C1 DE3314973 C1 DE 3314973C1 DE 19833314973 DE19833314973 DE 19833314973 DE 3314973 A DE3314973 A DE 3314973A DE 3314973 C1 DE3314973 C1 DE 3314973C1
- Authority
- DE
- Germany
- Prior art keywords
- frequency
- oscillator
- generated
- gate
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 claims 2
- 230000000712 assembly Effects 0.000 claims 1
- 238000000429 assembly Methods 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 238000009795 derivation Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 claims 1
- 230000006870 function Effects 0.000 claims 1
- 238000012432 intermediate storage Methods 0.000 claims 1
- 230000000737 periodic effect Effects 0.000 claims 1
- 230000007704 transition Effects 0.000 claims 1
- 230000004304 visual acuity Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Processing Of Color Television Signals (AREA)
Description
mißt bzw. aufsummiert. Das Zählergebnis M wird an den einen Eingang einer Vergleichsstufe 10 geschaltet,
die den eingegebenen Wert M mit einem Sollwert P vergleicht. Der Sollwert Pergibt sich aus dem Produkt
von D und R, wobei R das Verhältnis von F1 der Sollfrequenz
des Oszillators 1 und Fo, der dem Teiler 4 zugeführten Frequenz, darstellt, im Beispiel ist R gleich F/Fo
gleich 4430/62,5 gleich 70,92 und somit P=Dx/? = 32 χ 70,92 = 2270.
Das Vergleichsergebnis Μ—Ρ wird in einer weiteren
Addierstufe It zu dem zuvor errechneten Wert N addiert und das Ergebnis auf ein erstes Register (Latch)
geschaltet. Dieses Register 12 wird mit Hilfe eines Impulses P1 durchgeschaltet, so daß an seinem Ausgang
der digitale Wert N erscheint, der an den Digital-Analog-Wandler
13 gelangt, der diesen Wert in eine analoge Steuerspannung Vo umwandelt, wodurch der Oszillator
1 nachgestellt wird und eine geänderte Frequenz F erzeugt. Der Wert N gelangt gleichzeitig an den Eingang
eines zweiten Registers (Latch) 14, dessen Inhalt durch den Impulse P 2 freigegeben und an den zweiten Eingang
der Addierschaltung 11 gelegt wird. Die Entstehung und die zeitliche Lage der beiden Steuerimpulse
Pl und P2 sind mit Hilfe der Fi g. 2 dargestellt. Durch
den P2-Impuls wird der Zähler wieder zurückgestellt,
und es kann nach öffnen des Tores 8 ein erneuter Zählvorgang beginnen. Die neu ermittelte Frequenz F des
Oszillators 1 gelangt nach Zählung wiederum auf die Vergleichsstufe 10. Das Zählergebnis F wird mit dem
Sollwert P verglichen und das Ergebnis der Addierstufe zugeführt. Dieser Vergleichswert wird über das Register
12 wieder auf den Digital-Analog-Wandler 13 gegeben,
aus dem eine geänderte Spannung Vo resultiert. Es wird der Fall eintreten, bei dem aus der Vergleichsstufe
10 der Wert 0 abgegeben wird, der zu dem vorhergehenden über das Register 14 eingegebenen Wert hinzuaddiert
wird. Das ist der Punkt, an welchem das System die Frequenz Fdes Oszillators 1 nicht mehr ändert und
der Regelvorgang abgeschlossen ist.
Da es wegen der Digitalisierung bei der Frequenzerzeugung vorkommen kann, daß bei einer exakten Frequenz
F das aus der Vergleichsstufe kommende Ergebnis den digitalen Wert 1 besitzt, bei welchem das System
sofort die Frequenz nachregeln würde, muß verhindert werden, daß Ergebnisse, die nur um einen digitalen
Schritt von dem Sollwert abweichen, weitergeleitet werden, damit keine Frequenzänderung erfolgt. Hierzu
ist hinter der Vergleichsstufe 10 ein Detektor 15 eingefügt, der bei einem Ergebnis des digitalen Wertes 1 den
Pl-Impuls über das NAND-Glied 16 und das UND-Glied
17 sperrt. Auf diese Weise wird verhindert, daß das Register 12 durchgeschaltet werden kann. Die Gatter
18 und 19 dienen zur Erzeugung der in_F i g. 2 dargestellten Impulse P1 = ABC und P2 = ABC.
Mit Hilfe der Fig. 3 soll abschließend die Wirkungsweise
der Schaltung an einem einfachen Beispiel erläutert werden. Aufgetragen ist die Funktion M = f(N),
d. h. das sich ergebende Zählergebnis M in Abhängigkeit von der dem Digital-Analog-Wandler 13 zugeleiteten
digitalen Informationen N und damit in Abhängig- eo keit von der Steuerspannung Vo, von der die Frequenz
F des Oszillators 1 abhängt. Es sei angenommen, der Punkt für N = 5, d. h. M = 2270, der Sollwert sei. Das
System sei zunächst mit seiner Frequenz Fderart eingestellt, daß M = 2263 ist. Bei einem fest vorgegebenen
Wert von P = 2270 ergibt sich nach der Vergleichsstufe 10 ein Wert von —7, der, zu dem Wert von π = 15 in der
Additionsstufe 11 hinzuaddiert, den Wert 8 ergibt. Dieses neue N erzeugt eine höhere Frequenz F, die als
Zählergebnis den Wert M = 2268 liefert. Das Vergleichsergebnis liefert den Wert —2. Dieses zum vorhergehenden
addiert ergibt ein neues N = 6, welches wiederum ein M — 2269 liefert. Nach dem Rücksetzen
des Zählers 9 und nochmaliger Messung liefert die Vergleichsstufe 10 den Wert —1, woraus der neue Wert
N = 5 entsteht. Bei diesem Wert stellt sich der Oszillator 1 auf die Sollfrequenz ein, so daß der Zähler 9 ein
M = 2270 liefert, so daß die Differenz 0 entsteht und das System eingeregelt ist.
Aus Gründen der Stabilität muß die Neigung dM/dN
der Funktion M = f(N) negativ und der Betrag der Neigung kleiner als 1 sein, um Schwingungen zu vermeiden.
Der Wert für den Vergleichwert P ist abhängig von der Frequenz, die der Oszillator 1 abgeben soll. So ist
dieser Wert verschieden groß, je nachdem, ob der Oszillator eine Frequenz zur Demodulation eines PAL-Signals,
SECAM-Signals oder NTSC-Signals erzeugen soll. Bei einem angenommenen fest eingestellten Vergleichswert
P und einem festen Teilungsfaktor D sollen sich die beiden Frequenzen Fo/F wie D/P verhalten, so
daß die anzulegende Referenzfrequenz Fo aus den gegebenen Werten leicht ermittelt werden kann.
Die in F i g. 1 gezeigte Datenverarbeitung, die dort parallel erfolgt, kann gegebenenfalls auch seriell vorgenommen
werden.
Hierzu 3 Blatt Zeichnungen
- Leerseite -
Claims (1)
1 2
Eine nach dem Oberbegriff des Patentanspruchs aufPatentansprüche: gebaute Schaltungsanordnung ist bekannt (FR
22 94 587). Sie dient zur Regelung eines Oszillators auf
1. Schaltungsanordnung zur Erzeugung einer sta- eine feste Frequenz, welche ein Vielfaches der Frequenz
bilen festen Frequenz F mit Hilfe einer Referenzfre- 5 eines periodischen binären Signals ist. Hierbei sind die
quenz F0, die eine im Verhältnis zur erzeugten Fre- Anzahl der binären Übergänge, die in einem bestimmquenz
F niedrige Frequenz ist, mit einer Torschal- ten Zeitraum auftreten, bekannt. Es werden während
tung, die durch ein durch Teilung der niedrigen Refe- einer Dauer von mehreren Perioden des binären Signals
renzfrequenz F0 gewonnenes Torsignal geöffnet die Schwingungen des zu regelnden Oszillators gezählt,
wird, sowie mit einem an den Eingang der Torschal- 10 Das Ergebnis wird in einem Speicher gespeichert. In
tung angeschalteten spannungsgesteuerten Oszilla- Abhängigkeit vom Speicherinhalt wird ein analoges Retor
(VCO), wobei die Torschaltung an einen Zähler gelsignal für den Oszillator erzeugt. Danach wird der
angeschlossen ist, der die von dem Oszillator wäh- Zähler in Abhängigkeit von Speicherinhalt neu voreinrend
der Durchlaßzeit des Tores abgegebenen Im- gestellt. Damit die Regelschleife arbeiten kann, muß der
pulse zählt, dadurch gekennzeichnet, daß 15 Wert für die Voreinstellung des Zählers laufend neu
das Zählergebnis an eine Vergleichsstufe (10) ge- errechnet werden. Das erfordert einigen Aufwand,
schaltet ist, der ein fest vorgegebener Vergleichs- Der Erfindung liegt die Aufgabe zugrunde, diesen
wert (P) zugeführt wird, daß an den Ausgang der Aufwand zu vermeiden. Diese Aufgabe wird durch die
Vergleichsstufe (10) eine Addierstufe (11) geschaltet im kennzeichnenden Teil des Patentanspruchs 1 aufgeist,
an die ein erstes Register (12) zur Zwischenspei- 20 führten Merkmale gelöst.
cherung des errechneten Wertes geschaltet ist, daß Die beanspruchte Schaltungsanordnung besitzt den
dieses erste Register (12) an einen Digital-Analog- Vorteil, daß durch einen fest eingestellten Sollwert eine
Wandler (13) geschaltet ist, an den der Steuer-Ein- bestimmte Frequenz erzeugt werden kann, so daß durch
gang des Oszillators (1) zu dessen Abstimmung ge- Verändern der vorgegebenen Sollwerteinstellung die
schaltet ist, daß der Ausgang des ersten Registers 25 erzeugte Frequenz auf einfache Weise variiert werden
(12) an ein zweites. Register (14) geschaltet ist, wel- kann. Das ist für den Fall wichtig, wenn mit der gleichen
ches mit einem weiteren Eingang der Addierstufe Schaltungsanordnung mehrere stabile Frequenzen für
(11) verbunden ist, und daß die beiden Register (12, verschiedene Betriebsarten erzeugt werden sollen, wie
14) als Latch-Register wechselweise durchgeschaltet z. B. für die verschiedenen Referenzfrequenzen beim
werden. 30 Empfang von Farbfernsehsignalen der verschiedenen
2. Schaltungsanordnung nach Anspruch 1, da- Normen.
durch gekennzeichnet, daß das Torsignal (C) mit HiI- Nachstehend soll anhand eines Ausführungsbeispiels
fe von in Serie geschalteten Teilerstufen (4, 5, 6, 7) das Wesentliche der Erfindung mit Hilfe der Zeichnung
gebildet wird, wobei die Teilerstufe (4) die Referenz- erläutert werden. Das Beispiel bezieht sich auf die Er-
frequenz (F0) durch den Faktor 2 und die nachfol- 35 zeugung einer Steuerspannung für einen Referenzoszil-
genden Teilerstufen (5,6,7) die geteilte Referenzfre- lator in einem Farbfernsehempfänger.
quenz durch einen Faktor D teilen, wobei D ein Maß Fig. 1 zeigt die wesentlichen Baugruppen in einem
für die Auflösung AF der erzeugten Frequenz F ist Blockschaltbild.
und den Wert AFJAF besitzt, F die erzeugte Fre- F i g. 2 zeigt die Herleitung einiger Steuerimpulse für
quenz, F0 die Referenzfrequenz und D ein die Refe- 40 die Anordnung nach F i g. 1.
renzfrequenz teilender, das Auflösungsvermögen F i g. 3 zeigt ein Diagramm zur Erläuterung der Wir-
der erzeugten Frequenz Fbestimmender Faktor ist. kungsweise der Schaltung nach F i g. 1.
In F i g. 1 dient ein Oszillator 1 zur Erzeugung einer
festen Frequenz F, die an eine Multiplizierstufe 2 gelegt
45 wird, an deren anderem Eingang das zu demodulierende Farbsignal FR, FB liegt. Am Ausgang der Multiplizier-
DLe Erfindung geht aus von einer Schaltungsanord- stufe kann das demodulierte Farbsignal R oder B ange-
nung zur Erzeugung einer stabilen festen Frequenz mit nommen werden. Das demodulierte Signal gelangt au-
Hilfe einer Referenzfrequenz gemäß dem Oberbegriff ßerdem an einen Eingang einer Stufe 3, an deren ande-
des Patentanspruchs 1. 50 rem Eingang die später näher beschriebene Steuer-
Bekanntlich wird eine feste, genaue und stabile Fre- gleichspannung für den Oszillator liegt. Diese von einem
quenz benötigt zur Demodulation von Farbsignalen in Digital-Analog-Wandler 13 gelieferte Spannung wird
einem Farbfernsehempfänger. Dabei wird die erzeugte auf folgende Weise gewonnen:
feste Frequenz an einen Multiplizierer gelegt, an dessen Zunächst wird eine in der Nähe der Zeilenfrequenz
anderen Eingang das modulierte Farbsignal anliegt. Am 55 liegende Frequenz Fo über eine aus den Stufen 4, 5, 6
Ausgang des Multiplizierers kann dann das demodulier- und 7 bestehende Teilerkette heruntergeteilt. Im gete
Farbsignal entnommen werden. Das Demodulations- zeigten Beispiel handelt es sich um eine Frequenz Fo
produkt und dessen Genauigkeit bzw. Qualität hängt von 62 500 Herz, die mit Hilfe des Teilers 4 zunächst
von der erzeugten festen Frequenz ab. Diese Frequenz durch zwei und durch nachfolgenden Stufen durch einen
wird heute meist mit Hilfe eines spannungsgesteuerten 60 Faktor D geteilt wird. Im gezeigten Beispiel ist D gleich
Oszillators (VCO) in einer Phase-locked-loop-Schaltung 32. Der Faktor D ist bestimmend für das Auflösungsver-(PLL)
erzeugt. Diese PLL-Schaltung benötigt hierzu ei- mögen der erzeugten Oszillatorfrequenz. Mit der Frene
möglichst konstante Referenzfrequenz, wobei die quenzteilung wird ein Torimpuls gewonnen, der im geGenauigkeit
der Schleife von der Höhe dieser Referenz- wählten Beispiel eine Länge von 512 \is besitzt. Dieser
frequenz abhängt. Es wird meist ein Quarz zur Liefe- 65 Torimpuls wird auf eine Torschaltung 8 gegeben, und
rung dieser Referenzfrequenz verwendet. Dieser ist je- öffnet diese für die angegebene Zeitspanne, um die von
doch teuer und erhöht dadurch die Kosten einer Schal- dem Oszillator 1 erzeugten Impulse durchzulassen, die
tung der eingangs geschilderten Art erheblich. auf einen Zähler 9 gegeben werden, der die Impulse
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833314973 DE3314973C1 (de) | 1983-04-26 | 1983-04-26 | Schaltungsanordnung zur Erzeugung einer stabilen festen Frequenz |
NL8401283A NL8401283A (nl) | 1983-04-26 | 1984-04-19 | Schakeling voor het opwekken van een stabiele vaste frequentie. |
JP59083077A JPH0754906B2 (ja) | 1983-04-26 | 1984-04-26 | 安定した固定周波数を発生する回路装置 |
FR8406557A FR2545300B1 (fr) | 1983-04-26 | 1984-04-26 | Circuit de production d'une frequence fixe stable |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833314973 DE3314973C1 (de) | 1983-04-26 | 1983-04-26 | Schaltungsanordnung zur Erzeugung einer stabilen festen Frequenz |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3314973C1 true DE3314973C1 (de) | 1984-07-19 |
Family
ID=6197329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833314973 Expired DE3314973C1 (de) | 1983-04-26 | 1983-04-26 | Schaltungsanordnung zur Erzeugung einer stabilen festen Frequenz |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPH0754906B2 (de) |
DE (1) | DE3314973C1 (de) |
FR (1) | FR2545300B1 (de) |
NL (1) | NL8401283A (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0239413A2 (de) * | 1986-03-28 | 1987-09-30 | RCA Thomson Licensing Corporation | PLL-Stabilisierungsschaltung |
EP0278140A1 (de) * | 1987-02-12 | 1988-08-17 | Hewlett-Packard Limited | Taktsignalgenerator |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4686560A (en) * | 1986-05-30 | 1987-08-11 | Rca Corporation | Phase locked loop system including analog and digital components |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2294587A1 (fr) * | 1974-12-11 | 1976-07-09 | Cit Alcatel | Dispositif d'asservissement d'un oscillateur commande |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3555446A (en) * | 1969-01-17 | 1971-01-12 | Dana Lab Inc | Frequency synthesizer |
US3582810A (en) * | 1969-05-05 | 1971-06-01 | Dana Lab Inc | Frequency synthesizer system |
GB1268322A (en) * | 1970-10-19 | 1972-03-29 | Mullard Ltd | Automatic frequency control system |
US3913028A (en) * | 1974-04-22 | 1975-10-14 | Rca Corp | Phase locked loop including an arithmetic unit |
JPS5469018A (en) * | 1977-11-11 | 1979-06-02 | Sony Corp | Color demodulator circuit |
JPS5636234A (en) * | 1979-08-31 | 1981-04-09 | Matsushita Electric Ind Co Ltd | Frequency following type voltage control oscillating unit |
JPS5717235A (en) * | 1980-07-04 | 1982-01-28 | Sansui Electric Co | Frequency controlling oscillator |
-
1983
- 1983-04-26 DE DE19833314973 patent/DE3314973C1/de not_active Expired
-
1984
- 1984-04-19 NL NL8401283A patent/NL8401283A/nl not_active Application Discontinuation
- 1984-04-26 FR FR8406557A patent/FR2545300B1/fr not_active Expired
- 1984-04-26 JP JP59083077A patent/JPH0754906B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2294587A1 (fr) * | 1974-12-11 | 1976-07-09 | Cit Alcatel | Dispositif d'asservissement d'un oscillateur commande |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0239413A2 (de) * | 1986-03-28 | 1987-09-30 | RCA Thomson Licensing Corporation | PLL-Stabilisierungsschaltung |
EP0239413A3 (en) * | 1986-03-28 | 1989-10-18 | Rca Licensing Corporation | Phase locked loop stabilization circuitry |
EP0278140A1 (de) * | 1987-02-12 | 1988-08-17 | Hewlett-Packard Limited | Taktsignalgenerator |
Also Published As
Publication number | Publication date |
---|---|
FR2545300A1 (fr) | 1984-11-02 |
JPS59207746A (ja) | 1984-11-24 |
NL8401283A (nl) | 1984-11-16 |
FR2545300B1 (fr) | 1987-06-19 |
JPH0754906B2 (ja) | 1995-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2925583C2 (de) | Schaltungsanordnung zum Erzeugen von die Drehzahl eines phasenstarr frequenzgesteuerten Elektromotors bestimmenden Ausgangsimpulsen | |
DE3232155C2 (de) | Schaltungsanordnung zur Regelung der Phasendifferenz zwischen einem Eingangssignal und einem Ausgangssignal | |
DE10164916B4 (de) | Datenrückgewinnungsschaltungsanordnung | |
DE2645638C2 (de) | Phasendetektor in einer phasenstarren Schleife | |
DE2400394C3 (de) | Schaltungsanordnung zur digitalen Frequenzteilung | |
DE2744432A1 (de) | Phasen- oder frequenzsteuerkreis im rueckkopplungskreis des oszillators eines fernseh-kanalwaehlers o.dgl. | |
DE602004010336T2 (de) | Digitale Phasenregelschleife | |
DE2848881C2 (de) | ||
DE2822719C2 (de) | Videosignal-Verarbeitungsschaltung | |
DE3906094C2 (de) | Digitale Phasen/Frequenz-Detektorschaltung | |
DE1466129B2 (de) | Anordnung zur Stabilisierung der Frequenz eines Oszillators auf einstellbare Werte | |
EP0166749B1 (de) | Phasenregelkreis | |
EP0873588B1 (de) | Verfahren und anordnung zur frequenzmodulation eines hochfrequenten signals | |
DE3511698C2 (de) | ||
DE3314973C1 (de) | Schaltungsanordnung zur Erzeugung einer stabilen festen Frequenz | |
DE3028945C2 (de) | Abstimmeinrichtung mit phasensynchronisierter Schleife und Maßnahmen zur automatischen Feinabstimmung | |
DE2616398C2 (de) | Schaltungsanordnung zur Regelung der Impulsfolgefrequenz eines Signals | |
DE2456533C2 (de) | Schaltungsanordnung zum Abstimmen eines signalabhängigen Reaktanzelementes auf eine Empfangsfrequenz in einem Kanalwähler | |
DE2919994C2 (de) | Digitaler Frequenz-Synthetisierer | |
DE3130126C2 (de) | ||
DE1260523B (de) | Schaltungsanordnung zur Phasensynchronisation einer Rechteckspannung mit einer steuernden Wechselspannung | |
DE3146956A1 (de) | Automatische abstimmfrequenzsteuerung fuer einen empfaenger | |
DE3324919C2 (de) | ||
DE2637953C2 (de) | Einrichtung zum Nachstimmen eines frequenzmodulierten Oszillators | |
EP1012980B1 (de) | Digitaler phase locked loop |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |