NL8401283A - Schakeling voor het opwekken van een stabiele vaste frequentie. - Google Patents
Schakeling voor het opwekken van een stabiele vaste frequentie. Download PDFInfo
- Publication number
- NL8401283A NL8401283A NL8401283A NL8401283A NL8401283A NL 8401283 A NL8401283 A NL 8401283A NL 8401283 A NL8401283 A NL 8401283A NL 8401283 A NL8401283 A NL 8401283A NL 8401283 A NL8401283 A NL 8401283A
- Authority
- NL
- Netherlands
- Prior art keywords
- frequency
- circuit
- register
- value
- oscillator
- Prior art date
Links
- 238000012432 intermediate storage Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000004304 visual acuity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Processing Of Color Television Signals (AREA)
Description
ί -é t f t « V.0.6261
Titeli Schakeling voor het opwekken van een stabiele vaste frequentie.
De uitvinding gaat uit van een schakeling voor het opwekken van een stabiele vaste frequentie met behulp van een referentiefrequentie.
Zoals bekend, is een vaste, nauwkeurige en stabiele frequentie nodig voor de demodulatie van kleursignalen in een kleurentelevisie-5 ontvanger. Daarbij wordt de opgewekte vaste frequentie toegevoerd aan een vermenigvuldiger, aan de andere ingang waarvan het gemoduleerde kleur-signaal wordt toegevoerd. Aan de uitgang van de vermenigvuldiger kan dan het gedemoduleerde kleursignaal worden afgenomen. Het demodulatiepro-dukt en de nauwkeurigheid respectievelijk kwaliteit daarvan hangt af 10 van de opgewekte vaste frequentie. Deze frequentie wordt thans meestal met behulp van een spanningsbestuurde oscillator (VCO) in een fasegrendel-lusschakeling (PLL) opgewekt. Deze PLL-schakeling heeft hiertoe een zo constant mogelijke referentiefrequentie nodig, waarbij de nauwkeurigheid van de lus afhankelijk is van de hoogte van deze referentiefrequentie.
15 Meestal wordt voor het verschaffen van deze referentiefrequentie een kwartsinrichting gebruikt. Deze is echter duur en verhoogt daardoor de kosten van,een schakeling van het bovenbeschreven type op aanzienlijke wijze.
De uitvinding stelt zich derhalve ten doel een schakeling van 20 het bovenbeschreven type te verschaffen, die zonder een dure kwartsinrichting werkt en welke zeer frequentiestabiel is. Hiertoe is volgens de uitvinding de referentiefrequentie (Fo) een ten opzichte van de opgewekte frequentie (F) ëen lage frequentie en is een poortschakeling aanwezig, die door een door deling van de. lage referentiefrequentie verkregen 25 poortsignaal wordt geopend, waarbij met de ingang van de poortschakeling een spanningsbestuurde oscillator is verbonden en de poortschakeling op een teller is aangesloten, welke de door de oscillator tijdens de door-laattijd van de poort geleverde pulsen telt, en waarbij het telresultaat wordt toegevoerd aan een vergelijkingstrap, waaraan een vaste voorafbepaal-30 de vergelijkingswaarde wordt toegevoerd, waarbij met de uitgang van de vergelijkingstrap een opteltrap is verbonden, waarmede een eerste register voor tussenopzameling van de berekende waarde is verbonden en dit eerste register is verbonden met een digitaal-analoog omzetter, waarmede de besturingsingang van de oscillator voor de afstemming daarvan is ver- 8401283 a' ϊ -2- bonden en waarbij de uitgang van het eerste register is verbonden met èen tweede register, dat met een verdere ingang van de opteltrap is verbonden, en de beide registers als grendelregisters afwisselend worden doorgeschakeld.
5 De uitvinding zal onderstaand nader worden toegelicht onder verwijzing naar de tekening waarin men een voorbeeld vindt van het opwekken van een stuurspanning voor een referentie-oscillator in een kleurentelevisie-ontvanger. Daarbij toont: fig. 1 de essentiële eenheden in blokschemavorm; 10 fig. 2 het afleiden van enige stuurpulsen voor de inrichting volgens fig. 1; en fig. 3 een diagram ter toelichting van de werking van de schakeling volgens fig. 1.
In fig. 1 dient een oscillator 1 voor het opwekken van een vaste 15 frequentie F, welke wordt toegevoerd aan de vermenigvuldigtrap 2, aan de andere ingang waarvan het te demoduleren kleursignaal FR, FB wordt toegevoerd. Aan de uitgang van de vermenigvuldigtrap kan het gedemoduleerde kleursignaal R of B worden afgenomen. Het gedemoduleerde signaal wordt voorts toegevoerd aan een ingang van een trap 3, aan de andere ingang 20 waarvan de later te beschrijven opgewekte besturingsgelijkspanning voor de oscillator wordt toegevoerd. Deze door een digitaal-analoog omzetter 13 geleverde spanning wordt op de volgende wijze verkregen.
Eerst wordt een in de buurt van de regelfrequentie gelegen frequentie Fo door een uit de trappen 4, 5, 6 en 7 bestaande deelketen ge-25 deeld. Bij het weergegeven voorbeeld betreft het een frequentie Fo van 62.500 Hz, die met behulp van de deler 4 eerst door twee en door de daaropvolgende trappen door een factor D wordt gedeeld. In het aangegeven voorbeeld is D gelijk aan 32. De factor D is bepalend voor het oplossend vermogen van de opgewekte oscillatorfrequentie. Met deze frequentiedeling 30 wordt een poortpuls verkregen, die bij het gekozen voorbeeld een lengte van 512 ^is bezit. Deze poortpuls wordt toegevoerd aan een poortschake-ling 8, waarbij de puls deze poort tijdens de aangegeven periode opent, om de door de oscillator 1 opgewekte pulsen door te laten, welke worden toegevoerd aan een teller 9, die de pulsen meet respectievelijk sommeert. 35 Het telresultaat M wordt toegevoerd aan een ingang van een vergelijkings- 8401283 -3- 4 trap lQjdiede toegevoerde waarde M met een vereiste waarde P vergelijkt. De vereiste waarde P verkrijgt men uit het produkt van D en R, waarbij R de verhouding van F, de vereiste frequentie van de oscillator 1 en Fo, de aan de delen 4 toegevoerde frequentie is. In het voorbeeld is R 5 gelijk aan F/Fo gelijk aan 4433/62,5 gelijk aan 70,92 en derhalve is P » DxR = 32 x 70,92 = 2270.
Het vergelijkingsresultaat M-P wordt in een verdere opteltrap 11 bij de te voeren berekende waarde N opgeteld en het resultaat wordt toegevoerd aan een eerste register (grendelinrichting). Dit register 12 10 wordt met behulp van een puls Pl doorgeschakeld, zodat aan de uitgang daarvan de digitale waarde N optreedt, welke aan de digitaal analoog omzetter 13 wordt toegevoerd, welke deze waarde in een analoge stuurspanning Vo omzet, waardoor de oscillator 1 wordt na-ingesteld en een gewijzigde frequentie F opwekt. De waarde N wordt tegelijkertijd toegevoerd aan 15 de ingang van het tweede register (grendelinrichting) 14, waarvan de in-houd door de puls P2 wordt vrijgegeven en aan de tweede ingang van de op-telschakeling 11 wordt toegevoerd. Het ontstaan en de tijdelijke positie van de beide stuurpulsen Pl en P2 is in fig. 2 weergegeven. Door de puls P2 wordt de teller weer teruggesteld en kan deze na het openen van 20 de poort 8 een hernieuwd telproces beginnen.* De nieuw bepaalde frequentie F van de oscillator 1 wordt na telling weer aan de vergelijkingstrap 10 toegevoerd. Het telresultaat F wordt met de vereiste waarde P· vergeleken en het resultaat wordt toegevoerd aan de opteltrap. Deze vergelijkings-waarde wordt via het register 12 weer toegevoerd aan de digitaal-analoog 25 omzetter 13, waaruit een gewijzigde spanning Vo resulteert. Sens zal het geval optreden, waarbij uit de vergelijkingstrap 10 de waarde 0 wordt geleverd, die bij de voorafgaande via het register 14 toegevoerde waarde wordt opgeteld. Dit is het punt, waarop het stelsel de frequentie F van de oscillator 1 niet meer verandert en het regelproces is afgesloten.' 30 Aangezien het in verband met de digitalisering bij de frequentie- opwekking kan voorkomen, dat bij een exacte frequentie F het uit de vergelijkingstrap afkomstige resultaat de digitale waarde 1 bezit, waarbij het stelsel direct de frequentie zou naregelen, moet worden verhinderd dat resultaten, die slechts met een digitale stap van de vereiste waarde 35 afwijken, worden verder geleid opdat geen frequentieverandering optreedt. Hiertoe is achter de vergelijkingstrap 10 een detector 15 aanwezig, die bij 8401283 -4- een resultaat van de digitale waarde 1 de puls Pl via het NEN-orgaan 16 en het EN-orgaan 17 blokkeert.' Op deze wijze wordt verhinderd, dat het register 12 kan worden doorgeschakeld. De poorten 18 en 19 dienen voor het opwekken van de in fig. 2 af geheelde pulsen Pl = ABC en P =ABC.
5 Onder verwijzing naar fig. 4 zal tenslotte de werking van de schakeling voor een eenvoudig voorbeeld worden toegelicht. Opgegeven is de functie M = f(N) dat wil zeggen het optredende telresultaat M in afhankelijkheid van de aan de digitaal-analoog omzetter 13 toegevoerde digitale informatie N en derhalve in afhankelijkheid van de stuurspanning 10 Vo, waarvan de frequentie F van de oscillator 1 afhangt. Aangenomen wordt, dat het punt voor N = 5 dat wil zeggen M = 2270 de vereiste waarde is.
Het stelsel wordt eerst met de frequentie F daarvan zodanig ingesteld, dat M = 2263. Bij een vaste voorafbepaalde waarde P = 2270 treedt na de vergelijkingstrap 10 een waarde van -7 op, welke opgeteld 15 bij de waarde van n = 15 in de opteltrap 11 de waarde 8 levert. Deze nieuwe N wekt een hogere frequentie F op, welke als telresultaat de waarde M = 2268 levert. Het vergelijkingsresultaat levert de waarde -2.
Dit opgeteld bij het voorafgaande leidt tot een nieuwe N=6, welke weer een M = 2269 levert. Na het terugstellen van de teller 9 en nogmaals 20 meten levert de vergelijkingstrap 10 de waarde -1, waaruit de nieuwe waarde N * 5 ontstaat. Bij deze waarde wordt de oscillator 1 op de vereiste frequentie ingesteld, zodat de teller 9 een M = 2270 levert, zo dat het verschil 0 ontstaat en het stelsel is ingeregeld.
In verband met de stabiliteit moet de helling dM/dN van de 25 functie M = f(N) negatief en de waarde van de helling kleiner dan 1 zijn om trillingen te vermijden.
De waarde voor de vergelijkingswaarde P is afhankelijk van de frequentie, welke de oscillator 1 moet leveren.Derhalve heeftdeze waarde een verschillende grootte afhankelijk van het feit of de oscillator 30 frequentie voor demodulatie van een PAL-signaal, SECAM-signalen of NTSC-signalen moet leveren. Bij een aangenomen vast ingestelde vergelijkingswaarde P en een vaste deelfactor D dienen de beide frequenties Fo/F zich te verhouden als D/P, zodat de aan te leggen referentiefrequentie Fo op een eenvoudige wijze uit de bepaalde waarden kan worden bepaald.
35 De in figuur 1 aangegeven informatieverwerking, die daar parallel plaats vindt, kan eventueel ook in serie worden uitgevoerd.
8401283
Claims (2)
1. Schakeling voor het opwekken van een stabiele vaste frequentie met behulp van een referentiefrequentie met het kenmerk/ dat de referen-tiefrequentie (Fo) een ten opzichte van de opgewekte frequentie (F) lage frequentie is en een poortschakeling (8) aanwezig is, welke door 5 een door deling van de lage referentiefrequentie (Fo) verkregen poort-signaal wordt geopend en waarbij met de ingang van de poortschakeling (8) een spanningsbestuurde oscillator (1) (VCO) is verbonden en de poortschakeling (8) is aangesloten op een teller (9), die de door de oscillator (1) tijdens de doorlaattijd van de poort (8) geleverde pulsen 10 telt/ en waarbij het telresultaat wordt toegevoerd aan een vergelijkings-trap (10), waaraan een vaste voorafbepaalde vergelijkingswaarde (P) wordt toegevoerd,enmet de uitgang van de vergelijkintstrap (10)een opteltrap (11) is verbonden, waarmede een eerste register (12) voor tussenopzameling van de berekende waarde is verbonden en dit eerste re-15 gister (12) is«verbonden met een digitaal-analoog omzetter (13), waarmede de besturingsingang van de oscillator (1) voor het afstemmen daarvan is verbonden, en waarbij de ui tgang-van het eerste register (2) is verbonden met een tweede register (14), dat met een verdere ingang van de opteltrap (11) is verbonden, en waarbij de beide registers (11, 14) 20 als grendelregisters afwisselend worden doorgeschakeld.
2. Schakeling volgens conclusie 1, met het kenmerk, dat de fre quentie Fo zodanig is, dat Fo = F. D/P. 8401283
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3314973 | 1983-04-26 | ||
DE19833314973 DE3314973C1 (de) | 1983-04-26 | 1983-04-26 | Schaltungsanordnung zur Erzeugung einer stabilen festen Frequenz |
Publications (1)
Publication Number | Publication Date |
---|---|
NL8401283A true NL8401283A (nl) | 1984-11-16 |
Family
ID=6197329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL8401283A NL8401283A (nl) | 1983-04-26 | 1984-04-19 | Schakeling voor het opwekken van een stabiele vaste frequentie. |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPH0754906B2 (nl) |
DE (1) | DE3314973C1 (nl) |
FR (1) | FR2545300B1 (nl) |
NL (1) | NL8401283A (nl) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4694327A (en) * | 1986-03-28 | 1987-09-15 | Rca Corporation | Digital phase locked loop stabilization circuitry using a secondary digital phase locked loop |
US4686560A (en) * | 1986-05-30 | 1987-08-11 | Rca Corporation | Phase locked loop system including analog and digital components |
EP0278140A1 (en) * | 1987-02-12 | 1988-08-17 | Hewlett-Packard Limited | Clock signal generation |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3555446A (en) * | 1969-01-17 | 1971-01-12 | Dana Lab Inc | Frequency synthesizer |
US3582810A (en) * | 1969-05-05 | 1971-06-01 | Dana Lab Inc | Frequency synthesizer system |
GB1268322A (en) * | 1970-10-19 | 1972-03-29 | Mullard Ltd | Automatic frequency control system |
US3913028A (en) * | 1974-04-22 | 1975-10-14 | Rca Corp | Phase locked loop including an arithmetic unit |
FR2294587A1 (fr) * | 1974-12-11 | 1976-07-09 | Cit Alcatel | Dispositif d'asservissement d'un oscillateur commande |
JPS5469018A (en) * | 1977-11-11 | 1979-06-02 | Sony Corp | Color demodulator circuit |
JPS5636234A (en) * | 1979-08-31 | 1981-04-09 | Matsushita Electric Ind Co Ltd | Frequency following type voltage control oscillating unit |
JPS5717235A (en) * | 1980-07-04 | 1982-01-28 | Sansui Electric Co | Frequency controlling oscillator |
-
1983
- 1983-04-26 DE DE19833314973 patent/DE3314973C1/de not_active Expired
-
1984
- 1984-04-19 NL NL8401283A patent/NL8401283A/nl not_active Application Discontinuation
- 1984-04-26 FR FR8406557A patent/FR2545300B1/fr not_active Expired
- 1984-04-26 JP JP59083077A patent/JPH0754906B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
FR2545300A1 (fr) | 1984-11-02 |
DE3314973C1 (de) | 1984-07-19 |
FR2545300B1 (fr) | 1987-06-19 |
JPH0754906B2 (ja) | 1995-06-07 |
JPS59207746A (ja) | 1984-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4527277A (en) | Timing extraction circuit | |
US4587496A (en) | Fast acquisition phase-lock loop | |
US5381116A (en) | Method and apparatus for performing frequency tracking in an all digital phase lock loop | |
GB2271480A (en) | Frequency synthesisers | |
US3723889A (en) | Phase and frequency comparator | |
JPS63200618A (ja) | 位相同期ループ回路 | |
US4974081A (en) | Clock pulse generating circuit | |
US5436596A (en) | PLL with stable phase discriminator | |
US5966033A (en) | Low ripple phase detector | |
US5519444A (en) | Phase synchronizing loop apparatus for digital audio signals | |
US5500627A (en) | Precision duty cycle phase lock loop | |
US4405937A (en) | Chrominance signal reproducing apparatus | |
NL8401283A (nl) | Schakeling voor het opwekken van een stabiele vaste frequentie. | |
US5506531A (en) | Phase locked loop circuit providing increase locking operation speed using an unlock detector | |
US5739709A (en) | Phase frequency detecting circuit | |
US4876518A (en) | Frequency tracking system | |
KR20010099604A (ko) | 디지털 신호를 샘플링하는 동안에 클럭을 복구하는 방법 | |
JPH07143000A (ja) | 制御可能な発振器用の回路を使用する同期クロック生成方法 | |
US5168360A (en) | Sampling clock generating circuit for a-d conversion of a variety of video signals | |
US4184122A (en) | Digital phase comparison apparatus | |
US4953148A (en) | Elimination of magnetic influence on atomic clocks | |
US6577695B1 (en) | Emulating narrow band phase-locked loop behavior on a wide band phase-locked loop | |
KR950007435B1 (ko) | 클럭 복원 회로 | |
US6157264A (en) | Phase-locked loop with tunable oscillator | |
US6747495B1 (en) | Low jitter analog-digital locker loop with lock detection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A85 | Still pending on 85-01-01 | ||
BA | A request for search or an international-type search has been filed | ||
BB | A search report has been drawn up | ||
BC | A request for examination has been filed | ||
BV | The patent application has lapsed |