DE3300262A1

DE3300262A1 - Schaltungsanordnung zur zuteilung des zugriffs zu einer auf anforderungsbasis gemeinsam benutzten sammelleitung

Info

Publication number: DE3300262A1
Application number: DE19833300262
Authority: DE
Inventors: Gary Joe 80233 Thornton Col. Grimes
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1982-01-07
Filing date: 1983-01-07
Publication date: 1983-07-14
Also published as: DE3300262C2; US4458314A; FR2519443A1; KR840003371A; GB2114789B; GB8300266D0; SE8207443L; SE8207443D0; NL8300044A; SE450302B; KR880000576B1; FR2519443B1; CA1193687A; GB2114789A

Description

I NACHQEREICHt]- ^:- -

-10-

Schaltungsanordnung zur Zuteilung des Zugriffs zu einer auf Anforderungsbasis gemeinsam benutzten Sammelleitung

Die Erfindung betrifft eine Anlage zur Zuteilung des Zugriffs zu einer Einrichtung, die auf der Grundlage von Anforderungen gemeinsam benutzt wird, für eine Vielzahl von Einheiten, denen je eine besondere Prioritätszahl mit η Ziffern zugeordnet ist, mit einer Anlagensteuerung, einer Konkurrenzsammelleitung, die alle Einheiten verbindet, und mit einer Konkurrenzschaltung in jeder Einheit zur Anforderung des Zugriffs zur gemeinsam benutzten Einrichtung, sowie ein Verfahren zum Betrieb einer solchen Anlage.

Anlagen, bei denen viele Bauteile sich in eine geraeinsame Einrichtung teilen, benutzen in typischer Weise Anordnungen für eine Zuteilung des Zugriffs zur gemeinsamen Einrichtung dann, wenn eine Vielzahl der jeweiligen Bauteile gleichzeitig einen Zugriff verlangen kann. Es sind viele unterschiedliche Zuteilungsanordnungen bekannt. In Datenverarbeitungs- und Paketvermittelungsanlagen ist die Verwendung einer zentralen Zuteilungsanordnung oder eines Steuergerätes für die Zuteilung des Zugriffs zu einer gemeinsamen Datensammelleitung bekannt, die eine Vielzahl von Einheiten, beispielsweise Datenstellen (Ports) verbindet, die gleichzeitig Zugriff zur Sammelleitung anfordern können. Das Steuergerät kann so programmiert sein, daß der Zugriff zur Sammelleitung entsprechend ei,nem im voraus bestimmten Kriterium erteilt wird. Zuteilungsanordnungen mit einer zentralen Steuerung arbeiten zwar brauchbar hinsichtlich ihrer beabsichtigten Funktion, sie sind jedoch nicht immer wünschenswert, und zwar wegen ihrer Kompliziertheit, die sich aus den vielen erforderlichen Verbindungen zwischen dem Steuer-

gerät, der Sammelleitung und den Datenstellen ergeben.

Außerdem ergibt sich ein Problem hinsichtlich der Zuverlässigkeit, da eine fehlerhafte Funktion des Steuergeräts das ganze System außer Betrieb setzen kann. Eine Anlage mit einem zentralisierten Steuergerät ist in der US-PS 3 983 540 beschrieben.

Bekannt ist auch die Verwendung von verteilten Zuteilungsanordnungen für eine Sammelleitung, bei der kein Steuergerät für die Festlegung des Zugriffs verwendet wird, sondern statt dessen die Wechselwirkung zwischen ·· den anfordernden Datenstellen die Zuteilung der Sammelleitung bei gleichzeitigen Anforderungen bestimmt. Solche verteilten Anordnungen sind häufig günstiger, da der Aufwand für und die Zuverlässigkeitsprobleme in Verbindung mit zentralisierten Steuergeräten vermieden werden.

Bei einer dieser verteilten Zuteilungsanordnungen ist jeder Datenstelle, die einen Zugriff zu einer gemeinsamen Sammelleitung anfordern kann, eine feste Prioritätszahl mit einer Vielzahl von Binärziffern zugeordnet.

im Falle gleichzeitiger Anforderungen bestimmt die Prioritätszahl den Zugriff. Zum Zeitpunkt der Sammelleitungskonkurrenz, wenn zwei oder mehrere Datenstellen gleichzeitig einen Zugriff anfordern, gibt jede anfordernde Datenstelle die entsprechenden Bits seiner Prioritätszahl nacheinander und Bit für Bit synchron mit der Zuführung der entsprechenden Bits aller anderen, im Augenblick einen Zugriff anfordernden Datenstellen auf eine Konkurrenz-Sammelleitung. Bei Anlegen jedes Bit vergleicht jede anfordernde Datenstelle den Wert dieses Bit mit der logischen Summe der.entsprechenden Bits, die gleichzeitig von allen anfordernden Datenstellen auf die Konkurrenz Sammelleitung gegeben, werden. Wenn ein Bit, das eine anfordernde Datenstelle im Augenblick zuführt, eine vorgegebene Beziehung zu den Bits hat (beispielsweise gleich oder größer ist), die von den anderen anfordernden Datenstellen an die Sammelleitung gegeben werden, so läuft dieser Vorgang weiter, und die Datenstelle gibt das nächste Bit ihrer zugeordneten Prioritätszahl an die Konkurrenz-

NACHQEKEICHTj : : -12-

Sammelleitung.

Jede Datenstelle bleibt im Wettbewerb, solange jedes von ihr zugeführte Bit die vorgegebene Beziehung zur logischen Summe der entsprechenden, im Augenblick von den anderen Datenstellen angelegten Bits hat. Eine Datenstelle schaltet sich selbst aus dem Wettbewerb aus, wenn sie feststellt, daß ein von ihr zugeführtes Bit eine Beziehung zu den im Augenblick von den anderen Datenstellen zugeführten Bits hat (beispielsweise kleiner ist als diese), die anzeigt, daß eine oder mehrere der anderen Datenstellen eine höhere Prioritätszahl hat. Dann schaltet sich jede Datenstelle mit einer niedrigeren Prioritätszahl selbst vom Wettbewerb aus und gibt keine weiteren Bits an die Sammelleitung.

Dieses Konkurrenz verfahren läuft dann weiter. Die übrigen Bits der Prioritätszahlen für die Datenstellen werden von allen verbleibenden Datenstellen an die Sammelleitung angelegt. Datenstellen mit niedrigerer Priorität schalten sich selbst aus dem Wettbewerb aus. Am Ende des Wettbewerbs, wenn das letzte Bit an die Sammelleitung gegeben wird, verbleibt nur diejenige Datenstelle, die die höchste Priorität besitzt. Dieser wird der Zugriff zur Sammelleitung gewährt. Eine Anordnung der oben beschriebenen Art ist in der US-PS 3 796 992. sowie in der US-PS 3 818 447 beschrieben.

Die oben beschriebene Anordnung mit verteiltem Wettbewerb arbeitet zufriedenstellend. Es tritt jedoch die Schwierigkeit auf, daß die Prioritätszahl+en der Datenstellen fest sind, so daß - da der Zugriff der Datenstellen durch diese Zahlen bestimmt wird - die Datenstellen so angesehen werden können, daß sie funktionell in einer festen Prioritätsreihenfolge angeordnet sind, wobei die am meisten bevorzugte Datenstelle die höchste Prioritätszahl und die am wenigsten bevorzugte Datenstelle die niedrigste Prioritätszahl besitzen. Daher ist der Zugriff zur Sammelleitung nicht gleichmäßig verteilt, da Datenstellen mit den höheren Prioritätszahlen im Falle gleichzeitiger Anforderungen immer begünstigt sind. Diese ungleichmäßige

NACHGEREICHT *: : I Il Ί *..' .· I " ··· ' · · . * . . .

-13-

Zuteilung kann zwar bei bestimmten Anlagen zulässig sein, es ergibt sich aber ein Problem bei solchen Anlagen, bei denen ein gleichmäßigerer Zugriff durch alle Datenstellen erforderlich ist.
Die Erfindung hat sich die Aufgabe gestellt, die vorstehend beschriebenen Probleme und Beschränkungen der bekannten Anlagen zu vermeiden. Zur Lösung dieser Aufgabe geht die Erfindung aus von einer Anlage der eingangs genannten Art und ist dadurch gekennzeichnet, daß - die Konkurrenzschaltung folgende Bauteile aufweist:

eine Vielzahl von Mehrzustands-Logikbauteilen, eine Logiksteuerschaltung zur selektiven und kombinierten Umschaltung der Logikbauteile in jeder der Einheiten aus einem ersten in einen zweiten Zustand unter Steuerung besonderer Parameter, die den augenblicklichen dynamischen Zustand der Einheiten angeben, und einen Pufferspeicher in jeder Einheit zur Aufnahme von Nachrichten unterschiedlicher Länge,
- die Logiksehaltung folgende Bauteile aufweist:

einen Detektor in jeder Einheit zur Feststellung der Anzahl von Nachrichten mit einem bestimmten Kriterium, die im Augenblick im Pufferspeicher der Einheit gespeichert sind, eine Schaltanordnung zur Umschaltung wenigstens eines ersten Logikbauteils einer Einheit aus einem ersten in einen zweiten Zustand, um das Vorhandensein wenigstens einer ersten vorbestimmten Zahl von Nachrichten mit dem bestimmten Kriterium im Pufferspeicher der Einheit anzuzeigen, Registerschaltungen zur Bildung einer dynamischen Prioritätszahl für jede der Einheiten durch Eingabe der Ausgangssignale der Logikbauteile jeder Einheit als Paramterziffern in die höheren Ziffernstellen der dynamischen Zahl und durch Eingabe der Ziffern der zugeordneten Prioritätszahl in die nidrigeren Ziffernstellen der dynamischen Zahl, und

"■- die Anlage folgende Bauteile aufweist :

eine Überlagerungsschaltung in jeder der Einheiten, die im Augenblick einen Zugriff zur gemeinsam benutzten Einrichtung anfordern, um gleichzeitig die sich entsprechen-

NACHGEREICHTJ ';

-14-

den Ziffern der zugeordneten dynamischen Prioritätszahl nacheinander Ziffer für Ziffer auf die Konkurrenz Sammelleitung zu geben, eine Vergleichsschaltung in jeder der anfordernden Einheiten, die den Ziffernwert auf der Konkurrenzsammelleitung mit den entsprechenden, durch die anfordernde Einheit angelegten Ziffernwert vergleicht, und eine zweite Schaltung, die eine anfordernde Einheit vom konkurrierenden Zugriff zur gemeinsam benutzten Einrichtung ausschaltet, wenn ein vorgegebenes Vergleichs ergebnis zwischen einem Ziffernwert auf der Sammelleitung und dem entsprechenden, durch die Einheit zugeführten Ziffernwert festgestellt wird.

Außerdem schafft die Erfindung ein entsprechendes Verfahren. Es wird der Zugriff zur gemeinsamen Sammelleitung zwischen einer oder mehreren anfordernden Einheiten oder Datenstellen aufgeteilt, von denen jede eine besonders zugeordnete Prioritätszahl mit einer Vielzahl von binärcodierten Ziffern besitzt. Entsprechend der Erfindung weist jede Datenstelle Einrichtungen zur dynamischen Überwachung des augenblicklichen Zustandes verschiedener Betriebsparameter der Datenstelle und zur Erzeugung entsprechender Prioritätsbits auf, die diese Parameter darstellen. Diese Bits werden in Verbindung mit der zugeordneten Prioritätszahl der Datenstelle zur Bestimmung des Zugriffs zur Sammelleitung benutzt.

Die von den Einrichtungen nach der vorliegenden Erfindung erzeugten Datenstellen-parameterbis werden in die höherstelligen Bitpositionen eines Datenstellen-Schieberegisters eingegeben. Die Bits der zugeordneten Datenstellen-Prioritätszahl werden in den Rest des Schieberegisters, eingegeben, so daß sie einen niedrigeren Stellenwert als die Parameterbis besitzen. Bei einem Wettbewerb hinsichtlich des Zugriffs zur Sammelleitung werden die Bits im Schieberegister jeder anfordernden Datenstelle sequentieil und einzeln ausgelesen, und zwar beginnend mit dem höchststelligen Bit, und an die Konkurrenzsammelleitung angelegt.

Unter Umständen, bei denen die Einrichtungen nach

INACHQEf LEICHT |

.. 330DZQ2

der vorliegenden Erfindung keine Daten stellen-Parameterbits erzeugen, enthält das Schieberegister Null-Werte in den entsprechenden, höherstelligen Bitpositionen und die Bits der normalen, zugeordneten Prioritätszahl in den niedrigerstelligen Bitpositionen. Unter diesen umständen wird die Priorität der Datenstelle unter Verwendung allein der zugeordneten Prioritätszahl bestimmt. Bei Betriebszuständen der Datenstellen jedoch, bei denen eine 1 für ein oder mehrere Parameter bits erzeugt wird, werden diese Parameterbits vor den Bits der Prioritätszahl der Datenstelle aus dem Schieberegister gelesen und steuern demgemäß selbst den Zugriff zur Sammelleitung. Wenn für zwei oder mehrere Datenstellen identische Parameterbits auf 1 eingestellt und keine weiteren Datenstellen vorhanden sind, deren Parameterbis eine höhere Priorität angeben, so werden die Bits der Prioritätszahlen für die Datenstellen zur Lösung des Problems benutzt.

Entsprechend der vorliegenden Erfindung sind Einrichtungen vorgesehen, die die im Paketpuffer jeder Datenstelle im Augenblick vorhandenen Datenpakete überwachen und die Anzahl solcher Pakete einer vorbestimmten Länge , beispielsweise kurze Pakete, identifizieren. Kurze Pakete stellen in typischer Weise Informationen dar, die für.den Betrieb der Anlage zeitlich dringender sind als Informationen in längeren Paketen. Beispielsweise enthalten kurze Pakete in typischer Weise Wegaufbauinformationen oder Informationen zur Steuerung der Anlage. Längere Pakete enthalten in typischer Weise Wortverarbeitungs- oder Textinformationen. Es ist häufig wünsehenswert, daß Datenstellen mit kurzen Paketen dann, wenn alle anderen Umstände gleich sind, vor Datenstellen mit langen Paketen bedient werden. Demgemäß identifizieren und zählen die Einrichtungen nach der vorliegenden Erfindung die Anzahl kurzer Pakete, die in den Paketpuffer jeder Datenstelle eingegeben und aus diesem gelesen werden. Die Einrichtungen steuern zusammenwirkend einen Vorwärts-Rückwärts-Schwellenwertzähler, dessen augenblicklicher Zustand die Anzahl kurzer Pakete darstellt,

I NAGHQEREtQHT] "· *·..· . · ·

die sich im Augenblick im Puffer befinden. Der Zähler beaufschlagt Schaltungen zur Erzeugung von Datenstellen-Parameterbits, die angeben, daß der Datenstellenpuffer ι 1) weniger als ¹V kurze Pakete oder 2) wenigstens "ra" kurze Pakete oder

3) wenigstens "n" kurze Pakete enthält, wobei n> m. Typische Werte für m und η sind 2 bzw. 5. Die Bits werden dann an Steuerschaltungen weitergeleitet, die sie in Parameterabschnitte des Schieberegisters eingeben. Entsprechend der vorliegenden Erfindung sind außerdem in jeder Datenstelle Einrichtungen zur Zählung der Zeit vorgesehen, die die Datenstelle auf einen Zugriff zur Sammelleitung wartet, nachdem die Datenstelle einen bestimmten Betriebszustand angenommen hat, beispielsweise eines der Bits zur Identifizierung kurzer Pakete auf 1 eingestellt worden ist. Diese Einrichtungen enthalten einen Schwellenwertzähler, der periodisch durch den Anlagentakt weitergeschaltet wird, wenn die Datenstelle auf einen Zugriff wartet. Nachdem der Zähler auf einen vorbestimmten Wert weitergeschaltet ist, erzeugt er ein Bit, das in den Pararaeterabschnitt des Schieberegisters als Anzeichen dafür eingegeben wird, daß die Datenstelle eine vorgegebene Zeit nach Erzeugung eines Paketlängen-Identifizierbit auf einen Zugriff zur Sammelleitung gewartet hat.

Wie vorher werden die entsprechenden Schieberegisterbits jeder anfordernden Datenstelle während der Zeit einer Konkurrenz gleichzeitig und nacheinander Bit für Bit auf eine Sammelleitung gegeben. Dazu gehören die Parameterbits der Datenstelle sowie die Bits der zugeordneten Prioritätszahl. Die Bitwerte jeder konkurrierenden Datenstelle werden in einer vorgeschriebenen Reihenfolge mit den entsprechenden Bitwerten auf der Sammelleitung verglichen. Eine Einheit wird aus dem Wettbewerb hinsichtlich des Zugriffs zur Sammelleitung herausgenommen, wenn bei irgendeinem Ziffernvergleich ein vorgeschriebenes Ergebnis erhalten wird, das angibt, daß eine andere Datenstelle höherer Priorität einen Zugriff anfordert.

jnachgereichtI ·: :": : : "· "··* ·"

-πι Bei dem beschriebenen Ausführungsbeispiel der Erfindung beruht die Priorität hinsichtlich des Zugriffs zur Sammelleitung auf der Größe der Zahl , die durch Parameterbits und die Bits der zugeordneten Prioritätszahl im Schieberegister jeder Datenstelle definiert wird. Bei diesem Ausführungsbeispiel wird eine TTL-Sammelleitung mit verdrahtetem ODER-Glied benutzt, bei der eine 1 den dominanten Zustand niedriger Spannung darstellt.

Bei einer Paket-vermittlungsstelle werden Pakete in einem Pufferspeicher in den Datenstellen gespeichert.

Die Konkurrenz-Logikschaltung der Datenstelle versucht nen Zugriff zu den gemeinsamen Einrichtungen der Paketvermittlung einschließlich in typischer Weise einer gemeinsamen Paket-Übertragungssammelleitung, die hier Datensammelleitung genannt wird. Ein Paket geht dann verloren, wenn es zu einer Datenstelle übertragen wird, bei der bereits ein oder mehrere Pakete im Pufferspeicher vorhanden sind und nicht genug Platz zur Speicherung eines weiteren Pakets da ist. Die Rate der PaketVerluste kann dadurch klein gemacht werden, daß in jeder Datenstelle ausreichend Speicherraum vorgesehen ist, derart, daß auf statistischer Grundlage die Paketverlustrate bei der Verkehrsgrenze der Vermittlungsanlage annehmbar ist. Die vorliegende Erfindung schafft die Möglichkeit, die Paketvermittlungseinrichtung so auszubilden, daß kleinere Speicher erforderlich sind, um die gleiche Paketverlustrate bei einem vorgegebenen Verkehrsumfang im Netzwerk zu erhalten, oder es kann bei einer festen Speichergröße die Paket verlustrate für einen gegebenen Verkehrsumfang kleiner sein. Da der größte Teil des Aufwandes und der Kompliziertheit der Vermittlungsanlage in typischer Weise im Speicher oder der Warteschlange der Datenstellen vorhanden ist, kann die Konkurrenz-Logik der Datenstelle wesentlich vergrößert werden, wobei trotzdem der Aufwand und die Kompliziertheit der Anlage sinken, da mit der vorliegenden Erfindung eine wesentliche Verringerung hinsichtlich der Kosten und des Aufwandes für den Speicher ermöglicht wird. Mit der Erfindung werden Einrichtungen

NACHQERaOHT]

geschaffen, um den Konkurrenz-Algorithmus der Paketvermittlung empfindlich für den dynamischen Zustand der Datenstellen zu machen, sowie Einrichtungen, um die Parameter auf einer Rahmen-für-Rahmen-Grundlage zu ändern, für die der Algorithmus empfindlich ist. Dies wird durch eine fehlerzulassende Einrichtung erreicht, ohne den verteilten Aufbau der Konkurrenzeinrichtung zu beeinträchtigen.

Die obenbeschriebene Anordnung überwindet die Probleme nach dem Stand der Technik dadurch, daß eine erhöhte Anpassungsfähigkeit und eine bessere Zuteilung der Datenstellen hinsichtlich eines Zugriffs zu einer Einrichtung oder einer Sammelleitung in Anlagen geschaffen wird, bei denen jeder Datenstelle eine feste Prioritätszahl zugeordnet ist, deren Größe im anderen Fall die Priorität hinsichtlich des Sammelleitungszugriffs bestimmen würde. Nachfolgend wird die Erfindung anhand eines Ausführungsbeispiels in Verbindung mit den Zeichnungen beschrieben. Es zeigen:

Fig. 1 ein vereinfachtes Blockschaltbild mit den Bauteilen einer typischen Anlage, in der

die Erfindung angewendet werden kann; Fig. 2 weitere Einzelheiten der Datenstellenschal tung gemäß.Fig. 1; Fig. 3 ein Zeitdiagramm;

Fig. 4 , 5 und 6 die Schaltungseinzelheiten der

Konkurrenz-Logik für die Datenstelle gemäß Fig. 2 ;
Fig. 7 die Zusammengehörigkeit der Fig. 4, 5 und

6.

Fig. 1 zeigt eine Paketvermittlungsanlage nach der Erfindung. Die Anlage enthält ein Steuergerät 100 mit einem Polaritätsgenerator 122, Datenstellen (Ports) 110-1 bis 110-n , eine Vermittlungseinrichtung 107 und eine Anzahl von Sammelleitungen, die das Steuergerät 100 mit den Datenstellen 110 verbinden. Zu diesem Sammelleitungen gehört die Paketsammelleitung 105, die die von der Datenausgangsleitung 111 jeder Datenstelle abgegebenen und für eine andere Datenstelle bestimmten Daten ,aufnimmt.

I NACHGI£.fN3lCHTJ

-19-

Die Paketsamraelleitung 106 empfängt diese Daten nach Weiterleitung über die Vermittlungseinrichtung 107 und gibt sie an die Eingangsleitung 112 jeder Datenstelle. Eine Taktsammelleitung 103 überträgt die in Fig. 3 gezeigten Signale vom Steuergerät zu den Datenstellen. Eine Konkurrenz-Sammelleitung 102 nimmt die jeweiligen Prioritätsbits auf, die sequentiell durch jede Datenstelle während einer Sammelleitungs-Konkurrenzzeit zugeführt werden. Eine Polaritätsader 101 gibt zu gewählten Zeitpunkten ein Potential vom Steuergerät 100 zu den Datenstellen 110, um diese zu veranlassen, den Kehrwert aller Ziffern der ihnen zugeordneten Prioritätszahl an die Sammelleitung 102 anzulegen.

Die Betätigungs/Abschaltsammelleitung 108 enthält für jede Datenstelle eine besondere Ader und führt vom Steuergerät 100 zu jeder Datenstelle 110. Bei Aktivierung veranlaßt diese Sammelleitung, daß die jeweilige Datenstelle außer Betrieb gesetzt wird und daß ihr der Zugriff zur Konkurrenz-Sammelleitung 102 und zu den Paketsammelleitungen 105 und 106 verweigert wird. Die Maskiersammelleitung 104 umfaßt eine allen Datenstellen gemeinsame Ader und führt vom Steuergerät 100 zu den Datenrstellen. Bei Aktivierung bewirkt sie, daß eine Kombination der Datenstellen-Parameterbits während der Konkurrenzzeit nicht beachtet wird, so daß der Zugriff zur Sammelleitung anhand der restlichen Parameterbits, falls vorhanden, sowie der jeder Datenstelle zugeordneten Prioritätszahl gewährt wird.

Ein Datenprozessor 120-1 und ein Endstellen-Steuergerät 120-n zusammen mit Endstellen 121 dienen als Beispiel für diejenige Art von Einrichtungen, die durch die Datenstellen bedient werden können. In einer für eine Paketvermittlung typischen Weise überträgt eine sendende Datenstelle, die Zugriff zur Paketsammelleitung 105 erhalten hat, Daten irgendeiner gewünschten Art über die Paketsammelleitung 105, die Vermittlungseinrichtung 107 sowie die Paketsammelleitung 106 zur Eingangsleitung 112 derjenigen Datenstelle, für die die Daten bestimmt sind.

I nachgeheiohtI

Fig. 2 zeigt weitere Einzelheiten der Datenstellen 110 in Fig. 1. Jede Datenstelle enthält eine Eingangs-Ausgangs -(I/O) -Schnittstelle 200, eine Eingangs-Sammelleitungsschnittstelle 210 und eine Ausgangs-Sammelleitungsschnittstelle 220. Die Eingangs-Sammelleitungsschnittstelle 210 beinhaltet eine Konkurrenz-Logikschaltung 218 sowie einen Puffer 213, der Daten an die Paket-Sammelleitung 105 gibt. Die Schnittstelle 210 enthält weiterhin einen sogenannten FIFO-Speicher 211, bei dem eine zuerst eingegebene Information auch als erste wieder ausgegeben wird (von Rirst-Jji-First-Out) , einen Paketlängendetektor 205 und ein FIFO-Steuergerät 214. Der FIFO-Speicher 210 nimmt Paketinformationen von der Schnittstelle 200 auf und speichert sie zeitweilig, bis die Informationen wieder ausgelesen und über den Puffer zum Paketspeicher 105 gegeben werden. Der Paketlängendetektor 205 enthält Zähler und ähnliche Bauteile, um die Länge jedes vom FIFO-Speicher 211 aufgenommenen und wieder ausgelesenen Paketes zu überwachen. Der Detektor 205 überwacht die Anzahl von Paketen, die kleiner oder größer als eine vorbestimmte Länge sind und sich im Augenblick im FIFO-Speicher befinden,und überträgt mittels der Adern 208, 209 diese Information zur Konkurrenz-Logikschaltung 218, die wiederum die Information als Datenstellen-Parameterbits verwendet. Das FIFO-Steuergerät 214 nimmt Informationen über den Weg 212 vom FIFO-Speicher 211 auf, wobei diese Informationen Paketlängeninformationen sowie Bits umfassen, die angeben, ob der FIFO-Speicher im Augenblick wenigstens halbvoll oder voll ist. Das FIFO-Steuergerät 214 überträgt diese Informationen über die Wege 206 und 207 zur Konkurrenz-Logikschaltugn 218, die die Informationen als zusätzliche Parameterbits für Konkurrenzzwecke benutzt.

Die Ausgangssammelleitungsschnittstelle 220 enthält diejenigen Schaltungen, mit welchen die Datenstelle Informationen von der Paketsammelleitung 106 aufnimmt. Zu diesen Schaltungen gehören ein Puffer 221, ein FIFO-Speicher 227, ein FIFO-Steuergerät 225 und eine Paket-

NACHGEKEiCHTl · .··. „**. .: .**.***:

-21-

erkennungsschaltung 223.

In typischer Weise gibt der durch die Datenstelle gemäß Fig. 2 bediente Datenprozessor 120 ein Informationspaket, das zu einer anderen Datenstelle auszusenden ist, über den Weg 116-1 , die Eihgangs-Ausgangs-Schnittstelle 200 und den Weg 201 zum FIFO-Speicher 211. Das FIFO-Steuergerät 214 stellt den Empfang eines vollständigen Paketes durch den FIFO-Speicher 211 fest und überträgt eine Anforderung für einen Sammelleitungszugriff zur Konkurrenz-Logikschaltung 218. Diese versucht dann während des nächsten Konkurrenzintervalls, einen Zugriff zur Sammelleitung 105 für die Datenstelle zu gewinnen. Bei Erhalt eines solchen Zugriffs veranlaßt das FIFO-Steuergerät 214 dann den FIFO-Speicher 211, das in ihm enthaltene Informationspaket über den Puffer 213 zur PaketSammelleitung 1Ö5 zu geben. Die Informationen enthalten einen Nachrichtenkopf (Header), der diejenige Datenstelle identifiziert, zu der das Paket ausgesendet wird. Nach Durchlaufen der Vermittlungseinrichtung 107 (Fig. 1) werden die Informationen über die Paketsammelleitung 106 zum Weg 112 der empfangenden Datenstelle gegeben und über dessen Puffer 221 zu dessen FIFO-Speicher 227 und dessen Paketerkennungsschaltung 2 23 übertragen. Die Schaltung 223 stellt fest, daß die sich jetzt im FIFO-Speicher 227 befindende Information tatsächlich für ihre Datenstelle bestimmt ist,und veranlaßt dann mit Hilfe des FIFO-Steuergerätes 225, daß der FIFO-Speicher 227 die Information über den Weg 202 , die Eingangs-Ausgangs-Schnittstelle 200 und den Weg 217 zu dem durch die empfangende Datenstelle bedienten Gerät überträgt.

Fig. 3 zeigt die Kurvenform der Zeitsteuerungsund Steuersignale, die über die Taktsammelleitung 103 zu den Datenstellen gegeben werden. Das oberste Signal ist ein positiver Rahmenimpuls, der den Anfang jedes Rahmens bezeichnet. Mit jedem Rahmenimpuls beginnt ein Sammelleitungs-Konkurrenzintervall. Ein Rahmen ist so lang, wie es für die Übertragung eines vollständigen Pakets erforderlich ist. Die logischen Vorgänge bei einer Sammel-

I NACHQEREICHT

-22-

leitungskonkurrenz und die Paketübertragung können gleichzeitig während jedes Rahmens stattfinden, wobei diejenige Datenstelle, die einen Konkurrenzzyklus gewinnt, die Paketsammelleitung 105 während des nächsten Rahmens steuert. Das untere Signal ist das Bittaktsignal, das für eine Anzahl von Steuerzwecken während des Konkurrenzintervalls benutzt wird.

Die Einzelheiten der Konkurrenz-Logikschaltung 218 in Fig. 2 sind in den Fig. 4, 5 und 6 gemäß Anordnung nach Fig. 7 dargestellt. Ein Schieberegister 500 mit paralleler Eingabe und serieller Ausgabe nimmt diejenigen Bits auf, die während eines Konkurrenzintervalls auf die KonkurrenzSammelleitung 102 gegeben werden. Das Schieberegister 500 nimmt die Bits der der Datenstelle zugeordneten Prioritätszahl aus der Schaltung 527 auf, die diese Bits fest verdrahtet speichert. Die verschiedenen Datenstellen-Parameterbits nimmt das Schieberegister 500 von den Flipflops und weiteren Schaltungen auf, die unmittelbar unter dem Schieberegister in Fig. 5 dargestellt sind.

Der Weg 5 24 überträgt eine 1 als Voll-Signal für den FIFO-Puffer zur höchststelligen Bitposition MSB des Schieberegisters 500. Der Weg 522 gibt eine 1 als Wenigstens -Halb-Voll -Signal an die zweithöchste Bitposition 2SB. Die Wege 531 und 536 übertragen Paketlängeninformationen zur dritt- bzw. vierthöchsten Bitposition 3SB bzw. 4SB des Schieberegisters 500. Der Weg 546 gibt ein Signal an die fünfhöchste Bitposition 5SB, die angibt, daß die Datenstelle wenigstens eine vorbestimmte Zeit auf einen Sammelleitungszugriff nach Auftreten bestimmter qualifizierender Ereignisse in der Datenstelle gewartet hat. Der Weg 4 23 führt ein ein Schnappschuß-Bit darstellendes Signal zur sechsthöchsten Bitposition SSB.

Der in Fig. 2 gezeigte FIFO-Speicher 211 ist genauer in Fig. 6 dargestellt. Er weist einen Eingangspuffer 600, einen FIFO-Puffer 602 und einen Ausgangspuffer 604 auf. Der Paketlängendetektor 205 ist ebenfalls genauer in Fig. 6 gezeigt. Wie nachfolgend noch beschrie-

NACHQEREICHT

-23-

ben wird, erkennt dieser Detektor, daß der Puffer 600 bzw. der Puffer 604 Pakete gleich oder kleiner als eine vorbestimmte Lange aufgenommen bzw. abgegeben hat, und legt eine entsprechende Information an einen Vorwärts Rückwärts-Zähler 620 an. Der Stand des Zählers gibt dann jederzeit die Anzahl von Paketen mit der vorbestimmten Länge oder kleiner an, die sich im Augenblick im Puffer 602 befinden. Der Stand des Zählers 620 wird durch einen Umsetzer 625 überwacht, der die Einstellung von Flipflops 628 und 629 steuert. Informationen, die den Zustand dieser Flipflops angeben, steuern über Wege 208 und 209 Flipflops 530 und 535. Der Ausgang dieser Flipflops wiederum überträgt entsprechende Datenstellen-Parameterinformationen zum Schieberegister 500.

Datenpakete, die eine Datenstelle von dem bedienten Gerät 120 aufnimmt, gelangen von der Eingangs-Ausgangsschnittstelle 200 über den Weg 201 zum Eingangspuffer 600 des FIFO-Speichers 211. Das FIFO-Steuergerät 214 überträgt ein Signal über den Weg 215, um ein Datenpaket vom Eingangspuffer 600 über den Weg 601 zum FIFO-Puffer 602 und vom Eingangspuffer 600 über den Weg 203 zum Start- und Endedetektor 610 zu führen. Der Detektor 610 stellt die Paketgrenzen fest, indem er die jedem Paket zugeordneten, speziellen Paket-Umhüllungscodierungen decodiert. Die Daten für die Paketgrenzen werden über den Weg 611 zum Schwellenwert-Vorwärtszähler 612 übertragen. Dieser nimmt Taktimpulse auf und stellt fest, ob ein Paket ein kurzes oder ein langes Paket ist, indem er die Anzahl von Taktzyklen zählt, die innerhalb der durch den Detektro 610 festgestellten Paketgrenzen liegen,und indem er diesen Zählwert mit einem vorbestimmten Paketlängenparameter vergleicht. Wenn der Zähler 612 ein Paket einer vorbestimmten Länge feststellt, beispielsweise ein kurzes Paket, so wird ein Impuls über den Weg 613 zum Vorwärts-Rückwärtszähler 620 übertragen. Dieser Impuls schaltet den Zähler 620 weiter, der in Verbindung mit dem Zähler 617 einen Zählwert für kurze Pakete im FIFO-Speicher 602 enthält. Der Vorwärts-Rückwärtszähler 620

gibt die Zähldaten für kurze Pakete über den Weg 621 zum qualifizierenden Paketumsetzer 625. Dieser Itasetzer decodiert die Zähldaten für kurze Pakete, um festzustellen, wie viele kurze Pakete im Augenblick im FIFO-Puffer 602 enthalten sind. Wenn der FIFO-Puffer 602 beispielsweise zwei oder mehr kurze Pakete enthält, so sendet der Umsetzer 625 einen positiven Impuls über den Weg 626 zur Einstellung eines SR-Flipflops 628 aus. Wenn der FIFO-Puffer 602 fünf oder mehr kurze Pakete enthält, so sendet der Umsetzer 625 einen positiven Impuls über die Wege 626 und 627 zur Einstellung von SR-Flipflops 628 bzw. 629 aus. Diese Flipflops wiederum stellen die Flipflops 530 und 535 ein.

Wenn der Datenstelle ein Sammelleitungszugriff gewährt wird, so sendet das FIFO-Steuergerät 214 ein Signal auf dem Weg 215 aus, um ein Datenpaket vom FIFO-Puffer 602 über den Weg 603 zum Ausgangspuffer 604 und über den Weg 204 zum Start-Ende-Detektor 615 zu führen. Der Detektor 615 findet die Paketgrenzen durch Decodieren der jedem Paket zugeordneten Paket-Umhüllungscodierungen. Die Daten für die Paketgrenzen werden über den Weg 616 zum Schwellenwert-Vorwärtszähler 617 übertragen. Der Zähler 617 stellt fest, ob das Paket eine vorbestimmte Länge besitzt, beispielsweise ein kurzes Paket ist, indem er die Anzahl von Taktzyklen innerhalb der durch den Detektor 615 festgestellten Paketgrenzen zählt und diesen Zählwert mit einem vorbestimmten Paketlängenparameter vergleicht. Wenn der Zähler 617 beispielsweise ein kurzes Paket feststellt, wo wird ein Impuls über den Weg 618 zum Vorwärts-Rückwärts-Zähler 620 übertragen.

Dieser Impuls schaltet den Zähler 620 zurück, damit ein Zählwert für kurze Pakete im FIFO-Puffer 602 verbleibt. Der Zähler 620 überträgt die Zählwertdaten für kurze Pakete über den Weg 621 zum qualifizierenden Paketumsetzer 625,· der - wie bereits erläutert - die Zähldaten für die kurzen Pakete decodiert, um festzustellen, wieviele kurze Pakete im Augenblick im FIFO-Puffer 602 gespeichert sind. Wenn der FIFO-Puffer 602 weniger als zwei

NACHGE,RaiCHT|

-25-

kurze Pakete enthält, so sendet der Utasetzer 625 einen positiven Impuls über den Weg 630 aus, um das SR-Flipflop 628 zurückzustellen. Wenn der FIFO-Puffer 602 weniger als fünf kurze Pakete enthält, so sendet der Umsetzer 625 einen positiven Impuls über den Weg 631 aus, um das SR-Flipflop 629 zurückzustellen.

Die Q-Ausgangssignale dieser SR-Flipflops gelangen über Wege 208 und 209 zur Konkurrenz-Logikschaltung 218. Ein Signal hoher Spannung (H) am Q-Ausgang des SR-Flipflops 629 zeigt der Konkurrenz-Logikschaltung 218 an, daß wenigstens fünf kurze Pakete im FIFO-Puffer 602 gespeichert sind. Ein Signal H am Q-Ausgang des SR-Flipflops 628 gibt der Logikschaltung 218 an, daß zwei oder mehr kurze Pakete im FIFO-Speicher 602 gespeichert sind.

Wenn die Q-Ausgänge der Flipflops 628 und 629 beide auf niedriger Spannung (L) sind, dann befinden sich weniger als zwei kurze Pakete im FIFO-Puffer 602.

Die über den Weg 212 zum FIFO-Steuergerät 217 übertragenen Informationen beinhalten Belegungsinformationen, die angeben, ob der Puffer 602 voll, wenigstens halbvoll oder weniger als halbvoll ist.

Die Taktsammelleitung 103 überträgt die Bittaktsignale und die Rahmentaktsignale über den Weg 115-1 zur Konkurrenz-Logikschaltung 218. Das Bittaktsignal wird in der gesamten Konkurrenz-Logikschaltung 218 über den Weg 425 und das Rahmentaktsignal über den Weg 426 erteilt. Die Beziehung zwischen diesen beiden Taktsignalen ist im Zeitdiagramm in Fig. 3 dargestellt.

Wenn der FIFO-Puffer 602 voll, ist, so geht das Voll-Signal auf H und wird vom FIFO-Steuergerät 214 über den Weg 207 zum D-Eingang des D-Flipflops 523 übertragen. Der Η-Übergang des nächsten Rahmentaktsignals am Eingang CLK des D-Flipflops 523 stellt das Flipflop ein, so daß sein Q-Ausgang auf H geht. Dieses Q-Ausgangssignal wird über den Weg 524 zum Eingang MSB des Schieberegisters 500 geführt.

Wenn der FIFO-Puffer 602 wenigstens halbvoll ist, so geht das Halb-Voll-Signal vom FIFO-Steuergerät

NACHGfcKiEICHT \

214 auf H und gelangt über den Weg 206 zum D-Eingang des D-Flipflops 521 sowie zum unteren Eingang des ODER-Gatters 540. Das Signal H am Eingang des ODER-Gatters 540 läßt dessen Ausgang auf H gehen. Das Ausgangssignal H des ODER-Gatters 540 bereitet das UND-Gatter 542 über den Weg 541 vor. Der Η-Übergang des nächsten Rahmentaktsignals am Eingang CLK des D-Flipflops 521 stellt das Flipflop ein und bewirkt , daß dessen Ausgang Q auf H geht. Das Q-Ausgangssignal des D-Flipflops 521 gelangt über den Weg 522 zum Eingang 2SB des Schieberegisters 500.

Wenn der Paketlängendetektor 205 mehr als fünf kurze Pakete feststellt, so wird ein Signal H über den Weg 208 zum D-Eingang des D-Flipflops 530 geführt. Beim nächsten Η-Übergang des Rahmentaktimpulses am Eingang CLK des D-Flipflops 530 wird das Flipflop eingestellt, so daß sein Ausgang Q auf H geht. Das Q-Ausgangssignal des D-Flipflops 530 wird über den Weg 531 zum Eingang 3SB des Schieberegisters 500 übertragen. Wenn der Paketlängendetektor 205 wenigstens zwei kurze Pakete feststellt, wo wird ein Signal H über den Weg 209 zum D-Eingang des D-Flipflops 535 sowie zum ODER-Gatter 540 übertragen. Das Signal durchläuft das Gatter 540 und gelangt an einen Eingang des UND-Gatters 542. Beim nächsten H-Übergang des Rahmentaktimpulses am Eingang CLK des D-Flipflops 535 wird das Flipflop eingestellt, so daß sein Ausgang Q auf H geht. Das Q-Ausgangssignal des D-Flipflops 535 wird über den Weg 536 zum Eingang 4SB des Schieberegisters 500 gegeben.

Der positive Übergang des ersten Rahmentaktimpulses nach Umschalten der Ausgangsspannung des ODER-Gatters 540 auf H betätigt das UND-Gatter 542, das dann ein Signal H an den Eingan CLK des Schwellenwert-Zählers 543 anlegt. Dieser zählt jeden empfangenen Rahmenimpuls,nachdem entweder der Weg 206 oder der Weg 209 auf H gegangen sind. Der Schwellenwert-Zähler 543 wird durch das Ausgangssignal H vom UND-Gatter 542 um einen Zählwert weitergeschaltet. Wenn der Zählwert einen vorgewählten Schwellenwert erreicht, geht sein Ausgang CNT >N auf H.

Diese Ausgangssignal wird über die Leitung 544 zum Eingang D des D-Flipflops 545 übertragen. Das D-Flipflop 545 wird dann durch den Η-Übergang des nächsten Rahmentaktimpulses am Eingang CLK eingestellt. Dadurch geht des· sen Q-Ausgang auf H. Das Ausgangssignal Q des Flipflops 545 wird über den Weg 546 zum Eingang 5SB des Schieberegisters 500 geführt.

Das UND-Gatter 550 erhalt eines seiner beiden Eingangssignale vom Gatter 540 über den Weg 541. Das andere Eingangssignal ist der über den Weg 426 ankommende Rahmentaktimpuls. Das Gatter 550 hat die Aufgabe, den Schwellenwert-Zähler 543 über den Weg 551 zu löschen, wenn der nächste Rahmentaktimpuls auftritt, nachdem der Ausgang des Gatters 540 auf L gegangen ist. Das Gatter 540 geht auf L, wenn weder ein Signal H vorhanden ist, das ein Wenigstens-Halb-Voll-Bit auf dem Weg 206 darstellt, noch ein Bit H für einen Kurzpaket-Zählwert auf dem Weg 209 ansteht. Da der Eingang des Gatters 550, der das Signal vom Gatter 540 aufnimmt, invertiert ist, bewirkt ein Signal L auf dem Weg 541, daß der Rahmenimpuls über das Gatter 550 zum Schwellenwert-Zähler 543 geführt wird, wodurch der Zähler gelöscht wird. (Seine Ausgänge gehen auf L.) Wenn der Ausgang des Schwellenwert-Zählers 543 auf L geht, so wird dieses Signal L beim nächsten Rahmenimpuls "nach demjenigen Rahmenimpuls, der den Schwellenwert-Zähler 543 gelöscht hat, in das Flipflop 545 eingegeben. Dies bewirkt, daß das an das Schiegeregister 500 angelegte Signal 5SB auf L geht. Der Schwellenwert-Zähler 543 und das Flipflop 545 bleiben beide im Ausgangszustand L, bis wenigstens eine der beiden Bedingungen auftritt, die ermöglichen, daß das Gatter 540 ein Ausgangssignal H liefert.

Nachfolgend werden diejenigen Schaltungen in Fig. 4 beschrieben, die einer Datenstelle die Möglichkeit geben, ihr Schnappschuß-Bit einzustellen, um eine Schnappschuß-Zeit immer dann zu definieren, wenn keine andere Datenstelle eine 1 als Schnappschuß-Bit(SSB) an Konkurrenz-Sammelleitungen 102 anlegt. Wenn eine Daten-

stelle zu Anfang an die Betriebsspannung angelegt wird, wo werden alle Flipflops 410, 412, 418, 421 und 422 durch das Hauptlöschsignal zurückgestellt, das über den Weg an ihre Eingänge CLR angelegt ist. Wenn diese Flipflops sich im Rückstellzustand befinden, so ist ihr Ausgang Q auf L.

Ein Signal H für eine anstehende

Anforderung (REQUEST PENDING) wird über den Weg 216 vom FIFO-Steuergerät 214 zu einem Eingang des NAND-Gatters 430 und einem Eingang des UND-Gatters 417 geführt, wenn die Datenstelle einen Sammelleitungszugriff anfordert. Der Η-Übergang des nächsten Rahmentaktimpulses ist an den anderen Eingang des NAND-Gatters 430 angelegt. Dadurch geht dessen Ausgang auf L. Das L-Ausgangssignal des NAND-Gatters 430 wird über den Weg 431 zum Voreinstelleingang des D-Flipflops 410 und zum Einstelleingang des SR-Flipflops 412 geführt. Dadurch werden die Flipflops eingestellt, und ihr Ausgang Q geht auf H. Auf diese Weise wird die Datenstelle veranlaßt, mit dem Anlegen der Bits im Schieberegister 500 an die Konkurrenz-Sammelleitung 102 zu beginnen.

Der durch Sechs teilende Zähler 514 zähle Bittaktimpulse, die über den Weg 425 an seinen Eingang CLK geführt werden, und zwar nach Anlegen jedes Rahmeimpulses an seinen Eingang R. Nach Zählung von fünf Bittaktimpulsen gibt der Zähler 514 den sechsten Bittaktimpuls von seinem Ausgang Q über den Weg 519 an den Eingang CLK des D-Flipflops 418. Die durch das Gatter 406 an die Konkurrenz-Sammelleitung 102 angelegten Bits gelangen von der Sammelleitung 102 über den Weg 114-1 an den Eingang des Gatters 417. Da das D-Flipflop 418 nur jeweils durch den sechsten Bittakt-Ausgangsimpuls vom Zähler 514 beaufschlagt wird, wird der Ausgang Q des Flipflops nur dann auf H gebracht, wenn der Ausgang des UND-Gatters 417 zu diesem Zeitpunkt auf H ist. Der Ausgang des UND-Gatters 417 ist zur Bittaktzeit 6 nur dann auf H, wenn keine 1-Werte (verdrahtete ODER-Signale L) im Augenblick durch anfordernde Datenstellenschaltungen als Schnappschußbit

an die Konkurrenz-Sammelleitung 102 angelegt sind. Das Q-Ausgangssignal des eingestellten Flipflops 418 wird über den Weg 419 an den Einstelleingang des SR-Flipflops 422 geführt, um dessen Ausgang Q auf H einzustellen- Dieses Ausgangssignal H wird über den Weg 4 23 zum Eingang SSB des Sch-ieberegisters 500 geführt. Dann wird das Schnappschuß-Bit durch den L-Übergang des nächsten Rahmentaktimpulses in das Schieberegisters 500 geladen.

Damit die ansteigende Flanke des durch den Zähler 514 erzeugten Impulses das Schnappschuß-Bit richtig in das Flipflop 418 führt, muß durch richtige Auswahl speziellen Kombination von Bauteilen dafür gesorgt werden, daß das Schnappschuß-Signal am D-Eingang des Flipflops 418 noch stabil ist, wenn der Taktimpuls vom Zähler 514 ankommt. Es ist hier eine Spannungsüberschneidung vorhanden, da die gleiche ansteigende Flanke des Bittaktimpulses, die bewirkt, daß die Konkurrenz-Logik schaltung das Bit SSB auf die Konkurrenz-Sammelleitung 102 bringt, auch den Zähler 514 weiterschaltet. Für die meisten praktischen Verwirklichungen zeigt eine Zeitanalyse für den schlimmsten Fall, daß die Verzögerung, die sich durch die Kombination der durch das Schieberegister 500, das Gatter 404, das Sammelleitungs-Treibgatter 406, die Kapazität der Konkurrenz-Sammelleitung 102 und des Gatters 417 verursachten Verzögerungen wesentlich größer als die Verzögerung über den Zähler 514 ist, so daß keine Schwierigkeit auftritt. Wenn jedoch für eine bestimmte Wahl von Logikbausteinen Schwierigkeiten auftreten, dann kann ein Verzogerungselement zwischen das Gatter 417 und den D-Eingang des Flipflops 418 zur Beseitigung der. Schwierigkeiten eingefügt werden.

Das Gatter 409 stellt Nichtübereinstimmungen zwi sehen dem von jeder Datenstelle an die Sammelleitung angelegten Bit und der logischen Kombination des Bitwerts auf der Sammelleitung bei Anlegen jedes Bits fest. Eine Nichtübereinstimmung wird festgestellt, wenn eine Datenstelle eine 0 an die Sammelleitung zu einem Zeitpunkt gibt, wenn eine 1 durch eine andere Datenstelle angelegt

NACMGEREICHT

wird.

Eine Datenstelle gewinnt Zugriff zur PaketSammelleitung 105, wenn ein ExkLusiv-ODER-Gatter 409 keine Nichtübereinstimmung beim Auslesen des Inhaltes des Schieberegisters 500 und Anlegen an die Sammelleitung feststellt. Der Ausgang Q der Flipflops 410 und 412 bleibt dann zu diesem Zeitpunkt auf H,und das Q-Ausgangssignal H vom SR-Flipflop 412 wird über den Weg 413 zum D-Eingang des Flipflops 421 übertragen. Der H-Übergang des nächsten Rahmentaktimpulses stellt den Ausgang Q des D-Flipflops 421 auf H ein. Das Q-Ausgangssignal des Flipflops 421 wird als DatenstelIe-Ausgewählt-Signal auf den Weg 217 gegeben. Dieses Signal wird zum Rückstelleingang des SR-Flipflops 422 übertragen, um dessen Ausgang Q auf L zu bringen. Dieses Q-Ausgangssignal vom SR-Flipflop 422wird als 0 zum Eingang SSB des Schieberegisters 500 weitergeleitet. Das Rahmentaktsignal gelangt über den Weg 426 zum Ladeeingang des Schieberegisters 500. Wenn das Rahmentaktsignal auf L geht, werden die verschiedenen Bits auf den Eingangsleitungen des Schieberegisters 500 parallel in das Schieberegister geladen. Diese Bits stellen die Q-Ausgangssignale der Flipflops 523, 521, 530, 535, 545, das Schnappschuß-Bit auf dem Weg 5 23 und die zugeordnete Prioritätszahl von der Schaltung 527 dar. Die Bits werden dann seriell mittels des Bittaktes aus dem Schieberegister 500 geschoben, der über den Weg 425 an den Schiebeeingang des Schieberegisters angelegt ist. Bei jedem positiven Übergang des Bittaktes wird ein Bit aus dem Schieberegister 500 herausgeschoben. Als erstes wird das Bit MSB vom Schieberegister 500 über den Weg 501 zum Exklusiv-ODER-Gatter 404 gegeben, gefolgt von den Bits 2SB, 3SB... LSB, und zwar in dieser Reihenfolge. Die aus dem Schieberegister 500 gelesenen Bits werden durch das Exklusiv-ODER-Gatter verarbeitet und - wie nachfolgend erklärt werden soll zum NAND-Gatter 406 mit drei Eingängen übertragen.

Der durch Sechs teilende Zähler 433 und das SR-Flipflop 435 geben die Möglichkeit, daß ein Signal L auf

• ·

-31-

der Maskiersammelleitung 104 selektiv nur die Parameterbits maskiert, d.h. die Datenstellen-Belegungsbits, die Paketlängenbits, das Bit vom Zähler 543 und die Schnappschuß-Bits (Bits MSB ... SSB), so daß ein Sammelleitungszugriff dann durch diejenigen dieser Bits , die nicht maskiert sind, und die Bits aus der Schaltung 527 gesteuert werden kann. Der Zähler 433 verhindert, daß irgendwelche Bits der Prioritätszahl aus der Schaltung 527 maskiert werden, so daß die zugeordnete Prioritätszahl der Datenstelle immer während eines Konkurrenzzyklus verfügbar ist. Der Zähler 433 gibt außerdem die Möglichkeit, daß ein Signal H auf der Polaritätssammelleitung 101 nur die Bits der zugeordneten Prioritätszahl invertiert, die aus dem Schieberegister 500 auf die Konkurrenzsammelleitung 102 ausgelesen werden. Dadurch wird verhindert, daß die Bits MSB ... SSB invertiert werden.

Der Zähler 433 und das SR-Flipflop 435 werden zurückgestellt, wenn das an ihren Rückstelleingang über den Weg 426 angelegte Rahraentaktsignal auf H geht, wodurch ihr Ausgang Q auf L gelangt. Wenn die Bits MSB... SSB aus dem Schieberegister 500 gelesen werden, so wird das Q-Ausgangssignal L des SR-ELipflops 435 zum NOR-Gatter 437 übertragen. Dadurch wird das Gatter 437 teilweise betätigt, so daß es ein von der Maskiersammelleitung 104 über den Weg 118-1 empfangenes Signal L invertieren kann. Es wird dann ein empfangenes Maskiersammelleitungssignal L als Signal H vom NOR-Gatter 437 über den Weg 438 zum ODER-Gatter 440 weitergeleitet. Dieses Signal H verhindert, daß das Flipflop 410 während des Empfangs der Parameterbits (MSB ... SSB) zurückgestellt wird, wie später beschrieben werden soll. Ein Maskiersammelleitungssignal H wird invertiert und als Signal L vom NOR-Gatter 437 über den Weg 438 zum ODER-Gatter 440 geführt. Dieses Signal L gibt die Möglichkeit, daß das Flipflop 410 bei einer durch das Gatter 409 festgestelltenNichtübereinstimmung zurückgestellt wird. Auf diese Weise kann jede beliebige Kombination von Parameterbits bei einem Konkurrenzzyklus ignoriert werden, aber die Parameterbits wer-

den weiterhin auf die Konkurrenz-Sammelleitung 102 gegeben, so daß eine Einrichtung zur Sammlung von statistischen Daten für das Netzwerk (beispielsweise, wie oft wenigstens eine Datenstelle voll ist) nur die Konkurrenz Sammelleitung 102 zu überwachen braucht.

Das Q-Ausgangssignal H des SR-Flipflops 435 wird außerdem über den Weg 436 zu einem Eingang des UND-Gatters 402 geführt. Dieses Signal L schaltet das UND-Gatter 402 ab und bringt seinen Ausgang auf L. Auf diese Weise wird verhindert, daß die Polaritätssammelleitung 101 die Parameterbits invertiert. Das Ausgangssignal L des UND-Gatters 402 gelangt über den Weg 403 an einen Eingang des Exklusiv-ODER-Gatters 404. Die aus dem Schieberegister 500 gelesenen Parameterbits werden über den Weg 501 an den anderen Eingang des Exklusiv-ODER-Gatters 404 geführt. Wenn das Bit vom Schieberegister 500 auf H ist, so ist das Ausgangssignal des Exklusiv-ODER-Gatters 404 auf H, und wenn das Bit vom Schieberegister 500 auf L ist, so ist das Ausgangssignal des Exklusiv-ODER-Gatters 404 auf L. Wenn demgemäß der obere Eingang des Exklusiv-ODER-Gatters 404 auf L gehalten wird, so werden die Eingangsbits vom Schieberegister 500 nicht invertiert und durch das Exklusiv-ODER-Gatter 404 zum mittleren Eingang des NAND-Gatters 406 mit drei Eingängen sowie über den Weg 405 zum unteren Eingang des Exklusiv-ODER-Gatters 409 übertragen.

Beim Auslesen jedes Parameterbits aus dem Schieberegister 500 durch den Bittakt schaltet der Bittakt außerdem den durch Sechs teilenden Zähler 433 weiter. Nach Zählen von fünf Bittaktimpulsen sind die ersten fünf Bits (MSB... 5SB) aus dem Schieberegister 500 herausgeschoben worden. Der Zähler 533 bringt dann seinen Ausgang auf H, wenn der nächste Taktimpuls entsprechend dem Bit SSB empfangen wird. Dieses Signal H gelangt über den Weg 434 zum Eingang S des SR-Flipflops 435 und stellt dessen Ausgang auf H ein. Das Ausgangssignal H des SR-Flipflops 435 wird zum NOR-Gatter 437 und zum UND-Gatter 402 übertragen. Das Eingangssignal H des NOR-Gatters 437

-33-

bringt dessen Ausgang auf L. Das Ausgangssignal L des NOR-Gatters 43 7 wird über den Weg 438 zum ODER-Gatter 440 übertragen. Dies verhindert , daß ein Maskiersammelleitungssignal L die Bits der zugeordneten Prioritätszahl maskiert, da ein Signal L am Eingang des Gatters 437 dessen Ausgang nicht auf H bringen kann. Das Signal H vom SR-Flipflop 435 bereitet das UND-Gatter 402 vor. Dadurch kann ein Polaritätsumkehrsignal (Signal H) von der Polaritätssammelleitung 101 über das UND-Gatter 402 zum Exklusiv-ODER-Gatter 404 geführt werden.

Das Polaritätsumkehrsignal von der Polaritätssammelleitung 101 auf dem Weg 113-1 wird benutzt, um selektiv die Bits der zugeordneten Prioritätszahl zu invertieren, die aus der Datenstelle über den Weg 114-1 auf die Konkurrenz-Sammelleitung 102 gegeben werden. Ein Polaritätssignal L überträgt das Bit der Prioritätszahl nichtinvertiert zur Konkurrenzsammelleitung 102. Ein Polaritätssignal H gibt ein invertiertes Bit der Prioritätszahl zur Konkurrenz-Sammelleitung 102. Die Bits der Prioritätszahi werden selektiv durch das über den Weg 113-1 an das Exklusiv-ODER-Gatter 404 angelegte Polaritätssignal gesteuert, wie nachfolgend beschrieben werden soll.

Wenn das Polaritätssignal und das Bit der Prioritätszahl am Exklusiv-ODER-Gatter 404 beide auf H oder beide auf L sind, so ist das Ausgangssignal des Exklusiv-ODER-Gatters 404 L. Wenn das Polaritätssignal und das Bit der Prioritätszahl am Exklusiv-ODER-Gatter 404 verschieden sind (ein Signal auf H und ein Signal auf L), so ist das Ausgangssignal des Exklusiv-ODER-Gatters 404 auf H. Mit anderen Worten, ein Polaritätssignal L bewirkt, daß ein Bit der zugeordneten Prioritätszahl unverändert über das Exklusiv-ODER-Gatter 404 läuft, während ein Polaritätssignal H bewirkt, daß das Exklusiv-ODER-Gatter 404 ein invertiertes Bit der Prioritätszahl weiterleitet. Die Bits am Ausgang des Exklusiv-ODER-Gatters 404 werden durch das betätigte NAND-Gatter 406 mit drei Eingängen invertiert und auf die Konkurrenz-Sammellei-

1 NACHQEREjCHTl

tung 102 gegeben. Außerdem werden die Bits vom Exklusiv-ODER-Gatter 404 zum Exklusiv-ODER-Gatter 409 weitergeleitet.

Der linke und rechte Eingang des NAND-Gatters 406 mit drei Eingängen werden entsprechend der nachfolgenden Erläuterung betätigt. Der D-Eingang des D-ELipflops 442 ist auf H, wenn das Steuergerät ein Datenstellen-Betätigungssignal H über den Weg 119-1 zuführt. Der H-Eingang des nächsten Rahmentaktimpulses stellt das Flipflop ein, wodurch dessen Ausgang Q auf H geht. Das Q-Ausgangssignal des D-Flipflops 442 wird über den Weg 443 zum linken Eingang des UND-Gatters 406 geführt. Das D-Flipflop 442 bleibt eingestellt (wodurch sein Ausgang Q auf H bleibt), falls nicht ein Datenstellen-Abschaltsignal L vom Steuergerät zum D-Eingang des Flipflops geführt wird, um diese Datenstelle abzuschalten und zu verhindern, daß sie einen Sammelleitungszugriff verlangt.

Wenn diese Datenstelle einen Sammelleitungszugriff anfordert, so stellt das FIFO-Steuergerät 214 das Anforderung-Vorhanden-Signal 216 auf H ein. Dieses Signal 216 gelangt über den Weg 216 zum unteren Eingang des UND-Gatters 417 und zum rechten Eingang des NAND-Gatters 430. Beide Gatter werden dadurch betätigt. Wenn der nächste Rahmentaktimpuls auf H geht, so geht der Ausgang des NAND-Gatters 430 auf L. Das Ausgangssignal L des NAND-Gatters 430 wird zum L-Voreinstelleingang des D-Flipflops 410 und zum L-Einstelleingang des SR-Flipflops 412 über den Weg 431 gegeben. Der Q-Ausgang beider Flipflops gelangt dann auf H. Das Ausgangssignal Q des SR-Flipflops 412 wird über den Weg 413 zum rechten Eingang des NAND-Gatters 406. und zum D-Eingang des D-Flipflops 421 geführt.

Die vom Gatter 404 über den Weg 405 zum mittleren Eingang des betätigten NAND-Gatters 406 mit drei Eingängen übertragenen Bits werden durch das NAND-Gatter invertiert und als Prioritätsbits über den Weg 407 zur Konkurrenz-Sammelleitung 102 gegeben.

Wenn die Prioritätsbits vom Exklusiv-ODER-Gatter 404 zum NAND-Gatter 406 mit drei Eingängen übertragen

werden, gelangen sie außerdem über den Weg 405 zum Exklusiv-ODER-Gatter 409. Die logische Kombination der Prioritätsbits, die durch alle anfordernden Datenstellen (einschließlich der vorliegenden Datenstelle) auf die Konkurrenzsammelleitung 102 gegeben werden, wird von dieser Sammelleitung 102 zum Exklusiv-ODER-Gatter 409 übertragen. Da alle von der vorliegenden Datenstelle an die Konkurrenz-Sammelleitung angelegten Prioritätsbits durch das NAND-Gatter 406 mit drei Eingängen invertiert werden, stimmen die. Eingangssignale des Exklusiv-ODER-Gatters 409 nicht überein, wenn der Ziffernwert des Prioritätsbit von der Konkurrenz-Sammelleitung 102 gleich dem des Prioritätsbit-Ausgangssignals vom NAND-Gatter 406 zur Sammelleitung 102 ist. Wenn die Eingangssignale des Exklusiv-ODER-Gatters 409 nicht übereinstimmen, bleibt der Ausgang des Gatters 409 auf H. Dieses Ausgangssignal H wird über den Weg 439 zum ODER-Gatter 440 geführt, so daß dessen Ausgang auf H geht. Das Ausgangssignal H des QDER-Gatters 440 gelangt zum D-Eingang des D-Flipflops

410. Dadurch kann dessen Q-Ausgang auf H bleiben. Das Ausgangssignal Q des FLipflops 410 wird dem L-Rückstelleingang des SR-Flipflops 412 über den Weg 411 zugeführt. Das Signal H am L-Rückstelleingang des SR-Flipflops 412 stellt das Flipflop nicht zurück, und dessen Ausgang Q bleibt auf H. Dieses Ausgangssignal H wird dem NAND-Gatter 406 zugeführt. Dadurch kann das NAND-Gatter weiterhin nachfolgende Prioritätsbits zur Konkurrenz-Sammelleitung 102 übertragen.

Die einzige Möglichkeit dafür,daß die Eingangssignale des Exklusiv-ODER-Gatters 409 übereinstimmen können, liegt dann vor, wenn ein Bit 0 durch die Datenstelle an die Sammelleitung gegeben wird und ein Bit 1 bereits auf der Sammelleitung ist (und angibt, daß eine andere Datenstelle höhere Priorität hat), oder wenn ein Bit 1 auf die Sammelleitung ausgegeben wird und ein Bit 0 zurückkommt (wodurch ein fehlerhaftes NAND-Gatter mit drei Eingängen angezeigt wird). In beiden Fällen schaltet sich die Datenstelle selbst aus dem Wettbe-werb aus,

-36-

wenn kein Maskiersammelleitungssignal L auf der Sammelleitung 104 vorhanden ist.

Das Maskiersammelleitungssignal kann einen Einfluß nur während der ersten sechs Bitzeiten (MSB... SSB) haben. Der Ausgang des NOR-Gatters 437 wird zu allen anderen Zeitpunkten durch das Q-Ausgangssignal H des SR-Flipflops 435 auf L gehalten. Ein Signal L von der Maskiersammelleitung 104 während der ersten sechs Bits bringt den Ausgang des NOR-Gatters 437 auf H. Das Ausgangs signal H des NOR-Gatters 437 gelangt über den Weg 438 zum ODER-Gatter 440, so daß dessen Ausgang auf H geht und verhindert, daß ein Signal L vom Ausgang des Exklusiv-ODER-Gatters 409 weitergeleitet wird, wenn das Gatter eine Nichtübereinstimmung feststellt. Wenn das NOR-Gatter 437 ein Signal H von der Maskiersamraelleitung 104 empfängt, so geht der Ausgang des NOR-Gatters 437 auf L. Dadurch kann das ODER-Gatter 440 Bits vom Exklusiv-ODER-Gatter 409 weiterleiten.

Nachdem die ersten fünf Bits (MSB ... SSB) zur Konkurrenz-Sammelleitung gegeben worden sind, wird das SR-Flipflop 435 durch den sechsten Taktimpuls eingestellt. Dadurch geht sein Ausgang Q auf H. Dieses Q-Signal wird zum NOR-Gatter 437 übertragen und bringt dessen Ausgang auf L. Dadurch wird verhindert, daß ein Maskiersammelleitungssignal über den Weg 438 zum ODER-Gatter 440 weitergeleitet wird. Wenn die Eingangssignale des Exklusiv-ODER-Gatters 409 übereinstimmen, so geht der Ausgang dieses Gatters auf L. Dieses Ausgangssignal L wird über den Weg 439 zum ODER-Gatter 440 übertragen. Dadurch wird dessen Ausgang auf L gebracht (da sein anderer Eingang durch das NOR-Gatter 437 auf L gehalten wird). Das Ausgangssignal L des ODER-Gatters 440 gelangt zum D-Eingang des D-Flipflops 410. Wenn der nächste Bittaktimpuls am Eingang CLK des D-Flipflops 410 auf .H geht, so wird sein Ausgang Q auf L gesetzt. Das Q-Ausgangssignal des D-Flipflops 410 wird über den Weg 411 zum L-Rückstelleingang des SR-Flipflops 412 übertragen, um dessen Q-Ausgang auf L zu bringen. Das Q-Ausgangssignal L des SR-Flipflops 412

[nachqereiohtI .: .··. .**. .:

-37-

wird zum D-Eingang des D-Flipflops 421 und zu einem Eingang des NAND-Gatters 406 mit drei Eingängen geführt. Das Signal L am Eingang des Gatters 406 schaltet das Gatter aus und bringt die Daten stelle aus dem Wettbewerb.

Die Datenstelle sendet dann keine weiteren Bits auf die Konkurrenz-Sammelleitung 102, bis das nächste Rahmentaktsignal auf H geht und das Anforderung-Vorhan den-Signal vom FIFO-Steuergerät 214 auf H ist.

Claims

Western Electric Company Incorporated Grimes, G. J. 4 New York N. Y. 10038, USA Patentansprüche

1. Anlage zur Zuteilung des Zugriffs zu einer Einrichtung (105), die auf der Grundlage von Anforderungen gemeinsam benutzt wird, für eine Vielzahl von Einheiten (110), denen, je eine besondere Prioritätszahl (427) mit η Ziffern zugeordnet ist,

mit einer Anlagensteuerung (100), einer Konkurrenzsammelleitung (102), die alle Einheiten (110) verbindet, und mit einer Konkurrenz-Schaltung (218) in jeder Einheit zur Anfor derung des Zugriffs zur gemeinsam benutzten Einrichtung (105),

dadurch gekennzeichnet, daß die Konkurrenzschaltung folgende Bauteile aufweist: eine Vielzahl von Mehrzustands-Logikbauteilen (521, 523), eine Logiksteuerschaltung zur selektiven und kombinierten Umschaltung der Logikbauteile in jeder der Einheiten aus einem ersten in einen zweiten Zustand unter Steuerung besonderer Parameter, die den augenblicklichen dynamischen Zustand der Einheiten angeben, und
einen Pufferspeicher (602) in jeder Einheit zur Aufnahme von Nachrichten unterschiedlicher Länge, die Logiksteuerschaltung folgende Bauteile aufweist:

INACHÜEREICHTJ"; ·_>#; .III. .**. *.

einen Detektor (205) in jeder Einheit (110) zur Feststellung der Anzahl von Nachrichten mit einem bestimmten Kriterium, die im Augenblick im Pufferspeicher (602) der Einheit gespeichert sind,

eine Schaltanordnung (628, 629) zur Utaschaltung wenigstens eines ersten Logikbauteils (535) einer Einheit aus einem ersten in einen zweiten Zustand, um das Vorhandensein wenigstens einer ersten vorbestimmten Zahl von Nachrichten mit dem bestimmten Kriterium im Pufferspeicher äer Einheit anzuzeigen,

Registerschaltungen (500) zur Bildung einer dynamischen Prioritätszahl für jede der Einheiten durch Eingabe der Ausgangssignale der Logikbauteile jeder Einheit als Parameterziffern in die höheren Ziffernstellen der dynamischen Zahl und durch Eingabe der Ziffern der zugeordneten Prioritätszahl (527) in die niedrigeren Ziffernstellen der dynamischen Zahl,

- und die Anlage folgende Bauteile aufweist: eine Überlagerungsschaltung (406) in jeder der Einheiten, die im Augenblick einen Zugriff zur gemeinsam benutzten Einrichtung (105) anfordern, um gleichzeitig die sich entsprechenden Ziffern der zugeordneten dynamischen Prioritätszahl nacheinander Ziffer für Ziffer auf die Konkurrenz-Sammelleitung (102) zu geben,

eine Vergleichsschaltung (409) in jeder der anfordernden Einheiten (110), die den Ziffernwert auf der Konkurrenz-Sammelleitung (102) mit dem entsprechenden, durch die anfordernde Einheit angelegten Ziffernwert vergleicht,und eine zweite Schaltung, die eine anfordernde Einheit (110) vom konkurr-ierenden Zugriff zur gemeinsam benutzten Einrichtung ausschaltet, wenn ein vorgegebenes Vergleichsergebnis zwischen einem Ziffernwert auf der Sammelleitung und dem entsprechenden, durch die Einheit zugeführten Ziffernwert festgestellt wird.

2. Anlage nach Anspruch 1, dadurch gekennzeichnet, daß die Anlage folgende Bauteile enthält:

eine Maskier-Sammelleitung (124), die die Einheiten

!NACHKaEBEICHT

miteinander verbindet,

Schaltungen (124) in der Steuereinrichtung (100) zur Zuführung eines Maskiersignals zu gewählten Zeitpunkten zur Maskier-Sammelleitung und

eine Inaktivierungsschaltung (440) in jeder Einheit, die dann, wenn das Maskiersignal auf der Maskier-Sammelleitung vorhanden ist, anspricht und die Vergleichsschaltung (409) außer Tätigkeit setzt, so daß die gleichzeitig auf der Konkurrenz-ßammelleitung (102) vorhandenen Parameterbits bei der Bestimmung des Zugriffs von Einheiten nicht benutzt werden,

und daß die inaktivierungsschaltung so ausgelegt ist, daß die .Bevorzugungsreihenfolge zwischen anfordernden Einheiten durch jedes der Parameterbits, deren Vergleich nicht außer Tätigkeit gesetzt ist, und die Bits der zugeordneten Prioritätszahlen bestimmt wird.

3. Anlage nach Anspruch 1 oder 2,

dadurch gekennzeichnet, daß der Detektor jeder Einheit folgende Bauteile aufweist:

einen ersten Zähler (620),

einen zweiten Zähler (612) zur Erhöhung des ersten Zählers (620) immer dann, wenn der Speicher der Einheit eine Nachricht mit dem vorbestimmten Kriterium aufnimmt, einen dritten Zähler (617) zur Erniedrigung des ersten Zählers (620) immer dann, wenn eine Nachricht mit dem vorbestimmten Kriterium aus dem Speicher gelesen wird, nämlich dann, wenn die Einheit Zugriff zur gemeinsam benutzten Einrichtung erhält,
einen an den ersten Zähler (620) angeschalteten Umsetzer (625), der einen vorbestimmten Zählwert im ersten Zähler bestimmt,

und daß die Schaltanordnung (628, 629) einen Ausgang (626) des Umsetzers (625) mit dem ersten logischen Bauteil (535) verbindet, um dieses aus einem ersten in einen zweiten Zustand immer dann umzuschalten, wenn der Speicher wenigstens eine vorbestimmte Anzahl von Nachrichten mit dem vorgegebenen Kr-iterium enthält.

4. Anlage nach Anspruch 3, dadurch gekennzeichnet, daß die Logiksteuerschaltung in jeder Einheit Gatterschaltungen (540, 542, 550) zur Messung einer Zeitspanne, die in jeder Einheit nach einem vorbestimmten Ereignis in jeder Einheit verstrichen ist, und einen vierten Zähler (543) aufweist, um ein zweites logisches Bauteil (545) aus einem ersten in einen zweiten Zustand zur Erzeugung eines Parameterbits umschaltet, das anzeigt, daß wenigstens eine vorbestimmte Zeitspanne in einer Einheit verstrichen ist.

5.. Anlage nach Anspruch 1 ,

dadurch gekennzeichnet, daß ein Ausgangspuffer (604) zur Überwachung des Pufferspeichers (601) in jeder Einheit vorgesehen ist, um festzustellen, ob der Pufferspeicher weniger als X Prozent oder X Prozent gefüllt mit einer Information oder voll mit einer Information ist, die durch die Einheit an die gemeinsam benutzte Einrichtung anzulegen ist,

daß ein zweites Steuergerät (214) zur !Anschaltung eines dritten logischen Bauteils (521) in jeder Einheit aus einem ersten in einen zweiten Zustand vorgesehen ist, wenn der Pufferspeicher wenigstens X Prozent voll ist, daß das zweite Steuergerät (214) ein viertes logisches Bauteil (5 23) einer Einheit von einem ersten in einen zweiten Zustand dann umschaltet, wenn der Pufferspeicher der Einheit voll ist,

und daß die Registerschaltung den Inhalt der logischen Bauteile als Parameterbits und als die höherstelligeren Bits in die dynamische Prioritätszahl eingibt.

6. Anlage nach Anspruch 5, dadurch gekennzeichnet, daß ein fünftes Logikbauteil (422) in jeder Einheit vorgesehen ist, das durch das Steuergerät gesteuert wird und einen Schnappschußzeitpunkt definiert,

daß ein sechstes Logikbauteil (417, 418) in jeder Einheit enthalten ist, das aufzeichnet, wenn eine Anforderung für einen Zugriff zur gemeinsam benutzten Einrichtung während eines Schnappschußzeitpunkts vorhanden ist,

I NACHQ£RaCHTl * "I ' ' * ·

daß das sechste Logikbauteil ein Gatter (417) enthält, um das fünfte Logikbauteil in jeder Einheit aus einem ersten in einen zweiten Zustand umzuschalten, bei der während eines Schnappschuß-Zeitpunktes eine Bedienungsanforderung vorhanden ist,

und daß das fünfte Logikbauteil (422) im zweiten Zustand eine Schnappschuß-Ziffer als eine der Parameterziffern der dynamischen Prioritätszahl für die Einheit erzeugt.

7. . Anlage nach Anspruch 1,

dadurch gekennzeichnet, daß der Detektor ein siebtes Logikbauteil (629) der Einheit aus einem ersten in einen zweiten Zustand umschaltet, um das Vorhandensein wenigstens einer zweiten vorbestimmten Anzahl von Nachrichten mit dem vorgegebenen Kriterium im Pufferspeicher der Einheit anzuzeigen.

8. Verfahren zur Zuteilung des Zugriffs zu einer Datensammelleitung, die auf der Grundlage von Anforderungen gemeinsam benutzt wird, für eine Vielzahl von Datenstellen, wobei jeder Datenstelle eine besondere Prioritätszahl mit η Ziffern zugeordnet ist, um bei konkurrzierenden Anforderungen durch die Datenstellen den Zugriff zur Datensammelleitung zu bestimmen, gekennzeichnet durch die Verfahrensschritte:

a) selektives und kombiniertes Einstellen von Flipflops in jeder Datenstelle unter Steuerung spezieller Parameter, die den augenblicklichen dynamischen Zustand jeder Datenstelle angeben,

b) Bestimmen der Anzahl von Nachrichten mit einem vorgegebenen Kriterium, die im Augenblick in einem Pufferspeicher jeder Datenstelle gespeichert sind,

c) Einstellen wenigstens eines ersten Flipflops der Flipflops in jeder Datenstelle, um das Vorhandensein einer vorbestimmten Anzahl von Nachrichten mit dem vorgegebenen Kriterium im Pufferspeicher der Datenstelle anzugeben ,

d) Bildung einer dynamischen Prioritätszahl für jede Datenstelle durch Eingeben der Ausgangssignale der Flip-

NACHQEREICHTI ·

flops in jeder Datenstelle als Datenstellen-Paramterbits in die höherwertigeren Bitpositionen eines Schieberegisters in jeder Datenstelle und durch Eingeben der Bits der jeder Datenstelle zugeordneten Prioritätszahl in die niedrigerwertigen Bitpositionen des Datenstellen-schieberegisters,

e) sequentielles Auslesen der Bits im Schieberegister jeder Datenstelle,

f) Eingeben der sequentiell Ziffer für Ziffer in der Reihenfolge von der hochststelligen zur niedrigststelligen Ziffer aus dem Schieberegister der Datenstelle gelesenen Ziffern in eine erste Gatterschaltung in jeder Datenstelle,

g) Betätigen der ersten Gatterstelle jeder anfordernden Datenstelle derart, daß die aus dem Schieberegister gelesenen Ziffern der dynamischen Prioritätszahl sequentiell auf eine Konkurrenz-Sammelleitung gegeben werden, und zwar synchron mit der Zuführung der entsprechenden Ziffern an die Konkurrenz-Sammelleitung durch andere Datenstellen, die im Augenblick einen Zugriff zur Datensammelleitung anfordern,

h) Vergleichen jedes Ziffernwertes, der durch jede anfordernde Datenstelle auf die Konkurrenz-Sammelleitung gegeben wird, mit dem Ziffernwert, der sich dann von anderen anfordernden Datenstellen auf der Konkurrenzsammelleitung befindet,und

i) Inaktivieren der ersten Gatterschaltung einer anfordernden Datenstelle immer dann, wenn ein Ziffernwert auf der Konkurrenz-Sammelleitung eine höhere Prioriät als der entsprechende Ziffernwert hat, der von der anfordernden Datenstelle an die Konkurrenzsammelleitung gegeben wird, wobei

j) die Bevorzugung eines Zugriffs auf die Datensammelleitung für die anfordernden Datenstellen durch Parameter bits und die zugeführten Bits der zugeordneten Prioritätszahlen der anfordernden Datenstellen bestimmt wird,

9. Verfahren nach Anspruch 8,

gekennzeichnet durch die Verfahrensschritte:

j NACHQEREICHT} j *-·| · · · · · :"*; . *:

-7-

a) Zuführung eines Maskiersignals zu gewählten Zeitpunkten zu einer mit allen Datenstellen verbundenen Maskiersammelleitung und

b) Verhindern, daß die erste Gatterschaltung jeder anfordernden Datenstelle dann inaktiviert wird, wenn ein Maskiersignal auf der Maskiersammelleitung während des Anlegens der Parameterbits an die Konkurrenz-Sammelleitung vorhanden ist, wobei
d) die Bevorzugung für einen Zugriff zur Datensammelleitung durch an die Konkurrenz-Sammelleitung angelegte Parameterbits bestimmt wird, wenn kein Maskiersignal auf der Maskiersammelleitung vorhanden ist, und durch die zugeführten Bits der zugeordneten Prioritätszahlen für die anfordernden Datenstellen.

10. Verfahren nach Anspruch 7, gekennzeichnet durch den zusätzlichen Verfahrensschritt: a) Zulassen der Inaktivierung der ersten Gatterschaltung für den Fall, daß ein Maskiersignal auf der MaskierSammelleitung vorhanden ist, dann, wenn die Ziffern der zugeordneten Prioritätszahl einer anfordernden Datenstelle an die Konkurrenzsammelleitung gegeben werden.

11. Verfahren nach Anspruch 8 oder 10, dadurch gekennzeichnet, daß die Verfahrensschritte zur Bestimmung der Anzahl von Nachrichten folgende Verfahrensschritte umfassen:

a) Erhöhen eines Zählers bei jedem Empfang einer Nachricht mit dem vorgegebenen Kriterium im Pufferspeicher einer Datenstelle,

b) Erniedrigen des Zählers immer dann, wenn eine Nachrieht mit dem vorgegebenen Kriterium aus dem Pufferspeicher gelesen wird, wenn der Datenstelle ein Zugriff zur Datensammelleitung gewährt wird,

cj Umsetzen des Zählwertes im Zähler zur Lieferung einer Anzeige dann, wenn der Pufferspeicher im Augenblick wenigstens eine vorbestimmte Anzahl von Nachrichten mit dem vorgegebenen Kriterium enthält, und

d) Einstellen wenigstens eines ersten Flipflops der Flipflops unter Steuerung des Umsetzers dann, wenn der Puf-

NACHGEREICHT

-δ-

ferspeicher wenigstens die vorbestimmte Anzahl von Nachrichten mit dem vorgegebenen Kriterium enthält.

12. Verfahren nach Anspruch Π, gekennzeichnet durch die folgenden Verfahrensschritte:

a) Zählen der Zeitspanne, die in jeder anfordernden Datenstelle nach einem vorgegebenen Ereignis in der Datenstelle verstrichen ist,

b) Erzeugen eines Ausgangssignals, wenn eine vorgegebene Zeitspanne verstrichen ist, und

c) Einstellen eines zweiten Flipflops der Parameter-Flipflops unter Steuerung des Signals.

13. Verfahren nach Anspruch 12, gekennzeichnet durch die Verfahrensschritte:

a) Überwachen des Pufferspeichers in jeder Datenstelle, um festzustellen, ob der Pufferspeicher weniger als X

Prozent oder X Prozent oder vollständig mit einer Information gefüllt ist, die von der Datenstelle auf die Datensammelleitung zu geben ist,

b) Umschalten eines dritten Flipflops der Flipflops in jeder Datenstelle aus einem ersten in einen zweiten Zustand immer dann,wenn der Pufferspeicher wenigstens X Prozent

gefüllt ist,

c) Umschalten eines vierten Flipflops der Flipflops m einer Datenstelle aus einem ersten in einen zweiten Zu-

stand immer dann, wenn der Pufferspeicher der Datenstelle

gefüllt ist, und

d) Anlegen von Ausgangssignaleri des dritten und vierten Flipflops als Parameter-Bits an das Schieberegister als höherstellige Bits der dynamischen Prioritätszahl.

14. Verfahren nach Anspruch 13, gekennzeichnet durch die Verfahrensschritte: a) Definieren des Auftretens eine Schnappschuß-Zeitpunkts, tO Aufzeichnen für die Anforderung eines Zugriffs zu einer DatenSammelleitung in jeder Datenstelle während eines Schnappschuß-Zeitpunktes und

c) Einstellen eines fünften Flipflops aus einem ersten in einen zweiten Zustand in jeder Datenstelle, in der eine Bedienungsanforderung während eines Schnappschuß-

I NACHGEHEICHTl I ' "\ 'Il I ' '.'I . '.

-9-

Zeitpunktes auftritt, und Anlegen des entsprechenden Bit als eines der Parameter-bits der dynamischen Prioritätszahl für die Datenstelle in jeder Datenstelle , in der sich das fünfte Flipflop im zweiten Zustand befindet.