KR930002316B1 - 버스제어방법 및 화상처리 장치 - Google Patents

Abstract

내용 없음.

Description

버스제어방법 및 화상처리 장치

제1도는 본 발명에 의한 1실시예의 버스제어방법에 의한 멀티프로세서형 움직임 화상 부호장치의 블럭구성도.

제2도는 본 발명의 1실시예에 의한 타스크 처리예를 도시한 설명도.

제3도는 본 발명의 1실시예에 의한 멀티프로세서형 움직임 화상 부호화장치를 도시한 블럭도.

제4도는 디지탈 신호 처리프로세서 모듈(DMM)의 구성을 도시한 블럭도.

제5도(a), (b)는 본 발명의 1실시예에 의한 멀티프로세서형 움직임 화상 부호화장치의 각 DMM의 동작설명도.

제6도는 본 발명의 1실시예에 의한 멀티프로세서형 움직임 화상부호장치의 다수의 DMM 모듈구성을 도시한 블럭도.

제7도는 본 발명의 1실시예에 의한 멀터프로세서 형움직임 화상부호장치의 각 DMM이 각 메로리버스를 액세스하는 타이밍도.

제8도는 본 발명의 2실시예에 의한 화상 처리장치를 도시한 블럭도.

제9도는 제8도에 도시한 블럭의 각부의 신호를 나타낸 타이밍도.

제10도는 본 발명의 2실시예를 도시한 블럭구성도.

제11도는 제10도의 단위 프로세서가 담당하는 구분화면을 나타낸 도면.

제12도 및 제13도는 제10도의 동작 타이밍도.

제14도 및 제15도는 상기 제10도의 저장부의 내부상태를 설명하는 도면.

제16도는 상기 제10도에서 입력 화상 보조신호의 전송 순위를 도시한 도면.

제17도는 종래의 버스제어방법에 의한 멀티프로세서형 움직임 화상 부호장치의 블럭 구성도.

제18도는 종래의 멀티프로세서형 움직임 화상부호화 장치의 화상의 영역분할예를 도시한 설명도.

제19도는 종래의 멀티프로세서형 움직임 화상부호화 장치의 각 DMM의 동작 설명도.

제20도는 종래의 화상처리 장치를 도시한 블럭 구성도.

제21도는 종래 및 본 발명에서 부분화면의 분할예를 도시한 설명도.

제22도는 제20도에 도시한 블럭 각부의 신호를 도시한 타이밍도.

제23도는 종래의 움직임 보상 프레임간 복호화방식에서의 동작 설명도.

제24도 및 제25도는 종래예의 동작 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

1 : CPU 2 : 공유 메모리

3 : DSP 5 : VME 버스

10 : 전송제어부 11 : 입력버스

12 : 피드백버스 13 : 출력버스

14A∼14C : 단위프로세서 15 : 입력부

16 ; 처리부 17 : 출력부

20 : 코맨드포트 21 : 쌍방향버퍼

22 : 국부 RAM 23 : 국부 ROM

27 : 명령메모리 28 : 인터럽트제어부

102 : 인터럽트 신호 109 : 타스크 제어부

118 : 타스크테이블 119 : 입력프레임메모리

121a∼121k : DSP 모듈(DMM) 122 : 제어버스

124 : 메모리버스제어테이블 126 : I/O버스

본 발명은 디지탈 신호 처리 프로세서를 이용한 데이타 버스 제어 방법에 관한 것으로, 특히 여러개의 DMM에 대략 균등하게 처리 타스크를 분담시켜 블럭단위로 부호화를 실행하는 멀티프로세서형 움직임 화상 부호화장치에 관한 것이며, 텔레비젼 신호로써의 입력부분화면신호에 대해서 고능률 부호화등의 처리를 실행하는 화상처리장치에 관한 것이다.

1988년판 "PCS의 제15.2-1페이지에서 15.2-2페이지의 "ARCHITECTURE OF A FILL MOTION 64 KBIT/S VIDEO CODEC"에 개시된 다수의 디지탈신호프로세서(이하 DSP라 한다)를 이용한 데이타 버스제어방식이 제17도에 도시되어 있다.

제17도에 있어서, 장치를 제어하는 CPU(1)에 연결되는 VME 버스(5)에는 공유메모리(2)와 DSP(3-1)∼(3-8)이 접속되어 있다. 각 DSP (3-1)∼(3-8)에는 국부메모리 (4-1)∼(4-8)이 마련되어 이 각각의 국부메모리(4-1)∼(4-8)과 공유메모리(2)는 메모리 버스(6)에 의해 연결되어 있다. 그리고 공유메모리(2)에는 입력데이타(7)이 입력되고, CPU(1)에는 전송데이타(8)이 입출력되도록 되어 있다.

다음에 동작에 대해서 설명한다. 본 시스템은 DSP 병렬 구성을 하여 고정의 영역 분할형처리를 실행한다.

제17도에 있어서, 8개의 DSP (3-1)∼(3-8)중 6개를 휘도신호 담당 DSP로 하고, 화상을 수직선으로 균등하게 6분할하여 각 DSP의 분담영역으로 하며, 다른 2개의 DSP를 2종류의 색차신호 담당 DSP로 하고, 각 DSP(3-1)∼(3-8)은 자기의 담당영역의 부호화 처리를 실행한다.

또, 통상 움직임 화상 부호화에서는 화상 프레임을 l개(l은 1이상의 정수)의 영역으로 분할하고, 이미 부호화한 i변께이 영역까지의 발생 정보량을 기본으로 해서 i+1번께의 영역의 부호화 제어 파라미터(TCR)을 설정하는 피드백 제어를 실행한다. 본 예에서는 화상 수평선으로 균등하게 18분할하여 피드백 제어를 실행하고 있다. 다음에 이 영역 분할에 대해서 설명한다.

제18도에 화상 프레임의 DSP의 영역 분할과 피드백 제어의 영역 분할을 도시한다. 제18도는 설명을 간단히 하기 위해 3개의 DSP (3-1),(3-2),(3-3)을 사용하여 3영역으로 분할하고, 피드백 제어를 실행하여 휘도 신호만을 부호화하는 경우의 예로서, 화상 프레임을 DSP 마다 A, B, C의 3영역으로 분할하고, 또 각각을 A1∼A3, B1∼B3, C1∼C3의 3영역으로 분할하고 있다.

다음에 제17도에 따라 동작을 설명한다. 제17도에 있어서 입력 데이타(7)은 공유메모리(2)에 1프레임분라이트된다. 다음에 CPU(1)은 8개의 각 DSP(3)에 순차적으로 전송을 지시하고, 상기 각 DSP(3)은 상기 공유메모리(2)에서 메모리 버스(6)을 거쳐서 자기의 담당영역의 입력 데이타와 자기의 담당 영역의 부호화에서 필요한 영역의 과거에서 이미 부호화한 피드백 데이타를 자기의 국부 메모리(4)에 전송한다. 전송이 종료한 DSP(3)은 다음에 자기의 최초의 담당 영역을 처리단위의 블럭으로 분할하고, 각 블럭에 대하여 사전에 정해진 순서에 따라서 여러 중류의 처리 타스크를 순차적으로 실행하며, 부호화 데이타를 VME 버스(5)를 거쳐서 CPU(1)에 전송하고, 부호화 데이타를 국부적으로 복호하여 피드백 데이타를 작성하며, 메모리 버스(6)을 거쳐서 공유 메모리(2)로 전송한다. 이렇게 해서 최초의 담당 영역의 처리가 종료한 DSP(3)은 CPU(1)에서 다음의 영역 처리 개시지시가 있을때까지 대기상태로 된다(제19도 참조). CPU(1)은 상기각 DSP(3-1)∼(3-8)에서 VME 버스(5)를 거쳐서 부호화 데이타를 받아, 이것을 전송 형태에 따른 순서로 재구성하며, 다중 정보를 부가하여 전송 데이타(8)을 작성 하고, 전송로에 송출하며, 또, 상기 각 DSP(3-1)∼(3-8)의 담당 처리 영역의 처리 종료를 감시하고, 모든 DSP (3-1)∼(3-8)이 담당 처리 영역의 처리를 종료한 것을 검지해서 상기 각 DSP(3-1)∼(3-8)에 대하여 다음의 처리 영역의 처리 개시를 지시한다

그런데 본 예와 같은 고정의 영역 분할형 병렬 처리인 경우에서도 어떤 분할 영역의 처리 개시시에 각DSP(3-1)∼(3-8)이 입력 데이타를 공유 메모리(2)에서 자기의 국부 메모리에 전송할때나 각 DSP(3-1)∼(3-8)이 자기의 담당 영역의 처리를 종료하고 피드백 데이타를 국부메모리(4)에서 공유메모리(2)로 전송할때에는 버스 경합이 발생하고, 이때에 각 DSP(3-1)∼(3-8)은 공유메모리 액세스 지시를 받을 때까지 대기상태로 된다.

그리고 연산량에 따라서 병령 구성의 각 DSP(3-1)∼(3-8)에 가변의 영역과 타스크를 수시로 할당하는 타스크 분산형 병렬 처리의 경우에 부가해서 타스크의 종료마다 공유메모리 액세스 요구를 출력하고 있었던 것에서는 DSP(3-1)∼(3-8)의 병렬수가 증가하는 것에 따라서 빈번하게 버스 경합이 발생하여 DSP(3-1)∼(3-8)의 처리 효율이 저하한다.

제20도는, 예를들면 일본국 특허 공개 공보 소화62-86464호에 도시된 종래의 화상 처리장치를 도시하는 블럭접속도이며, 도면에서(11)은 입력 부분 화면신호를 공급하는 입력 버스, (12)는 부호화 및 복호화한 부분 화면신호의 피드백 버스, (13)은 부호화 결과의 출력 버스, (14A)∼(14C)는 단위 프로세서로써 입력 부분 화면신호 및 피드백 신호를 입력하는 입력부(15), 이들의 각 신호의 부호화 처리등을 실행하는 처리부(16), 이들의 처리를 실행한 부분 부호화 신호를 출력하는 출력부(17)로 구성되어 있다.

입력부(15)는 담당하는 구분 화면 영역의 입력 명령에 동기하여 입력 버스(11)에서 담당하는 구분 화면영역의 화상신호(부분 화상 신호)를 피드백 버스(12)에서 근방 처리하기 위한 다음에 기술하는 부호화 및 복호화한 신호를 입력하여 기억한다. 또, 근방처리에 대해서는 일본국 특허 공개 공보 소화62-266678호에 개시된 방법이 있다. 처리부(16)은 이 기억된 화상 데이타에 대하여 부호화 및 복호화동의 처리를 실행한다. 출력부(17)은 다음번의 입력 신호에 동기하여 처리부(16)에서의 처리 결과로서의 부호화 신호를 출력버스(13)으로 출력함과 동시에 상기한 부호화 및 복호화한 신호를 입력 화상 보존신호로서 피드백 버스(12)를 통하여 다른 단위 프로세서로 출력한다.

다음에 동작에 대해서 설명한다. 본 예에서는 화면 전체를 #1∼#3으로 3분할하고, 3개의 단위 프로세서로 병렬적으로 화상신호를 처리하는 경우를 나타낸 것으로, 화면은 제21C도에 도시한 바와 같이 #1∼#3의 부분화면 A∼C로 분할하고, 각각이 #1∼#3에 대응하는 프로세서(14A)∼(14C)에 대응하는 것으로 한다.

먼저, 입력 버스(11)위에는 부분 화면 A∼C 에 대응하는 텔레비젼 신호로서의 입력 부분 화면 신호S1∼S3이 제22도에 도시한 바와 같이 시간적으로 연속하여 흐른다.

그리고, 예를들면 #1의 단위 프로세서(14A)는 제22도에 도시한 바와 같은 입력 동작 타이밍에 맞춰서 입력 버스(11)위의 #1의 입력 부분 화면 신호 S1을 입력부(15)에 입력하여 기억한다. 여기서, 각 입력 부분화면 신호 S1∼S3은 F(자연수) 매/초의 일정한 속도로 입력된다.

이때문에, 입력한 각 입력 부분 화면 신호 S1∼S2의 처리는 다음번의 입력 부분 화면 신호 S1∼S3이 입력할때까지는 종료할 필요가 있다.

한편, 처리 결과로서 얻어지는 부분 부호화신호는 다음번의 입력과 동시에 출력 버스(13)으로 출력된다.

또, 화상의 고능률 부호화 기술로서 자주 적용되는 움직임 보상 프레임간 부호화 방식에서는 입력 화상 P와 1화면분전의 복호화면중에서 움직임의 분만큼 화면상의 위치가 어굿나서 제23도에 도시한 바와 같은화상 Q와의 차를 취해서 부호화를 실행한다. 그래서, 부호화 처리를 위해서는 움직임의 분만큼 영역이 확장된 부호화/복호화한 화면이 필요하게 된다. 이와 같이 부호화를 위해서는 입력 부분 화면 신호 S1∼S3보다 넓은 범위의 신호가 필요하게 된다. 또, 부호화/복호화한 부분 화면 신호 F1∼∼F3이 출력부(17)에서 피드백 버스(12)로 출력되고, 제22도에 도시하는 입력 동작 타이밍에 맞춰서 입력부(15)에 입력되어 기억된다. 이때, 입력 부분 화면 신호 S1∼S3보다 넓은 범위의 데이타를 입력하기 때문에 입력시간이 t 시간만큼 길게된다. 이와 같이 할당된 부분 화면보다도 넓은 범위의 부호화/복호화한 부분 화면 신호 F1∼F3을 입력하면서 부호화 처리를 실행하고, 출력 버스(13)에 신호 01∼03을 출력하고 있다.

제24도 및 제25도는 각 버스상의 신호에 대한 각 단위 프로세서(14A)∼(14C)의 신호 입력시간과 처리시간의 관계를 도시한 것으로, 설명을 간단히 하기 위해 구분화면 #1∼#3을 담당하는 단위 프로세서를 #1∼#3으로 나나탠고 있다.

제24도에 있어서는 각 단위 프로세서 #1∼#3이 부분 화상 신호의 입력에 필요한 시간과 상기 부분 화상신호에 내한 부호화 및 복호화등의 처리시간의 합계가 입력 버스(11) 상의 1화상 프레임의 입력 주기 이하로 되어 있으므로, 싱기 처리는 정체하지 않고 계속되지만, 1화상 프레임의 일부가 다른 화상 부분보다 움직임이 있는 화면인 경우, 상기 일부를 담당하는 단위 프로세서 #2에서 처리 시간이 제25도에 사선으로 표시한 바와 같이 다른 단위 프로세서 #1, #3의 처리 시간보다 길게되어 단위프로세서 #1, #3에 대기 시간이 발생한다.

종래의 구성이 상기한 바와 같이되어 있으므로, 종래의 버스 제어 방법에 있어서, 공유메모리 액세스가 필요하게 된 시점에서 공유 메모리 액세스 요구를 발생하기 때문에, 2개 이상의 프로세서에서 동시에 공유메모리 액세스 요구가 출력되었을때에 버스 경합이 발생하여 사용 허가가 부여되지 않은 프로세서는 허가가 부여될때까지 아무런 동작을 실행하지 않게 되어, 버스 넥(neck)에 의한 처리 효율이 저하하는 문제점이 있었다.

또, 움직임 화상 부호화와 같은 처리에 필요한 연산량이 공간적, 시간적 변화에 따라서 극단적으로 변동으로 하는 경우(제19도 참조), 분담 영역의 처리가 종료한 DSP는 다른 모든 DSP가 처리를 종료할때까지 대기해야 하므로 단위 DSP당 처리 효율이 저하한다는 문제점이 있었다.

따라서, DSP의 병렬수는 담당 영역의 최대 처리량을 상정하여 설계해야 하므로 병렬수가 매우 많아지게 되고, 병렬 수의 증가에 따라서 처리의 오너 헤드도 증가하게 되며, 타스크에의해 처리 블럭 크기가 다른 경우는 최대 블럭 크기보다도 세밀하게 분할하여 DSP에 할당되지 않으므로 DSP의 병열수에 한게가 있고, 병렬수가 적은 경우에는 국부메모리의 용량이 크게되며, 피드백이 걸리기가 어렵다는 것등의 문제점이 었었다.

또, 프레임 저장부에서 국부메모리로 입력 데이타 및 피드백 데이타를 전송할때 단일의 메모리 버스를 거쳐서 실행하고 있었다. 그런데 화상 부호화에 대량의 예를 들면 16×16화소를 1처리 단위로 한 움직임 보상 및 이산코싸인 변환 부호화를 실행하기 위해서는 약 1400 워드인 데이타 전송이 필요하고, 종래예와 같이 사전에 정해진 위치의 화상 데이타를 각 프로세서의 국부메모리에 순차적으로 전송하는 경우에는 문제가 되지 않지만 각 DMM에 대하여 랜덤한 위치의 블럭의 처리를 할당하는 소위 적응 블럭 할당을 실행하는 경우에는 버스 넥이 발생하여 처리 효율이 저하한다는 문제점이 있었다.

또한, 단위 프로세서(14A)∼(14C)의 처리시간이 1/F이내에 있는 것을 전재로한 일종의 파이프 라인 처리를 실행하고 있으므로 고능률 부호화와 같은 화상 처리에서는 처리 시간이 입력 화상에 따라서 변화하지만, 상기와 같이 처리시간의 가장 긴 값을 기본으로 하여 화면의 분할수를 설정해야 하므로 평균적으로 처리시간이 가장 긴 값보다 상당히 짧은 경우에서도 분할수를 줄일 수 없어 결국 단위프로세서(14A)∼(14C)를 다수 마련할 필요가 있는 등의 문제점이 있었다.

또, 종래에 화상 처리 장치의 전체의 능력으로서는 입력화상 신호를 일정 시간내에 처리하는 능력을 갖추면서 단위 프로세서 #1∼#3이 담당하는 구분 화면이 연속하여 있는 것에 의해, 1화상 프레임에 화상 성질의 국소적인 치우침(처리해야할 데이타량의 조밀함)이 있어서 상기 단위 프로세서에서의 처리가 길어지고, 다른 단위 프로세서에 대하여 영향을 미쳐서 처리 능력의 저하를 초래하는 문제가 있으며, 이것을 방지하기 위해서는 단위 프로세서에 할당되는 구분 화면을 좁게하여 구분수를 증가시키면 좋지만, 이렇게 하면 단위프로세서의 수가 증가하므로 화성 처리 장치가 고가로 되는 문제점이 있었다.

본 발명의 목적은 버스경합이 일어난 경우에도 처리 효율이 저하하지 않는 버스 제어방법을 제공하는 것이다.

본 발명의 다른 목적은 멀티프로세서의 병렬 구성의 처리 능력을 최대한으로 이용할 수 있고, 적응 블럭할당을 실행한 경우에서도 버스 넥에 의한 처리 효율의 저하를 방지할 수 있는 멀티프로세서형 움직임 화상부호화장치를 제공하는 것이다.

본 발명의 또 다른 목적은 화면의 분할수를 처리 시간의 평균값에 따라서 결정할 수 있고, 처리 시간이 평균값보다도 긴 경우에는 입력부분 화면 신호의 입력 속도를 강제적으로 저하시킬 수 있는 것에 의해 사용할 단위 프로세서의 수를 줄일 수 있는 저렴한 화상 처리 장치를 제공하는 것이다.

본 발명의 또 다른 목적은 화상 성질의 국소적인 치우침에 기인하는 처리능력의 저하를 단위 프로세서의 수를 증가시키지 않고 방지할 수 있는 화상 처리 장치를 제공하는 것이다.

본 발명의 상기 및 그 밖의 목적과 새로운 특징은 본 발 명세서의 기술 및 첨부도면으로 명확하게 될 것이다.

본 출원에서 개시되는 발명중 대표적인 것의 개요를 간단히 설명하면 다음과 같다.

본 발명에 의하면, 프로세서가 이전의 처리를 종료하여 다음의 처리로 이행할때, 공유메모리에서 데이타를 입력하거나, 공유메모리에 데이타를 전송할 필요가 있는 경우에 이전의 처리를 종료하는 일정 시간 이전에 버스 사용 요구를 출력하도록 한 것이다.

본 발명에 의하면, 다수의 병렬 배치된 DMM, DMM에 접속되어 국부 복호 데이타 또는 부호화 도중의 데이타 및 파라미터를 기억하는 다수의 공유 메모리, 다수 버퍼 구성으로 1면은 입력 데이타를 라이트하는 회로롤 해제되고 또 다른쪽은 DMM으로 해제되어 라이트와 리드를 비동기로 실행하는 입력 프레임 메모리, DMM에 제어버스를 거쳐서 처리 블럭 위치 및 처리 타스크 내용을 코맨트로 지시하는 타스크 제어부, 타스크 제어부가 DMM을 제어하기 위해 필요한 정보를 기억하는 타스크 테이블 및 각각의 공유 메모리와 DMM 사이를 연결하는 메모리 버스를 공간적으로 분리하여 타스크 제어부가 각 DMM에서의 버스 요구에 따라서 모든 메모리 버스의 버스 조정을 실행하는데 필요한 정보를 기억하는 메모리 버스 제어 테이블을 마련하고 있다.

그리고, 다수의 DMM에 대략 균등한 처리량의 타스그를 분담시키는 것에 의해, 단위 DMM당 처리 효율을 높이는 것이다.

본 발명은 입력 버스에 입력되는 입력부분 화면 신호를 프레임 단위로 입력부에 입력하고, 이렇게 하여 입력한 입력 부분 화면신호에 대하여 처리부에서 부화화/복호화 처리를 실시하고, 이 처리부에서 부분 부호화한 처리 결과를 출력부에서 출력시키도록 함과 동시에, 그 처리 결과를 저장부에 저장하고, 이들의 입력, 처리, 저장 및 출력을 제어부에 의해 제어하며 상기 처리 결과를 저장부에 저장할때, 다음 프레임의 처리에 필요한 부호화/복호화한 부분 화면 신호의 일부를 스스로의 단위 프로세서 및 다른 단위 프로세서의 적어도 하나에서 리드/라이트 가능하게 공용 저장부에 저장하도록 구성한 것이다.

또한, 본 발명은 1화면상의 특징의 화면 위치 영역을 분담하고, 입력 화상 신호의 상기 특정의 화면 위치영역에 대응하는 부분 화상 신호를 입력하여 신호 처리를 실행한 후 출력 버스로 출력하는 다수의 단위 프로세서를 갖고, 상기 단위 프로세서는 다른 단위 프로세서의 신호처리한 신호를 입력 화상 보조 신호로서 입력 가능한 화상 처리 프로세서에서 상기 단위 프로세서의 각각이 서로 연속하지 않은 다수의 화면 위치영역을 분담하고 모든 단위 프로세서가 분담하는 화면 위치 영역의 압력부분화상신호를 입력한 후, 입력 부분 화상 신호 및 입력 화상 보조 신호의 신호처리를 일제히 개시하는 구성으로 하고, 각 단위 프로세서는 신호 처리한 신호를 저장하는 저장부를 가지며, 상기 저장부에 저장된 상기 신호처리한 신호는 모든 단위 프로세서의 신호처리 종료후에 전송 제어부에 의해 다른 단위 프로세서에서 입력가능하게 공통 버스상으로 리드되는 구성으로 한 것이다.

본 발명에 의하면 프로세서는 항상 이전의 처리를 종료하는것보다도 일정시간전에 버스 사용 요구를 출력하고 버스 경합이 일어난 경우에서도 프로세서는 대기 상태로는 되지 않고 이전의 처리를 계속 실행하므로 프로세서의 처리 효율이 저하하지 않는다.

또, 본 발명에 있어서, 타스크 제어부에 의해 화상을 다수의 블럭으로 분할하고, 다스크 테이블을 검색하여 각 DMM에 대한 최적의 처리 블럭 및 처리 타스크를 판정하며, 다수의 DMM에 대략 균등하게 처리 타스크를 분담시켜 부호화를 실행하여 대기 시간을 짧게 하여 효율이 좋은 처리 동작을 한다.

또한, 본 발명에서 공유 메모리 버스는 공유 메모리마다 독립적으로 있는 것에 의해 다수의 DMM이 다른 메모리의 임의의 위치의 데이타를 동시에 액세스할 수 있기 때문에, 적응 블럭 할당을 실행하는 경우에서도 버스 넥이 발생하지 않아서 버스 넥에 의한 처리 효율의 저하가 일어나지 않는다.

또한, 본 발명에서 1화면을 다수의 부분 화면으로 분할 하고, 각 부분 화면을 전용의 단위 프로세서로 처리하며, 이 처리에서는 부호화/복호화한 부분 화면 신호를 스스로의 단위 프로세서내의 저장부에 저장함과 동시에 다른 단위 프로세서에서도 참조할 필요가 있는 부분의 신호에 관하여 다른 단위 프로세서도 액세스 가능한 공용 저장부에도 동시에 저장하며, 이것에 의해 부호화 처리시에 다른 단위프로세서가 공용저장부에 라이트한 부호화/복호화한 부분 화면 신호도 사용할 수 있도록 하고, 따라서 부분 화면의 분할수를 처리시간의 평균값에 따라서 결정하며, 처리 시간이 평균값보다 긴 경우에는 입력 부분 화면 신호의 입력 속도를 저하시키도록 하고, 이것에 의해 사용할 단위프로세서의 수를 줄이도록 한다.

본 발명에서는, 1개의 단위 프로세서가 다수의 구분 화면의 화상 신호를 담당하고, 또한 구분 화면이 서로 연속하지 않고 떨어진 영역이도록 하고, 처리는 모든 단위 프로세서가 새로운 화면의 개시를 기다려서 실행하고, 또 출력 버스로의 부호화 신호의 송출과 입력 화상 보조 신호의 다른 단위 프로세서로의 전송은 모든 단위 프로세서의 종료시에 실행되므로, 하나의 구분 화면의 부분 화상 신호에 대한 처리시간이 길게되더라도 다른 구분 화면의 구분 화상 신호에 대한 처리시간이 짧은 경우에는 1 프레임내에서 처리 시간은 평균화되게 되므로, 1프레임분의 입력 화상 신호의 입력 주기이내에서 처리하는 것이 가능하게 되고, 상기 입력 주기를 초과하는 경우에서도 마찬가지의 원리고 다음의 프레임에서 흡수하는 것이 가능하며, 인접 프레임 상호간에서 처리시간의 평균화가 실행된다.

이하 본 발명의 구성에 대해서 실시예와 함께 설명한다.

또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 붙이고 그 반복적인 설명은 생략한다.

[실시예 1]

다음에 제1도 및 제2도에 도시한 본 발명을 멀티 프로세서형 움직임 화상 부호화 장치에 적용한 경우의 1실시예에 따라 상세히 설명한다.

제1도에 있어서, 외부 회로에서 출력되는 입력 데이타(7)은 공유 메모리(2)에 1프레임분 라이트되고, 라이트가 종료하면 타스크 제어부(109)에 라이트 종료 신호(110)이 출력된다.

버스 제어부(111)은 디지탈 신호 프로세서, 소위 DSP(3-1)∼(3-n)에서의 공유 메모리 액세스 요구를 조정하여 공유 메모리 액세스 허가를 지시힌다. 각 DSP(3-1)∼(3-n)은 타스크 제어부(109)와의 사이에서 공유 메모리 액세스 요구 신호 및 버스 제어부(111)에서 각 DSP(3-1)∼(3-n)으로의 공유 메모리 액세스 허가 신호(112-1)∼(112-n)을 주고 받고, 메모리 버스(6)과의 사이에서 공유 메모리(2)와의 사이의 입출력 데이타 신호 및 제어신호(113-1)∼(113-n)을 주고 받고, 버스 제어부(111)과의 사이에서 공유 메모리 액세스 요구 신호 및 공유 메모리 액세스 허가 신호(115-1)∼(115-n)을 주고 받는다. 공유 메모리(2)는 메모리 버스(6)과의 사이에서 입출력 데이타 및 제어신호(114)를 주고 받는다. 또, 전송 데이타(8)은 메모리 버스(6)에서 출력된다.

다음에 동작에 대해서 설명한다. 본 예는 병렬구성의 각 DSP(3-1)∼(3-8)에 가변의 영역과 타스크를 수시로 할당하는 타스크 분산형 병렬 처리의 예이다.

제1도에 있어서, 입력 데이타(7)은 외부의 회로에 의해 공유 메모리(2)에 1프레임분 라이트되고, 타스크 제어부(109)에 라이트 종료 신호(110)이 출력된다. 상기 타스크 제어부(109)는 이전의 프레임의 부호화 종료와 입력 데이타 라이트 종료의 조건이 갖추어진 시점에서 다음 프레임을 처리 블럭으로 분할하고, 병렬구성의 DSP(3-1)∼(3-n)에 순차적으로 지시를 출력하여 할당한다. 각 DSP(3-1)∼(3-n)은 각각의 명령 메모리에 라이트된 사전에 정해진 프로그램에 따라서 타스크를 순서대로 처리하고, 목적하는 처리가 종료한 시점에서 타스크 제어부(109)에 처리 종료를 통지한다. 이것을 반복하는 것에 의해 움직임 화상 부호화를 순차적으로 실행해 간다. 이 경우, 각 DSP(3-1)∼(3-n)이 공유 메모리 액세스의 타스크를 실행할때에는 처리 종료 전에 버스 제어부(111)에 공유 메모리 액세스 요구를 출력한다. 버스 제어부(111)은 메모리 버스(6)의 사용 상태를 판정하여 빈 상태이면 즉시 DSP(3-1)∼(3-n)에 사용 허가 신호를 출력하고, 사용중이면 빈 상태로 되는 것을 기다리고 나서 사용 허가 신호를 출력하는 것에 의해 버스 조정을 실행한다.

그러나, 각 DSP(3-1)∼(3-n)의 명령 메모리에는 공유 메모리 액세스를 실행하는 데이타 전송 타스크와 전송해온 데이타를 연산하여 부호화를 실행하는 연산 타스크가 교대로 라이트되어 있으며, 이미 공유 메모리(2) 또는 DSP(3-1)∼(3-n)의 내부 메모리에 존재하고 있는 데이타의 전송 타스크가 다음에 오는 경우에는 직전의 연산 타스크가 종료하는 일정 시간전의 시점에서 다음의 전송 타스크가 오도록 배치되어 있다.

제2도는 제1도에 있어서 3개의 DSP(3-1),(3-2),(3-3)의 병렬 구성을 취하고, 버스 경합이 일어난 경우의 각 DSP(3-1)∼(3-3)의 처리예이며, 가로축에는 시간이 표시되어 있다. 제2도에 있어서, DSP(3-1)은 타스크 1이 종료하는 (t6-t4) 시간전에 데이타 전송 타스크를 실행하고, 그후 다스크 1의 나머지처리를 실행하여 타스크 1이 종료한 시점(t6)에서, (t1)∼(t4)의 시간에 전송된 데이타를 이용하여 타스크 2의 실행으로 이행한다. DSP(3-2)는 (t2)에서 전송 요구를 출력했지만 버스 경합을 위해 계속 타스크 1을 실행하고, (t4)에서 버스 사용 허가를 받아 (t4)∼(t6)까지는 전송을 실행하고, 전송이 종료한 시점(t6)에서 타스크 1의 나머지의 처리를 실행한다. DSP(3-3)은 (t3)에서 전송 요구를 출력했지만, 버스 경합을 위해 계속 타스크 1을 실행하고, 타스크 1을 종료하고 나서 버스 사용 허가를 받는 (t6)까지 대기 상태로 되어 (t6)에서 전송을 실행한다.

이와 같이 본 실시예에 의하면, 다수의 DSP(3)중, 2개 이상의 DSP(3)이 시분할로 액세스 가능한 공유메모리(2)에 연결되어 있는 버스 제어에 있어서, 각 DSP(3)은 처리 종료보다도 일정 시간전에 공유메모리 액세스 요구를 발생하고, 이에 대해 우선 순위가 가장 높은 DSP(3)에 공유메모리 액세스 허가가 지시되는 것을 특징으로 하는 버스 제어방법을 구성하는 것에 의해 DSP(3)의 대기 상태는 거의 없게 되고, 대기 상태가 발생하더라도 매우 짧은 시간이므로 처리 효율이 양호하게 된다.

그리고, 상기 실시예에서는 타스크 분산형 병렬처리의 예를 도시했지만, 본 발명은 상기 실시예에 한정되는 것은 아니고, 고정 영역 분할형 병렬 처리의 경우나 DSP(3)을 직렬로 2포트 메모리를 사이에 두고 접속한 파이프 라인 처리의 경우라도 다수의 DSP(3)이 공유메모리(2)를 액세스할때에 버스 경합이 발생하는 구성인 경우에는 유효하다.

또 DSP의 갯수는 2개 이상의 임의의 갯수로 유효하다.

제3도는 본 발명에 관한 멀티 프로세스형 움직임 화상부호화 장치의 구성을 도시하는 블럭도로서, (109)는 DMM에 제어 버스를 거쳐서 처리 블럭 위치 및 처리 타스크 내용을 코맨드에 의해 지시하는 타스크 제어부, (118)은 타스크 제어부(109)가 DMM을 제어하기 위해 필요한 정보를 기억하는 타스크 테이블, (124)는 타스크 제어부(109)가 메모리 버스(124a)∼(124n)의 조정을 실행하기 위해 필요한 정보를 기억하는 메모리 버스 제어 테이블이다.

또, (119)는 다수 버퍼 구성으로 1면은 입력 데이타를 라이트하는 회로에 해제되고, 다른쪽은 DMM으로 해제되어 라이트와 리드를 비동기로 실행하는 입력 프레임 메모리, (2a)∼(2n)은 DMM에 접속되어 국부복호 데이타 또는 부호화 도중의 데이타 및 파라미터를 기억하는 공유 메모리이다.

그리고, (121a)∼(121k)는 디지탈 신호 처리 프로세서(DSP)와 그 주변회로로서 구성된 DSP 모듈(DMM), (122)는 타스크 제어부(109)와 각 DMM(121a)∼(121k)를 연결하는 제어 버스,(6), (124a)∼(124n)은 입력 프레임 메모리(109), 공유 메모리(2a)∼(2n)과 각 DMM(121a)∼(121k)를 연결하는 메모리 버스이다. 그리고, (126)은 I/O버스, (127)은 DMM 모듈이다.

제4도는 DMM의 구성을 도시한 블럭도로서, (27)은 부호화 프로그램이 라이트된 명령 메모리, (28)은 제어버스(122)에서 전송되는 인터럽트 신호(102)를 조정하여 DSP(3)에 주고 받음과 동시에, DSP(3)의 국부 버스(19)에서 어드레스와 데이타를 받아서 이를 디코드하여 인터럽트 신호를 발생하여 제어 버스(122)에 송출하는 인터럽트 제어부이다. 또, (20)은 제어 버스(122)와 DSP(3)의 사이에서 코맨트 데이타를 주고받는 코맨트 포트, (21a)∼(21n+2)는 DSP(3)의 지시에 의해 출력 인에이블 및 방향이 제어되는 쌍방향 버퍼이다. 그리고, (22)는 DSP(3)의 국부 버스(19)에 접속된 국부 RAM, (23)은 DSP(3)이 실행하는 부호화에서 사용하는 부호화 파라미터등이 라이트된 국부 ROM이다.

계속해서 본 실시예의 작용에 대해서 설명한다.

입력 프레임 메모리(119)의 한쪽의 면에 입력 데이타(7)을 프레임 단위로 라이트하고, 또 다른쪽의 면에서 이미 라이트한 입력 데이타를 프레임 단위로 리드한다. 그리고, 타스크 제어부(109)는 입력 프레임 메모리(119)에서의 프레임 동기펄스(103)에 의해 입력 프레임 메모리 라이트 종료를 감지하고, 타스크 테이블(118)을 참조하여 부호화 처리와의 조정을 실행하며, 필요에 따라서 입력 프레임 메모리의 버퍼 전환을 금지한다.

그후, 부호화할때, 타스크 제어부(109)는 이전이 프레임의 부호화 종료와 입력 데이타 라이트 종료의 조건이 갖추어진 시점에서 다음 프레임을 처리 블럭으로 분할하고, 타스크 테이블(118)을 검색하고, 각DMM(121a)∼(121k)에 대한 최적의 처리 블럭 및 처리 타스크를 판정하며, 이들을 코맨드로 하여 제어 버스(122)를 거쳐서 각 DMM(121a)∼(121k)로 통지하고, 각 DMM(121a)∼(121k)는 코맨드를 해독하여 지시된 처리를 실행한다.

그리고, 각 DMM(121a)∼(121k)는 지시된 처리를 종료할때마다 타스크 제어부(109)에 처리 종료를 통지하고, 다음의 지시를 받을때까지 대기 상태로 된다.

또, 처리 타스크는, 예를 들면 공유 메모리(2a)∼(2n)에서의 데이타 전송, 8×8 화소 블럭의 DCT 연산인 세밀한 처리 단위의 것에서 이들을 조합하거나 처리 블럭 크기를 확장한 것 등이다. 그리고 처리가 종료했으면 DMM(121a)∼(121k)는 타스크 제어부(109)에 처리 종료를 통지하여 대기 상태로 된다. 이것을 반복하는 것에 의해 움직임 화상 부호화를 순차적으로 실행해간다. 이때, 각 DMM(121)∼(121k)가 입력 프레임 메모리(119) 또는 공유 메모리(2a)∼(2n)을 액세스할 필요가 발생할때에는 DMM(121a)∼(121k)에서 타스크 제어부(109)로 공유 메모리 액세스 요구를 출력하고, 요구에 대한 허가가 부여될때까지 대기 상태로 된다. 타스크 제어부(109)에 메모리 버스 제어 테이블(124)를 검색하고, 메모리 버스의 사용 상태를 판정하며, 빈 상태이면 즉시 DMM(121a)∼(121k)는 사용 허가 신호를 출력하고, 사용중이면 빈 상태로 되는 것을 기다리고 나서 사용 허가 신호를 출력한다. 또, 메모리 버스(6), (124a)∼(124n) 사용중에 2개 이상의 DMM에서 동일의 공유 메모리의 액세스 요구가 있는 경우에는 타스크 제어부(109)는 우선 순위를 판정하고, 우선 순위가 높은 DMM에서부터 순차적으로 버스 사용 허가를 부여한다.

한편, DSP(3)은 최초 대기 상태에 있고, 타스크 제어부(109)는 DSP(3)에 지시할 타스크를 결정하며, 처리 블럭 위치, 처리 블럭 크기, 처리 내용, 블럭의 속성등을 코맨드 포드(20)에 라이트하고, 인터럽트 제어부(28)을 킥(kick)한다.

그후, 인터럽트 제어부(28)은 DSP(3)에 인터럽트 신호(102)를 출력하고, 상기 DSP(3)은 상기 코맨드 포트(20)을 리드하고, 코맨드를 해독하여 지시된 타스크에 따라 필요하면 쌍방향 버퍼(21a)∼(21n+2)를 열어서 공유 메모리(2a)∼(2n)을 액세스하고, 또는 국부 RAM(22)나 국부 ROM(23)을 액세스하여 처리를 실행한다.

그리고, 처리가 종료했으면 DSP(3)은 타스크 제어부(109)에 전송한 데이타를 라이트하고, 소정의 어드레스(104)를 출력하여 대기 상태로 된다.

그리고, 인터럽트 제어부(28)은 어드레스 신호(104)를 디코드하여 인터럽트 신호를 발생하여 제어버스(122)로 송출한다.

예를들면, 설명을 간략화하기 위해 제5도에 도시한 바와 같이 DMM이 3개, 부호화 처리가 2종류인 타스크 처리의 경우, 다스크 제어부(109)는 DMM #1∼DMM #3에 대하여 영역을 A1,B1,C1의 3영역으로 분할하여 타스크 1처리를 지시하고, 타스크 1의 결과에서 영역 B1의 타스크 2처리에 요하는 연산량이 많은것을 판단하고, 영역 B1을 더욱 세분화하여 각 DMM에 처리를 지시하고, 처리한 DMM의 대기 시간을 감소하여 처리 효율을 높인다.

또, 상기 실시예에 있어서, 타스크 제어부(109)는 독립하여 있지만, 이에 한정되지는 않고 DMM의 하나에 그 기능을 갖게하고 타스크 제어부(109)를 생략하여도 좋다.

또, 시스템의 규모, 규격에 따라서는 타스크 분할을 실행하지 않고 단지 영역을 세밀한 블럭으로 분할하고, 처리가 끝난 DMM에 차례대로 새로운 블럭을 할당한다는 제어만으로도 유효하다.

또, 상술한 실시예에 있어서는 멀티 프로세서형 움직임 화상 부호화 장치의 단일의 DMM 모듈(127)을 이용하여 설명했지만, 이에 한정되는 것은 아니고, 제6도에 도시한 바와 같이 DMM 모듈(127)을 다수개 직렬로 접속하여 파이프 라인 처리하여도 좋다. 제6도중, (25a), (25b)…는 각 타스크 제어부(109)를 연결하는 포트, (26a),(26b)…는 각 DMM 모듈의 I/O버스(126)에 접속된 2포트 메모리이다.

제7도는 예를들면 3종류의 공유 메모리와 3개의 DMM을 갖는 시스템에서의 각 메모리 버스의 동작 상태를 도시한 타이밍도이다. 도면에서, 각 메모리 버스는 독립적으로 각 DMM에서 시분할로 액세스되어 있다. 이것에 의해 각 DMM의 버스 경합에 의해 대기 시간은 거의 없다.

그리고, 상기 실시예에서는 타스크 제어부가 메모리 버스의 조정을 실행하는 구성으로 했지만, 타스크 제어부와 메모리 버스의 조정을 실행하는 버스 제어부를 분리하고, 버스 제어부가 메모리 버스 제어 테이블을 검색하여 메모리 버스의 조정을실행하는 구성도 가능하다. 또, DMM의 갯수는 2개 이상의 임의의 갯수로 유효하다.

[실시예 2]

이하 본 발명의 제2의 실시예를 도면에 따라서 설명한다.

제8도에 있어서, (11)은 입력 부분 화면 신호의 입력 버스, (13)은 출력 버스, (14A),(14B),(14C)는 단위 프로세서, (16)은 각 단위 프로세서(14A)∼(14C)에 마련된 처리부, (15)은 입력 부분 화면 신호의 입력부, (18)은 부호화 및 복호화한 부분 화면 신호중 일부를 저장하는 공용 저장부, (30)은 부호화/복호화한 부분 화면 신호의 저장부, (17)은 부호화 결과의 부분 부호화 신호를 출력하는 출력부, (31)은 다수의 단위 프로세서(14A)∼(14C)를 제어하는 제어부이다. 본 실시예에서는 종래와 마찬가지로 화면 전체를 제21도에도시한 바와 같이 부분 화면 A,B,C로 3분할 하고, 각각에 전용의 단위 프로세서(14A),(14B),(14C)를 할당하여 처리를 실행하는 것이다.

다음에 동작에 대해서 설명한다.

입력 버스(11)에는 제9도의 타이밍도에 도시한 바와 같이, 입력 부분 화면 신호 S1∼S3이 시분할로 공급된다. 또, 입력 부분 화면 신호 S1∼S3이 입력부(15)는 리드/라이트가 동시에 가능한 2중 버퍼 구성으로 되어 있다. 입력 버스(11)위에는 일정 주기로 입력 부분 화면 신호 S1∼S3이 막히지 않고 흐르므로, 2중버퍼의 어느쪽인가 한쪽은 반드시 라이트측에 접속되어, 모든 입력 프레임이 반드시 입력된다. 여기서 m프레임의 입력 부분 화면 신호 S1∼S3이 입력되면 제어부(31)은 각 단위 프로세서(14A-(14C)의 동작을 감시하고, 모든 단위 프로세서(14A)∼(14C)가 m프레임의 입력을 종료한 시점에서 모든 단위 프로세서(14A)∼(14C)로 처리의 개시를 통지한다. 각 단위 프로세서(14A)∼(14C)가 처리에 요하는 시간은 입력 부분 화면 신호 S1∼S3에 따라서 달라진다. 여기에서는 m프레임에 관하여 단위 프로세서(14A)의 처리가 가장 긴시간을 요하고 있다. 이와 같이하여 제어부(31)은 모든 단위 프로세서의 처리가 종료했으면 각 단위 프로세서(14A)∼(14C)의 출력부(17)에서 부호화 신호를 출력 버스(13)으로 출력하도록 순차 지시를 부여한다. 동시에 제어부(31)은 m+1프레임의 입력 상태를 감시하고, 모든 단위 프로세서로의 입력이 종료한 시점에서 모든 단위 프로세서에 m+1 프레임의 처리의 개시를 통지하며, 상기와 마찬가지로 처리를 실행시킨다. 여기서, 단위 프로세서(14A),(14C)의 m+1프레임에 대한 처리는 입력 부분 화면 신호 S1∼S3의 입력 주기보다도 길게 되어 있다. 그 결과, 모든 단위 프로세서가 m+1프레임의 처리를 종료한 시점에서는 이미 모든 단위 프로세서로의 m+2 프레임의 입력이 종료하여 있고, 곧 m+2 프레임의 처리가 개시된다.

다음에, 각 단위 프로세서(14A)∼(14C) 내부에서의 처리에 대해서 단위 프로세서(14A)를 예로서 설명한다. m프레임의 처리를 개시하는 시점에서 설명을 시작한다.

그러나, 이 시점에서는 이미 m-1 프레임의 부분 화면 A에 대응하는 부호화/복호화한 부분 화면 신호가저장부(30)에 저장되어 있고, 또한 인접하는 부분 화면 B의 사선부분으로 도시한 부 영역(33a)에 대응하는 부호화/복호화한 부분 화면 신호가 공용 저장부(18)에 저장되어 있는 것으로 한다. 제어부(31)에서는 입력부(15)에서 입력 부분 화면 신호 S1∼S3을 블럭 형상으로 하여 분리해내고 저장부(30) 및 공용 저장부(18)에 저장되어 있는 1화면전의 부호화/복호화한 부분 화면 신호를 사용한 움직임 보상 프레임간 부호화를 실행하여 부호화 출력을 출력부(17)에 출력하고, 동시에 얻어지는 부호화/복호화한 부분 화면 신호를 저장부(30)에 저장한다. 이때, 제21도의 부영역(32a)에 상당하는 부분의 신호는 단위 프로세서(14B)의 다음 프레임의 처리에 필요하므로, 단위 프로세서(14B)에서도 액세스 가능한 공용 저장부(18)로 동시에 저장된다.

이상과 같은 동작에 의해 다른 단위 프로세서의 처리 결과를 다음 프레임의 처리에 사용할 수 있다. 더구나 본 발명에서는 제9도의 m+1 프레임의 처리의 부분과 같이 입력 부분 화면 신호 S1∼S3의 주기보다도 처리 시간이 긴 경우에서도 전후의 m 및 m+2 프레임의 처리 시간과의 평균화가 도모된다. 따라서, 처리시간이 평균값보다 긴 경우에서도 입력 부분 화면 신호 S1∼S3의 입력 속도를 강제적으로 억제하는 것에 의해 사용하는 단위 프로세서의 수를 감소할 수 있고, 저렴하게 화상 처리를 실행할 수 있다.

또, 상기 실시예에서는 공용 저장부(18)을 인접하는 단위 프로세서(14A),(14B) 사이, (14B),(14C)사이에 각각 1개 배치한 경우를 도시하였지만, 3개 이상의 단위 프로제서(14A)∼(14C)에 대하여 1개의 공용 저장부(18)을 마련하여도 좋다.

제10도에서, 단위 프로세서 #1∼#3은 국부 버스(9)에 접속된 입력부(15), 처리부(16) 및 출력부(17) 이외에 저장부(30)을 가지며, 이 저장부(30)은 다음에 기술하는 구분 화면 No.1∼No.9의 부분 화면신호의 부호화 및 복호화한 신호(데이타)를 각각 저장하는 저장 영역을 가지고 있다.

단위 프로세서 #1∼#3은 제11도의 9개의 구분 화면 No.1∼NO.9를 담당한다. 즉, 화면은 상하로 9개로 구분되어 있고, 단위 프로세서 #1(14A)는 구분 화면의 No.1, No.4 및 No.7을, 단위 프로세서#2(14B)는 구분 화면의 No.2, No.5 및 No.8을, 단위 프로세서 #3(14C)는 구분 화면의 No.3, No.6 및 No.9를 담당한다. (10)은 전송 제어부, (33)은 공통 버스이다. 또, 본 실시예에서 단위 프로세서 #1∼#3의 입력부(15)는 No. N 프레임에 관한 부분 화면 신호의 입력중에 No.(N-1) 프레임에 관한 부분 화면 신호가 데이타 처리를 위해 리드되므로 리드/라이트가 농시에 가능한 구성(예를들면, 2중 버퍼 구성)을 취하고 있다.

다음에 본 실시예의 동작을 제12도에 도시하는 동작 타이밍도를 참조하여 설명한다.

각 단위 프로세서 #1∼#3은 입력버스(11)상의 입력 화상 신호(제1의 프레임)에서 자기가 분담하는 부분화면 신호를 입력부(15)로 입력하고, 각 단위 프로세서 #1∼#3의 처리부(16)은 제1프레임의 입력이 종료함과 동시에 일제히 입력부(15)에서 리드하여 상기한 처리를 개시한다. 단위 프로세서 #1을 예로서 설명하면, 제11도의 구분 화면 No.1에 대한 처리를 실행하고, 그 결과로서의 부호화 신호를 출력부(17)에, 입력 화상보조 신호(부호화 및 복호화한 부분 화면 신호)를 저장부(30)에 국부 버스(9)를 거쳐서 저장하고, 계속해서, 부분 화면 No. 4, 부분 화면 No.7에 대한 처리를 실행한다. 1프레임 내에서 단위 프로세서 #1의 전체처리 시간은 No.1, No.4 및 No.7의 3개의 구분 화면의 처리 사간의 합계로 된다, 예를들면, 제12도에 도시한 바와 같이, 부분 화면 No.4에 대한 처리 시간이 길게 되더라도 부분 화면 No.1, No.7에 대한 처리 시간이 짧으면, 처리 시간 합계는 전체로서 평균화 되어 1프레임의 입력 주기에 하여 여유를 가지고 처리를 종료시킬 수 있다. 단위 프로세서 #1의 처리부(16)이 처리를 종료했을때, 저장부(30)에는 제14도에 도시한바와 같이, 부분 화면 신호의 부호화 및 복호화한 부분 화면 신호가 저장되어 있게 된다. 단위 프로세서 #2 및 #3에서도 마찬가지이고, 단위 프로세서 #1∼#3이 제1의 프레임에 대한 처리를 종료하면 전송 제어부(10)은 각 단위 프로세서#1∼#3에서 제16도에 도시한 바와 같이 순차적으로 부호화 및 복호화한 부분 화면신호를 연속하여 공통 버스(33)상에 리드하고, 이 전송 개시에 맞춰서 처리 결과로서 부호화 신호가 출력버스(13)상에 출력된다. 각 단위 프로세서 #1∼#3은 다른 단위 프로세서의 처리 데이타중, 다음의 화면 프레임의 처리를 위해 필요한 데이타가 공통 버스(33)상에 있는 경우에는 상기 데이타를 저장부(30)에 입력한다. 만일, 각 구분 화면의 처리를 위해 인접하는 구분 화면의 부호화 및 복호화한 부분 화면 신호가 필요한 경우, 입력 종료후 저장부(30)에는 제15도에 도시한 바와 같이 구분 화면 No.1∼No.9에 관한 부호화 및 복호화한 신호가 저장되어 있게 된다.

이 공통 버스(33)을 거쳐서 부호화 및 복호화한 부분 화면 신호의 전송은 단순한 메모리간 전송이므로 입력 화상 신호의 입력 주기(1/30, 1/15, 1/10초등)에 비교하여 고속으로 실행하는 것이 가능하고, 제12도에 도시한 바와 같이 제2의 프레임의 화상 신호를 입력하는 중에 제1의 프레임에 대한 처리 및 공통 버스(33)을 사용한 전송을 종료시킬 수 있고, 제2의 프레임의 입력 종료 시점에서 제2의 프레임에 대한 처리가 개시된다.

제1의 프레임의 처리 시간과 공통 버스(33)에 의해 상기 입력 화상 보조신호인 부호화 및 복호화한 부분화면신호의 전송 시간의 합계가 입력 화상 신호의 입력 주기를 초과한 경우는 제13도에 도시한 바와 같이, 상기 전송의 종료후에 제2의 프레임의 입력 화상 신호에 대한 처리가 개시되고, 상기 입력 화상 신호에 대한 처리 시간이 짧은 경우에는 제3의 프레임의 입력 화상 신호의 입력이 종료하는 시점까지 제2의 프레임의 입력 화상 신호에 대한 처리와 전송을 종료시킬 수 있고, 제1과 제2의 프레임의 입력 화상 신호에 대한 처리를 프레임 상호간에서 평균화하는 것이 가능하므로, 제1의 프레임의 처리에서 발생한 상기 처리 지연이 제3의 프레임의 처리에 영향을 미치지 않게 된다.

이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명했지만, 본 반명은 상기 실시예에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위에서 여러가지로 변경 가능한 것은 물론이다.

본 출원에서 개시된 발명중 대표적인 것에 의해 얻을 수 있는 효과를 간단히 설명하면 다음과 같다.

본 발명은 이상 설명한 바와 같이 공유 메모리 액세스 요구를 공유 메모리 액세스가 필요하게 되는 것 보다도 일정시간 이전에 발생하도록 하였으므로 버스 경합이 발생한 경우에서도 프로세서가 대기 상태로 되지않으므로 버스 경합에 의한 처리 효율의 저하가 작은 버스 제어 방법을 얻을 수 있는 효과가 있다.

또한, 본 발명에 의하면, DSP와 그 주변 회로를 조합시킨 DMM을 병렬로 다수개 배치하고, 화상을 다수의 블럭으로 분할하면, 타스크 테이블을 검색하여 각 DMM에 대한 최적의 처리 블럭 및 처리 타스크를 판정하고, 다수의 DMM에 대략 균등하게 처리 타스크를 분담시켜 부호화를 실행하도록 구성하였으므로, DSP의 대기 시간을 감소하여 단위 DSP당 처리 효율을 향상시킬 수 있으며, 이것에 의해 소수의 DSP로 높은 처리량의 장치를 구성할 수 있는 효과가 있다.

본 발명에 의하면 공유 메모리를 다수개로 분할하고, 각각의 공유 메모리에 독립적으로 메모리 버스를 마련하며, 병렬 구성의 다수개의 DMM이 타스크 제어부의 조정의 기본으로서 다른 공유 메모리의 임의의 장소를 동시에 액세스할 수 있도록 구성했으므로, 버스 넥이 발생하지 않고, 버스 넥에 의한 처리 효율의 저하가 작은 장치가 얻어지며, 또한 타스크 제어부가 버스 조정을 실행하는 것에 의해 각 DMM의 동작 상태를 고려한 버스 사용에 관한 우선 순위의 판정이 실행되어 효과적인 버스 제어를 실행할 수 있다는 효과가 있다.

본 발명에 의하면, 부호화/복호화한 부분 화면 신호를 저장부에 저장할때, 다른 단위 프로세서의 처리에 필요한 부분의 신호를, 다른 단위 프로세서에서도 액세스할 수 있는 공용 저장부에도 저장하도록 구성했으므로, 입력부분 화면 신호의 주기보다도 처리시간이 긴 경우에서도 종래보다 화면 분할 수를 줄일 수 있고, 따라서 화상 처리 장치 전체를 저렴하게 구성할 수 있는 효과가 있다.

본 발명에 의하면, 1개의 단위 프로세서가 다수의 구분 화면의 화상 신호를 담당하고, 또한 구분 화면이 서로 연속하지 않고 떨어진 영역으로 하여 입력한 부분 화면 신호에 대한 처리를 다른 프레임의 입력 화상신호의 입력중에 실행하고, 또한 출력 버스로의 부호화 신호의 출력과 입력 화상 보조 신호의 다른 단위 프로세서로의 전송은 모든 단위 프로세서의 종료시에 실행되는 구성으로 한 것에 의해, 단위 프로세서가 담당하는 하나의 구분 화면의 구분 화상 신호에 대한 처리 시간이 길어져도, 다른 구분 화면의 구분 화상 신호에 대한 처리 시간이 짧은 경우에는 1프레임내에서 처리 사간은 평균화되고, 1프레임분의 입력 화상 신호의 처리가 입력 주기를 초과한 경우에서도 다음의 프레임에서 흡수할 수 있으므로, 단위 프로세서의 갯수를 증가시키지 않더라도 화면 성질의 치우침에 기인하는 처리 능력의 저하를 방지할 수 있다.

Claims (6)

1. 2개 이상의 프로세서를 시분할로 액세스할 수 있는 공유 메모리에 여러개의 디지탈 신호 처리 프로세서가 연계되어 있는 버스 제어 방법에 있어서, 각 프로세서(3-1∼3-n)이 이전의 처리를 종료하고 다음처리로 이행할 때, 공유 메모리(2)에서 데이타를 입력할 때 또는 공유 메모리로 데이타를 전송할 필요가 있는 경우에, 이전의 처리를 종료하는 일정시간 이전에 버스 제어부(11)에 버스 사용 요구 신호를 출력하는 스텝과 상기 출력되는 신호에 따라 버스 제어부(11)이 메모리 버스(6)의 사용 상태를 판정하고, 빈 상태이면, 즉시 상기 프로세서(3-1∼3-n)에 사용 허가 신호를 출력하고, 사용중이면 빈 상태로 되는 것을 기다리고나서 상기 프로세서에 사용 허가 신호를 출력하는 스텝을 포함하는 버스 제어 방법.
2. 부호화 프로그램에 따라 부호화를 실행하는 디지탈 신호처리 프로세서, 상기 디지탈 신호 처리 프로세서의 국부 버스에 접속된 국부 메모리, 제어 버스에서 전송되는 인터럽트 신호를 조정하여 디지탈 신호 처리 프로세서와 주고받음과 동시에 디지탈 신호 처리 프로세서의 국부 버스에서 어드레스와 데이타를 받아서 이것을 디코드하여 인터럽트 신호를 발생하여 제어 버스에 송출하는 인터럽트 제어부로 이루어지는 여러개의 병렬로 배치된 디지탈 신호처리 프로세서 모듈, 상기 디지탈 신호 처리 프로세서 모듈에 접속되어 국부복호 데이타 또는 부호화도중의 데이타 및 파라미터를 기억하는 여러개의 공유 메모리, 여러개의 버퍼구성으로, 한면은 입력 데이타를 라이트하는 회로에 해방되고 또 다른쪽은 디지탈 신호처리 프로세서 모듈에 해방되어 라이트와 리드를 비동기로 실행할 수 있는 입력 프레임 메모리, 상기 디지탈 신호처리 프로세서 모듈에 제어 버스를 거쳐 처리 블럭 위치 및 처리 타스크 내용을 코맨트로 지시하는 타스크 제어부와 상기 타스크 제어부가 디지탈 신호 처리 프로세서 모듈을 제어하기 위해 필요한 정보를 기억하는 타스크 테이블을 포함하며, 상기 타스크 제어부는 화상을 여러개의 블럭으로 분할하고, 타스크 테이블을 검색하여 각 디지탈 신호처리 프로세서 모듈에 대한 최적의 처리 블럭 및 처리 타스크를 판정하고, 여러개의 디지탈 신호처리 프로세서 모듈에 균등하게 처리 타스크를 분담시켜 부호화를 실행하는 멀티 프로세서형 움직임 화상 부호화 장치.
3. 프로그램에 따라 부호화를 실행하는 디지탈 신호처리 프로세서 및 상기 디지탈 신호처리 프로세서의 주변 회로로 구성되는 디지탈 신호처리 프로세서 모듈을 병렬로 여러개 배치하고, 각 프로세서의 연산량이 균등하게 되도록 제어하면서 부호화를 실행하는 부하 분산형의 멀티 프로세서형 움직임 화상 부호화 장치에 있어서, 입력 화상을 기억하는 입력 프레임 메모리(119), 국부 복호 데이타, 피드백 데이타 및 부호화 데이타를 기억하는 n종류의 메모리의 각각을 공유 메모리로서 갖고, n+1개의 공유 메모리가 각각 어드레스와 데이타를 분리한 메모리 버스를 독립적으로 갖고, 각 디지탈 신호처리 프로세서에 대한 부하 분산을 제어하는 타스크 제어부(109), 상기 타스크 제어부가 각 디지탈 신호처리 프로세서에 대한 부하 분산을 실행하기 위해 필요한 정보를 기억하는 타스크 테이블(118), 상기 타스크 테이블이 각 메모리 버스의 조정을 실행하기 위해 필요한 정보를 기억하는 메모리 버스 제어 테이블(124)를 포함하며, 상기 타스크 제어부는 화상을 여러개의 블럭으로 분할하고, 타스크 테이블을 검색하여 각 디지탈 신호처리 프로세서에 대한 최적의 처리블럭 및 처리 타스크를 판정하고, 여러개의 디지탈 신호처리 프로세서에 균등하게 처리 타스크 분담시켜 부호화를 실행함과 동시에 각 프로세서에서의 공유 메모리 액세스 요구를 조정하고, 메모리 버스 제어 테이블을 참조하여 우선 순위를 판정하고, 메모리 버스의 조정을 실행하는 멀티 프로세서형 움직임 화상 부호화 장치.
4. 입력 버스에 입력되는 입력 부호 화면 신호를 프레임 단위로 입력하는 입력부(15), 상기 입력부에서 입력된 입력 부분 화면 신호에 대해서 부호화 및 복호화 처리를 실행하는 처리부(16), 상기 처리부에서의 부분 부호화의 처리 결과를 출력하는 출력부(17)로 구성된 여러개의 단위 프로세서를 구비한 화상 처리 장치에 있어서, 상기 처리 결과인 부호화 및 복호화한 부분 화면 신호를 저장하는 저장부(30), 상기 각 단위 프로세서에서의 상기 입력, 처리, 저장 및 출력을 제어하는 제어부(31), 상기 부호화 및 복호화한 부분 화면 신호를 상기 저장부에 저장할때에 다음 프레임의 처리에 필요하게 되는 상기 부호화 및 복호화한 부분화면 신호의 일부를 자기의 상기 단위 프로세서 및 다른 단위 프로세서의 적어도 하나에서 리드 및 라이트 가능하게 저장하는 공용 저장부(18)을 포함하는 화상 처리 장치.
5. 1화면상의 특정의 화면 위치 영역을 분담하고, 입력 화상 신호의 상기 특정의 화면 위치 영역에 대응하는 부분 화상 신호를 입력하여 신호 처리를 실행한 후 출력 버스에 송출하는 여러개의 단위 프로세서를 갖고, 상기 단위 프로세서는 다른 단위 프로세서의 신호 처리한 신호를 근방 처리를 위한 입력 화상 보조신호로서 입력 가능한 화상 처리 프로세서에 있어서, 상기 단위 프로세서의 각각이 서로 연속하지 않는 여러개의 화면 위치 영역을 분담하고, 모든 단위 프로세서가 분담하는 화면 위치 영역의 입력 부분 화상 신호를 입력한 후, 입력 부분 화상 신호 및 입력 화상 보조 신호의 신호처리를 일제히 개시하는 화상 처리 장치.
6. 특허청구의 범위 제5항에 있어서, 상기 각 단위 프로세서는 신호 처리한 신호를 저장하는 저장부(30)을 갖고, 상기 저장부에 저장된 상기 신호 처리한 신호는 모든 단위 프로세서의 신호 처리 종료후에 전송제어부에 의해 다른 단위 프로세서에서 입력가능하게 공통 버스(33)상에 리드되는 화상 처리 장치.

Images