KR840003371A - 분할 요구 버스에 호출을 할당하기 위한 시스템 - Google Patents

분할 요구 버스에 호출을 할당하기 위한 시스템 Download PDF

Info

Publication number
KR840003371A
KR840003371A KR1019830000051A KR830000051A KR840003371A KR 840003371 A KR840003371 A KR 840003371A KR 1019830000051 A KR1019830000051 A KR 1019830000051A KR 830000051 A KR830000051 A KR 830000051A KR 840003371 A KR840003371 A KR 840003371A
Authority
KR
South Korea
Prior art keywords
port
unit
state
less
equal
Prior art date
Application number
KR1019830000051A
Other languages
English (en)
Other versions
KR880000576B1 (ko
Inventor
그림즈 게리죠
Original Assignee
오레그 이. 엘버
웨스턴 일렉트릭 캄파니, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오레그 이. 엘버, 웨스턴 일렉트릭 캄파니, 인코포레이티드 filed Critical 오레그 이. 엘버
Publication of KR840003371A publication Critical patent/KR840003371A/ko
Application granted granted Critical
Publication of KR880000576B1 publication Critical patent/KR880000576B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/374—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Bus Control (AREA)

Abstract

내용 없음

Description

분할 요구 버스에 호출을 할당하기 위한 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 활용할 수 있는 전형적인 시스템소자를 도시하는 개략 블록도.
제2도는 제1도의 포트회로에 대한 상세도.
제3도는 타이밍선도.

Claims (14)

  1. 각 유니트가 독특한 n디지트의 우선 번호(427)를 갖는 복수의 유니트(110)중 분할요구설비(105)에 호출을 할당하기 위한 시스템으로서, 시스템 제어기(100)와, 모든 유니트(110)를 상호 접속하는 중재버스(102) 및 각 유니트(110)내에서 분할요구설비(105)에 호출을 요청하기 위한 중재회로망(218)을 구비한 시스템에 있어서, 중재 회로망이, 복수의 다중상태의 논리장치(521, 523)와, 유니트의 동적상태를 나타내는 특정변수의 제어하에 각 유니트내에서 논리장치를 제1상태로 부터 제2상태로 선택조합하여 스윗칭하는 논리제어회로망 및 각 유니트내에서 다른 길이의 메시지를 수신하기위한 버퍼메모리(602)를 구비하고 있고, 논리제어회로망이, 각 유니트(110)내에서 유니트내의 버퍼메모리(602)에 현재 기억된 특정한 기준의 메시지번호를 결정하기위한 검출기(205)와, 유니트내의 적어도 제1논리장치(535)를 제1상태에서 제2상태로 스윗칭하여 유니트내의 버퍼메모리의 특정한 기준의 메시지의 제1예정된 번호가 존재하는 것을 가리키도록하는 스위칭 회로망(628, 629)과, 동적번호의 상위디지트 위치에 대한 변수디지트로서 각 유니트의 논리장치 출력을 공급하고 동적번호의 하위디지트 위치에 할당된 우선번호(527)의 디지트를 공급하는 데 의해 각 유니트에 대한 동적우선번호를 형성하기 위한 레지스터 회로망을 구비하고 있으며, 상기 시스템이, 분할요구설비(105)에 대해 호출을 요청하고 있는 각 유니트내에서 관련된 동적우선번호의 대응 디지트를 한 디지트씩 순차적으로 중재버스(102)상에 동시에 중첩시키는 중첩회로망(406)과, 각 요청 유니트내에서 요청유니트에 의해 공급된 대응 디지트치와 중재 버스상의 디지트치를 비교하는 비교회로망(409)및, 유니트에 의해 공급된 대응디지트치와 버스상의 디지트치 간의 규정된 비교결과를 검출할때 한 요청유니트의 설비호출의 회선선택을 제외하는 제2회로망(421)을 구비하고 있는 것을 특징으로 하는 분할요구 설비에 호출을 할당하기 위한 시스템.
  2. 제1항에 의한 시스템에 이어서, 시스템이, 유니트를 상호접속하는 마스크버스(104)와, 제어기내에서 예정된 시간마다 마스크버스에 마스크신호를 공급하는 회로망(124)과, 각 유니트내에서 마스크버스에 마스크 신호가 존재할때 이에 응답하여 비교회로망(409)을 비작용 시켜 중재버스(102)상의 변수 비트가 유니트 호출에 사용되지 않도록 하는 비작용화 회로망(440)을 더 구비하여 요청 유니트간의 호출은 비교가 비작용되지 않는 어떤 변수비트와 할당된 우선번호 비트에 의해 결정되도록 비작용화 회로가 작동하도록 한 시스템.
  3. 제1항 또는 제2항에 의한 시스템에 있어서, 각 유니트의 검출기가, 제1카운터(620)와, 유니트의 메모리가 예정된 기준을 가진 메시지를 수신할때는 제1카운터(620)을 증분시키는 제2카운터(612)와, 유니트가 설비호출을 승인하여 기준을 가진 메시지가 메모리를 판독할때는 제1카운터(620)를 감분시키는 제3카운터(617)와 카운터(620)에 접속되어 제1카운터내의 예정된 계수를 결정하는 중 계기(625) 및, 중계기(625)의 출력(626)과 제1논리장치(535)를 접속하여 메모리가 적어도 기준에 맞는 메시지의 예정된 번호를 가질 때는 제1논리장치(535)를 제1상태에서 제2상태로 스위칭하는 스위칭회로망(628, 629)를 구비하고 있는 것을 특징으로 하는 시스템.
  4. 제3항에 의한 시스템에 있어서, 논리제어 회로망이, 각 유니트내에서 각 유니트내의 예정된 시간을 따르는 각 유니트내의 경과시간을 측정하기위한 게이트회로망(540, 542, 550)과, 제2논리장치(545)를 제1상태에서 제2상태로 스윗칭하여 적어도 특정시간이 유니트내에서 경과한 것을 가리키는 변수비트를 발생하는 제4카운터(543)를 구비하고 있는 것을 특징으로 하는 시스템.
  5. 제1항에 의한 시스템에 있어서, 각 유니트내의 버퍼 메모리를 모니터하여 유니트에 의해 설비에 공급될 정보가 충만되었는지 또는 ×%충만인지 또는 ×%이하인지를 결정하는 출력버퍼(640)와, 버퍼메모리가 적어도 ×%충만되었을 때 각 유니트 내의 제3논리장치(521)를 제1상태에서 제2상태로 스윗칭하고 유니트의 버퍼메모리가 충만되었을 때 유니트의 제4논리장치(532)를 제1상태에서 제2상태로 스윗칭하는 제2제어기(214) 및, 변수비트로서 또한 동적우선번호에 대한 상위비트로서 논리장치의 출력을 공급하는 레지스터 회로망을 구비하고 있는 것을 특징으로 하는 시스템.
  6. 제5항에 의한 시스템에 있어서, 제어기에 의해 제어되고 각 유니트내에서 스냅숏트시간 발생을 정하기 위한 제5논리장치(422)와, 각 유니트내에서 스냅숏트시간 발생동안 존재하는 설비호출요청을 기록하기 위한 제6논리장치(417, 418)를 구비하고 있는것과, 제6논리 장치가 스냅숏트시간 발생동안 현재 서비스를 요청하는 각 유니트내에서 제5논리장치를 제1상태에서 제2상태로 스윗칭하기 위한 게이트(417)를 포함하며, 제2상태의 제5논리장치(422)가 유니트의 동적우선번호의 한 변수디지트로서 스냅숏트 디지트를 발생하는 것을 특징으로 하는 시스템.
  7. 제1항에 의한 시스템에 있어서, 검출기가 유니트의 제7논리장치(629)를 제1상태에서 제2상태로 스위치하여 유니트의 버퍼메모리의 특정기준의 메시지의 적어도 제2예정된 번호가 존재함을 가리키도록 하는 것을 특징으로 하는 시스템.
  8. 각 포트가 독특한 n 디지트의 우선 번호를 가진 복수의 포트중에 포트에 의해 호출이 요청되는동안 데이타 버스호출을 결정하기 위해 분할요구 데이타 버스에 호출을 할당하기위한 방법에 있어서, 각 포트의 현재 동적상태를 나타내는 특정 변수의 제어하에서 각 포트내의 플립플롭을 선택 조합하여 셋트시키는 단계와, 각 포트의 비퍼메모리에 현재 기억된 특정기준의 메시지 번호를 결정하는 단계와, 각 포트내의 적어도 제1플립플로블 셋트하여 포트의 버퍼 메모리의 특정 기준의 예정된 메시지 번호가 존재하는 것을 가리키도록 하는 단계와, 각 포트내의 시프트 레지스터의 상위비트 위치에 대한 포트 변수비트로서 각 포트내의 플립플롭출력을 공급하고 포트의 시프트레지스터의 하위비트위치에 대한 각 포트의 할당된 우선번호의 비트를 공급하는데 의해 각 포트에 대한 동적 우선번호를 형성하는 단계와, 각 포트의 시프트 레지스터내의 비트를 순차 판독하는 단계와, 최상위 비트에서 최하위비트까지의 순서에 따라 한 디지트씩 순차적으로 포트의 시프트레지스터로 부터 판독한 디지트를 각 포트의 제1게이트회로망에 공급하는 단계와, 각 요청포트의 제1게이트 수단을 작용시켜 시프트 레지스터의 판독된 동적우선번호 디지트가 데이타 버스에 대해 현재 호출을 요청하고있는 다른 포트에 의해 중재버스에 대응하는 디지트를 공급함과 동기하여 중재버스에 순차공급되도록 하는 단계와, 다른 요청포트로 부터의 버스상의 디지트치와 각 요청포트에 의해 중재버스상에 공급된 각 디지트치를 비교하는 단계와, 중재버스상의 어떤 디지트치가 요청포트에 의해 중재버스에 공급된 대응 디지트보다 우선번호가 높을 때는 요청포트의 제1게이트를 비작동시키는 단계 및, 요청포트간의 데이타 버스호출이 요청포트의 할당된 우선번호의 공급된 비트와 어떤 변수 비트에 의해 결정되도록 하는 단계를 구비하고 있는 것을 특징으로 하는 방법.
  9. 제8항의 방법에 있어서, 예정된 시간마다 모든 포트에 접속된 마스크 버스에 마스크 신호를 공급하는 단계와, 중재버스에 변수비트가 공급되는 동안 마스크버스상에 마스크 신호가 존재할때는 각 요청포트의 제1게이트가 비작동되는 것을 방지하는 단계 및, 데이타 버스호출은 마스크 신호가 마스크버스상에 존재하지 않을때 요청포트의 할당된 우선번호의 공급비트에 의해 또한 중재버스에 공급된 어떤 변수비트에 의해 결정되도록 하는 단계가 조합된 것을 특징으로 하는 방법,
  10. 제7항의 방법에 있어서, 요청포르의 할당된 우선번호 디지트가 중재버스에 공급될때 마스크신호가 마스크버스상에 존재하는 경우 제1게이트의 비작동을 하용하는 단계가 조합된 방법.
  11. 제8항 제10항의 방법에 있어서, 메시지번호를 결정하는 단계가, 예정된 기준을 가진 메시지의 포트 버퍼메모리에 의해 수신시 카운터를 증분시키는 단계와, 포트가 데이타 버스호출을 승인하여 기준을 가진 메시지가 메모리를 판독할때는 카운터를 감분시키는 단계와, 메모리가 기준에 부합하는 메시지의 적어도 예정된 번호를 동시에 포함할때는 카우터의 계수를 변환시키는 단계 및, 메모리가 기준에 부합하는 적어도 예정된 번호를 포함할때는 중계기의 제어하에서 적어도 제1플립플롭을 셋트시키는 단계를 구비하는 방법.
  12. 제11항에 의한 방법에 있어서, 특정포트를 따르는 각 요청포트내의 경과시간을 계수하는 단계와, 예정된 시간이 경과했을 때 출려번호를 발생하는 단계 및, 신호제어하에서 제2변수 플립플롭을 셋트시키는 단계가 더 조합된 방법.
  13. 제12항에 의한 방법에 있어서, 포트에 의해 데이타버스에 공급될 정보가 충만한지 또는 ×%충만인지 또는 ×%이하인지를 결정하도록 각 포트내의 버퍼메모리를 모니터하는 단계와, 버퍼가 적어도 ×%충만되었을 때 각 포트내의 제3플립플롭을 제1상태에서 제2상태로 스윗치하는 단계와, 포트의 버퍼가 충만했을때 포트의 제4플립플롭을 제1상태에서 제2상태로 스위칭하는 단계 및, 동적우선번호의 상위비트로서 시프트 레지스터에 변수비트인 제3 및 제4플립플롭의 출력을 공급하는 단계가 추가된 방법.
  14. 제13항에 의한 방법에 있어서, 스냅솟트 시간발생을 정하는 단계와, 스냅솟트 시간 발생동안 각 포트내에 존재하는 데이타 버스호출 요청을 기록하는 단계 및 제2상태인 제5플립플롭을 가진 각 포트내에서 포트의 동적우선번호의 한 변수비트로서 스냅숏트 비트동안 존재하는 서비스 요청이 있는 각 포트내의 제5플립플롭을 제1상태에서 제2상태로 셋트하는 단계가 추가된 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019830000051A 1982-01-07 1983-01-07 분할 요구 버스에 호출을 할당하기 위한 시스템 KR880000576B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/337,868 US4458314A (en) 1982-01-07 1982-01-07 Circuitry for allocating access to a demand shared bus
US337,868 1982-01-07

Publications (2)

Publication Number Publication Date
KR840003371A true KR840003371A (ko) 1984-08-20
KR880000576B1 KR880000576B1 (ko) 1988-04-15

Family

ID=23322363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830000051A KR880000576B1 (ko) 1982-01-07 1983-01-07 분할 요구 버스에 호출을 할당하기 위한 시스템

Country Status (8)

Country Link
US (1) US4458314A (ko)
KR (1) KR880000576B1 (ko)
CA (1) CA1193687A (ko)
DE (1) DE3300262A1 (ko)
FR (1) FR2519443B1 (ko)
GB (1) GB2114789B (ko)
NL (1) NL8300044A (ko)
SE (1) SE450302B (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672543A (en) * 1982-08-31 1987-06-09 Sharp Kabushiki Kaisha Data transmission control apparatus in local network systems
US4644467A (en) * 1982-12-29 1987-02-17 Mccarthy John M Multi-level dynamic priority selector groups of data elements
US4511968A (en) * 1983-03-24 1985-04-16 Mds-Qantel, Inc. Communication channel interface unit
DE3506469A1 (de) * 1985-02-23 1986-08-28 Brown, Boveri & Cie Ag, 6800 Mannheim Verfahren zur prioritaetsabhaengigen steuerung des zugriffs auf eine gemeinsame busleitung
US4670872A (en) * 1985-07-02 1987-06-02 Phillips Petroleum Company Communication link contention resolution system
US4794516A (en) * 1985-10-31 1988-12-27 International Business Machines Corporation Method and apparatus for communicating data between a host and a plurality of parallel processors
US5051946A (en) * 1986-07-03 1991-09-24 Unisys Corporation Integrated scannable rotational priority network apparatus
US4750168A (en) * 1986-07-07 1988-06-07 Northern Telecom Limited Channel allocation on a time division multiplex bus
US4802161A (en) * 1986-09-16 1989-01-31 Gte Communication Systems Corporation Packet bus interface
JP2633900B2 (ja) * 1988-04-22 1997-07-23 株式会社日立製作所 共通バス制御方法
KR930002316B1 (ko) * 1989-05-10 1993-03-29 미쯔비시덴끼 가부시끼가이샤 버스제어방법 및 화상처리 장치
US5377189A (en) * 1989-06-02 1994-12-27 British Telecommunications Public Limited Company Hybrid data communications systems
DE3928481C2 (de) * 1989-08-29 1994-09-22 Diehl Gmbh & Co Prioritätsorientiertes dezentrales Busvergabesystem
US5377332A (en) * 1989-10-02 1994-12-27 Data General Corporation Bus arbitration algorithm and apparatus
US5072363A (en) * 1989-12-22 1991-12-10 Harris Corporation Multimode resource arbiter providing round robin arbitration or a modified priority arbitration
FR2664114A1 (fr) * 1990-07-02 1992-01-03 Alcatel Radiotelephone Module interface de transfert de donnees.
CA2050507C (en) * 1990-10-26 1999-07-13 Lane Jordon Abrams Message-oriented bank controller interface
CA2051029C (en) * 1990-11-30 1996-11-05 Pradeep S. Sindhu Arbitration of packet switched busses, including busses for shared memory multiprocessors
US5261109A (en) * 1990-12-21 1993-11-09 Intel Corporation Distributed arbitration method and apparatus for a computer bus using arbitration groups
US5689657A (en) * 1991-03-30 1997-11-18 Deutsche Itt Industries Gmbh Apparatus and methods for bus arbitration in a multimaster system
JPH0594409A (ja) * 1991-10-02 1993-04-16 Nec Eng Ltd バス調停システム
CA2075022C (en) * 1991-11-01 1997-04-22 Noach Amitay Communications resource assignment in a wireless telecommunications system
DE4407795A1 (de) * 1994-03-09 1995-09-14 Sel Alcatel Ag Verfahren und Schaltungsanordnung zur Koordination des Zugriffs mehrerer Nachrichtenquellen auf einen Bus
AT403629B (de) * 1994-03-24 1998-04-27 Keba Gmbh & Co Bus-system, insbesondere prioritätsorientiertes bus-system
US6026094A (en) * 1995-05-24 2000-02-15 Thomson Consumer Electronics, Inc. Digital data bus system including arbitration
US7123600B2 (en) 1995-06-30 2006-10-17 Interdigital Technology Corporation Initial power control for spread-spectrum communications
US6940840B2 (en) 1995-06-30 2005-09-06 Interdigital Technology Corporation Apparatus for adaptive reverse power control for spread-spectrum communications
US6697350B2 (en) 1995-06-30 2004-02-24 Interdigital Technology Corporation Adaptive vector correlator for spread-spectrum communications
US7072380B2 (en) 1995-06-30 2006-07-04 Interdigital Technology Corporation Apparatus for initial power control for spread-spectrum communications
US7929498B2 (en) 1995-06-30 2011-04-19 Interdigital Technology Corporation Adaptive forward power control and adaptive reverse power control for spread-spectrum communications
US6816473B2 (en) 1995-06-30 2004-11-09 Interdigital Technology Corporation Method for adaptive forward power control for spread-spectrum communications
US7020111B2 (en) * 1996-06-27 2006-03-28 Interdigital Technology Corporation System for using rapid acquisition spreading codes for spread-spectrum communications
US5754803A (en) 1996-06-27 1998-05-19 Interdigital Technology Corporation Parallel packetized intermodule arbitrated high speed control and data bus
US6788662B2 (en) 1995-06-30 2004-09-07 Interdigital Technology Corporation Method for adaptive reverse power control for spread-spectrum communications
ZA965340B (en) 1995-06-30 1997-01-27 Interdigital Tech Corp Code division multiple access (cdma) communication system
US6885652B1 (en) 1995-06-30 2005-04-26 Interdigital Technology Corporation Code division multiple access (CDMA) communication system
US6298387B1 (en) * 1996-07-12 2001-10-02 Philips Electronics North America Corp System for detecting a data packet in a bitstream by storing data from the bitstream in a buffer and comparing data at different locations in the buffer to predetermined data
JP3159144B2 (ja) * 1997-09-16 2001-04-23 日本電気株式会社 送受信回路
GB2337905B (en) * 1998-05-28 2003-02-12 3Com Technologies Ltd Buffer management in network devices
US6519666B1 (en) 1999-10-05 2003-02-11 International Business Machines Corporation Arbitration scheme for optimal performance
GB2372847B (en) * 2001-02-19 2004-12-29 Imagination Tech Ltd Control of priority and instruction rates on a multithreaded processor
KR100797701B1 (ko) * 2002-07-25 2008-01-23 엘지노텔 주식회사 사설 교환 시스템에서 ｓｍｓ 서비스를 이용하기 위한방법 및 장치
EP1591906A1 (en) * 2004-04-27 2005-11-02 Texas Instruments Incorporated Efficient data transfer from an ASIC to a host using DMA
US7505405B2 (en) * 2004-10-08 2009-03-17 International Business Machines Corporation Method, apparatus, and computer program product for optimizing packet flow control through buffer status forwarding
US8706936B2 (en) 2011-11-14 2014-04-22 Arm Limited Integrated circuit having a bus network, and method for the integrated circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4871547A (ko) * 1971-12-27 1973-09-27 Hitachi Ltd
GB1365838A (en) * 1972-04-21 1974-09-04 Ibm Data handling system
US3983540A (en) * 1975-09-08 1976-09-28 Honeywell Inc. Rapid bus priority resolution
US4096571A (en) * 1976-09-08 1978-06-20 Codex Corporation System for resolving memory access conflicts among processors and minimizing processor waiting times for access to memory by comparing waiting times and breaking ties by an arbitrary priority ranking
SE414087B (sv) * 1977-02-28 1980-07-07 Ellemtel Utvecklings Ab Anordning i ett datorsystem vid utsendning av signaler fran en processor till en eller flera andra processorer varvid prioriterade signaler sends direkt utan tidsfordrojning och oprioriterade signalers ordningsfoljd ...
US4334288A (en) * 1979-06-18 1982-06-08 Booher Robert K Priority determining network having user arbitration circuits coupled to a multi-line bus
DE3009308A1 (de) * 1980-03-11 1981-10-01 Siemens AG, 1000 Berlin und 8000 München Verfahren und anordnung zum uebertragen von datensignalen
US4385350A (en) * 1980-07-16 1983-05-24 Ford Aerospace & Communications Corporation Multiprocessor system having distributed priority resolution circuitry

Also Published As

Publication number Publication date
DE3300262C2 (ko) 1990-07-26
US4458314A (en) 1984-07-03
FR2519443A1 (fr) 1983-07-08
DE3300262A1 (de) 1983-07-14
GB2114789B (en) 1985-10-09
GB8300266D0 (en) 1983-02-09
SE8207443L (sv) 1983-07-08
SE8207443D0 (sv) 1982-12-28
NL8300044A (nl) 1983-08-01
SE450302B (sv) 1987-06-15
KR880000576B1 (ko) 1988-04-15
FR2519443B1 (fr) 1985-07-12
CA1193687A (en) 1985-09-17
GB2114789A (en) 1983-08-24

Similar Documents

Publication Publication Date Title
KR840003371A (ko) 분할 요구 버스에 호출을 할당하기 위한 시스템
KR840003566A (ko) 분할 요구 버스에 호출을 할당하기 위한 시스템
KR840003564A (ko) 분할요구 버스에 호출을 할당하기 위한 시스템
JPH06188850A (ja) データ転送方式及びデータ転送装置
EP0049276A4 (en) TERMINAL FOR A SYSTEM FOR THE AUTOMATIC READING OF MEASURING DEVICES.
US4206346A (en) System for gathering data representing the number of event occurrences
US4142246A (en) Sequence controller with dynamically changeable program
US3889109A (en) Data communications subchannel having self-testing apparatus
SE437321B (sv) Skyddskopplingsanordning i ett tidmultiplext telekommunikations-kopplingssystem
CA1176339A (en) Signalling system and signal control equipment for multi-address calling
GB1364173A (en) Digital transmission systems
US3524946A (en) Multiregister for time division telephone switching systems
US5097151A (en) Sequential finite-state machine circuit and integrated circuit
US4170768A (en) Key code generator
US3587060A (en) Shared memory data processing system
KR860000594A (ko) 버퍼기억장치용 태그 제어회로
US3401380A (en) Electrical systems for the reception, storage, processing and re-transmission of data
US3699322A (en) Self-checking combinational logic counter circuit
US4156110A (en) Data verifier
JPH10262272A (ja) 時分割多重化通信媒体の簡単なインターフェース
KR860003555A (ko) 디스크 제어기용 비트스트림 구성장치
US4627059A (en) Circuit arrangement for telecommunications systems, particularly telephone switching systems, having data protection by way of parity bits
KR970049492A (ko) 버스 제어기를 갖는 데이타 프로세서
US3906209A (en) Wrong addressing detector
JPH0411388Y2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020410

Year of fee payment: 15

EXPY Expiration of term