DE3245064C2 - - Google Patents
Info
- Publication number
- DE3245064C2 DE3245064C2 DE3245064A DE3245064A DE3245064C2 DE 3245064 C2 DE3245064 C2 DE 3245064C2 DE 3245064 A DE3245064 A DE 3245064A DE 3245064 A DE3245064 A DE 3245064A DE 3245064 C2 DE3245064 C2 DE 3245064C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- oxidation
- oxidized
- groove
- oxidizable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052710 silicon Inorganic materials 0.000 claims description 67
- 239000010703 silicon Substances 0.000 claims description 67
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 49
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 34
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 29
- 238000007254 oxidation reaction Methods 0.000 claims description 29
- 230000003647 oxidation Effects 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 12
- 229910021332 silicide Inorganic materials 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 6
- 239000003963 antioxidant agent Substances 0.000 claims description 3
- 150000003376 silicon Chemical class 0.000 claims description 3
- 230000007704 transition Effects 0.000 claims description 3
- 230000003078 antioxidant effect Effects 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- JHWIEAWILPSRMU-UHFFFAOYSA-N 2-methyl-3-pyrimidin-4-ylpropanoic acid Chemical compound OC(=O)C(C)CC1=CC=NC=N1 JHWIEAWILPSRMU-UHFFFAOYSA-N 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 229940117975 chromium trioxide Drugs 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N chromium trioxide Inorganic materials O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- GAMDZJFZMJECOS-UHFFFAOYSA-N chromium(6+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Cr+6] GAMDZJFZMJECOS-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 230000004304 visual acuity Effects 0.000 description 1
- 229910052845 zircon Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66946—Charge transfer devices
- H01L29/66954—Charge transfer devices with an insulated gate
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/911—Differential oxidation and etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/947—Subphotolithographic processing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Element Separation (AREA)
- Weting (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Bipolar Transistors (AREA)
- Drying Of Semiconductors (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zum Bilden
mindestens einer schmalen Nut in einem oxidierbaren Sub
stratgebiet, bei dem die Breite der Nut auf selbstjustie
rende Weise bestimmt wird.
Bei der fortschreitenden Entwicklung integrierter Schal
tungen und der dabei angewandten Technologie werden immer
höhere Anforderungen an die Packungsdichte gestellt und
infolgedessen immer kleinere Abmessungen der einzelnen
Bauelemente der Schaltung angestrebt. Dabei werden in den
meisten Fällen photolithographische Ätzverfahren benutzt.
Dabei wird aber schon bald eine untere Grenze der erziel
baren Abmessungen erreicht. Diese Grenze wird u. a. durch
das Auflösungsvermögen des bei diesen Techniken verwende
ten photoempfindlichen Lackes bestimmt. In dieser Hinsicht
kann eine gewisse Verbesserung erhalten werden, wenn Lacke
verwendet werden, die für Ultraviolett-, Röntgen- oder
Elektronenstrahlung empfindlich sind, aber auch dann
bleibt der Nachteil erhalten, daß oft nacheinander mehrere
Masken in bezug aufeinander ausgerichtet werden müssen.
Dabei müssen Toleranzen berücksichtigt werden, die auch
wieder den erzielbaren kleinsten Abmessungen eine Grenze
setzen.
Der letztere Nachteil kann zu einem wesentlichen Teil
dadurch vermieden werden, daß Halbleiterzonen, Kontakt
fenster und Metallisierung auf selbstjustierende Weise,
d. h. unter Verwendung einer Reihe aufeinanderfolgender Be
arbeitungen, von denen keine das Ausrichten eines Musters
in bezug auf ein bereits früher angebrachtes Muster erfor
dert, angebracht werden.
Ein Verfahren eingangs beschriebener Art, bei dem in einem
Substratgebiet, das aus einer polykristallinen Silicium
schicht besteht, ein schmaler Spalt angebracht wird, ist
aus "Proceedings of the I.E.E.E.", International
"Solid-State Circuits conference", Februar 1981, S. 216-217
bekannt.
Bei diesem bekannten Verfahren wird die Breite des Spaltes
durch einen Unterätzvorgang mit Hilfe einer selektiven
Ätzflüssigkeit bestimmt. Die Anwendung eines derartigen
"nassen" Unterätzverfahrens weist jedoch große Nachteile
auf, wie u. a. die Gefahr, daß Verunreinigungen in den
durch Unterätzung gebildeten Hohlräumen zurückbleiben, und
ergibt im allgemeinen ein nicht oder schlecht reproduzier
bares Resultat.
Aus der US-PS 42 74 909 ist ein Verfahren zum Bilden einer
schmalen Nut in einem Substratgebiet bekannt, bei dem eine
mit einem Muster versehene Hilfsschicht mit einer nieder
geschlagenen Schicht bedeckt wird. Die Lage der zu bilden
den Nut wird dabei durch einen vertikalen Teil der nieder
geschlagenen Schicht entlang eines Randteils der Hilfs
schicht und die Breite der Nut durch die Dicke der nieder
geschlagenen Schicht bestimmt. Die Dicke einer (z. B. durch
CVD) niedergeschlagenen Schicht ist jedoch wegen der ver
gleichsweise hohen Niederschlagsrate schwer zu steuern.
Die Dicke der endgültig niedergeschlagenen Schicht und da
mit die Breite der Nut streut also stark.
Aus der DE-OS 26 46 308 ist ein Verfahren zum Bilden nahe
beieinanderliegender leitender Schichten mit einem kleinen
Abstand voneinander bekannt, bei dem auf einer Oberfläche
des Substratgebietes mindestens eine erste oxidations
verhindernde Schicht und darauf eine oxidierbare Schicht
erzeugt wird, bei dem die oxidierbare Schicht über einem
Teil der Oberfläche des Substratgebietes selektiv entfernt
wird, bei dem danach ein Randteil des verbleibenden Teiles
der oxidierbaren Schicht über seine ganze Dicke und im
wesentlichen mit der Breite des zu bildenden Abstands der
nahe beieinander liegenden Schichten oxidiert wird, bei
dem dann wenigstens der unbedeckte Teil der ersten oxida
tionsverhindernden Schicht selektiv entfernt wird und bei
dem der oxidierte Randteil in einem späteren Schritt ent
fernt wird.
Der Erfindung liegt nun die Aufgabe zugrunde, ein Verfah
ren der eingangs genannten Art so auszugestalten, daß die
Nut in dem Substratgebiet mit möglichst hoher Präzision,
d. h. möglichst geringer Streuung ihrer Breite erzeugt wer
den kann.
Die Erfindung macht sich die aus der DE-OS 26 46 308 bekannte Erkenntnis
zunutze, daß eine
höhere Präzision erreicht werden kann, wenn eine Schicht
aus einem oxidierbaren Material verwendet wird, die zeit
weilig als Hilfsschicht wirkt und im Laufe des Verfahrens
wieder entfernt wird.
Die genannte Aufgabe wird erfindungsgemäß durch die im
kennzeichnenden Teil des Patentanspruchs 1 genannten Merk
male gelöst.
Das Verfahren nach der Erfindung weist den großen Vorteil
auf, daß der bereits am Anfang des Vorgangs erhaltene oxi
dierte Randteil, der sehr geringe Abmessungen (<1 µm)
aufweisen kann, die endgültig erhaltene Breite des Spaltes
oder der Nut bestimmt, ohne daß dazu weitere genaue Aus
richt- und Maskierungsschritte erforderlich sind. Außerdem
kann bei Anwendung des Verfahrens nach der Erfindung zur
Herstellung einer Halbleiteranordnung dieser oxidierte
Randteil weiter die Lage weiterer aktiver und passiver
Teile der Anordnung, z. B. von Diffusionen und Kontakten,
bestimmen, wie nachstehend näher auseinandergesetzt werden
wird.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den
Unteransprüchen.
Obgleich das Verfahren nach der Erfindung insbesondere für
die Herstellung einer Halbleiteranordnung von Bedeutung
ist, kann es bei Anwendung nichthalbleitender Sub
stratmaterialien sehr gut zum Anbringen schmaler Nuten in
anderen Materialien, z. B. in einem
Metall, verwendet werden.
Die Nut kann sich über einen Teil der Dicke des
Substratgebietes erstrecken. Wenn aber als Substratgebiet
eine auf einem Träger angebrachte Schicht verwendet wird,
kann sich die Nut mit Vorteil über die ganze Dicke dieser
Schicht erstrecken und auf diese Weise eine spaltförmige
Öffnung bilden.
Einige Ausführungsformen der Erfindung sind in der
Zeichnung dargestellt und werden im folgenden näher beschrie
ben. Es zeigen
Fig. 1 bis 9 schematisch im Querschnitt eine Halb
leiteranordnung in aufeinanderfolgenden Stufen der Herstel
lung nach einer ersten Ausführungsform des erfindungsgemäß
en Verfahrens;
Fig. 10 bis 15 schematisch Querschnitte durch eine
Halbleiteranordnung in aufeinanderfolgenden Stufen der Her
stellung nach einer Abwandlung der Ausführungsform der
Fig. 1 bis 9;
Fig. 16 bis 23 schematisch im Querschnitt aufein
anderfolgende Stufen der Herstellung einer Halbleiteranord
nung nach einer anderen bevorzugten Ausführungsform;
Fig. 24 bis 31 schematisch im Querschnitt aufein
anderfolgende Stufen der Herstellung einer Halbleiteranord
nung nach einer weiteren bevorzugten Ausführungsform;
Fig. 32 schematisch im Querschnitt eine andere
Halbleiteranordnung, die nach der bevorzugten Ausführungs
form der Fig. 24 bis 31 hergestellt ist;
Fig. 33 bis 38 eine Abwandlung der Ausführungsform
nach den Fig. 24 bis 31;
Fig. 39 bis 45 schematisch im Querschnitt andere
Details während der Herstellungsstufen nach der Ausführungs
form der Fig. 33 bis 38, und
Fig. 46 bis 51 schematisch im Querschnitt die Her
stellung einer ladungsgekoppelten Feldeffektanordnung nach
der Erfindung und
Fig. 52 bis 54 eine Anwendung des Verfahrens nach
der Erfindung außerhalb des Gebietes der Hableitertechnik.
Die Figuren sind rein schematisch und nicht maß
stäblich gezeichnet.
Entsprechende Teile sind in der Regel mit denselben
Bezugsziffern bezeichnet.
Fig. 1 bis 9 zeigen schematisch im Querschnitt auf
einanderfolgende Stufen der Herstellung einer Halbleiteran
ordnung nach dem erfindungsgemäßen Verfahren.
Im vorliegenden Beispiel wird die Erfindung dazu
angewandt, einen inselförmigen Teil einer epitaktischen
Schicht seitlich mittels sehr schmaler Oxidgebiete zu iso
lieren. Es wird von einem Substratgebiet ausgegangen, das
im vorliegenden Beispiel durch einen Siliciumkörper mit einem
p-leitenden Gebiet 10, einer n-leitenden vergrabenen Schicht
11 und einer darauf liegenden p-leitenden epitaktischen
Schicht 12 gebildet wird. Auf einer Oberfläche 13 des Sub
stratgebietes 1 ist eine oxidationsverhindernde Schicht 2,
im vorliegenden Beispiel eine Siliciumnitridschicht, erzeugt.
Darauf ist eine oxidierbare Schicht 3, im vorliegenden Falle
eine Schicht aus polykristallinem Silicium, erzeugt. Obgleich
dies, wie aus einem folgenden Beispiel hervorgehen wird,
nicht stets notwendig ist, wird im vorliegenden Beispiel auf
der Schicht 3 noch eine zweite oxidationsverhindernde Schicht
4, im vorliegenden Falle ebenfalls eine Siliciumnitridschicht,
erzeugt. Damit ist die Situation nach Fig. 1 erhalten.
Die oxidierbare Schicht 3 wird nun über einem Teil
der Oberfläche 13 entfernt. Dazu wird zunächst die Silicium
nitridschicht 4 teilweise weggeätzt, wonach der so freige
legte Teil der Schicht 3 durch Ätzen oder durch Oxidieren
und Wegätzen des Oxids völlig entfernt wird. Der Rand des
verbleibenden Teiles der Schicht 3 wird dann einer thermi
schen Oxidation unterworfen, wodurch ein Randteil 5 der
Schicht 3 über seine ganze Dicke oxidiert wird; siehe Fig. 2.
Dann werden der verbleibende Teil der Schicht 4
und der unbedeckte Teil der ersten oxidationsverhindernden
Schicht 2 entfernt; siehe Fig. 3. Anschließend wird auf
selbstjustierende Weise praktisch nur an der Stelle des
oxidierten Randteiles 5 das Substratgebiet freigelegt und
geätzt. Im vorliegenden Beispiel findet dies auf folgende
Weise statt.
Nachdem der oxidierte Randteil 5 weggeätzt worden
ist, wobei die Situation nach Fig. 4 erhalten ist, wird der
freigelegte Teil des Substratgebietes 1 über einen Teil der
Dicke der Schicht 12 thermisch oxidiert. Während dieser
thermischen Oxidation wird zugleich die Siliciumschicht 3
über ihre ganze Dicke oxidiert. Auf diese Weise werden die
Oxidschichten 6 und 7 erzeugt; siehe Fig. 5. Dann wird der
zwischen den Oxidschichten 6 und 7 verbleibende Teil der
Siliciumnitridschicht 2 selektiv weggeätzt, so daß an der
Stelle des früher entfernten oxidierten Randteiles 5 der
Schicht 3 das Substratgebiet freigelegt wird. Durch Plasma
ätzen wird nun in den sehr schmalen freigelegten Teil des
Substratgebietes, der eine Breite von weniger als 1 µm auf
weisen kann, eine Nut 8 mit nahezu senkrechten Wänden ge
ätzt, die seitlich einen inselförmigen Teil 12A der epitak
tischen Schicht 12 völlig umgibt und sich durch die vergra
bene Schicht 11 hindurch erstreckt; siehe Fig. 6.
Nach dem Wegätzen der Oxidschichten 6 und 7
(siehe Fig. 7) wird nun eine thermische Oxidation durchge
führt, wobei die Nut 8 völlig mit Oxid ausgefüllt wird, und
wobei in der Nut 8 und außerhalb der Insel 12A eine dicke
Feldoxidschicht 9 erzeugt wird (Fig. 8).
Nach dem selektiven Wegätzen der Siliciumnitrid
schicht 2 kann nun durch Anwendung in der Halbleitertechnik
allgemein üblicher Verfahren in der Insel 12A ein Halbleiter
schaltungselement, z. B. ein Transistor mit einer Kollektor
zone 11, einer Basiszone 12A und einer n-leitenden Emitter
zone 14 sowie einer Kollektorverbindungszone 15, gebildet
werden. Die Kontaktfenster können dabei in einer dünnen
Oxidschicht 16 gebildet werden. Die Ätzung von Kontaktfen
stern durch das dicke Feldoxid hindurch kann dank des Vor
handenseins der Nitridschicht 2 während der Dichtoxidierung
der Nut 8 vermieden werden.
Da Siliciumoxid, Siliciumnitrid und Silicium
selektiv in bezug aufeinander geätzt werden können, wurde im
beschriebenen Verfahren ohne Maskierungs- und Ausricht
schritte, also völlig auf selbstjustierende Weise, nur
der unter dem oxidierten Randteil 5 liegende Teil des Sub
stratgebietes 1, d. h. der oberen epitaktischen Schicht 12
dieses Gebietes, freigelegt und über einen Teil der Substrat
dicke weggeätzt, wobei der verbleibende Teil der oxidier
baren Schicht 3 sowie der oxidierte Randteil 5 entfernt
wurden.
Die in den Nuten 8 erzeugten Oxidgebiete 9 können
schmäler als 1 µm, also beträchtlich schmäler als die üb
lichen diffundierten oder dielektrischen Trenngebiete, sein.
Dadurch wird in erheblichem Maße die Gedrängtheit der Schal
tung vergrößert, die eine Vielzahl von Inseln der Struktur
nach Fig. 9 mit vielen Halbleiterschaltungselementen ent
halten kann.
Die Wahl der verschiedenen Schichtdicken und Ätz
verfahren kann völlig dem Fachmann überlassen werden und
ist von der gewünschten Anwendung abhängig. Im vorliegenden
Beispiel war die Dicke der Schicht (2) 75 nm, der Schicht (3)
0,35 µm und der Schicht (4) 150 nm. Die Breite der Nuten 8
war 0,5 µm und ihre Länge 7 µm. Die epitaktische Schicht 12
wies eine Dicke von 3 µm auf und die vergrabene Schicht 11
war 3 µm dick.
Als selektives Ätzmittel für Siliciumnitrid kann
z. B. heiße Phosphorsäure (140-180°C), als selektives Ätz
mittel für Siliciumoxid eine gepufferte HF-Lösung in Wasser
und als selektives Ätzmittel für polykristallines Silicium
KOH in Wasser (20 Gew.-%) verwendet werden. Die Ätzung der
Nuten 8 kann z. B. in einem CCl4-Chlorplasma bei einer Fre
quenz von z. B. 13,56 MHz, einem Druck von 9,3 Pa und einer
Leistung von 3000 W durchgeführt werden.
Statt eines Transistors mit einer epitaktischen
Basiszone kann selbstverständlich auch ein Transistor mit
diffundierter oder implantierter p-leitender Basiszone ge
bildet werden, wenn z. B. die Schicht 12 nicht p-leitend,
sondern n-leitend ist und als Kollektorzone dient, wobei
die hochdotierte n-leitende vergrabene Schicht 11 dann auf
übliche Weise den vergrabenen Kollektoranschluß bildet,
der über die Zone 15 auf der oberen Fläche kontaktiert wird.
Eine mögliche Abwandlung des Beispieles nach den
Fig. 1 bis 9 ist in den Fig. 10 bis 15 schematisch darge
stellt. Dadurch, daß bei dieser Abwandlung die Silicium
nitridschicht 4 dünner als die Schicht 2 gewählt wird,
bleibt nach dem Wegätzen der Schicht 4 der unbedeckte Teil
der Schicht 2 noch teilweise erhalten; siehe Fig. 10, die
der Stufe nach Fig. 3 des vorhergehenden Beispieles ent
spricht. Dann wird die Siliciumschicht 3 selektiv weggeätzt
(Fig. 11), wonach alles unbedeckte Siliciumnitrid entfernt
wird (Fig. 12). Nach dem Wegätzen des oxidierten Randteiles
5 (Fig. 13) wird durch thermische Oxidation die Oxidschicht
7 erzeugt (Fig. 14). Dann wird das Siliciumnitrid 2 selek
tiv weggeätzt und in den so freigelegten Teil des Substrats
1 die Nut 8 geätzt (Fig. 15). Diese Abwandlung weist aber
den Nachteil auf, daß nach dem Ausfüllen der Nut 8 mit Oxid
das dicke Feldoxid zu beiden Seiten der Nut erzeugt wird,
das für die Bildung und Kontaktierung dotierter Halbleiter
zonen nachher anzubringender Halbleiterschaltungselemente
Probleme ergeben kann. Für gewisse andere Anwendungen, z. B.
wenn das Substrat 1 eine auf einem Träger erzeugte Silicium
schicht ist, die von der Nut 8 völlig durchschnitten wird,
kann diese Abwandlung jedoch vorteilhaft sein, weil sie
technologisch etwas einfacher ist. So werden hier z. B. die
Teile des Substratgebietes 1 zu beiden Seiten der Nut der
selben thermischen Oxidation unterworfen und erhalten da
durch endgültig dieselbe Dicke. Dies im Gegensatz zu dem
Beispiel nach den Fig. 1 bis 9, in dem in der Endstufe (Fig.
9) die epitaktische Schicht 12 an der Stelle der Insel 12A
dicker als daneben ist.
Eine andere bevorzugte Ausführungsform, bei der
eine zweite oxidationsverhindernde Schicht auf der oxidier
baren Schicht 3 weggelassen werden kann, wird nun an Hand
der Fig. 16 bis 23 beschrieben. In diesem Beispiel und
einigen folgenden Beispielen wird das Verfahren nach der
Erfindung an Hand der Herstellung eines kleinen Bipolartran
sistors erläutert. Es ist aber einleuchtend, daß bei der
Herstellung anderer Halbleiterschaltungselemente die Erfin
dung auch mit Vorteil benutzt werden kann.
Es wird von einem Trägerkörper 20 aus n-leitendem
Silicium ausgegangen, in den über ein Fenster in einer Sili
ciumoxidschicht 22 eine p-leitende Basiszone 21 eindiffun
diert ist. Auf der Isolierschicht 22 und innerhalb des Fen
sters auf der Basiszone 21 ist eine Schicht aus polykristal
linem Silicium 1 niedergeschlagen. Die Siliciumschicht 1
bildet im vorliegenden Beispiel das Substratgebiet 1 und ist
nicht oder nur schwach dotiert. Auf der Schicht 1 ist eine
oxidationsverhindernde Schicht 2 aus Siliciumnitrid erzeugt
und auf dieser Schicht 2 befindet sich wieder eine oxidier
bare Schicht 3, die auch im vorliegenden Beispiel aus Sili
cium besteht. Nachdem ein Teil der oxidierbaren Schicht 3
entfernt worden ist, wird die in Fig. 16 dargestellte Situ
ation erhalten.
Nun wird, wie in den vorhergehenden Beispielen,
ein Randteil 5 der Schicht 3 über seine ganze Dicke oxidiert.
Da die Schicht 3 unbedeckt ist, wird während dieser Oxidation
auch der verbleibende Teil der Siliciumschicht 3 über einen
Teil seiner Dicke oxidiert. Dann wird der unbedeckte Teil
der oxidationsverhindernden Schicht 2 entfernt, so daß die
Struktur nach Fig. 17 erhalten wird. Die Grenze des völlig
oxidierten Randteiles 5 ist gestrichelt angegeben.
In dieser Stufe kann der freigelegte Teil der
Schicht 1 dotiert werden. Im vorliegenden Beispiel erfolgt
dies mit einer Borionenimplantation, die den freiliegenden
Teil der Schicht 1 stark p-leitend macht, während der übrige
Teil der Schicht 1 von den darüber liegenden Schichten gegen
diese Ionenimplantation maskiert wird. Die Dosis und die
Energie der Implantation können dazu in jedem vorkommenden
Fall vom Fachmann passend gewählt werden.
Das Oxid wird anschließend entfernt (siehe Fig. 18).
Dann wird aufs neue eine thermische Oxidation durchgeführt,
wobei der ganze verbleibende Teil der Siliciumschicht 3 in
Oxid 23 umgewandelt wird. Auf dem unbedeckten Teil der Sili
ciumschicht entsteht dabei auch eine Oxidschicht 24 (siehe
Fig. 19).
Der unbedeckte Teil der Siliciumnitridschicht 2
wird danach weggeätzt (siehe Fig. 20) und mit Hilfe der
Schichten 2, 23 und 24 als Maskierung wird durch Plasma
ätzen eine Nut 8 gebildet, die sich durch die ganze Dicke
der Schicht 1 hindurch erstreckt. Die Schicht 1 wird auf
diese Weise in zwei Schichtteile 1A und 1B unterteilt (siehe
Fig. 21). Dann wird das Oxid 23 und 24 weggeätzt (Fig. 22),
wonach durch thermische Oxidation der Schichtteil 1A und
die Wand der Nut 8 mit einer Oxidschicht 25 bedeckt werden
(siehe Fig. 23). Nach der Entfernung der Siliciumnitrid
schicht 2 kann dann durch Diffusion oder Implantation die
n-leitende Emitterzone 26 erzeugt werden, wobei gleichzeitig
der Schichtteil 1B eine starke n-Dotierung erhält. Der so
erhaltene Transistor weist niederohmige polykristalline
Emitter- und Basisanschlüsse auf. Der Kollektoranschluß
kann anderswo auf dem Kollektorgebiet 20 angebracht werden
(hier nicht dargestellt).
Die Fig. 24 bis 31 zeigen schematisch im Quer
schnitt aufeinanderfolgende Stufen der Herstellung einer
Halbleiteranordnung nach einer weiteren bevorzugten Ausfüh
rungsform des erfindungsgemäßen Verfahrens.
Im vorliegenden Beispiel wird ebenfalls die Her
stellung eines Bipolartransistors beschrieben. Nur der Teil
der herzustellenden Halbleiteranordnung, in dem der Transis
tor gebildet wird, ist in den Figuren dargestellt.
Es wird von einem Trägerkörper ausgegangen, der
im vorliegenden Beispiel durch ein n-leitendes Siliciumge
biet 30 gebildet wird, das zum Teil mit einer Siliciumoxid
schicht 31 bedeckt ist. In der Schicht 31 ist ein Fenster
vorgesehen, über das durch Diffusion oder Ionenimplantation
eine p-leitende Basiszone 32 erzeugt ist. Auf diesem Träger
körper werden nacheinander durch Anwendung in der Halbleiter
technik bekannter Ablagerungsverfahren eine als Substrat
gebiet dienende erste Siliciumschicht 1, eine darauf liegen
de oxidationsverhindernde Schicht 2, im vorliegenden Bei
spiel aus Siliciumnitrid, und eine darauf liegende oxidier
bare Schicht 3, im vorliegenden Beispiel eine zweite Sili
ciumschicht, angebracht. Im hier erörterten Beispiel wird
außerdem auf der zweiten Siliciumschicht 3 noch eine zweite
oxidationsverhindernde Schicht 4 mit einer die der Schicht 2
überschreitenden Dicke, im vorliegenden Beispiel ebenfalls
aus Siliciumnitrid, erzeugt. Es sei noch bemerkt, daß hier,
wie in den vorhergehenden Beispielen, zwischen den Silicium
nitridschichten 2 und 4 und den unterliegenden Silicium
schichten 1 bzw. 3 manchmal noch eine sehr dünne (hier nicht
dargestellte) Oxidschicht erzeugt wird. Die Schichten 1 und
3 sind im vorliegenden Beispiel nahezu undotierte polykri
stalline Siliciumschichten mit einer Dicke von 0,5 µm bzw.
0,35 µm. Die Nitridschichten 2 und 4 weisen eine Dicke von
75 nm bzw. 150 nm auf.
Durch diese Bearbeitungen ist die Situation nach
Fig. 24 erhalten.
Indem die Schichten 4 und 3 nacheinander geätzt
werden, wobei eine Photolackmaske als Ätzmaske verwendet wer
den kann, wird die zweite Siliciumschicht 3 über einem Teil
der Oberfläche der Schicht 1 entfernt, wonach dann ein Rand
teil 5 des verbleibenden Teiles der oxidierbaren Silicium
schicht 3 über seine ganze Dicke oxidiert wird (siehe
Fig. 25). Die Siliciumnitridschichten 2 und 4 schützen die
unterliegenden Siliciumschichten 1 bzw. 3 dabei vor Oxida
tion. Der oxidierte Randteil 5 weist im vorliegenden Bei
spiel eine Breite von nahezu 0,9 µm auf.
Anschließend wird (siehe Fig. 26) der unbedeckte
Teil der ersten Oxidation verhindernden Schicht 2 (ein
schließlich einer gegebenenfalls darunterliegenden sehr
dünnen Oxidschicht) entfernt. Die Nitridschicht 4 bleibt da
bei, weil sie dicker als die Schicht 2 ist, teilweise erhal
ten. Anschließend wird (siehe Fig. 27) durch Erhitzung in
einer sauerstoffhaltigen Atmosphäre der freigelegte Teil der
ersten Siliciumschicht 1 über einen Teil seiner Dicke oxi
diert, wodurch eine thermische Oxidschicht 33 mit einer Dicke
von z. B. 0,15 µm erzeugt wird.
Danach wird auch hier auf selbsjustierende
Weise praktisch nur an der Stelle des oxidierten Randteiles
5 das Substratgebiet, hier also die erste Siliciumschicht
1, freigelegt und weggeätzt, wobei der verbleibende Teil der
oxidierbaren Schicht, hier der Siliciumschicht 3, einschließ
lich des oxidierten Randteiles 5 entfernt wird. Im vorliegen
den Beispiel findet dies auf folgende Weise statt.
Zunächst werden nacheinander die zweite oxidations
verhindernde Schicht 4 und die darunterliegende zweite Sili
ciumschicht 3 durch Ätzen entfernt, wonach auch der so frei
gelegte Teil der ersten Oxidation verhindernden Schicht 2
entfernt wird. Auf diese Weise wird die Situation nach
Fig. 28 erhalten. Anschließend werden gleichzeitig der oxi
dierte Randteil 5 und die thermische Oxidschicht 33 wegge
ätzt, wobei die Struktur nach Fig. 29 erhalten wird. Danach
wird die ganze Siliciumschicht 1 aufs neue mit einer ther
mischen Oxidschicht 34 versehen, wobei der ursprünglich
unter dem Oxidrand 5 liegende Teil der Schicht 2 gegen diese
thermische Oxidation maskiert. Dieser verbleibende Teil der
Schicht 2 wird dann selektiv weggeätzt, wonach der darunter
liegende Teil der Siliciumschicht 1 durch Ätzen entfernt
wird. Die erhaltene Nut 8 erstreckt sich also im vorliegen
den Falle durch die ganze Dicke des Substratgebietes und bil
det auf diese Weise einen schmalen Spalt, der die Schicht 1
in zwei Teile 1A und 1B unterteilt.
Um den Bipolartransistor zu bilden, wird nach dem
Erreichen der Stufe nach Fig. 25 der nicht unter der Schicht
3 liegende Teil der Siliciumschicht 1 mit einem Akzeptor,
z. B. mit Bor, dotiert. Dies kann durch Ionenimplantation
(die durch die Nitridschicht 2 hindurch stattfinden kann)
sowohl in der Stufe nach Fig. 25 als auch in der Stufe nach
Fig. 26 und durch Diffusion in der Stufe nach Fig. 26 erfol
gen. Der so erhaltene hochdotierte p-leitende Teil der
Schicht 1 bildet einen guten ohmschen Kontakt auf der p-lei
tenden Basiszone 32. Die zweite Siliciumschicht 3 und dessen
oxidierter Randteil 5 dienen bei dieser Dotierung als Maske.
Weiter wird nach dem Erreichen der Stufe nach
Fig. 28 eine Donatorimplantation oder -diffusion, z. B. mit
Arsen, durchgeführt. Der unbedeckte Teil der Siliciumschicht
1 erhält dabei eine hohe n-Dotierung. Wenn eine Arsenimplan
tation durchgeführt wird, kann diese auch erfolgen, wenn die
Schicht 2 noch vorhanden ist. Während der mit dieser Do
tierung gepaarten thermischen Behandlungen und auch während
der Erzeugung der thermischen Oxidschicht 34 diffundiert
das Arsen aus der Schicht 1 in die Basiszone 32 und bildet
dort die n-leitende Emitterzone 35 (siehe Fig. 28-30).
Erwünschtenfalls kann in der Stufe nach Fig. 29
die Siliciumschicht 1 völlig mit einer Schicht aus einem
Metallsilicid, z. B. Platinsilicid, Molybdänsilicid oder
einem anderen geeigneten Silicid überzogen werden, um die
Leitfähigkeit sowohl der Emitter- als auch der Basisan
schlußleiter zu erhöhen. Dazu wird auf übliche Weise die
Schicht 1 mit einer Metallschicht überzogen, die danach
durch Erhitzung in eine Silicidschicht umgewandelt wird.
Das auf der Nitridschicht 2 zurückgebliebene Metall wird
dann durch Ätzen entfernt. In Abhängigkeit von der Dicke der
Siliciumschicht 1 kann dabei diese Schicht 1 über ihre ganze
Dicke oder über nur einen Teil ihrer Dicke in Metallsilicid
umgewandelt werden.
Schließlich werden (siehe Fig. 31) durch eine
thermische Oxidation oder auf pyrolytischem Wege der Emitter/
Basis-Übergang und die Ränder der Siliciumschichtteile 1A
und 1B mit einer Oxidschicht 36 überzogen, wonach auf üb
liche Weise die Kollektorzone 30 an einer geeignet gewählten
Stelle, im vorliegenden Beispiel auf der Unterseite, mit
einer Elektrodenschicht 37 versehen wird. Die Schichtteile
1A und 1B, die die Basis- und Emitteranschlüsse bilden, und
die Elektrodenschicht 37 können dann mit Anschlußleitern
versehen werden und die Anordnung kann auf übliche Weise
fertigmontiert werden. Das Kollektorgebiet 30 kann auch auf
der Oberseite kontaktiert werden, was zu bevorzugen ist,
wenn der Transistor einen Teil einer integrierten Schaltung
bildet.
Aus der obenstehenden Beschreibung geht hervor,
daß nach der ersten, nicht kritischen Maskierung zum Erhal
ten der Struktur nach Fig. 25 der ganze Vorgang bis zu der
Stufe nach Fig. 31 einschließlich ohne Maske durchgeführt
werden kann, wobei der Abstand zwischen den Siliciumschicht
teilen 1A und 1B, die die Basis- und Emitterverdrahtung bil
den, und die Stelle der Emitterzone 35 bereits am Anfang
durch den oxidierten Randteil 5 bestimmt werden. Mit sehr
einfachen Mitteln kann auf diese Weise durch Anwendung der
Erfindung ein hoher Selbstjustierungsgrad erreicht
werden.
Im hier beschriebenen Ausführungsbeispiel wurde
ein Transistor mit nur einem einzigen Basis- und Emitteran
schluß erhalten, wobei die erste Siliciumschicht 1 endgül
tig aus zwei in geringer Entfernung voneinander liegenden
Schichtteilen bestand. Indem die zweite Siliciumschicht 3
aber derart geätzt wird, daß in der Stufe nach Fig. 25
mehrere Teile dieser Schicht übrigbleiben, von denen jeder
Teil mit oxidierten Randteilen 5 versehen werden kann, ist
es möglich, verwickeltere Strukturen zu erhalten, wobei die
erste Siliciumschicht 1 aus mehreren in geringer Entfernung
voneinander liegenden Teilen besteht. Als Beispiel ist in
Fig. 32 im Querschnitt eine Transistorstruktur mit zwei
Basisanschlüssen (1A, 1C), einem Emitterkontakt 1B und einem
Kollektorkontakt 1D, die sich alle auf der Oberseite befin
den und alle aus Teilen der ersten Siliciumschicht 1 beste
hen, dargestellt, die auf diese Weise verwirklicht werden
kann und bei der ein teilweise versenktes Oxidmuster 38 an
gewendet wird. Die Siliciumschichtteile 1A und 1C sind anders
wo (außerhalb der Zeichnungsebene) miteinander verbunden.
Die n⁺-leitende Kollektorkontaktzone 39 wird zugleich mit
der Emitterzone 35 durch Diffusion aus dem darauf liegenden
hochdotierten n-leitenden Teil 1D der Schicht 1 erzeugt.
In den Fig. 33 bis 38 ist eine Abwandlung dieser
bevorzugten Ausführungsform dargestellt, bei der (siehe
Fig. 33) von der Situation nach Fig. 26 ausgegangen wird,
wobei jedoch auch bereits der oxidierte Randteil 5 weggeätzt
ist. Nach dem Oxidieren des freiliegenden Teiles der Sili
ciumschicht 1, wobei auch der Rand der Siliciumschicht 3
wieder leicht oxidiert ist (siehe Fig. 34), wird der frei
liegende Teil der Siliciumnitridschicht 2 selektiv weggeätzt
(siehe Fig. 35). Dann wird vorzugsweise in einem einzigen
Plasmaätzschritt die Siliciumschicht 3 völlig weggeätzt und
zu gleicher Zeit die Nut 8 gebildet (Fig. 36). Nach einer
leichten Oxidation der Wände der Nut 8 wird durch selektives
Wegätzen der Siliciumnitridschicht 2 der darunterliegende
Teil der Siliciumschicht 1 freigelegt (Fig. 37). Dieser Teil
kann dann mit z. B. Arsen durch Diffusion oder durch Ionen
implantation dotiert werden, wobei die Oxidschicht 33 als
Maske dient. Dabei wird in der Basiszone 32 zugleich die
Emitterzone 35 erzeugt (Fig. 38). Schließlich wird auf dem
Teil 1B der Siliciumschicht 1 und über einen Teil des Oxids
33 eine Kontaktschicht 40, z. B. aus Aluminium, zur Kontak
tierung der Emitterzone angebracht. Auch der Schichtteil 1A
kann erwünschtenfalls über ein Fenster in der Oxidschicht 33
mit einer Kontaktschicht versehen werden, während auch das
Kollektorgebiet 30 an einer dazu geeigneten Stelle mit einem
Anschluß versehen wird.
Bei Anwendung des Verfahrens nach der Erfindung
zur Bildung schmaler Spalte in einer zu der Verdrahtung und
den Zwischenverbindungen einer integrierten Schaltung gehö
rigen Siliciumschicht, wie in den Beispielen nach den Fig.
16 bis 23, 24 bis 31 und 33 bis 38, wird an verschiede
nen Stellen ein p-dotierter Teil dieser Siliciumschicht in
einen n-dotierten Teil übergehen müssen, ohne daß der Über
gang gleichrichtend sein darf. Dieser Fall wird sich z. B.
ergeben, wenn die Kollektorzone eines npn-Transistors über
die genannte Siliciumschicht mit der Basiszone eines ande
ren npn-Transistors verbunden ist. Eine sehr geeignete
Weise, durch die bewirkt wird, daß bei der in der vorliegen
den Anmeldung beschriebenen Technik in derartigen Fällen die
p- und n-leitenden Siliciumschichtteile sich nicht gleich
richtend aneinander anschließen, wird an Hand der Fig. 39
bis 45 angegeben. Beispielsweise wird hier von dem im Bei
spiel nach Fig. 33 bis 38 beschriebenen Verfahren ausgegan
gen (das eine Abwandlung des Beispieles nach Fig. 24 bis 31
ab Fig. 26 ist).
An der Stelle, an der in der Siliciumschicht ein
Übergang zwischen p- und n-Silicium gebildet werden wird,
wird, bevor die Schichten 1, 2, 3 und 4 aus bzw. Silicium,
Siliciumnitrid, Silicium und Siliciumnitrid erzeugt werden,
ein kleines Gebiet, das aus einer Metallsilicidschicht 50
aus z. B. PtSi besteht, die vorzugsweise mit einer Isolier
schicht 51 aus z. B. Siliciumnitrid oder Siliciumoxid über
zogen ist, angebracht (siehe Fig. 39). Diese Stufe entspricht
der nach Fig. 24. Nachdem entsprechend Fig. 25 ein Teil
der Siliciumschicht 3 entfernt und ein Randteil 5 oxidiert
worden ist, entsteht die Struktur nach Fig. 40. Nach Ent
fernung der freigelegten Teile der Siliciumnitridschicht 2
und Wegätzen des Oxidgebietes 5 wird die Struktur nach
Fig. 41 erhalten, die der Stufe nach Fig. 33 entspricht. Zu
diesem Zeitpunkt wird durch Implantation von Borionen der
freiliegende Teil der Siliciumschicht 1 stark p-dotiert.
Anschließend wird dieser freiliegende Teil der
Schicht 1 (und auch der Rand der Schicht 3) durch thermische
Oxidation mit einer Oxidschicht 33 überzogen, wonach das
freiliegende Nitrid 2 selektiv entfernt wird; siehe Fig. 42,
die der Stufe nach Fig. 34 entspricht.
Nach Entfernung der Nitridschicht 4 wird die
Schicht 1 z. B. durch Plasmaätzen bis auf die Schicht 51
durchgeätzt, wobei die Nut oder der Spalt 8 gebildet wird;
siehe Fig. 43, die der Stufe nach Fig. 36 entspricht. Dabei
wird auch die Siliciumschicht 3 völlig weggeätzt.
Nach Entfernung der verbleibenden Teile der Sili
ciumnitridschicht 2 wird der so freigelegte Teil der Silicium
schicht 1 durch z. B. eine Phosphorionenimplantation stark
n-leitend gemacht, wobei die Oxidschicht 33 gegen diese Im
plantation maskiert. So entsteht die Struktur nach Fig. 44.
Dann erfolgt eine leichte Oxidation der n-leitenden Schicht
1 (Oxidschicht 52), wonach erwünschtenfalls ohne Bedenken
eine zweite Metallisierungsschicht 53 angebracht werden
kann, die völlig gegen die Schicht 1 isoliert ist, während
zwischen den p- und n-leitenden Teilen der Schicht 1 über
das Metallsilicid 50 ein guter ohmscher Übergang gebildet
ist. Die endgültig erhaltene Struktur zeigt Fig. 45, die der
Stufe nach Fig. 38 entspricht (wobei in Fig. 38 naturgemäß
das Oxid 52 von dem Schichtteil 1B weggeätzt ist, um Kon
takt mit der Metallschicht 40 herzustellen). Die Isolier
schicht 51 kann, wenn das Metallsilicid 50 gegen den Ätz
vorgang, mit dessen Hilfe die Nut 8 angebracht wird, bestän
dig ist und wenn Kontakt zwischen den Schichten 1 und 53
unbedenklich ist (oder wenn die Schicht 53 fehlt), weggelas
sen werden.
Obschon sich die bisher behandelten Ausführungs
beispiele alle auf die Herstellung bipolarer Halbleiteran
ordnungen bezogen, beschränkt sich die Erfindung keineswegs
darauf. So können durch Anwendung des erfindungsgemäßen
Verfahrens auch durchaus Feldeffektanordnungen, wie bei
spielsweise Feldeffekttransistoren mit zwei oder mehreren
isolierten Steuerelektroden, Ladungsgekoppelte (CCD)-An
ordnungen, raumladungsgesteuerte Feldeffektransistoren (JFET) und dergleichen
hergestellt werden, d. h. in allen Fällen, bei denen in einem
Substrat beziehungsweise in einer Schicht eine oder mehrere
sehr schmale Nuten oder Spalte angebracht werden müssen.
Als Beispiel wird an Hand der Fig. 46-51 die Her
stellung einer Feldeffektanordnung mit einer Anzahl in sehr
geringem Abstand voneinander liegenden isolierten Steuer
elektroden beschrieben werden. In diesem Beispiel wird auf
einem Trägerkörper 60 aus n-leitendem Silicium eine ther
mische Oxidschicht 61, das Gate-Oxid angewachsen. Darauf
wird eine etwa 500 nm dicke polykristalline Siliciumschicht
1 angebracht, die, beispielsweise durch Diffusion stark
n-leitend gemacht wird. Auf der Schicht 1 wird eine oxida
tionsverhindernde Schicht 2 aus beispielsweise Siliciumnitrid
und darauf eine etwa 50 nm dicke polykristalline Silicium
schicht 3 angebracht, die mit einer weiteren oxidations
verhindernden Schicht, hier wieder eine Siliciumnitridschicht,
4 bedeckt wird.
Dann wird an Stellen, wo, wie in diesem Beispiel,
Zuführungs- und Abführungszonen gebildet werden müssen,
die Schicht 4 weggeätzt, wonach die auf diese Weise freige
legten Teile der Siliciumschicht 3 über die ganze Dicke oxi
diert werden und die Oxidschichtteile 62 bilden. Damit ist
die Struktur entstanden, die in Fig. 46 auf schematische
Weise im Schnitt dargestellt ist.
Nun werden (siehe Fig. 47) die Schichten 4 und 3
örtlich weggeätzt, so daß Streifen aus diesen Schichten
(in Fig. 47 im Schnitt dargestellt) zurückbleiben. Durch
thermische Oxidation werden daraufhin Randteile 5 dieser
Streifen im Oxid umgewandelt, siehe Fig. 48.
Danach werden die unbedeckten Teile der Nitrid
schicht 2 und zugleich die Nitridschicht 4 weggeätzt, siehe
Fig. 49. Dann werden durch Ätzen die oxidierten Randteile 5
sowie die Oxidschichten 62 entfernt, wonach durch thermische
Oxidation die restlichen Teile der Siliciumschicht 3 völlig
in Oxid (6) umgewandelt werden, während auf den freiliegen
den Teilen der dickeren Siliciumschicht 1 Oxidschichten 7
gebildet werden. Auf diese Weise entsteht die Struktur aus
Fig. 50.
Nun werden durch Ätzen die freiliegenden Teile der
Nitridschicht 2 entfernt, wonach die auf diese Weise frei
gelegten Teile der Siliciumschicht 1 über die ganze Dicke
dieser Schicht bis auf die Oxidschicht 61 weggeätzt werden,
beispielsweise durch Plasmaätzen. Auf diese Weise entsteht
eine Steuerelektrodenstruktur, die aus Siliciumstreifen 1A
bis einschließlich 1G besteht, die in sehr geringem Abstand
voneinander (<1 µm) liegen können, welcher Abstand durch die
oxidierten Randteile 5 festgelegt wird, ebenso wie in den
vorhergehenden Beispielen. Die Steuerelektroden sind teil
weise durch eine Oxidschicht 7, und teilweise durch eine
Nitridschicht 2 mit einer diese Schicht bedeckenden Oxid
schicht 6 bedeckt und können außerhalb der Zeichenebene
durch Öffnungen in der Schicht 7 beziehungsweise in den
Schichten 2 und 6 kontaktiert werden.
Eine derartige Steuerelektrodenstruktur kann in
einem MOS -Transistor mit mehreren Steuerelektroden oder in
einer ladungsgekoppelten Anordnung verwendet werden. Zum
Bilden von (außerhalb der Zeichenebene kontaktierten) Zu
führungs- und Abführungszonen 63 können beispielsweise Bor
ionen über die Oxidschicht 61 in den Siliciumkörper 60 im
plantiert werden, unter Verwendung beispielsweise einer
Photolackmaske 64, die nicht genau ausgerichtet zu sein
braucht und in Fig. 51 gestrichelt dargestellt ist. Das et
waige Anbringen von Zuführungs- und Abführungszonen ist
selbstverständlich für das Verfahren, entsprechend dem die
Steuerelektrodenstruktur gebildet wird, nicht von Bedeutung.
Eine ladungsgekoppelte Anordnung, wie diese in
Fig. 51 dargestellt ist, bietet den großen Vorteil, daß,
da der Abstand zwischen den Steuerelektroden äußerst gering
ist, keine überlappenden Steuerelektroden auf zwei Pegeln
verwendet zu werden brauchen, was u. a. die Streukapazitäten
verringert. Selbstverständlich ist die Zeichnung nur sche
matisch und werden im allgemeinen bei einer CCD viel mehr
Steuerelektroden vorhanden sein.
Ein Substrat, das nach der Erfindung mit Spalten
oder Nuten versehen ist, kann für mehrere Zwecke verwendet
werden. Wenn das Substrat als Maskierungsschicht verwendet
wird, können die darin vorgesehenen Spalte oder Nuten für
Dotierungszwecke benutzt werden, z. B. zum Anbringen sehr schmaler
Kanalunterbrechungszonen bzw. "Channelstoppers".
So kann in dem Stadium nach Fig. 6 nachdem die Nuten 8 vor
gesehen sind eine Borionenimplantierung nahezu senkrecht zu
der Oberfläche durchgeführt werden zur Bildung schmaler
p⁺-kanalunterbrechender Zonen 17 in dem Boden der Nuten
(in Fig. 6-9 gestrichelt angegeben). Das Substrat kann auch
eine Maskierungsschicht z. B. aus Silicium, sein, die nach
der Dotierung entfernt wird.
Das Verfahren beschränkt sich nicht auf die Bil
dung von Nuten in Halbleitermaterialien, wie oben bereits
bemerkt wurde. Zur Illustrierung werden in den Fig. 52 bis
54 drei Stufen in der Herstellung eines Kondensators gezeigt.
Dazu wird (siehe Fig. 52) von einem Substratgebiet 1 aus
Aluminiumfolie ausgegangen, auf dem eine Oxidation verhindern
de Schicht 2 aus Siliciumoxid, eine oxidierbare Schicht 3
aus Aluminium und eine zweite Oxidation verhindernde Schicht
4 aus Siliciumoxid angebracht sind. Nach dem an Hand der
Fig. 10 bis 15 beschriebenen Verfahren wird daraus die Struk
tur nach Fig. 53 erhalten, die der Struktur nach Fig. 15 ent
spricht und bei der die Schicht 7 aus Aluminiumoxid besteht.
Nach selektivem Wegätzen der Schicht 7, z. B. mit einer Lö
sung von Natriumdichromat und HCl in Wasser, wird das Sub
strat 1, einschließlich der Nut 8, durch eine leichte Oxi
dation mit einer dünnen Aluminiumoxidschicht 70 überzogen
und wird über das Ganze eine Metallschicht 71, die z. B.
ebenfalls aus Aluminium besteht, angebracht (Fig. 54).
Zwischen den Anschlußklemmen 72 und 73 ist dann ein Konden
sator mit Dielektrikum 70 entstanden. Die Nut 8 kann einen
mäanderförmigen Verlauf aufweisen. Auch können mehrere
Nuten angebracht werden. Die gesamte wirksame Oberfläche des
Kondensators wird durch das Vorhandensein der Nuten stark
vergrößert, so daß auf derselben Substratoberfläche eine
viel größere Kapazität als beim Fehlen der Nuten erhalten
werden kann.
Als selektives Ätzmittel für Siliciumoxid kann
eine gepufferte HF-Lösung, als selektives Ätzmittel für
Aluminiumoxid eine Lösung von Phosphorsäure und Chromtrioxid
in Wasser und als selektives Ätzmittel für Aluminium eine
Lösung von Natriumdichromat, HCl und eine Spur von Kupfer
chlorid in Wasser verwendet werden.
Das Verfahren nach der Erfindung ist nicht auf
die gegebenenen Ausführungsbeispiele beschränkt. So kann z. B.
die oxidierbare Schicht aus anderen Materialien als Silicium
oder Aluminium, wie z. B. Zirkon oder Hafnium, bestehen. Im
allgemeinen können als oxidierbare Schichten Materialien
mit in bezug auf diese Materialien selektiv ätzbaren Oxiden
verwendet werden. Auch können als Oxidation verhindernde
Schichten statt Siliciumnitrid andere Materialien verwendet
werden, je nach dem Material des Substratgebietes und der
oxidierbaren Schicht. Bei Anwendung zweier Oxidation ver
hindernder Schichten brauchen diese auch nicht aus demselben
Material zu bestehen, solange nur das Kriterium der selek
tiven Ätzbarkeit erfüllt wird. Unter Umständen kann eine
oxidationsverhindernde Schicht eine zusammengestellte
Schicht sein und beispielweise aus zwei oder mehr aufein
ander angebrachten Schichten aus unterschiedlichen Materia
lien, wie Siliciumnitrid und Siliciumoxid bestehen. So kann
es manchmal, insbesondere wenn die polykristalline Silicium
schicht 3 äußerst dünn ist (beispielsweise 50 nm oder weni
ger) vorteilhaft sein, zwischen den Schichten 3 und 4 (siehe
Fig. 1) eine sehr dünne Siliciumoxidschicht anzubringen,
die u. a. beim Wegätzen (beispielsweise durch Plasmaätzen)
der Schicht 4 als Ätzstop wirksam sein kann.
Claims (20)
1. Verfahren zum Bilden mindestens einer schmalen Nut in
einem oxidierbaren Substratgebiet, bei dem die Breite der
Nut auf selbstjustierende Weise bestimmt wird,
dadurch gekennzeichnet,
daß auf einer Oberfläche des Substratgebietes mindestens
eine erste oxidationsverhindernde Schicht und darauf eine
oxidierbare Schicht erzeugt wird, daß die oxidierbare
Schicht über einem Teil der Oberfläche des Substratgebie
tes selektiv entfernt wird, daß danach ein Randteil des
verbleibenden Teiles der oxidierbaren Schicht über seine
ganze Dicke und im wesentlichen mit der Breite der zu bil
denden Nut oxidiert wird und daß der übrige Teil der oxi
dierbaren Schicht höchstens nur über einen Teil seiner
Dicke selektiv oxidiert wird, und daß dann wenigstens der
unbedeckte Teil der ersten oxidationsverhindernden Schicht
selektiv entfernt, der freigelegte Teil des Substratgebie
tes über einen Teil seiner Dicke thermisch oxidiert und
auf selbstjustierende Weise im wesentlichen nur an der
Stelle des oxidierten Randteiles das Substratgebiet frei
gelegt und zur Bildung der Nut über wenigstens einen Teil
seiner Dicke weggeätzt wird, wobei der genannte verblei
bende Teil der oxidierbaren Schicht, einschließlich des
oxidierten Randteiles, entfernt wird.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß nach dem Entfernen des unbedeckten Teiles der ersten
oxidationsverhindernden Schicht der oxidierte Teil der
oxidierbaren Schicht völlig weggeätzt wird, daß danach
gleichzeitig mit der thermischen Oxidation des freigeleg
ten Teiles des Substratgebietes der verbleibende Teil der
oxidierbaren Schicht völlig oxidiert und durch Entfernung
des unbedeckten Teiles der ersten oxidationsverhindernden
Schicht der darunterliegende Teil des Substratgebietes
freigelegt wird.
3. Verfahren nach Anspruch 2,
dadurch gekennzeichnet,
daß während der Erzeugung des oxidierten Randteiles auch
der verbleibende Teil der oxidierbaren Schicht über einen
Teil seiner Dicke oxidiert wird.
4. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß auf der oxidierbaren Schicht eine zweite oxidations
verhindernde Schicht aufgebracht wird, die während der
Oxidation des genannten Randteiles den verbleibenden Teil
der oxidierbaren Schicht vor Oxidation schützt.
5. Verfahren nach Anspruch 4,
dadurch gekennzeichnet,
daß nach der genannten Oxidation des freigelegten Teiles
des Substratgebietes die zweite oxidationsverhindernde
Schicht und die darunterliegende oxidierbare Schicht ent
fernt werden, und daß dann der so freigelegte Teil der er
sten oxidationsverhindernden Schicht entfernt wird und da
nach der oxidierte Randteil und die thermische Oxidschicht
auf dem Substratgebiet weggeätzt werden, und daß danach
das Substratgebiet aufs neue thermisch oxidiert wird und
durch Entfernung des unbedeckten Teiles der ersten oxida
tionsverhindernden Schicht der darunterliegende Teil des
Substratgebietes freigelegt wird.
6. Verfahren nach Anspruch 4,
dadurch gekennzeichnet,
daß nach der Entfernung des unbedeckten Teiles der ersten
oxidationsverhindernden Schicht der oxidierte Randteil
weggeätzt wird, und daß nach der thermischen Oxidation des
Substratgebietes die zweite oxidationsverhindernde Schicht
entfernt wird, und daß danach beim Ätzen der Nut in den
freigelegten Teil des Substratgebietes zugleich die
oxidierbare Schicht weggeätzt wird.
7. Verfahren nach Anspruch 4,
dadurch gekennzeichnet,
daß nach der Erzeugung des oxidierten Randteiles die
zweite oxidationsverhindernde Schicht völlig und die erste
oxidationsverhindernde Schicht nur über einen Teil ihrer
Dicke weggeätzt wird, daß dann die oxidierbare Schicht
selektiv weggeätzt wird, daß anschließend die nicht unter
dem oxidierten Randteil liegenden Teile der ersten
oxidationsverhindernden Schicht entfernt werden, daß
danach der oxidierte Randteil weggeätzt und danach der
freigelegte Teil des Substratgebietes oxidiert wird, und
daß dann der verbleibende Teil der ersten
oxidationsverhindernden Schicht selektiv weggeätzt wird.
8. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß das Substratgebiet aus Halbleitermaterial besteht.
9. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß nach dem Ätzen der Nut eine thermische Oxidation
durchgeführt wird, wodurch die Nut mit einer Oxidschicht
überzogen wird.
10. Verfahren nach Anspruch 9,
dadurch gekennzeichnet,
daß durch die thermische Oxidation die Nut völlig mit Oxid
ausgefüllt wird.
11. Verfahren nach einem der Ansprüche 8 bis 10,
dadurch gekennzeichnet,
daß das Substratgebiet ein an die Oberfläche grenzendes
schichtförmiges erstes Gebiet von einem ersten Leitungstyp
enthält, das mit einem darunterliegenden zweiten Gebiet vom
einem zweiten, zum ersten Leitungstyp entgegengesetzten
Leitungstyp einen pn-Übergang bildet, und daß sich die Nut
durch die ganze Dicke des schichtförmigen Gebietes hin
durch erstreckt.
12. Verfahren nach Anspruch 11,
dadurch gekennzeichnet,
daß das zweite Gebiet durch eine auf einem dritten Halb
leitergebiet vom ersten Leitungstyp liegende vergrabene
Schicht gebildet wird, und daß sich die Nut durch die
ganze Dicke der vergrabenen Schicht hindurch bis in das
dritte Gebiet erstreckt.
13. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß das Substratgebiet durch eine auf einem Trägerkörper
aufgebrachte Siliciumschicht gebildet wird, und daß die
Nut eine sich durch die ganze Dicke dieser Siliciumschicht
hindurch erstreckende spaltförmige Öffnung bildet.
14. Verfahren nach Anspruch 13,
dadurch gekennzeichnet,
daß der Trägerkörper ein wenigstens teilweise mit einer
Isolierschicht überzogener Halbleiterkörper ist und daß
die durch die spaltförmigen Öffnungen getrennten Tei
le der Siliciumschicht mindestens zwei auf der isolieren
den Schicht liegende Steuerelektroden einer Feldeffekt
anordnung bilden.
15. Verfahren nach Anspruch 14,
dadurch gekennzeichnet,
daß die Steuerelektroden zu einer ladungsgekoppelten
Anordnung (CCD) gehören.
16. Verfahren nach Anspruch 14,
dadurch gekennzeichnet,
daß an der Stelle, wo in der als Substratgebiet dienenden
Siliciumschicht ein Übergang zwischen n- und p-leitenden
Schichtteilen gebildet wird, bevor diese Siliciumschicht
angebracht wird, eine Metallsilicidinsel auf der Isolier
schicht aufgebracht wird, wobei über dieser Insel die ge
nannte Nut gebildet wird.
17. Verfahren nach Anspruch 16,
dadurch gekennzeichnet,
daß auf der Metallsilicidinsel eine Isolierschicht aufge
bracht wird, die gegen den zur Ätzung der Nut verwendeten
Ätzvorgang beständig ist.
18. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß als oxidierbare Schicht eine Siliciumschicht verwendet
wird.
19. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß die vorhandenen oxidationsverhindernden Schichten
Siliciumnitrid enthalten.
20. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß das Substratgebiet mit den darin vorgesehenen Spalten
als Maskierung bei einem Dotierungsverfahren dient, bei
dem durch die Nuten in einem unter dem Substratgebiet lie
genden Halbleitergebiet ein Dotierungsstoff eigebracht
wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8105559A NL8105559A (nl) | 1981-12-10 | 1981-12-10 | Werkwijze voor het aanbrengen van een smalle groef in een substraatgebied, in het bijzonder een halfgeleidersubstraatgebied. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3245064A1 DE3245064A1 (de) | 1983-06-16 |
DE3245064C2 true DE3245064C2 (de) | 1992-05-14 |
Family
ID=19838515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823245064 Granted DE3245064A1 (de) | 1981-12-10 | 1982-12-06 | Verfahren zum anbringen einer schmalen nut oder eines spaltes in einem substratgebiet, insbesondere einem halbleitersubstratgebiet |
Country Status (10)
Country | Link |
---|---|
US (1) | US4449287A (de) |
JP (1) | JPS58107637A (de) |
CA (1) | CA1203323A (de) |
CH (1) | CH661150A5 (de) |
DE (1) | DE3245064A1 (de) |
FR (1) | FR2518316B1 (de) |
GB (1) | GB2111304B (de) |
IE (1) | IE54307B1 (de) |
IT (1) | IT1191118B (de) |
NL (1) | NL8105559A (de) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59119848A (ja) * | 1982-12-27 | 1984-07-11 | Fujitsu Ltd | 半導体装置の製造方法 |
NL8302541A (nl) * | 1983-07-15 | 1985-02-01 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting, en halfgeleiderinrichting vervaardigd volgens de werkwijze. |
DE3329074A1 (de) * | 1983-08-11 | 1985-02-28 | Siemens AG, 1000 Berlin und 8000 München | Verhinderung der oxidationsmitteldiffusion bei der herstellung von halbleiterschichtanordnungen |
NL8303179A (nl) * | 1983-09-15 | 1985-04-01 | Philips Nv | Halfgeleiderinrichting. |
NL8400224A (nl) * | 1984-01-25 | 1985-08-16 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting en inrichting vervaardigd door toepassing daarvan. |
JPS618945A (ja) * | 1984-06-25 | 1986-01-16 | Nec Corp | 半導体集積回路装置 |
NL8402223A (nl) * | 1984-07-13 | 1986-02-03 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting en inrichting, vervaardigd door toepassing daarvan. |
US4583282A (en) * | 1984-09-14 | 1986-04-22 | Motorola, Inc. | Process for self-aligned buried layer, field guard, and isolation |
US4574469A (en) * | 1984-09-14 | 1986-03-11 | Motorola, Inc. | Process for self-aligned buried layer, channel-stop, and isolation |
NL8402859A (nl) * | 1984-09-18 | 1986-04-16 | Philips Nv | Werkwijze voor het vervaardigen van submicrongroeven in bijvoorbeeld halfgeleidermateriaal en met deze werkwijze verkregen inrichtingen. |
FR2573919B1 (fr) * | 1984-11-06 | 1987-07-17 | Thomson Csf | Procede de fabrication de grilles pour circuit integre |
NL8500771A (nl) * | 1985-03-18 | 1986-10-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een op een laag siliciumoxide aanwezige dubbellaag - bestaande uit poly-si en een silicide - in een plasma wordt geetst. |
US4650544A (en) * | 1985-04-19 | 1987-03-17 | Advanced Micro Devices, Inc. | Shallow groove capacitor fabrication method |
NL8501338A (nl) * | 1985-05-10 | 1986-12-01 | Philips Nv | Ladingsgekoppelde halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
US4648937A (en) * | 1985-10-30 | 1987-03-10 | International Business Machines Corporation | Method of preventing asymmetric etching of lines in sub-micrometer range sidewall images transfer |
IT1213457B (it) * | 1986-07-23 | 1989-12-20 | Catania A | Procedimento per la fabbricazione di dispositivi integrati, in particolare dispositivi cmos adoppia sacca. |
US4735681A (en) * | 1986-08-15 | 1988-04-05 | Motorola Inc. | Fabrication method for sub-micron trench |
EP0694959A3 (de) * | 1989-07-03 | 1997-12-29 | AT&T Corp. | Grabenätzen für integrierte Halbleiteranordnung |
JP2741964B2 (ja) * | 1991-04-15 | 1998-04-22 | シャープ株式会社 | 半導体装置の製造方法 |
US5314836A (en) * | 1992-09-15 | 1994-05-24 | Eastman Kodak Company | Method of making a single electrode level CCD |
KR960014456B1 (ko) * | 1994-01-19 | 1996-10-15 | 현대전자산업 주식회사 | 트렌치형 소자분리구조를 갖는 반도체 장치 및 그 제조방법 |
KR0148602B1 (ko) * | 1994-11-23 | 1998-12-01 | 양승택 | 반도체 장치의 소자 격리방법 |
US5696020A (en) * | 1994-11-23 | 1997-12-09 | Electronics And Telecommunications Research Institute | Method for fabricating semiconductor device isolation region using a trench mask |
JP2715972B2 (ja) * | 1995-03-04 | 1998-02-18 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3393286B2 (ja) * | 1995-09-08 | 2003-04-07 | ソニー株式会社 | パターンの形成方法 |
US5858256A (en) * | 1996-07-11 | 1999-01-12 | The Board Of Trustees Of The Leland Stanford, Jr. University | Method of forming small aperture |
US6828082B2 (en) | 2002-02-08 | 2004-12-07 | Chartered Semiconductor Manufacturing Ltd. | Method to pattern small features by using a re-flowable hard mask |
US20040266155A1 (en) * | 2003-06-30 | 2004-12-30 | Chartered Semiconductor Manufacturing Ltd. | Formation of small gates beyond lithographic limits |
US7056757B2 (en) | 2003-11-25 | 2006-06-06 | Georgia Tech Research Corporation | Methods of forming oxide masks with submicron openings and microstructures formed thereby |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1527894A (en) * | 1975-10-15 | 1978-10-11 | Mullard Ltd | Methods of manufacturing electronic devices |
JPS5373973A (en) * | 1976-12-14 | 1978-06-30 | Matsushita Electric Ind Co Ltd | Manufacture for semiconductor device |
JPS5472972A (en) * | 1977-11-24 | 1979-06-11 | Toshiba Corp | Manufacture of semiconductor device |
US4209349A (en) * | 1978-11-03 | 1980-06-24 | International Business Machines Corporation | Method for forming a narrow dimensioned mask opening on a silicon body utilizing reactive ion etching |
US4274909A (en) * | 1980-03-17 | 1981-06-23 | International Business Machines Corporation | Method for forming ultra fine deep dielectric isolation |
US4334348A (en) * | 1980-07-21 | 1982-06-15 | Data General Corporation | Retro-etch process for forming gate electrodes of MOS integrated circuits |
-
1981
- 1981-12-10 NL NL8105559A patent/NL8105559A/nl not_active Application Discontinuation
-
1982
- 1982-12-06 IT IT24636/82A patent/IT1191118B/it active
- 1982-12-06 DE DE19823245064 patent/DE3245064A1/de active Granted
- 1982-12-06 GB GB08234745A patent/GB2111304B/en not_active Expired
- 1982-12-06 FR FR8220394A patent/FR2518316B1/fr not_active Expired
- 1982-12-07 CH CH7115/82A patent/CH661150A5/de not_active IP Right Cessation
- 1982-12-07 IE IE2900/82A patent/IE54307B1/en unknown
- 1982-12-08 US US06/447,844 patent/US4449287A/en not_active Expired - Lifetime
- 1982-12-09 CA CA000417321A patent/CA1203323A/en not_active Expired
- 1982-12-10 JP JP57216750A patent/JPS58107637A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
US4449287A (en) | 1984-05-22 |
IT8224636A0 (it) | 1982-12-06 |
GB2111304A (en) | 1983-06-29 |
FR2518316A1 (fr) | 1983-06-17 |
GB2111304B (en) | 1985-09-11 |
IT1191118B (it) | 1988-02-24 |
FR2518316B1 (fr) | 1985-10-31 |
CA1203323A (en) | 1986-04-15 |
IE822900L (en) | 1983-06-10 |
JPH059939B2 (de) | 1993-02-08 |
NL8105559A (nl) | 1983-07-01 |
JPS58107637A (ja) | 1983-06-27 |
CH661150A5 (de) | 1987-06-30 |
IE54307B1 (en) | 1989-08-16 |
IT8224636A1 (it) | 1984-06-06 |
DE3245064A1 (de) | 1983-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3245064C2 (de) | ||
DE2212049C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors | |
DE2745857C2 (de) | ||
DE3689158T2 (de) | Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür. | |
DE3780369T2 (de) | Verfahren zum herstellen einer halbleiterstruktur. | |
DE3229250C2 (de) | ||
DE2916364C2 (de) | ||
DE3202608C2 (de) | ||
DE2749607C3 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE19649686A1 (de) | Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET) | |
DE4116690A1 (de) | Elementisolationsaufbau einer halbleitereinrichtung und verfahren zur herstellung derselben | |
EP0006510B1 (de) | Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche | |
DE3116268C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2729973A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
DE2921010A1 (de) | Verfahren zur herstellung von sowie strukturen fuer vlsi-schaltungen mit hoher dichte | |
DE2824419A1 (de) | Halbleitervorrichtung und verfahren zu deren herstellung | |
DE2454705A1 (de) | Ladungskopplungsanordnung | |
DE4444686A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2926334C2 (de) | ||
DE2133976C3 (de) | Monolithisch integrierte Halbleiteranordnung | |
DE19542606C2 (de) | MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren | |
DE2541651C2 (de) | Verfahren zur Herstellung einer Ladungsübertragungsanordnung | |
DE19900610A1 (de) | Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium und Herstellungsverfahren hierfür | |
DE2453279B2 (de) | Halbleiteranordnung, insbesondere integrierte Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8128 | New person/name/address of the agent |
Representative=s name: KUNZE, K., DIPL.-ING. DR.-ING., PAT.-ASS., 2000 HA |
|
D2 | Grant after examination | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL |
|
8339 | Ceased/non-payment of the annual fee |