NL8500771A - Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een op een laag siliciumoxide aanwezige dubbellaag - bestaande uit poly-si en een silicide - in een plasma wordt geetst. - Google Patents
Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een op een laag siliciumoxide aanwezige dubbellaag - bestaande uit poly-si en een silicide - in een plasma wordt geetst. Download PDFInfo
- Publication number
- NL8500771A NL8500771A NL8500771A NL8500771A NL8500771A NL 8500771 A NL8500771 A NL 8500771A NL 8500771 A NL8500771 A NL 8500771A NL 8500771 A NL8500771 A NL 8500771A NL 8500771 A NL8500771 A NL 8500771A
- Authority
- NL
- Netherlands
- Prior art keywords
- layer
- silicon oxide
- silicide
- etching
- polycrystalline silicon
- Prior art date
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title claims description 39
- 229910052814 silicon oxide Inorganic materials 0.000 title claims description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 35
- 238000000034 method Methods 0.000 title claims description 25
- 229910021332 silicide Inorganic materials 0.000 title claims description 23
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000005530 etching Methods 0.000 claims description 38
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 17
- 229950005499 carbon tetrachloride Drugs 0.000 claims description 13
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 3
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 2
- 239000000460 chlorine Substances 0.000 claims description 2
- 229910052801 chlorine Inorganic materials 0.000 claims description 2
- 239000004020 conductor Substances 0.000 description 11
- 239000007789 gas Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
* ......
* · PHN 11.318 1 N.v. Philips’ Gloeilampenfabrieken te Eindhoven.
Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een op een laag siliciumoxide aanwezige dubbellaag - bestaande uit poly-Si en een silicide - in een piasna wordt geëtst.
De uitvinding heeft betrekking op een werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op een met een laag siliciumoxide bedekt oppervlak van een halfgeleider substraat een dubbellaag bestaande uit een laag polykristallijn silicum en een toplaag van 5 een silicide wordt aangebracht, waarna de dubbellaag, nadat deze is voor-: zien van een etsmasker, plaatselijk van de laag siliciumoxide wordt weg-geëtst in een chloorhoudend etsplasma.
Een dergelijke werkwijze is in het bijzonder geschikt voor bet vervaardigen van zeer grote en gecompliceerde geïntegreerde schakelingen 10 (met name MOS-IC's). In de dubbellaag bestaande uit een laag polykristallijn silicium en een toplaag van een silicide kunnen geleidersporen warden gevormd die voordelen kanbineren van bekende overgangen van siliciuirr oxide naar polykristallijn silicium en van een lage weerstand van silici-des.
15 Uit het artikel "Anisotropic etching of M0S12 and it application to 2 yUm devices" van K. Nishioka, et al uit Digest of Papers of the 1982 Symposium on VLSI Technology, Oiso, Japan, 1-3 Sept. 1982, p. 24-5 (New-York, USA: IEEE 1982) is een werkwijze van de in de aanhef genoemde soort bekend, waarbij het etsplasma wordt gevormd in tetrachloormethaan 20 waaraan tot circa 30 vol.% zuurstof wordt toegevoegd.
Bij het etsen van de beschreven, op een laag siliciumoxide aanwezige, dubbellaag bestaande uit een laag polykristallijn silicium en een toplaag van een silicide wordt een grote etsselektiviteit van poly-kristallijn silicium ten opzichte van siliciumoxide vereist; is .deze 25 $Lectiviteit gering, dan kan in de praktijk een ongewenst sterke aantasting van de laag siliciumoxide optreden. Voor de bekende, beschreven werkwijze betekent dit, dat aan het tetrachloormethaan relatief veel zuurstof moet worden toegevoegd. In een dergelijk plasma echter worden sili-cides wel, maar poly-kristallijn silicium niet anisotroop geëtst. Dit 30 heeft tot gevolg, dat onderetsing van de laag poly-kristallijn silicium zal optreden. De gevormde geleidersporen zullen dan aan hun randen order de toplaag gelegen holtes vertonen. In deze holtes kunnen tijdens verdere bewerkingen resten van andere materialen achterblijven welke bijvoorbeeld 1 £ f) Λ T 7 i j> «>»* ··* c l ; PHN 11.318 2 tot kortsluitingen kunnen leiden.
Met de uitvinding wordt beoogd, een werkwijze te verschaffen waarmee het mogelijk is om in de op de laag siliciuitoxide aanwezige dubbellaag geleidersporen met rechte profielen te etsen waarbij de laag 5 siliciumoxide in de praktijk slechts in zeer geringe mate wordt aangetast.
De in de aanhef genoemde werkwijze heeft daartoe, volgens de uitvinding, als kenmerk, dat het etsplasma wordt gevormd in chloorgas waaraan, totdat de laag poly-kristallijn silicium geëtst wordt, tot 10 20 vol.% tetrachloormetaan wordt toegevoegd. In een etsplasma dat wordt gevormd in chloorgas waaraan tot 20 vol.% tetrachloormethaan wordt toegevoegd, worden silicides en polykristallijn silicium anisotroop geëtst. De etsselektiviteit van poly-kristallijn silicium ten opzichte van siliciumoxide is echter gering. Door de toevoeging van tetrachloormethaan 15 te staken als de laag poly-kristallijn silicium geëtst wordt, wordt bereikt, dat de laag polykristallijn silicium tenslotte wordt verwijderd van het siliciumoxide met behulp van een plasma gevormd in chloorgas.
Met behulp van een dergelijk-plasma kan polykristallijn silicium eveneens anisotroop, maar bovendien zeer seléktief ten opzichte van silicium-20 oxide, geëtst worden. Met de werkwijze volgens de uitvinding kunnen aldus rechte profielen in de dubbellaag worden gerealiseerd terwijl de aantasting van de laag siliciumoxide gering zal zijn.
De werkwijze volgens de uitvinding leidt tot een eenvoudig uitvoerbaar proces, omdat slechts de toevoer van een gas moet worden ge-25 staakt, bovendien is het tijdstip waarop dit dient te gebeuren niet erg kritisch. Dit tijdstip moet namelijk liggen tussen het ogenblik waarop de laag polykristallijn silicium bereikt wordt en het ogenblik waarop deze geheel van de laag siliciuitoxide verwijderd is. In de praktijk ligt tussen deze ogenblikken een tijd van enkele minuten.
30 Een nog geringere aantasting van de laag siliciumoxide wordt verkregen als nadat de toevoeging van tetrachloormethaan aan het chloorgas is gestaakt tot 10 vol.% waterstof aan het chloorgas wordt toegevoegd. Door toevoeging van waterstof neemt de etsselektiviteit van polykristallijn silicium ten opzichte van siliciumoxide sterk toe terwijl 35 het anisotrope etskarakter niet verandert.
Bij voorkeur bestaat de laag silicide uit molyhdeen- of wolfram-silicide, omdat deze silicides met de werkwijze volgens de uitvinding relatief snel en sterk anisotroop geëtst worden; er is in deze gevallen Ά ^ Π o 7 7 ί ** J y / ƒ s PHN 11.318 3 geen laterale etsing waarneembaar.
Verder wordt het etsplasma bij voorkeur opgewekt door een e-lektranagnetisch wissel veld met een frequentie van 50 a 500 kHz. Door het plasma te exciteren bij deze relatief lage frequentie is bereikt dat 5 residuevrij geëtst wordt.
De uitvinding wordt in het navolgende bij wijze van voorbeeld nader toegelicht aan de hand van een tekening en enkele uitvoerings-voorbeelden. In de tekening tonen:
Fig. 1 schematisch een doorsnede van een inrichting voor het 10 uitvoeren van de werkwijze volgens de uitvinding en
Fig. 2 tot en met Fig. 7 schematisch achtereenvolgende stadia van vervaardiging van een halfgeleiderinrichting/ die wordt vervaardigd met behulp van de werkwijze volgens de uitvinding.
Fig. 1 toont schematisch een inrichting, voor het uitvoeren van 15 de werkwijze volgens de uitvinding, met een gasdicht huis 1 waarin twee elektrodes 2 en 3 praktisch evenwijdig aan elkaar staan opgesteld.
Door het huis 1 wordt een door pijlen 4 aangeduide gasstrocm geleid.
De ene elektrode 3 is verbonden met een aansluitklem 5, terwijl de andere elektrode 3 is verbonden met huis 1 dat op zijn beurt geaard is.
20 Dooi?%e aansluitklem 5 een hoogfrequente spanningsbron aan te sluiten wordt tussen de elektrodes 2 en 3 een hoogfrequent electrcmagne-tisch wisselveld opgewekt waardoor in de ruimte tussen de elektrodes 2 en 3 in het dóórstromende gas een plasma wordt gevormd. Een op de ene elektrode 3 aanwezig halfgeleidersubstraat 6 kan door het aldus gevormde 25 plasma geëtst worden.
De figuren 2 t/m 7 tonen achtereenvolgende stadia van vervaardiging van een halfgeleiderinrichting - in dit voorbeeld een MOS-tran-sistor - die wordt vervaardigd met behulp van de werkwijze volgens de uitvinding. Op een met een laag siliciumoxide 10 bedekt oppervlak 11 van 30 een halfgeleidersubstraat 6 wordt een dubbellaag 12 bestaande uit een laag poly-kristallijn silicium 13 en een toplaag van een silicide 14 aangebracht. Nadat een etsmasker 15, bijvoorbeeld van een gebruikelijke foto-lak, is aangebracht, wordt de dubbellaag 12 plaatselijk van de laag siliciumoxide 10 weggeëtst in de Inrichting van figuur 1. Dit gebeurt in een 35 chloorhoudend plasma.
Op deze wijze kunnen geleidersporen worden gevormd die voordelen kcmbineren van bekende overgangen van siliciumoxide 10 naar polykristal-lijn silicium 12 en van een lage weerstand van silicides 14.
85 0 0 7 *; PHN 11.318 4
Volgens de uitvinding wordt het etsplasma gevormd in chloorgas waaraan, totdat de laag polykristallijn siliciium 13 geëtst wordt tot 20 vol.% tetrachloormethaan toegevoegd. In een etsplasma dat wordt gevormd in chloorgas waaraan tot 20 vol.% tetrachloormethaan wordt toegevoegd 5 worden zowel silicides als polykristallijn silicium anisotroop geëtst.
De etsselektiviteit van polykristallijn silicium ten opzichte van siliciumoxide is in een dergelijk plasma echter gering. Zou het etsen met een dergelijk plasma worden voortgezet totdat de niet-gemaskeerde delen van de dubbellaag 12 volledig van de laag siliciumoxide 10 zouden zijn ver-10 wijderd, dan zouden de geleidersporen rechte profielen vertonen maar dan zou de laag siliciumoxide 10 plaatselijk sterk aangetast kunnen zijn.
De toevoeging van tetrachloormethaan wordt echter gestaakt als - zoals aangeduid in fig. 3 - een stadium bereikt wordt waarin het etsen is voortgeschreden tot in de laag polykristallijn silicium 13. Deze laag 13 wordt 15 daardoor tenslotte van de laag siliciumoxide 10 verwijderd met behulp van een in chloorgas gevormd plasma. Met behulp van zo'n plasma wordt polykristallijn silicium ook anisotroop geëtst, maar bovendien zeer se-lektief ten opzichte van siliciumoxide. Aldus wordt het in figuur 4 getekende geleiderspoor 16 gevormd in de dubbellaag 12 welk geleiderspoor 20 een zeer recht profiel vertoont terwijl aantasting van de laag siliciumr oxide 10 praktisch niet plaatsgevonden heeft.
Bij de vorming van het geleiderspoor 16 is geen onderetsing van de laag polykristallijn silicium 13 opgetreden. Zou dit wel het geval geweest zijn dan zou het geleiderspoor een met een stippellijn 17 aange-25 duid profiel vertonen. Onder de rand van de laag van het silicide 14 zouden holtes 18 ontstaan zijn. In dergelijke holtes kunnen tijdens verdere bewerkingen resten van andere materialen achterblijven waardoor bijvoorbeeld ongewenste kortsluitingen gevormd kunnen worden.
De werkwijze volgens de uitvinding leidt tot een eenvoudig 30 uitvoerbaar proces, omdat slechts de toevoer van een gas moet worden gestopt. Bovendien is het tijdstip waarop dit moet gebeuren niet erg kritisch. Dit dient namelijk te gebeuren nadat het etsen zover voortgeschreden is dat de overgang tussen de lagen 14 en 13 gepasseerd is maar voordat de laag siliciumoxide 10 bereikt is. Tussen deze tijdstippen 35 ligt in de praktijk een tijd van enkele minuten. In figuur 3 is schematisch het ogenblik aangegeven waarop de toevoer van tetrachloormethaan gestopt wordt.
Een nog geringere aantasting van de laag siliciumoxide 10 wordt 35 0 0 7 7 1 PHN 11.318 5 verkregen als, nadat de toevoeging van tetrachloormethaan aan het chloor-gas is gestaakt tot 10 vol.% waterstof aan het chloorgas wordt toegevoegd. Hierdoorneenrt de etsselektiviteit van polykristallijn silicium ten opzichte van siliciumoxide toe, terwijl het anisotrope etskarakter 5 niet verandert.
De laag silicide 14 bestaat bij voorkeur uit molybdeensilicide of wolframsilicide omdat deze silicides relatief snel en sterk anisotroop geëtst worden met de beschreven werkwijze. Er treedt geen waarneembare laterale etsing op.
10 Bij voorkeur wordt verder op de aansluitklem 5 een zodanige spanning aangelegd, dat het etsplasma wordt opgewekt door een tussen de elektrodes 2 en 3 aanwezig elektromagnetisch wissel veld met een frequentie van 50 a 500 kHz. Het door een bij deze relatief lage frequentie geëxciteerde plasma, blootgelegde deel van de laag siliciumoxide 10 ver-15 toont een schoon oppervlak 19.
Na verwijdering van het etsmasker 15 worden vervolgens op gebruikelijke wijze met behulp van ionen implantatie waarbij het geleider-spoor 16 als maskering dient halfgeleiderzones 20 en 21 gevormd (Fig.5). Daarna wordt het geheel op een gebruikelijke wijze bedekt met een i-20 solerende laag 22 (Fig. 6) waarin tenslotte contactvensters 23 worden geëtst waarna de zones 20 en 21 op gebruikelijke wijze gecontacteerd worden met de metaalcontacteringen 24 en 25. Aldus is een MDS-transistor verkregen waarvan de gate elektrode gevormd wordt door het met behulp van de werkwijze volgens de uitvinding gevormde geleiderspoor 16. Door 25 de combinatie van een laag silicide 14 en een laag polykristallijn silicium 13 heeft een dergelijke gate electrode de voordelen van een gate electrode gevormd door polykristallijn silicium (de overgang polykristallijn silicium-siliciumoxide) en het voordeel van een gate elektrode gevormd door een silicide (zeer lage elektrische weerstand). Door deze 30 gunstige kcmbinatie van eigenschappen kan een dergelijke gate elektrode zeer smal zijn waardoor een transistor zoals schematisch is aangegeven in figuur 7 zich erg goed leent voor toepassing in grote en_ingewikkelde geïntegreerde schakelingen.
Bij de in het navolgende te beschrijven uitvoeringsvoorbeelden 35 werd op een siliciumsubstraat met een diameter van circa 100 mm door thermische oxidatie een circa 50 nm dikke laag siliciumoxide aangebracht. Hierop werd met behulp van een gebruikelijk LPCVD-proces uit dichloor-silaan en waterstof een circa 200 nm dikke laag polykristallijn silicium 35 0 0 7 7 1 PHN 11.318 6 ft afgezet.
Op de laag polykristallijn silicium werd een 200 nm dikke laag van een silicide afgezet. Na het op gebruikelijke wijze aanbrengen van een fotolakmasker, bestaande uit HPR 204 van de firma Hunt dat na 5 een bestraling met kortgevoelige U.V.-straling werd onderworpen aan een warmtebehandeling bij circa 180° C., werd het substraat in een inrichting zoals aangeduid in figuur 1 geplaatst en geëtst, waarbij uit een 380 kHz zender een stroom van circa 1,5 A door de reactor werd geleid.
Voorbeeld 1 10 In dit voorbeeld bestond de laag silicide uit molybdeensilicide, dat op een gebruikelijke wijze door co-sputteren van Molybdeen en Silicium werd aangebracht. Door de etsreaktor werd bij een druk van circa 20 Pa een stroom gas van 250 see per minuut Cl2 geleid waaraan aanvankelijk 15 See per minuut CC14 werd toegevoegd. Na circa 6 minuten was het etsen tot 15 in de laag polykristallijn silicium gevorderd. Daarna werd de toevoer van CCl^ gestaakt. Circa 10 minuten na het begin van het etsproces was het ongemaskeerde deel van de laag siliciumoxide, over het gehele oppervlak van het siliciumsubstraat vrijgelegd. De geëtste profielen waren recht, de aantasting van de laag siliciumoxide minder dan 10 nm.
2o Voorbeeld 2
Dit voorbeeld verschilde slechts van voorbeeld 1 voor wat betreft het plasma waarmee het polykristallijne silbium werd geëtst. Er werd in dit voorbeeld na het stoppen van de toevoeging van CCl^ aan het Cl2, circa 7 see per minuut H2 aan het Cl2 toegevoegd. De aantasting van de laag 25 siliciumoxide was nu minder dan 5 nm.
Voorbeeld 3
In dit voorbeeld bestond de laag van het silicide uit Wolframs ilicide, dat met behulp van een gebruikelijk LPCVD proces uit Wolframfluoride en Silaan werd afgescheiden. Door de etsreaktor werd bij een druk van 30 20 Pa 150 see per minuut Cl2 gelied waaraan 15 see CCl^ per minuut werd toegevoegd. Na circa 2 minuten was het etsen gevorderd tot in de laag polykristallijn silicium en werd de toevoer van CC14 gestopt. Circa 6 minuten na het begin van het etsen was het ongemaskeerde deel van de laag siliciumoxide over het gehele oppervlak van het siliciumsubstraat bloot-35 gelegd. De geëtste profielen waren recht, de aantasting van de laag siliciumoxide minder dan 10 nm.
8500771
Claims (4)
1. Werkwijze voor het vervaardigen van een half geleider inrichting waarbij op een met een laag siliciumoxide bedekt oppervlak van een half-geleidersubstraat een dubbellaag bestaande uit een laag poly-kristallijn silicium en een toplaag van een silicide wordt aangebracht, waarna de 5 dubbellaag, nadat deze is voorzien van een etsmasker, plaatselijk van de laag siliciumoxide wordt weggeëtst in een chloor houdend etsplasma, met het kenmerk, dat het etsplasma wordt gevormd in chloorgas waaraan, totdat de laag polykristallijn silicium geëtst wordt, tot 20 vol.% tetra-chloormethaan wordt toegevoegd.
2. Werkwijze volgens conclusie 1, met het kenmerk, dat nadat de toevoeging van tetrachloormethaan aan het chloorgas is gestaakt tot 10 vol.% waterstof aan het chloorgas wordt toegevoegd.
3. Werkwijze volgens conclusie 1 of 2, met het kenmerk, dat de laag silicide bestaat uit molybdeensilicide of wolframsilicide.
4. Werkwijze volgens een der voorgaande conclusies, met het ken merk, dat het etsplasma wordt opgewekt door een elektromagnetisch wissel veld met een frequentie van 50 a 500 kHz. 20 25 30 3500771 35
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8500771A NL8500771A (nl) | 1985-03-18 | 1985-03-18 | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een op een laag siliciumoxide aanwezige dubbellaag - bestaande uit poly-si en een silicide - in een plasma wordt geetst. |
| US06/835,488 US4698126A (en) | 1985-03-18 | 1986-03-03 | Method of manufacturing a semiconductor device by plasma etching of a double layer |
| EP86200378A EP0195477B1 (en) | 1985-03-18 | 1986-03-10 | Method of manufacturing a semiconductor device, in which a double layer - consisting of poly si and a silicide - present on a layer of silicon oxide is etched in a plasma |
| DE8686200378T DE3679577D1 (de) | 1985-03-18 | 1986-03-10 | Verfahren zur herstellung einer halbleiteranordnung mittels eines plasmaaetzverfahrens fuer eine auf einer siliciumoxidschicht abgeschiedene doppelschicht aus polysilicium und silicid. |
| CA000504192A CA1243133A (en) | 1985-03-18 | 1986-03-14 | Method of manufacturing a semiconductor device, in which a double layer-consisting of poly si and a silicide-present on a layer of silicon oxide is etched in a plasma |
| JP61056109A JPS61214524A (ja) | 1985-03-18 | 1986-03-15 | 半導体デバイスの製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8500771A NL8500771A (nl) | 1985-03-18 | 1985-03-18 | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een op een laag siliciumoxide aanwezige dubbellaag - bestaande uit poly-si en een silicide - in een plasma wordt geetst. |
| NL8500771 | 1985-03-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| NL8500771A true NL8500771A (nl) | 1986-10-16 |
Family
ID=19845697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL8500771A NL8500771A (nl) | 1985-03-18 | 1985-03-18 | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een op een laag siliciumoxide aanwezige dubbellaag - bestaande uit poly-si en een silicide - in een plasma wordt geetst. |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4698126A (nl) |
| EP (1) | EP0195477B1 (nl) |
| JP (1) | JPS61214524A (nl) |
| CA (1) | CA1243133A (nl) |
| DE (1) | DE3679577D1 (nl) |
| NL (1) | NL8500771A (nl) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4778563A (en) * | 1987-03-26 | 1988-10-18 | Applied Materials, Inc. | Materials and methods for etching tungsten polycides using silicide as a mask |
| US4728391A (en) * | 1987-05-11 | 1988-03-01 | Motorola Inc. | Pedestal transistors and method of production thereof |
| NL8701867A (nl) * | 1987-08-07 | 1989-03-01 | Cobrain Nv | Werkwijze voor het behandelen, in het bijzonder droog etsen van een substraat en etsinrichting. |
| JPH01243430A (ja) * | 1988-03-25 | 1989-09-28 | Nec Corp | モリブデンシリサイドのエッチング方法 |
| JPH0294520A (ja) * | 1988-09-30 | 1990-04-05 | Toshiba Corp | ドライエッチング方法 |
| US5000771A (en) * | 1989-12-29 | 1991-03-19 | At&T Bell Laboratories | Method for manufacturing an article comprising a refractory dielectric body |
| JPH0779102B2 (ja) * | 1990-08-23 | 1995-08-23 | 富士通株式会社 | 半導体装置の製造方法 |
| US5169487A (en) * | 1990-08-27 | 1992-12-08 | Micron Technology, Inc. | Anisotropic etch method |
| JP2638573B2 (ja) * | 1995-06-26 | 1997-08-06 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6165375A (en) | 1997-09-23 | 2000-12-26 | Cypress Semiconductor Corporation | Plasma etching method |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1417085A (en) * | 1973-05-17 | 1975-12-10 | Standard Telephones Cables Ltd | Plasma etching |
| US4182646A (en) * | 1978-07-27 | 1980-01-08 | John Zajac | Process of etching with plasma etch gas |
| JPS56137635A (en) * | 1980-03-31 | 1981-10-27 | Toshiba Corp | Ion etching method |
| JPS56148833A (en) * | 1980-04-22 | 1981-11-18 | Toshiba Corp | Plasma etching method |
| JPS5731140A (en) * | 1980-07-31 | 1982-02-19 | Toshiba Corp | Etching method by reactive ion |
| DE3175576D1 (en) * | 1980-12-11 | 1986-12-11 | Toshiba Kk | Dry etching device and method |
| CA1202597A (en) * | 1981-05-22 | 1986-04-01 | Jean S. Deslauriers | Reactive ion layers containing tantalum and silicon |
| JPS57198632A (en) * | 1981-05-30 | 1982-12-06 | Toshiba Corp | Fine pattern formation |
| JPS5855568A (ja) * | 1981-09-25 | 1983-04-01 | Toshiba Corp | 反応性イオンエツチング方法 |
| JPS5887824A (ja) * | 1981-11-20 | 1983-05-25 | Toshiba Corp | 微細加工方法 |
| NL8105559A (nl) * | 1981-12-10 | 1983-07-01 | Philips Nv | Werkwijze voor het aanbrengen van een smalle groef in een substraatgebied, in het bijzonder een halfgeleidersubstraatgebied. |
| DE3315719A1 (de) * | 1983-04-29 | 1984-10-31 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von strukturen von aus metallsiliziden bzw. silizid-polysilizium bestehenden doppelschichten fuer integrierte halbleiterschaltungen durch reaktives ionenaetzen |
| JPS60117631A (ja) * | 1983-11-30 | 1985-06-25 | Toshiba Corp | 化合物半導体のドライエッチング方法 |
| US4608118A (en) * | 1985-02-15 | 1986-08-26 | Rca Corporation | Reactive sputter etching of metal silicide structures |
-
1985
- 1985-03-18 NL NL8500771A patent/NL8500771A/nl not_active Application Discontinuation
-
1986
- 1986-03-03 US US06/835,488 patent/US4698126A/en not_active Expired - Fee Related
- 1986-03-10 EP EP86200378A patent/EP0195477B1/en not_active Expired
- 1986-03-10 DE DE8686200378T patent/DE3679577D1/de not_active Expired - Lifetime
- 1986-03-14 CA CA000504192A patent/CA1243133A/en not_active Expired
- 1986-03-15 JP JP61056109A patent/JPS61214524A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0195477B1 (en) | 1991-06-05 |
| EP0195477A3 (en) | 1988-03-30 |
| EP0195477A2 (en) | 1986-09-24 |
| JPS61214524A (ja) | 1986-09-24 |
| DE3679577D1 (de) | 1991-07-11 |
| CA1243133A (en) | 1988-10-11 |
| US4698126A (en) | 1987-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100376628B1 (ko) | 집적회로내의전도성상호접속구조및전도성상호접속형성방법 | |
| US6713392B1 (en) | Nitrogen oxide plasma treatment for reduced nickel silicide bridging | |
| CA1061915A (en) | Method of fabricating metal-semiconductor interfaces | |
| US5580615A (en) | Method of forming a conductive film on an insulating region of a substrate | |
| KR100296564B1 (ko) | 비등방적티타네이트에칭방법 | |
| EP0638922A1 (en) | Method for forming an integrated circuit pattern on a semiconductor substrate, using an anti-reflective layer | |
| NL8500771A (nl) | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een op een laag siliciumoxide aanwezige dubbellaag - bestaande uit poly-si en een silicide - in een plasma wordt geetst. | |
| JPH03114226A (ja) | 微細構造デバイスにおけるＳｉエッチング残留物除去方法 | |
| JPH07321298A (ja) | 半導体装置製造方法 | |
| US5972235A (en) | Plasma etching using polycarbonate mask and low pressure-high density plasma | |
| JP3105547B2 (ja) | ハロゲン化物質使用の銅エッチング工程 | |
| JP2809087B2 (ja) | 配線形成方法 | |
| US4243865A (en) | Process for treating material in plasma environment | |
| JPH04209556A (ja) | 局部相互接続形成方法 | |
| US6521529B1 (en) | HDP treatment for reduced nickel silicide bridging | |
| US6465349B1 (en) | Nitrogen-plasma treatment for reduced nickel silicide bridging | |
| JPH06232098A (ja) | 酸化防止方法およびドライエッチング方法 | |
| NL8801772A (nl) | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op een oppervlak van een halfgeleiderlichaam geisoleerde geleidersporen worden aangebracht. | |
| NL8202103A (nl) | Werkwijze voor het met behulp van reactieve ionen etsen van tantalum en silicium bevattende lagen. | |
| KR20060105588A (ko) | 실리콘계 피처리물의 처리 방법, 처리 장치 및 반도체장치의 제조 방법 | |
| JP3422261B2 (ja) | 薄膜抵抗体の製造方法 | |
| JPH0729908A (ja) | 銅微細配線の形成方法 | |
| US5318662A (en) | Copper etch process using halides | |
| US7268088B2 (en) | Formation of low leakage thermally assisted radical nitrided dielectrics | |
| JPH0156525B2 (nl) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A1B | A search report has been drawn up | ||
| BV | The patent application has lapsed |