DE2541651C2 - Verfahren zur Herstellung einer Ladungsübertragungsanordnung - Google Patents

Verfahren zur Herstellung einer Ladungsübertragungsanordnung

Info

Publication number
DE2541651C2
DE2541651C2 DE2541651A DE2541651A DE2541651C2 DE 2541651 C2 DE2541651 C2 DE 2541651C2 DE 2541651 A DE2541651 A DE 2541651A DE 2541651 A DE2541651 A DE 2541651A DE 2541651 C2 DE2541651 C2 DE 2541651C2
Authority
DE
Germany
Prior art keywords
layer
electrodes
semiconductor body
conductor layer
partial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2541651A
Other languages
English (en)
Other versions
DE2541651A1 (de
Inventor
Roelof Pieter Kramer
Hermanus Leonardus Eindhoven Peek
Matthias Johannes Joseph Theunissen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2541651A1 publication Critical patent/DE2541651A1/de
Application granted granted Critical
Publication of DE2541651C2 publication Critical patent/DE2541651C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76833—Buried channel CCD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823406—Combination of charge coupled devices, i.e. CCD, or BBD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1062—Channel region of field-effect devices of charge coupled devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66946—Charge transfer devices
    • H01L29/66954—Charge transfer devices with an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Ladungsübertragungsanordnung entsprechend dem Oberbegriff des Anspruchs 1.
Ein Verfahren der genannten Art ist aus der DE-OS 21 63 069 bekannt. Bei dem bekannten Verfahren besteht die isolierend wirkende Doppelschicht auf der Halbleiteroberfläche aus Siliciumoxid und Siliciumnitrid.
Der Verwendung einer derartigen Doppelschicht haften jedoch auch einige Nachteile an. So kann es z. B. erforderlich sein, für die Ätzung von Kontaktlöchern in die Nitridschicht an der Stelle des Eingangs und/oder des Ausgangs der Anordnung auf der Nitridschicht eine zusätzliche Hilfsmaskierungsschicht, z. B. aus Siliciumoxid, anzubringen. Diese Hilfsmaskierungsschicht mußte dann durch eine weitere Ätzbehandlung wieder entfernt werden.
Weiter ist es bekanntlich oft erwünscht, während oder am Ende des Herstellungsvorgangs die Vorrichtung einer sogenannten Nacherhitzungsbehandlung in einem geeigneten Milieu zu unterwerfen, um die Anzahl von Oberflächenzuständen an der Grenzfläche zwischen dem Halbleiterkörper und der Isolierschicht auf der Oberfläche des Halbleiterkörpers herabzusetzen. Es hat sich herausgestellt, daß eine derartige Behandlung beim Vorhandensein einer Nitridschicht oft weniger effektiv ist als wünschenswert ist, insbesondere wenn die Nitridschicht eine verhältnismäßig große Oberfläche der Halbleiteranordnung beansprucht. Dies ist vermutlich u. a. darauf zurückzuführen, daß das Siliciumnitridmaterial eine relativ große Dichte aufweist, wodurch es sogar für z. B. Wasserstoffmoleküle undurchdringlich ist, so daß nur laterale Diffusion von Gasmolekülen durch die Oxidschicht oder den Kristall möglich ist.
Aus der US-PS 37 70 988 ist weiterhin ein Verfahren bekannt, bei dem auf einer auf der Oberfläche des Halbleiterkörpers liegenden Doppelschicht aus Siliciumoxid und Siliciumnitrid erst die Elektroden der unteren
Leiterschicht angebracht werden, danach die Siliciumnitridschicht zwischen diesen Elektroden durch Ätzen entfernt wird, wobei die Elektroden als Ätzmasken dienen. Im Gegensatz zu dem Verfahren nach der vorliegenden Erfindung wird die Isolierschicht zwischen den Elektroden der unteren und oberen Leiterschicht bei dem aus der US-PS 37 70 998 bekannten Verfahren nun nicht durch eine Oxidationsbehandlung des Elektrodenmaterials hergestellt, sondern durch Miederschlagen aus der Gasphase; bei den dabei angewendeten Temperaturen tritt zwar eine unerwünschte Oxidation der Halbleiteroberfläche nicht auf, jedoch können bei diesem Verfahren, da diese zweite Oxidschicht auf der gesamten Oberfläche niederschlagen wird und anschließend die Elektroden der oberen Leiterschicht erzeugt werden, die Dicken des Gateoxids unter den Elektroden der oberen Leiterschicht und der Oxidschicht zwischen den Elektroden der unteren und oberen Leiterschicht nicht unabhängig von einander gewählt werden.
Der Erfindung liegt daher die Aufgabe zugrunde, ein gattungsgemäßes Verfahren zur Herstellung einer Ladungsübertragungsvorrichtung derart zu verbessern, daß trotz Verwendung einer maskierenden Schicht, weiche bei der Oxidationsbehandlung zum Oxidieren der Elektroden der unteren Leiterschicht die Halbleiteroberfläche vor Oxidation schützt, die im Zusammenhang mit der DE-OS 2163 069 genannten Nachteile vermieden werden.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Das Verfahren gemäß der Erfindung hat den Vorteil, daß nach der Oxidation der Elektroden der unteren Leiterschicht die zweite Teilschicht (die Nitridschicht) einer Ätzbehandlung ohne zusätzlichen Photomaskierungsschritt unterworfen werden kann. Die Elektroden der unteren Leiterschicht und die auf diesen Elektroden aufgewachsene Oxidschicht maskieren das unterliegen- to de Nitrid gegen diese Ätzbehandlung, wodurch die Nitridschicht nur zwischen diesen Elektroden entfernt wird. Außerdem kann die Nitridschicht zugleich an der Stelle des Eingangs und/oder des Ausgangs der herzustellenden Vorrichtung entfernt werden, so daß es in einer späteren Herstellungsstufe nicht erforderlich ist, Kontaktlöcher in die Nitridschicht zu ätzen, wodurch die Herstellung der Vorrichtung erheblich vereinfacht wird.
Weitere Vorteile der Erfindung werden in der >o nachstehenden Figurbeschreibung näher auseinandergesetzt.
Einige Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigt
F i g. 1 einen Schnitt durch einen Teil einer Ladungsübertragungsvorrichtung, welche mit dem Verfahren nach der Erfindung hergestellt ist,
F i g. 2 bis 6 Schnitte durch die Vorrichtung nach F i g. 1 während verschiedener Herstellungsstufen,
F i g. 7 einen Schnitt durch einen Teil einer Ladungsübertragungsvorrichtung welche nach einer weiteren Ausführungsform des Verfahrens gemäß der Erfindung hergestellt ist, und
Fig.8 und 9 Schnitte durch die Vorrichtung nach F i g. 7 während verschiedener Herstellungsstufen.
Es sei bemerkt, daß die Figuren nur schematisch sind und der Deutlichkeit halber nicht maßstäblich gezeichnet sind.
F i g. 1 zeigt einen Schnitt durch einen Teil einer Ladungsübertragungsvorrichtung parallel zu der Ladungstransportrichtung.
Die Vorrichtung enthält einen Halbleiterkörper aus Silizium 1 mit einer an die Oberfläche 2 grenzenden N-leitenden Halbleiterschicht 3, die nur durch eine Oberflächenschicht des Körpers gebildet wird und die über einen PN-Übergang 4 in einen P-Ieitenden Teil oder Substrat 5 übergeht
Die Halbleiterschicht 3 ist mit einem elektrischen Eingang versehen, der den Kontakt 6 und die Kontaktzone 7 enthält, die den gleichen Leitfähigkeitstyp wie und eine höhere Dotierung als die Schicht 3 aufweist Statt über den elektrischen Eingangskontakt 6, 7 kann die elektrische Ladung, weiche der zu übertragenden Information entspricht auch auf andere Weise, z. B. durch Absorption elektromagnetischer Strahlung in der Halbleiterschicht, freigesetzt werden. Die Halbleiterschicht 3 ist ferner mit Mitteln versehen, mit deren Hilfe die verschobene Ladung an anderer Stelle der Schicht ausgelesen werden kann und die schematisch durch den Ausgangskontakt 8 dargestellt sind, der über die hochdotierte N-leitende Kontaktzone 9 mit der Schicht 3 kontaktiert ist.
Auf der Oberfläche 2 ist ein Elektrodensystem zur Erzeugung elektrischer Felder in der Schicht 3 vorhanden, mit deren Hilfe die Ladung durch die Halbleiterschicht 3 in einer zu der Schicht parallelen Richtung von dem Eingang 6, 7 zu dem Ausgang 8, 9 transportiert werden kann. Die Vorrichtung kann dabei als eine Zweiphasen- (Vierphasen)- oder als eine Dreiphasen-Ladungsübertragungsvorrichtung betrieben werden. In Abhängigkeit davon können die zu dem Elektrodensystem gehörigen Elektroden 10, 11 miteinander über zwei oder drei (in F i g. 1 weiter nicht dargestellte) Taktleitungen zum Anlegen von Taktspannungen verbunden sein. Das Elektrodensystem enthält eine Reihe von Elektroden 10, 11, die durch eine Isolierschicht aus zwei Teilschichten verschiedener Materialien 12,23 gegen die Oberfläche 2 des Körpers 1 isoliert sind. Die Elektroden 10, II gehören abwechselnd zu einer ersten (weiter als untere Leiterschicht bezeichneten) Leiterschicht und zu einer zweiten (weiter als obere Leiterschicht bezeichneten) Leiteroder Metallisierungsschicht. Die Elektroden 11 der oberen Leiterschicht erstrecken sich jeweils, wie aus F i g. 1 hervorgeht, bis oberhalb der benachbarten Elektroden 10 der unteren Leiterschicht und sind von diesen Elektroden durch eine zwischenliegende Oxidschicht 14 getrennt, die durch teilweise Oxidation der Elektroden 10 erhalten ist. Durch Anwendung eines derartigen Elektrodensystems kann der Einfluß der endlichen Abstände zwischen den Elektroden auf z. B. den Übertragungswirkungsgrad der Vorrichtung erheblich verringert werden.
Die Teilschicht 12 der Isolierschicht ist eine Siliziumoxidschicht gebildet, die im vorliegenden Beispiel durch Umwandlung von Halbleitermaterial des Halbleiterkörpers 1 durch Oxidation erhalten wird. Auf der Oxidschicht 12 wird eine zweite Teilschicht 13 angebracht, die sich nicht, wie die Teilschicht 12, unter allen Elektroden erstreckt, sondern öffnungen 15 (siehe auch F i g. 5 und 6) unter den Elektroden 11 der oberen Leiterschicht aufweist. Die Teilschicht 13 besteht aus einem Material, das das unterliegende Halbleitermaterial des Körpers gegen Oxidation maskiert und selektiv in bezug auf das Siliziumoxid der ersten Teilschicht 12
ätzbar ist. Obgleich auch andere Materialien zu diesem Zweck geeignet sind, ist Siliziumnitrid ein Material, das besonders vorteilhaft für die zweite Teilschicht 13 verwendet werden kann.
Wie weiter aus F i g. 1 ersichtlich ist, sind die Elektroden U der oberen Leiterschicht durch die öffnungen in der zweiten Teilschicht 13 direkt auf der ersten Teilschicht 12 der isolierenden Schicht 12, 13 angebracht.
Die Elektroden 10 der unteren Leiterschicht, die aus ι ο einem oxidierbaren Material bestehen, werden durch eine Schicht aus polykristallinem Silizium gebildet, das auf der zweiten Teilschicht 13 aus Siliziumnitrid niedergeschlagen ist. Die Elektroden 11 der oberen Leiterschicht bestehen aus Aluminium, aber können auch aus anderen geeigneten Materialien, ?., B. Silizium, bestehen.
Die Anordnung mit »vergrabenem Kanal« nach F i g. 1 gehört zu der Klasse ladungsgekoppelter Anordnungen, der vergrabene Kanal besteht in der Halbleiterschicht 3. Um die Halbleiterschicht 3 beim Betrieb gegen ihre Umgebung zu isolieren ist der PN-Übergang 4 auf der Unterseite der Schicht 3, der beim Betrieb in der Sperrichtung vorgespannt werden kann, und die P-leitende Isolierzone 16, die, auf die Oberfläche 2 gesehen, die Schicht 3 völlig umschließt, vorgesehen. Die Isolierzone 16, die sich gegebenenfalls über die ganze Dicke der Schicht 3 erstrecken kann, erstreckt sich hier nur über einen Teil dieser Dicke. Indem an die Isolierzone 16 eine genügend niedrige Spannung angelegt wird, kann die Inselisolierung mit Hilfe eines elektrischen Feldes vervollständigt werden, das sich unter der Isolierzone 16 in dem Körper 1 erstreckt.
Die Dicke und die Dotierungskonzentration in der Halbleiterschicht 3 sind derart gering gewählt, daß mit Hilfe des elektrischen Feldes der Elektroden über die ganze Dicke der Halbleiterschicht eine Verarmungszone unter Vermeidung von Durchschlag erhalten werden kann. Unter dem Einfluß der mittels der Elektroden to gebildeten Felder entstehen in der Halbleiterschicht 3 für die Majoritätsiadungsträger Potentiaiminima, wodurch Majoritätsladungsträger in einem bestimmten Abstand von der Oberfläche 2 gespeichert und transportiert werden können. Eine derartige dünne hochohmige Schicht kann, wie im hier beschriebenen Beispiel, durch eine epitaktische Schicht gebildet werden, die auf dem Substrat 5 angewachsen ist aber kann z. B. auch durch Umdotierung einer verhältnismäßig dünnen Oberflächenschicht des Substrats 5 mit Hilfe so von z. B. Ionenimplantation erzeugt werden.
Die Herstellung der Anordnung nach F ι g. 1 wird nun auch an Hand der F i g. 2 bis 6 näher beschrieben. Es wird von dem P-leitenden Siliziumsubstrat 5 ausgegangen, das einen spezifischen Widerstand von vorzugsweise mehr als 10 Ω · cm und eine Dicke von etwa 250 μη: aufweist. Die übrigen Abmessungen sind nicht kritisch und werden als für die herzustellende Anordnung genügend groß angenommen. Auf dem Substrat 5 wächst mittels eines Epitaxievorgangs eine N-leitende &o epitaktische Schicht 17 mit einer Dicke von z. B. 5 μιη und einer Dotierungskonzentration von etwa 6 · 1014 Atomen/cm3 auf.
Auf übliche Weise und mit Hilfe bekannter Diffusions- und Jonenimplantationstechniken können die P-leitende Isoüerzone 16, die N-leitenden Kontaktzonen 7 und 9 und etwaige weitere Zonen weiterer Schaltungselemente in der epitaktischen Schicht 17 angebracht werden, wonach die Oberfläche 2 mit der Oxidschicht 12 versehen wird, die durch thermische Oxidation an der Oberfläche des Halbleiterkörpers erzeugt wird. Die Dicke der Siliziumoxidschicht beträgt etwa 80 nm.
Zum Schützen der Oxidschicht 12 vor u. a. weiteren Oxidationsbehandlungen wird auf der Oxidschicht 12 mittels Ablagerung aus der Gasphase die Siliziumnitridschicht 13 mit einer Dicke von etwa 35 nm niedergeschlagen. F i g. 2 zeigt die Anordnung in dieser Stufe der Herstellung.
Dann werden (siehe Fig.3) die Elektroden 10 der unteren Leiterschicht auf der Nitridschicht 13 durch Niederschlagen einer polykristallinen Siliziumschicht angebracht, die örtlich wieder durch Ätzen entfernt wird, wodurch die Elektroden 10 und etwaige weitere Verbindungen auf der Nitridschicht 13 erhalten werden. Die Dicke der Elektroden 10 beträgt z. B. etwa 0,6 μίτι. Das Material der Elektroden 10 kann weiter eine geeignete Verunreinigung, z. B. Bor oder Phosphor, in einer genügend hohen Konzentration zur Herabsetzung des spezifischen Widerstandes enthalten.
Durch Erhitzung auf etwa 1000° C in einem oxidierenden Milieu können dann die Siliziumelektroden 10 zum Erhalten der Siliziumoxidschichten 14 (siehe F i g. 4) oxidiert werden, die die Elektroden 10 gegen die später anzubringenden Elektroden 11 der oberen Leiterschicht isolieren werden. Die Dicke der Oxidschichten 14 wird mindestens derart groß gewählt, daß bei den an die Elektroden 10, 11 anzulegenden Taktspannungen Durchschlag zwischen den Elektroden vermieden wird. Ein typischer Wert für diese Dicke ist etwa 0,3 μιη.
Es sei bemerkt, daß sich während dieser Oxidationsbehandlung die Oxidschicht 12 auf der Oberfläche 2 des Halbleiterkörpers insbesondere in bezug auf die Dicke infolge des Vorhandenseins der gegen Oxidation maskierenden Nitridschicht 13 praktisch nicht ändert.
Nach der Oxidationsbehandlung wird die Siliziumnitridschicht 13 einer selektiven Ätzbehandlung in einer wasserhaltigen Phosphorsäurelösung bei etwa 180°C unterworfen, wobei das Siliziumoxid nicht oder wenigstens praktisch nicht angegriffen wird, und wobei die Nitridschicht oberhalb der zu kontaktierenden Zonen 7, 9 und 16 und zwischen den Elektroden 10 entfernt wird. Infolge dieser Ätzbehandlung — die ohne die üblichen Photomaskierungsbearbeitungen durchgeführt werden kann — entstehen zwischen den Elektroden 10 Öffnungen 15 in der Nitridschicht (siehe F ig. 5).
In der erhaltenen Struktur können dann Kontaktfenster in der Isolierschicht 12 zum Kontaktieren der Isolierzonen 16 und zum Anbringen der Ein- und Ausgangskontakte an den Stellen der Kontaktzonen 7 und 9 angebracht werden. Infolge der örtlichen Entfernung der Nitridschicht 13 ist es nur erforderlich, die Kontaktfenster 18 in der Oxidschicht 12 anzubringen, wodurch Probleme, die sich beim Anbringen von Kontaktfenstern in einer Nitridschicht ergeben, vermieden werden. Auf den Oxidschichten 12 und 14 kann, wie üblich, einfach eine aus einer Photolackschicht bestehende Ätzmaske angebracht werden, wonach in einem geeigneten Ätzbad die Fenster 18 in die Oxidschicht 12 zugleich mit nicht dargestellten Kontaktfenstern in die Oxidschicht 14 geätzt werden, wonach die Photolackschicht wieder entfernt werden kann. F i g. 6 zeigt die Vorrichtung in dieser Stufe der Herstellung.
Die Kontakte 6 und 8 des Eingangs bzw. des
Ausgangs der Vorrichtung und die Kontakte 19 der Isolierzonen 16 können zugleich mit den Elektroden 11 der oberen Leiterschicht durch Niederschlagen einer Aluminiumschicht angebracht werden, in der auf übliche Weise durch Ätzen die Elektroden 11 und die notwendigen Leiterbahnen gebildet werden können.
Nach dem Ätzen können die Kontakte 7, 9 und 19 weiter dadurch einlegiert werden, daß die Vorrichtung auf z. B. etwa 45O0C in einem Milieu erhitzt wird, dem z. B. H2 zugesetzt ist, um Oberflächenzustände an der Grenzfläche zwischen der Oberfläche 2 des Halbleiterkörpers 1 und der Oxidschicht 12 herabzusetzen. Es sei dabei bemerkt, daß sich eine derartige Nacherhitzungsbehandlung im allgemeinen als besonders effektiv erwiesen hat im Vergleich zu Strukturen, in denen sich die Nitridschicht !3 über die ganze Oberfläche 2 erstreckt und nicht mit den örtlichen öffnungen 15 versehen ist, was ebenfalls als ein wichtiger Vorteil der Erfindung zu betrachten ist.
Die Oxidschicht 12 in der Ladungsübertragungsvorrichtung nach F i g. 1 weist eine gleichmäßige Dicke auf. Dadurch ist die Gesamtdicke des Dielektrikums unter den Elektroden 10 der unteren Leiterschicht etwas größer durch das Vorhandensein der Nitridschicht 13 als unter den Elektroden 11 der oberen Leiterschicht. Dieser Unterschied ist in vielen Fällen unbedenklich, um so mehr als die Dicke der Nitridschicht 13 im Vergleich zu der der unterliegenden Oxidschicht 12 gering ist. Wie dieser Unterschied auf einfache Weise ausgeglichen werden kann, wird an Hand des nachstehenden Ausführungsbeispiels näher erläutert. Dieses Ausführungsbeispiel bezieht sich auf die Herstellung einer ladungsgekoppelten Anordnung, die praktisch mit der der vorhergehenden Ausführungsform identisch ist und daher in bezug auf entsprechende Teile mit den gleichen Bezugsziffern versehen ist, wie aus F i g. 7 ersichtlich ist.
Die Elektroden 10, 11 sind gegen den Halbleiterkörper 1 durch eine zwischenliegende Isolierschicht isoliert, die wieder zwei Teilschichten aus verschiedenen Materialien enthält. Die untere Teilschicht 22, die durch eine durch Oxidation an der Oberfläche erhaltene Siliziumoxidschicht gebildet wird, erstreckt sich wieder über die ganze Halbleiterschicht 3. Die zweite Teilschicht 23 aus Siliziumnitrid weist wieder Öffnungen 15 unter den Elektroden 11 der oberen Leiterschicht auf. Über diese Öffnungen sind die Elektroden 11 auf der Oxidschicht 22 angebracht.
Die Oxidschicht 22 weist nicht, wie die Oxidschicht 12 im vorhergehenden Ausführungsbeispiel, eine gleichmäßige Dicke auf, sondern hat an den Stellen der Öffnungen 15 in der Nitridschicht 23 unter den Elektroden 11 der oberen Lederschicht eine größere Dicke als unter den Elektroden 10 der unteren Leiterschicht. Die effektive Dicke der Isolierschicht 22 unter den Elektroden 11 kann dadurch gleich oder wenigstens praktisch gleich der effektiven Dicke der Isolierschicht 22, 23 unter den Elektroden 10 sein, wodurch die Ladungsspeicherkapazität unter den Elektroden 10, 11 pro Oberflächeneinheit wenigstens bei gleicher Spannung nahezu die gleiche sein kann.
Da die Dielektrizitätskonstante der gegen Oxidation maskierenden Nitridschicht 23 im allgemeinen größer als die der Oxidschicht 22 ist, ist die Dicke der Oxidschicht 22 unter den Elektroden 11 geringer als die Gesamtdicke der Oxidschicht 22 und der Nitridschicht 23 unter den Elektroden 10 der unteren Leiterschicht gewählt.
Die Herstellung der in Fig. 7 dargestellten Ladungsübertragungsvorrichtung ist ebenfalls besonders einfach und erfordert insbesondere in bezug auf die im vorhergehenden Ausführungsbeispiel beschriebene Vorrichtung keine zusätzlichen kritischen und/oder aufwendigen Photomaskierungsschritte. Für die Herstellung kann von einer Struktur nach Fig.5 im vorhergehenden Ausführungsbeispiel ausgegangen werden, wobei die Schichten 12 und 13 auf dem Körper mit einer Dicke von etwa 80 nm bzw. 35 nm angebracht sind.
Nach dem Anbringen der Oxidschichten 14 durch Oxidation der polykristallinen Siliziumelektroden 10 — wobei der Halbleiterkörper von der Siliziumnitridschicht 13 gegen Oxidation maskiert wird — wird über die ganze Oberfläche der Vorrichtung eine zusätzliche Schutzschicht 25 angebracht. Diese Schicht besteht irn vorliegenden Ausführungsbeispiel ebenfalls aus Siliziumnitrid (siehe F i g. 8). Dann wird auf der Unterseite des Körpers 1 eine mit Phosphor dotierte Oxidschicht 26, die eine Getterschicht bildet, angebracht. Zugleich wird auch auf der Oberseite eine derartige mit Phosphor dotierte Oxidschicht 27 niedergeschlagen, die von den Oxidschichten 14 durch die zusätzliche zwischenliegende Siliziumnitridschicht 25 getrennt ist.
Es sei bemerkt, daß es in der Halbleitertechnologie im allgemeinen bekannt und üblich ist, während der Herstellung einer Halbleiteranordnung vor dem Anbringen der Getterschicht 26 die Oberseite der Anordnung, auf der sich meist die aktiven Elemente befinden, dadurch zu schützen, daß auf dieser Seite anstelle der hier verwendeten Siliziumnitridschicht eine Siliziumoxidschicht aus der Gasphase abgelagert wird. Anschließend kann auf der Unterseite die Phosphoroxidschicht 26 angebracht werden, wobei Diffusion von Phosphor auf der Oberseite der Anordnung mittels der angebrachten Schutzschicht aus Siliziumoxid verhindert werden kann. In einem nächstfolgenden Verfahrensschritt wird die Schutzschicht i. a. wieder völlig oder wenigstens zum Teil entfernt werden. Insbesondere dadurch, daß die Schutzschicht im allgemeinen eine gewisse Streuung in der Dicke aufweist, kann beim Wegätzen der Schutzschicht die auf der Oberfläche des Körpers vorhandene Passivierungsschicht, die meist auch aus Siliziumoxid besteht, ebenfalls angegriffen werden. Dabei ergibt sich sogar die Möglichkeit, daß die Passivierungsschicht örtlich über ihre ganze Dicke weggeätzt wird, wodurch in der Passivierungsschicht öffnungen entstehen, über die Kurzschluß auftreten kann. Dieser Nachteil kann aber dadurch vermieden werden, daß, wie im vorliegenden Ausführungsbeispiel, vor dem Anbringen der Getterschicht 26 auf der Oberseite der Anordnung eine Schutzschicht 25 angebracht wird, die selektiv in bezug auf Siliziumoxid geätzt werden kann. In dem vorliegenden Ausführungsbeispiel besteht die Schutzschicht 25, die die polykristallinen Siliziumelektroden 10 gegen die Phosphoroxidschicht 27 schützt, aus Siliziumnitrid, das selektiv in bezug auf die Siliziumoxidschichten 14 oberhalb der polykristallinen Siliziumelektroden 10 ätzbar ist Statt Siliziumnitrid können natürlich jedoch auch andere Materialien, z. B. Aluminiumoxid oder Doppelschichten aus z. B. Siliziumnitrid und Siliziumoxid, das auf dem Nitrid niedergeschlagen ist, verwendet werden. Außerdem läßt sich dieses Verfahren auch vorteilhaft während der Herstellung von von der obenbeschriebenen Ladungsübertragungsvorrichtung verschiedenen Vorrichtungen verwenden.
Die Oxidschicht 27 auf der Oberseite wird dann
wieder ζ. Β. durch Ätzen entfernt, wobei die Oxidschicht 26 auf der Unterseite des Körpers durch eine auf der ganzen Unterseite angebrachte Photolackschicht maskiert werden kann. Nach Entfernung der Oxidschicht 27 wird die zusätzliche Siliziumnitridschicht 25 durch Ätzen in Phosphorsäure bei einer Temperatur von etwa 180°C entfernt. Das vorhandene Siliziumoxid wird bei dieser Ätzbehandlung nicht oder wenigstens nahezu nicht angegriffen. Zu gleicher Zeit wird die Siliziumnitridschicht 23, sofern sie nicht von den Elektroden 10 und den zugehörigen Oxidschichten 14 maskiert wird, entfernt, wodurch die Oxidschicht 12 oberhalb der Ein- und Ausgangszonen 7 und 9 und oberhalb der Isolierzone 16 freigelegt wird und zwischen den Elektroden 10 öffnungen 24 in der Nitridschicht 23 entstehen.
Anschließend wird ein sogenannter »Getter drivein«-Schritt oder »Getterw-Nacherhitzungsschritt durchgeführt, wobei vermutlich in dem Körper 1 vorhandene Schwermetallatome mit erhöhter Geschwindigkeit in Richtung auf die Oxidschicht 26 diffundieren. Dieser »Getter drive-in«-Schritt wird bei einer Temperatur von etwa 1000° C in einem Milieu durchgeführt, das wenigstens während verhältnismäßig kurzer Zeit oxidierend ist. Unter den öffnungen 24 in der Nitridschicht und über den Zonen 7, 9 und 16, wo der Halbleiterkörper 1 nicht mehr von der Nitridschicht 23 gegen Oxidation maskiert wird, nimmt die Oxidschicht 12 örtlich während der Getterbehandlung infolge Oxidation an der Oberfläche 2 in Dicke zu. Die Oxidation wird fortgesetzt, bis die Oxidschicht 12 bzw. 22 unter den öffnungen 24 (F i g. 9) etwa 20 nm dicker als unter den Elektroden 10 ist. Die Gesamtdicke der Isolierschicht 22 an den Stellen der öffnungen 24 beträgt dann etwa 100 nm Siiiziumoxid, während die Isolierschicht unter den Elektroden 10 aus etwa 80 nm Siliziumoxid und aus 35 nm Siliziumnitrid besteht.
Nach der kombinierten Getter- und Oxidationsbehandlung können in der Oxidschicht 22 an den Stellen der Zonen 16, 7 und 9 und in den Oxidschichten 14 Kontaktfenster angebracht werden, was keine zusätzlichen aufwendigen Schritte erfordert, weil die Nitridschicht 23 dort völlig entfernt worden ist. Dann können, wie im vorhergehenden Ausführungsbeispiel, auf übliche Weise die Elektroden 11 aus Aluminium und die Kontakte 6,8 und 16 angebracht werden.
Statt einer homogen dotierten Halbleiterschicht 3 kann vorteilhaft eine Halbleiterschicht mit einer verhältnismäßig hoch dotierten dünnen Oberflächenschicht und einem darunter liegenden und daran grenzenden verhältnismäßig niedrig dotierten dicken Gebiet verwendet werden, in Fig. i ist eine derartige hochdotierte dünne Oberflächenschicht durch die gestrichelte Linie 28 angegeben.
Die Oxidationsbehandlung, welche durchgeführt wird, um in der Anordnung nach dem zweiten Ausführungsbeispiel die Dicke der Oxidschicht 12 örtlich zu vergrößern wird vorzugsweise zugleich mit der Getterbehandlung durchgeführt.
Anstelle der bisher genannten Materialien können auch andere Anwendung finden. Sc können die Elektroden 10 der unteren Leiterschicht statt aus polykristallinem Silizium aus einem gut oxidierbarem Metall, z. B. Aluminium oder Tantal, bestehen.
Weiter können in den beschriebenen Ausführungsbeispielen die Aluminiumelektroden 11 jeweils leitend mit einer benachbarten Siliziumelektrode 10 entweder auf der Außenseite oder über Kontaktfenster in den Oxidschichten 14 verbunden werden.
Hierzu 3 Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Verfahren zur Herstellung einer Ladungsübertragungsanordnung mit einem Halbleiterkörper mit einem auf einer Oberfläche angebrachten Elektrodensystem zur kapazitiven Erzeugung elektrischer Felder in dem Halbleiterkörper, mit deren Hilfe elektrische Ladung durch den Halbleiterkörper hindurchtransportiert werden kann, bei der dieses Elektrodensystem eine Reihe durch eine Isolierschicht gegen die Oberfläche des Halbleiterkörpers isolierter Elektroden enthält, die abwechselnd zu einer ersten, nachstehend als untere Leiterschicht bezeichnet, und zu einer zweiten, nachstehend als obere Leiterschicht bezeichneten Leiterschicht gehören, und bei der sich jede Elektrode der oberen Leiterschicht bis oberhalb einer benachbarten Elektrode der unteren Leiterschicht erstreckt und von dieser durch eine zwischenliegende Isolierschicht getrennt ist, bei dem die Isolierschicht, die die Elektroden gegen die Oberfläche des Haibleiterkörpers isoliert, in Form einer Doppelschicht angebracht wird, die eine erste an die Oberfläche des Halbleiterkörpers grenzende Teilschicht und eine darauf aufgebrachte zweite Teilschicht aus einem von dem der ersten Teilschicht verschiedenen und die erste Teilschicht gegen Oxidation maskierenden Material besteht, und bei dem nach Anbringung der zu der unteren Leiterschicht gehörigen Elektroden diese Elektroden einer Oxidationsbehandlung unterworfen werden, um die zwischen den Elektroden der unteren und den Elektroden der oberen Leiterschicht liegende Isolierschicht zu erhalten, wobei die zweite Teilschicht während dieser Oxidationsbehandlung die unter ihr liegende Halbleiteroberfläche gegen Oxidation maskiert, dadurch gekennzeichnet, daß nach der Oxidationsbehandlung der Elektroden (10) der unteren Leiterschicht die zweite Teilschicht (13) einer Ätzbehandlung unterworfen wird, durch die die zweite Teilschicht (13) unter Benutzung der Elektroden (10) der unteren Leiterschicht mit der darauf gebildeten Oxidschicht (14) als Ätzmaske örtlich entfernt wird, und daß nach dieser Ätzbehandlung die Elektroden (11) der oberen Leiterschicht angebracht werden, die nur durch die erste Teilschicht (12) der Isolierschicht von der Oberfläche des Halbleiterkörpers (1) getrennt sind.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach der Ätzbehandlung und vor dem Anbringen der Elektroden (11) der oberen Leiterschicht der Halbleiterkörper örtlich einer Oxidationsbehandlung unterworfen wird, um die Dicke der Isolierschicht (12) bzw. (22) an Stellen zwischen den Elektroden (10) der unteren Leiterschicht zu vergrößern.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Oxidationsbehandlung zum örtlichen Oxidieren des Halbleiterkörpers höchstens solange fortgesetzt wird, bis die Dicke der Isolierschicht (22) an den genannten Stellen praktisch gleich und vorzugsweise kleiner als die Gesamtdicke der Isolierschicht (22, 23) unter den Elektroden (10) der unteren Leiterschicht ist.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß nach der Oxidationsbehandlung der Elektroden (10) der unteren Leiterschicht zum Erzeugen der zwischenliegenden Isolierschicht (14) der Halbleiterkörper einer Getterbehandlung unterworfen wird, zu welchem Zweck der Halbleiterkörper an seinen Hauptflächen jeweils mit einer dotierten getternden Oxidschicht (26, 27) überzogen wird, wobei die getternde Oxidschicht (27) von der genannten Oberfläche durch eine Schutzschicht (25) getrennt ist, daß diese Schutzschicht (25) aus dem gleichen Material wie die zweite Teilschicht (23) besteht, vor der Ätzbehandlung auf der Oxidschicht (14) auf den Elektroden (10) der unteren Leiterschicht und den freiliegenden Flächen der zweiten Teilschicht (23) angebracht wird und während der Ätzbehandlung bei der diese freiliegenden Flächen der zweiten Teilschicht (23) entfernt werden, ebenfalls und zwar vollständig entfernt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die zu der oberen Leiterschicht gehörigen Elektroden (10) in Form einer Schicht aus dotierten polykristallinem Silicium angebracht werden.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die erste Teilschicht (12) bzw. (22) durch eine Siliciumoxidschicht gebildet wird und die zweite den Halbleiterkörper gegen Oxidation maskierende Teilschicht (13) bzw. (23) aus einer Siliciumnitridschicht besteht.
DE2541651A 1974-09-24 1975-09-18 Verfahren zur Herstellung einer Ladungsübertragungsanordnung Expired DE2541651C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE7412567,A NL184591C (nl) 1974-09-24 1974-09-24 Ladingsoverdrachtinrichting.

Publications (2)

Publication Number Publication Date
DE2541651A1 DE2541651A1 (de) 1976-04-08
DE2541651C2 true DE2541651C2 (de) 1983-10-06

Family

ID=19822150

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2541651A Expired DE2541651C2 (de) 1974-09-24 1975-09-18 Verfahren zur Herstellung einer Ladungsübertragungsanordnung

Country Status (10)

Country Link
JP (1) JPS5158079A (de)
AU (1) AU497138B2 (de)
CA (1) CA1055159A (de)
CH (1) CH593561A5 (de)
DE (1) DE2541651C2 (de)
FR (1) FR2286506A1 (de)
GB (1) GB1524685A (de)
IT (1) IT1042721B (de)
NL (1) NL184591C (de)
SE (1) SE401578B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5727494A (en) * 1980-07-23 1982-02-13 Sharp Corp Magneto-optical storage element
JPS5760542A (en) * 1980-09-29 1982-04-12 Toshiba Corp Information recording medium
JPS5766538A (en) * 1980-10-08 1982-04-22 Toshiba Corp Information storage medium
JPS57169938A (en) * 1981-04-10 1982-10-19 Sony Corp Optical type recording medium
JPS57172549A (en) * 1981-04-17 1982-10-23 C B S Sony Rekoode Kk Optical recording medium
JPS5814342A (ja) * 1981-07-16 1983-01-27 Sharp Corp 光記憶素子の製造方法
JPS591136U (ja) * 1982-06-25 1984-01-06 松下電器産業株式会社 光情報担体
JPS5974534U (ja) * 1982-11-10 1984-05-21 パイオニア株式会社 光学式デイスク
JPS5999779U (ja) * 1982-12-24 1984-07-05 共同印刷株式会社 光メモリ−媒体をもつｉｄカ−ド
JPS59177032U (ja) * 1983-05-13 1984-11-27 日立コンデンサ株式会社 レ−ザ−デイスク
NL8502478A (nl) * 1985-09-11 1987-04-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
FR2641416A1 (fr) * 1988-12-30 1990-07-06 Thomson Composants Militaires Procede de fabrication d'un dispositif a transfert de charges
CA2150330A1 (en) * 1994-05-27 1995-11-28 Andre Willem Visagie Shadow box or box frame unit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3770988A (en) * 1970-09-04 1973-11-06 Gen Electric Self-registered surface charge launch-receive device and method for making
US3859717A (en) * 1970-12-21 1975-01-14 Rockwell International Corp Method of manufacturing control electrodes for charge coupled circuits and the like
NL165886C (nl) * 1972-04-03 1981-05-15 Hitachi Ltd Halfgeleiderinrichting van het ladingsgekoppelde type voor het opslaan en in volgorgde overdragen van pakketten meerderheidsladingdragers.
IT981505B (it) * 1972-05-30 1974-10-10 Ibm Dispositivo a semiconduttori a cariche accoppiate perfezionato
DE2314260A1 (de) * 1972-05-30 1973-12-13 Ibm Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung

Also Published As

Publication number Publication date
NL7412567A (nl) 1976-03-26
JPS5158079A (en) 1976-05-21
AU497138B2 (en) 1978-11-30
IT1042721B (it) 1980-01-30
AU8503775A (en) 1977-03-31
SE7510593L (sv) 1976-03-25
JPS5528227B2 (de) 1980-07-26
CA1055159A (en) 1979-05-22
GB1524685A (en) 1978-09-13
CH593561A5 (de) 1977-12-15
FR2286506B1 (de) 1979-05-11
NL184591B (nl) 1989-04-03
DE2541651A1 (de) 1976-04-08
FR2286506A1 (fr) 1976-04-23
NL184591C (nl) 1989-09-01
SE401578B (sv) 1978-05-16

Similar Documents

Publication Publication Date Title
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE2745857C2 (de)
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2817430C2 (de) Verfahren zum Herstellen von Feldeffekt-Transistoren mit isolierter Gate- Elektrode
DE3245064C2 (de)
DE3037316C2 (de) Verfahren zur Herstellung von Leistungsthyristoren
DE2253702B2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2541651C2 (de) Verfahren zur Herstellung einer Ladungsübertragungsanordnung
EP0038994B1 (de) Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE112016007257T5 (de) Siliziumcarbid-Halbleitervorrichtung
DE2550346A1 (de) Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements
DE2453279C3 (de) Halbleiteranordnung
DE19964626B4 (de) Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE2133979B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE3015101C2 (de)
DE2100224B2 (de) Maskierungs- und Metallisierungsverfahren bei der Herstellung von Halbleiterzonen

Legal Events

Date Code Title Description
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee