FR2518316A1 - Procede de realisation d'une gorge ou fente etroite dans une region de substrat notamment une region de substrat semi-conductrice - Google Patents
Procede de realisation d'une gorge ou fente etroite dans une region de substrat notamment une region de substrat semi-conductrice Download PDFInfo
- Publication number
- FR2518316A1 FR2518316A1 FR8220394A FR8220394A FR2518316A1 FR 2518316 A1 FR2518316 A1 FR 2518316A1 FR 8220394 A FR8220394 A FR 8220394A FR 8220394 A FR8220394 A FR 8220394A FR 2518316 A1 FR2518316 A1 FR 2518316A1
- Authority
- FR
- France
- Prior art keywords
- layer
- region
- substrate region
- oxidized
- process according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 75
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 58
- 230000001590 oxidative effect Effects 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 66
- 239000010703 silicon Substances 0.000 claims description 66
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 64
- 239000003963 antioxidant agent Substances 0.000 claims description 42
- 230000003078 antioxidant effect Effects 0.000 claims description 42
- 230000003647 oxidation Effects 0.000 claims description 35
- 238000007254 oxidation reaction Methods 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 29
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 26
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 230000008030 elimination Effects 0.000 claims description 15
- 238000003379 elimination reaction Methods 0.000 claims description 15
- 238000003486 chemical etching Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 229910021332 silicide Inorganic materials 0.000 claims description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 10
- -1 oxy- Chemical class 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 6
- 150000003376 silicon Chemical class 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 claims description 2
- 239000007800 oxidant agent Substances 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims 1
- 230000003014 reinforcing effect Effects 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- 230000000873 masking effect Effects 0.000 abstract description 6
- 230000003064 anti-oxidating effect Effects 0.000 abstract description 5
- SQEHCNOBYLQFTG-UHFFFAOYSA-M lithium;thiophene-2-carboxylate Chemical compound [Li+].[O-]C(=O)C1=CC=CS1 SQEHCNOBYLQFTG-UHFFFAOYSA-M 0.000 abstract 1
- 235000006708 antioxidants Nutrition 0.000 description 28
- 238000002513 implantation Methods 0.000 description 11
- 150000004767 nitrides Chemical class 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 229920001296 polysiloxane Polymers 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000004922 lacquer Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- JHWIEAWILPSRMU-UHFFFAOYSA-N 2-methyl-3-pyrimidin-4-ylpropanoic acid Chemical compound OC(=O)C(C)CC1=CC=NC=N1 JHWIEAWILPSRMU-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- AACILMLPSLEQMF-UHFFFAOYSA-N 2,2-dichloroethenyl 2-ethylsulfinylethyl methyl phosphate Chemical compound CCS(=O)CCOP(=O)(OC)OC=C(Cl)Cl AACILMLPSLEQMF-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052774 Proactinium Inorganic materials 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 229940117975 chromium trioxide Drugs 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N chromium trioxide Inorganic materials O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- GAMDZJFZMJECOS-UHFFFAOYSA-N chromium(6+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Cr+6] GAMDZJFZMJECOS-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010409 ironing Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 125000001449 isopropyl group Chemical group [H]C([H])([H])C([H])(*)C([H])([H])[H] 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66946—Charge transfer devices
- H01L29/66954—Charge transfer devices with an insulated gate
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/911—Differential oxidation and etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/947—Subphotolithographic processing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Structural Engineering (AREA)
- Architecture (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Bipolar Transistors (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
PROCEDE DE REALISATION D'UNE GORGE OU FENTE ETROITE DANS UNE REGION DE SUBSTRAT, NOTAMMENT UNE REGION DE SUBSTRAT SEMI-CONDUCTRICE. CONFORMEMENT A L'INVENTION, ON RECOUVRE LA REGION DE SUBSTRAT 1 D'AU MOINS UNE COUCHE ANTI-OXYDANTE 2, SUR LAQUELLE ON REALISE UNE COUCHE OXYDABLE 3. ON ELIMINE LA COUCHE OXYDABLE 3 AU-DESSUS D'UNE PARTIE DE LA REGION DE SUBSTRAT 1. UNE PARTIE MARGINALE 5 DE LA COUCHE OXYDABLE 3 EST ENTIEREMENT OXYDEE. ENSUITE, ON ELIMINE DE FACON SELECTIVE AU MOINS LA PARTIE DECOUVERTE DE LA COUCHE ANTI-OXYDANTE 2 ET ON OXYDE PAR VOIE THERMIQUE LA PARTIE MISE A DECOUVERT DE LA REGION DE SUBSTRAT SUR UNE PARTIE DE SON EPAISSEUR, ALORS QU'ON NE MET A DECOUVERT LA REGION DE SUBSTRAT 1 QUE PRATIQUEMENT A L'ENDROIT DE LA PARTIE MARGINALE OXYDEE 5 ET QU'ON L'ELIMINE SUR AU MOINS UNE PARTIE DE SON EPAISSEUR POUR FORMER LA GORGE 8, LA COUCHE OXYDABLE 3 ET LA PARTIE MARGINALE OXYDEE ETANT ENTIEREMENT ELIMINEES. LA REGION DE SUBSTRAT PEUT ETRE UNE COUCHE DE SILICIUM POLYCRISTALLIN OU NON. LA COUCHE OXYDABLE PEUT ETRE CONSTITUEE, PAR EXEMPLE, DE SILICIUM POLYCRISTALLIN ET ETRE RECOUVERTE D'UNE SECONDE COUCHE ANTI-OXYDANTE 4. SI LA REGION DE SUBSTRAT EST UNE COUCHE DE MASQUAGE, LES FENTES PRATIQUEES DANS CELLE-CI PEUVENT ETRE UTILISEES AUX FINS DE DOPAGE, PAR EXEMPLE POUR LA REALISATION DE ZONES D'INTERRUPTION DE CANAL, ETC. APPLICATION NOTAMMENT A LA FABRICATION DE CIRCUITS INTEGRES ET D'ELECTRODES DE GRILLE A INTERVALLE TRES FAIBLE DANS DES STRUCTURES IGFET ET CCD.
Description
"PROCEDE DE REALISATION D'UNE GORGE OU FENTE ETROITE DANS UNE REGION
DE SUBSTRAT NOTAMMENT UNE REGION DE SUBSTRAT SEMICONDUCTRICE"
L'invention concerne un procédé de réalisation d'au moins
une gorge étroite dans une région de substrat, la largeur de la gor-
ge étant déterminée par auto-alignement.
De plus, l'invention concerne un dispositif muni d'une région de substrat présentant une gorge ou fente étroite, et réalisé
par la mise en oeuvre de ce procédé.
Avec le progrès du développement des circuits intégrés, et de la technologie utilisée à cet effet, on impose des exigences de plus en plus strictes à la compacit e, et par voie de conséquence, on
vise des dimensions de plus en plus faibles pour les composants in-
dividuels du circuit A cet effet, dans la plupart des cas, on uti-
lise des méthodes de gravure photolithographique Toutefois, de cet-
te façon, on arrive déjà à une limite inférieure pour les dimensions à atteindre Cette limite est déterminée entre autres par le pouvoir
de résolution de la laqoue photosensible utilisée dans ces techni-
ques il est possible d'y apporter une légère amélioration en appli-
quant des laques sensibles au rayonnement ultra-violet, X ou élec-
tronique mais, là aussi, on est toujours confronté à l'inconvénient
qu'il est souvent nécessaire d'aligner successivement plusieurs mas-
ques les uns par rapport aux autres Dans ce cas, il faut respecter des tolérances qui imposent, elles aussi, une limite aux dimensions
minimales réalisables.
On peut pallier notablement ce dernier inconvénient en formant les zones semiconductrices, les fenêtres de contact et la métallisation par autoalignement, c'est-à-dire par l'application
d'une série d'opérations successives dont aucune n'exige l'aligne-
ment d'une configuration par rapport à une configuration déjà réali-
sée.
Un procédé du genre décrit dans le préambule, suivant le-
quel on réalise une gorge étroite dans une région de substrat cons-
tituée par une couche de silicium polycristallin, est connu de "Pro-
ceedings of the IEEE International Solid-State Circuits Conference"
février 1981, pages 216 à 217.
-2- Suivant ce procédé connu, la largeur de la fente est déterminée par
un processus de sous-gravure à l'aide d'un décapant sélectif Toute-
fois, l'application d'une telle méthodede sous-gravure "par voie humide" présente des inconvénients importants, tels qu'entre autres, le risque que des impuretés restent dans les cavités obtenues par sous-gravure, et donne en général un résultat non reproductible ou
peu reproductible.
L'invention vise entre autres à fournir un procédé p rmet-
tant de pratiquer par auto-alignement une gorge ou fente étroite dans une région de substrat sans qu'il soit nécessaire pour autant de procéder à une sous-gravure au moyen d'un décapant et d'utiliser
des méthodes de gravure compliquées.
L'invention se base entre autres sur l'idée que ce but
peut être atteint par l'utilisation d'une couche de matériau oxyda-
ble qui fait temporairement fonction de couche auxiliaire et est
éliminée au cours du processus.
A cet effet, conformément à l'invention, un procédé du
genre décrit dans le préambule est remarquable en ce qu'à une surfa-
ce de la région de substrat on forme au moins une première couche antioxydante sur laquelle on forme une couche oxydable, -en ce qu'on procède à l'élimination sélective de la couche oxydable au-dessus d'une partie de la surface de la région de substrat, après quoi de la partie restante de la couche oxydable une partie marginale est oxydée sur toute son épaisseur, tandis que le reste de la couche
oxydable est oxydée au plus sur-une partie de son épaisseur seule-
ment, et en ce qu'ensuite, on élimine de façon sélective au moins la partie découverte de la première couche anti-oxydante et on soumet la partie mise à découvert de la région de substrat à une oxydation thermique qui ne s'effectue que sur une partie de son épaisseur et en ce que, par auto-alignement, on ne met à découvert la région de substrat que pratiquement à l'endroit de la partie marginale oxydée et on élimine par attaque chimique la région de substrat sur au
moins une partie de son épaisseur pour former-la gorge tout en éli-
minant ladite partie restante de la couche oxydable y compris la
partie marginale oxydée.
Le procédé conforme à l'invention présente l'avantage im-
portant que la partie marginale oxydée déjà obtenue au début du pro-
18316
-3- cessus et pouvant présenter de très faibles dimensions ( 1/um), détermine la largeur définitive de la fente ou gorge sans qu'il soit nécessaire pour autant d'effectuer des étapes d'alignement et de
masquage précises supplémentaires De plus, lors de la mise en oeu-
vre du procédé conforme à l'invention pour la fabrication d'un dis-
positif semiconducteur, cette partie marginale oxydée peut également
déterminer l'endroit d'autres parties actives et passives du dispo-
sitif, par exemple, de diffusions et de contacts, comme expliqué en
détail dans la suite de cet exposé.
La mise à découvert par auto-alignement de la partie de
substrat étroite destinée à la formation de la gorge peut être réa-
lisée de différentes manières Selon un premier mode de réalisation préférentiel important, après l'élimination de la partie découverte de la première couche anti-oxydante, on élimine par attaque chimique
toute la partie oxydée de la couche oxydable, après quoi, simultané-
ment avec l'oxydation thermique de la partie mise à découvert de la région de substrat, on oxyde toute la partie restante de la couche oxydable et, par élimination de la partie découverte de la première couche anti-oxydante, on met à découvert la partie de la région de substrat située au-dessous de celle-ci Dans ce cas, simultanément avec la formation de la partie marginale oxydée, on peut également
oxyder en partie le reste de la couche oxydable.
Toutefois, selon un autre mode de réalisation, on n'oxyde en premier lieu qu'une partie marginale de la couche oxydable A cet
effet, on forme sur la couche oxydable une seconde couche anti-oxy-
dante qui, lors de l'oxydation de ladite partie marginale, met à
l'abri de l'oxydation la partie restante de la couche oxydable.
La partie marginale oxydée peut être maintenue durant la
majeure partie du processus C'est le cas dans un mode de réalisa-
tion préférentiel, dans lequel, après ladite oxydation thermique de
la partie mise à découvert de la région de substrat, on procède suc-
cessivement à l'élimination de la seconde couche anti-oxydante et de la couche oxydable située au-dessous de celle-ci, à l'élimination de la partie ainsi mise à découvert de la première couche anti-oxydante
et à l'élimination par attaque chimique de la partie marginale oxy-
dée et de la couche d'oxyde thermique sur la région de substrat,
après quoi on oxyde à nouveau la région de substrat et, par élimina-
tion de la partie découverte de la première couche anti-oxydante, on met à découvert la partie de la région de substrat qui est située
au-dessous de celle-ci -
Toutefois, il est également possible d'éliminer la partie marginale oxydée déjà dans une des premières étapes sans que cela nuise à la détermination par auto-alignement de la largeur de gorge Ainsi suivant un autre mode de réalisation préférentiel important, après l'élimination de la partie découverte de la première couche anti-oxydante on élimine par attaque chimique la partie marginale oxydée et, après l'oxydation thermique de la région de substrat, on élimine-la seconde couche anti- oxydante, après quoi, au cours de la formation par attaque chimique de la gorge dans la partie mise à découvert de la région de substrat, on élimine en outre la couche oxydable. Une autre variante du procédé conforme à l'invention est
remarquable en ce qu'après la formation de la partie marginale oxy-
dée, on élimine entièrement la seconde couche anti-oxydate dans son entier alors que la première couche anti-oxydante n'est éliminée que
sur une partie de son épaisseur, en ce qu'ensuite, on procède suc-
cessivement à l'élimination sélective de la couche oxydable et à l'élimination des parties de la première couche anti-oxydante qui ne sont pas situées au-dessous de la partie marginale oxydée, après quoi on élimine la partie marginale oxydée, et en ce qu'ensuite, on oxyde la partie mise à découvert de la région de substrat, après quoi on procède à l'élimination sélective de la partie restante de
la première couche anti-oxydante.
Bien que le procédé conforme à l'invention ait surtout de l'importance pour la fabrication-d'un dispositif semiconducteur, il peut également être mis en oeuvre avec des matériaux de substrat non
semiconducteurs, cas dans lequel il convient très bien pour la for-
mation de gorges étroites, par exemple, dans des matériaux tels qu'
une matière plastique ou un métal.
La gorge peut s'étendre sur une partie de l'épaisseur de la région de substrat Toutefois, si comme région de substrat, on utilise une couche formée sur un-support, la gorge peut s'étendre
avantageusement sur toute l'épaisseur de cette couche et former ain-
si une fente.
-5-
La description suivante, en regard des dessins annexés, le
tout donné à titre d'exemple non limitatif, permettra de mieux com-
prendre comment l'invention est réalisée.
Les figures 1 à 9 représentent schématiquement et en coupe transversale un dispositif semiconducteur dans des étapes successive de fabrication suivant un premier mode de réalisation du procédé
conforme à l'invention.
Les figures 10 à 15 représentent schématiquement des cou-
pes transversales d'un dispositif semiconducteur dans des étapes
successives de fabrication suivant une variante du mode de réalisa-
tion des figures 1 à 9.
Les figures 16 à 23 représentent schématiquement et en
coupe transversale des étapes successives de fabrication d'un dispo-
sitif semiconducteur suivant un autre mode de réalisation préféren-
tiel.
Les figures 24 à 31 représentent schématiquement et en
coupe transversale des étapes successives de fabrication d'un dispo-
sitif semiconducteur selon encore un autre mode de réalisation pré-
férentiel.
La figure 32 représente schématiquement et en coupe trans-
versale un autre dispositif semiconducteur réalisé suivant le mode
de réalisation préférentiel des figures 24 à 31.
Les figures 33 à 38 représentent une variante du mode de
réalisation des figures 24 à 31.
Les figures 39 à 45 représentent schématiquement et en coupe transversale d'autres détails dans les étapes de réalisation
des figures 33 à 38.
Les figures 46 à 51 représentent schématiquement et en coupe transversale la réalisation d'un dispositif à effet de champ à
couplage de charges conforme à l'invention.
Les figures 52 à 54 représentent une application du pro-
cédé conforme à l'invention en dehors du domaine de la technique des semiconducteurs.
Les figures sont nettement schématiques et non représen-
tées à l'échelle.
En règle générale, des parties correspondantes sont indi-
quées par les mêmes références.
-6- Les figures 1 à 9 représentent schématiquement et en coupe tranversale des étapes successives de fabrication d'un dispositif
semiconducteur suivant le procédé conforme à l'invention.
Dans cet exemple, l'invention est utilisée pour isoler latéralement une partie en ilôt d'une couche épitaxiale au moyen de régions d'oxyde très étroites On part d'une région de substrat qui, dans cet exemple, est formée par un corps de silicium muni d'une région 10 de type p, une couche enterrée 11 de type de conductivité n ainsi qu'une couche épitaxiale 12 de type de conductivité p qui surmonte celle-ci A une surface 13 de la région de substrat 1 est réalisée une première couche anti-oxydante 2, en l'occurrence une couche de nitrure de silicium Celle- ci est surmontée d'une couche
oxydable 3, en l'occurrence, une couche de silicium polycristallin.
Dans cet exemple, bien que ce ne soit pas toujours nécessaire, comme le démontrera un exemple suivant, on réalise sur cette couche 3 une seconde couche anti-oxydante 4 qui, en l'occurrence, est également une couche de nitrure de silicium Ainsi, on a obtenu la situation
de la figure 1.
La couche oxydable 3 est alors éliminée au-dessus d'une
partie de la surface 13 A cet effet, on procède d'abord à l'élimi-
nation partielle par attaque chimique de la couche de nitrure de
silicium 4, et, ensuite, à l'élimination entière, par attaque chimi-
que ou par oxydation et élimination de l'oxyde, de la partie ainsi mise à découvert de la couche 3 Ensuite, on soumet le bord de la partie restante de la couche 3 à une oxydation thermique, de sorte qu'une partie marginale 5 de la couche 3 est oxydée sur toute son
épaisseur, voir figure 2.
Ensuite, on élimine la partie restante de la couche 4 et la partie découverte de la première couche anti-oxydante 2, voir figure 3 Ensuite, par auto-alignement, la région de substrat n'est mise à découvert et gravée que pratiquement à l'endroit de la partie
marginale oxydée 5 Dans cet exemple, cela se fait comme suit.
Après l'élimination par attaque chimique de la partie mar-
ginale oxydée 5, opération qui aboutit à la situation de la figure 4, la partie mise à découvert de la région de substrat 1 est soumise à une oxydation thermique couvrant une partie de l'épaisseur de la
couche 12 Au cours de cette oxydation thermique, la couche de sili-
-7- cium 3 est également oxydée sur toute son épaisseur Cela conduit à la formation des couches d'oxyde 6 et 7, voir figure 5 Ensuite, on élimine par attaque chimique sélective la partie de la couche de nitrure de silicium 2 restée entre les couches d'oxyde 6 et 7, de sorte que la région de substrat est mise à découvert à l'endroit de
la partie marginale oxydée 5 de la couche 3 éliminée préalablement.
Par attaque chimique en plasma, dans la partie très étroite mise à
découvert de la région de substrat, partie qui peut avoir une lar-
geur de moins de 1/um, on pratique une gorge 8 dont les parois
sont à peu près verticales, et qui, latéralement, entoure entière-
ment une partie en ilôt 12 A de la couche épitaxiale 12 et traverse
la couche enterrée 11, voir figure 6.
Après l'élimination des couches d'oxyde 6 et 7 (voir figu-
re 7), on procède à une oxydation thermique au cours de laquelle la gorge 8 est entièrement remplie d'oxyde alors qu'une couche d'oxyde d'isolement épaisse 9 est formée dans la gorge 8 et en dehors de
l'ilÈt 12 A (figure 8).
Après l'élimination par attaque chimique sélective de la
couche de nitrure de silicium 2, par l'application de méthodes u-
suelles dans la technique des semiconducteurs, on peut alors former
dans l'il 6 t 12 A un composant semiconducteur, par exemple, un tran-
sistor muni d'une zone de collecteur 11, d'une zone de base 12 A et d'une zone d'émetteur 14 de type N ainsi que d'une zone de connexion
de collecteur 15 Dans ces conditions, les fenêtres de contact peu-
vent être pratiquées dans une couche d'oxyde mince 16 L'ouverture des fenêtres de contact à travers l'oxyde de champ épais peut être
évitée grâce à la présence de la couche de nitrure 2 lors de la fer-
meture par oxydation de la gorge 8.
Dans le processus décrit, étant donné la possibilité d'at-
taquer l'oxyde de silicium, le nitrure de silicium et le silicium de façon sélective les uns par rapport aux autres, c'est la partie de
la région de substrat 1 seulement, c'est-à-dire de la couche épita-
xiale supérieure 12 de celle-ci, qui est située au-dessous de la partie marginale oxydée 5 qu'on a mise mise à découvert et éliminée sur une partie de l'épaisseur en procédant sans étape de masquage et
d'alignement, donc entièrement par auto-alignément, opérations du-
rant lesquelles la partie restante de la couche oxydable 3 ainsi que
la partie marginale oxydée 5 ont été éliminées.
La largeur des régions d'oxyde 9 formées dans les gorges 8
peut être inférieure à 11 um, donc notablement inférieure à la lar-
geur des régions diffusées ou diélectriques de séparation usuelles.
Cela augmente-sensiblement la compacité du circuit, qui peut compor-
ter un grand nombre d'ilôts-de la structure de la figure 9 avec
beaucoup de composants semiconducteurs.
Le choix des différentes épaisseurs de couche et des dif-
férentes méthodes d'attaque peut être laissé entièrement à l'homme
de l'art et dépend de l'application désirée Dans cet exemple, l'é-
paisseur de la couche 2 était de 75 nm, l'épaisseur de la couche 3
était de 0,35 um et celle de la ouche 4 était de 150 nm La lar-
geur des gorges 8 était de 0,5 um, leur profondeur étant de 7 '/um La couche épitaxiale 12 avait une épaisseur de 3 um alors
que l'épaisseur de la couche enterrée 11 était de 3 um.
Comme décapant sélectif, on peut utiliser pour le nitrure de silicium, par exemple, de l'acide phosphorique chaud ( 140 o C à 'C), pour l'oxyde de silicium une solution HF tamponnée dans l'eau et pour le silicium polycristallin du KOH dans l'eau ( 20 % en poids) La formation des gorges 8 peut s'effectuer, par exemple dans un plasma de C C 14-chlore à une fréquence de 13,56 M Hz par exemple, à une pression de 9,3 Pa et à une puissance de 3000 W. De toute évidence, au lieu d'un transistor muni d'une zone de base épitaxiale, on peut réaliser aussi un transistor muni d'une zone de base de type p diffusée ou implantée si, par exemple, la couche 12, au lieu d'être de type de conductivité p, est de type de conductivité N et sert de zone de collecteur, la couche enterrée
fortement dopée 11 de type N formant alors de façon usuelle la con-
nexion de collecteur enterrée qui est contactée sur la face supéri-
eure à travers la zone-15.
Une variante possible du mode de réalisation des figures 1 à 9 est représentée schématiquement sur les figures 10 à 15 Du fait que, dans cette variante, la couche de nitrure de silicium 4 a été
choisie plus mince que la couche 2, la partie découverte de la cou-
che 2 subsiste encore partiellement après l'élimination de la couche
4; voir figure 10, qui correspond à l'étape de la figure 3 de l'ex-
emple précédent Ensuite, on élimine par attaque chimique sélective
2518 '316
-9- la couche de silicium 3 (figure 11), après quoi on élimine tout le nitrure de silicium découvert (figure 12) Après l'élimination de la
partie marginale oxydée 5 (figure 13) on forme par oxydation thermi-
que la couche d'oxyde 7 (figure 14) Ensuite, on élimine par attaque-
sélective le nitrure de silicium 2 et on pratique par attaque chimi-
que la gorge 8 dans la partie de substrat 1 qui, de cette façon, a été mise à découvert (figure 15) Toutefois, cette variante présente
l'inconvénient que, après le remplissage d'oxyde de la gorge 8, l'o-
xyde d'isolement épais se forme de part et d'autre de la gorge, ce qui peut donner lieu à des problèmes pour la formation et la prise
des contacts de zones semiconductrices dopées de composants semicon-
ducteurs à réaliser ultérieurement Pour certaines autres applica-
tions, par exemple, si le substrat 1 est une couche de silicium for-
mée sur un support et traversée entièrement par la gorge 8, cette variante peut être avantageuse du fait qu'elle est plus simple au point de vue technologique Ainsi, dans ce cas, les parties de la région de substrat 1 situées de part et d'autre de la gorge sont soumises à la même oxydation thermique, de sorte que, finalement, elles auront la même épaisseur Cela par opposition à l'exemple des figures 1 à 9, o dans l'étape finale (figure 9), l'épaisseur de la couche épitaxiale 12 A est plus grande à l'endroit de l'ilôt 12, qu'à
côté de celui-ci.
En regard des figures 16 à 23, on va décrire maintenant un autre mode de réalisation, dans lequel il est possible de supprimer une seconde couche anti-oxydante sur la couche oxydable 3 Dans cet
exemple de même que dans quelques exemples suivants, le procédé con-
forme à l'invention sera expliqué en référence à la fabrication d'un
petit transistor bipolaire Toutefois, il sera évident que l'inven-
tion peut également être utilisée avantageusement lors de la fabri-
cation d'autres composants semiconducteurs.
On part d'un corps de support 20 en silicium de type n, dans lequel est diffusée une zone de base 21 de type p à travers une fenêtre pratiquée dans une couche d'oxyde de silicium 22 Sur la couche isolante 22 et dans la fenêtre pratiquée sur la zone de base 21 est déposée une couche 1 en silicium polycristallin Dans cet exemple, la couche de silicium 1 forme la région de substrat 1 et
n'est pas dopée ou n'est que faiblement dopée La couche 1 est sur-
251 & 316
-10- montée d'une couche anti-oxydante 2 en nitrure de silicium et, à son tour, cette couche 2 est surmontée d'une couche oxydable 3 qui, dans cet exemple aussi, consiste en silicium Après l'élimination d'une partie de la couche oxydable 3, -on obtient la situation dessinée sur
la figure 16.
Ensuite, comme dans les exemples précédents, une partie marginale 5 de la couche 3 est oxydée sur toute son épaisseur Lors de cette oxydation, la couche 3 étant découverte, le reste de la
couche de silicium 3 est également oxydé sur une partie de son é-
paisseur Ensuite, on élimine la partie découverte de la couche-
anti-oxydante 2 de sorte que l'on obtient la structure de la figure
17 La limite de la partie marginale entièrement oxydée 5 est indi-
quée par une ligne en pointillé.
Dans cette étape, on peut procéder au dopage de la partie mise à découvert de la couche 1 Dans cet exemple, cela s'effectue par implantation d'ions de bore donnant une forte conductivité de type p à la partie découverte de la couche 1, tandis que la partie restante de la couche 1 est masquée contre cette implantation d'ions par les couches qui la surmontent A cet effet, l'homme de l'art
choisira selon le cas la dose et l'énergie de l'implantation.
Ensuite, on élimine l'oxyde, voir figure 18 Après cela,-
on procède à nouveau à une oxydation thermique, au cours de laquelle toute la partie restante de la couche de silicium est transformée en oxyde 23 De plus, il se forme alors une couche d'oxyde 24 sur la
partie découverte de la couche de silicium, voir figure 19.
Ensuite, on élimine par attaque chimique la partie décou-
verte de la couche de nitrure de silicium 2, voir figure 20, et en
utilisant les couches 2, 23 et 24 comme masque, on pratique par at-
taque chimique en plasma une gorge 8 s'étendant sur toute l'épais-
seur de la couche 1 Ainsi, la couche 1 est divisée en deux parties de couche 1 A et 1 B, voir figure 21 Ensuite, on élimine par attaque chimique l'oxyde 23 et 24 (figure 22), après quoi, par oxydation thermique, on recouvre d'une couche d'oxyde 25 la partie de couche
1 A et la paroi de la gorge 8, voir figure 23 Ensuite, après l'éli-
mination de la couche de nitrure de silicium 2, on peut former la
zone d'émetteur 26 de type N par diffusion ou par implantation, opé-
ration qui, simultanément, donne un dopage fort de type-n à la par-
-11- tie de couche 1 B Le transistor ainsi obtenu présente des connexions d'émetteur et de base polycristallines de faible résistivité La connexion de collecteur (non représentée) peut être formée ailleurs
sur la région de collecteur 20.
Les figures 24 à 31 représentent schématiquement et en
coupe transversale des étapes successives de fabrication d'un dispo-
sitif semiconducteur par la mise en oeuvre d'un autre mode de réali-
sation préférentiel du procédé conforme à l'invention.
Dans cet exemple, il s'agit également de la fabrication d'un transistor bipolaire Les figures ne représentent que la partie du dispositif semiconducteur à fabriquer dans laquelle sera formé le transistor. On part d'un corps de support qui, dans cet exemple, est
formé par une région de silicium 30 de type N partiellement recou-
verte d'une couche d'oxyde de silicium 31 La couche 31 présente une fenêtre à travers laquelle est réalisée une zone de base 32 de type
p par diffusion ou par implantation ionique Sur ce corps de sup-
port, par application de méthodes de dépôt connues dans la technique des semiconducteurs, on réalise successivement et les unes sur les
autres une première couche de silicium 1 servant de région de subs-
trat, une couche anti-oxydante 2 consistant en nitrure de silicium
* dans cet exemple, et une couche oxydable 3 constituée par une secon-
de couche de silicium dans cet exemple De plus, en l'occurrence, on
forme sur la seconde couche de silicium 3 une seconde couche anti-
-oxydante 4 d'une épaisseur supérieure à celle de la couche 2 et,
dans cet exemple, également en nitrure de silicium Il est à remar-
quer encore qu'en l'occurrence, comme dans les exemples précédents, on réalise parfois une couche d'oxyde très mince, non représentée ici, entre, d'une part, les couches de nitrure de silicium 2 et 4 et, d'autre part, les couches de silicium 1 et 3 situées au-dessous de celles-ci Dans cet exemple, les couches 1 et 3 sont des couches
de silicium polycristallin à peu près non dopées ayant respective-
ment une épaisseur de 0,5/um et de 0,35 um Les couches de ni-
trure 2 et 4 présentent respectivement une épaisseur de 75 nm et de
150 nm.
Ces opérations aboutissent à la situation de la figure 24 Par des attaques successives des couches 4 et 3, au cours -12- desquelles on peut utiliser comme masque de gravure un masque de
laque photosensible, on élimine la seconde couche de silicium 3 au-
-dessus d'une partie de la surface de la couche 1, après quoi on oxyde une partie marginale 5 de la partie restante de la couche de silicium oxydable 3 sur toute son épaisseur, voir figure 25 Les
couches de nitrure de silicium 2 et 4 mettent les couches de sili-
cium sous-jacentes 1 et 3 à l'abri de l'oxydation Dans cet exemple,
la partie marginale oxydée 5 a une largeur de l'ordre de 0,9 um.
Ensuite (voir figure 26), on procède à l'élimination de la partie découverte de la première couche anti-oxydante 2 (y compris
une couche très mince située éventuellement au-dessous de celle-ci).
Comme son épaisseur est supérieure à celle de la couche 2, la cou-
che de nitrure 4 reste alors partiellement intacte Après cela (voir
figure 27), par chauffage dans une atmosphère contenant de l'oxygè-
ne, la partie mise à découvert de la première couche de silicium i estoxydée sur une partie de son épaisseur, ce qui donne naissance à
une couche d'oxyde thermique 33 d'une épaisseur de 0,15 ium par-
exemple.
Ensuite, là aussi par auto-alignement, la région de subs-
trat, donc, en l'occurrence, la première couche de silicium 1, n'est mise à découvert et éliminée par attaque chimique que pratiquement à l'endroit de la partie marginale oxydée 5, la partie restante de la
couche oxydable, en l'occurrence, la couche de silicium 3 étant éli-
minée, y compris la partie marginale-oxydée 5 ' Dans cet exemple,
cela s'effectue comme suit.
Tout d'abord, on élimine successivement par attaque chimi-
que la seconde couche anti-oxydante 4 et la seconde couche de sili-
cium 3 située au-dessous de celle-ci, après quoi on élimine aussi la
partie ainsi mise à découvert de la première couche anti-oxydante 2.
Cela aboutit à la situation de la figure 28 Ensuite, on élimine simultanément la partie marginale oxydée 5 et la couche d'oxyde thermique 33, ce qui aboutit à la structure de la figure 29 Après
cela, on recouvre toute la couche de silicium 1 à nouveau d'une cou-
che d'oxyde thermique 34, opération au cours de laquelle la partie de la couche 2 qui, à l'origine, était située au-dessous du bord d'oxyde 5, sert de masque-contre cette oxydation thermique Ensuite, on procède à l'élimination par attaque chimique sélective de-cette -13- partie restante de la couche 2, après quoi on élimine par attaque chimique la partie de la couche de silicium 1 située au dessous de celle-ci En l'occurrence, la gorge 8 ainsi obtenue s'étend donc sur toute l'épaisseur de la région de substrat et forme ainsi une fente
étroite divisant la couche 1 en deux parties 1 A et 1 B, (figure 30).
Pour former le transistor bipolaire, après avoir atteint l'étape de la figure 25, on dope par un accepteur, par exemple du bore la partie de la couche de silicium 1 non située au dessous de
la couche 3 Cela peut s'effectuer au moyen d'une implantation ioni-
que (pouvant s'opérer à travers la couche de nitrure 2) tant dans
l'étape de la figure 25 que dans l'étape de la figure 26, et au mo-
yen d'une diffusion dans l'étape de la figure 26 La partie de cou-
che 1 fortement dopée de conductivité de type p ainsi obtenue, forme un bon contact ohnique sur la zone de base 32 de type p Lors de ce
dopage, la seconde couche de silicium 3 et sa partie marginale oxy-
dée 5 servent de masque.
De plus, après avoir atteint l'étape de la figure 28, on procède à une implantation ou à une diffusion d'atomes donneurs, d'arsenic par exemple Ainsi, on donne un dopage fort de type N à la partie découverte de la couche de silicium 1 Si l'on se choisit à une implantation d'arsenic, il est également possible l'effectuer
lorsque la couche 2 est encore présente Lors des traitements ther-
miques accompagnant ce dopage, de même qu'au cours de la formation de la couche d'oxyde thermique 34, l'arsenic diffuse à partir de la couche 1 dans la zone de base 32 pour y former la zone d'émetteur 35
de type n, voir figure 28 à 30.
Le cas échéant, dans l'étape de la figure 29, la couche de
silicium 1 peut être ertièrement recouverte d'une couche en sili-
ciure de métal, par exemple du siliciure de platine, du siliciure de
molybdène ou un autre siliciure approprié pour augmenter la conduc-
tivité tant des conducteurs de connexion d'émetteur que des conduc-
teurs de connexion de-base A cet effet, de manière usuelle, on re-
couvre la couche 1 d'une couche métallique qui, ensuite, est conver-
tie par chauffage en une couche de siliciure Ensuite, le métal res-
té sur la couche de siliciure 2 est éliminé par attaque chimique.
Dans ces conditions, selon l'épaisseur de la couche de silicium 1, la conversion de cette couche 1 en siliciure de métal peut s'opérer -14-
sur toute son épaisseur ou sur-une partie de son épaisseur seule-
ment. Finalement (voir figure 31), par oxydation thermique ou
par voie pyrolithique, on recouvre d'une couche d'oxyde 36 la jonc-
tion d'émetteur-base et les-bords des parties de couche de silicium
1 A et 1 B, après quoi, de manière usuelle, on munit la zone de col-
lecteur 30 d'une couche d'électrode 37 à un endroit adéquat, dans cet exemple, sur la face inférieure Ensuite, les parties de couche 1 A et 1 B, qui constituent les connexions de base et d'émetteur, et
la couche d'électrode 37 peuvent être munies de conducteurs de con-
nexion, et le dispositif peut être soumis aux opérations de montage
usuelles Il est également possible de contacter la région de col-
lecteur 30 sur la face supérieure, ce qui a-la préférence si le
transistor fait partie d'un circuit intégré.
De ce qui précède-il ressort qu'après le premier masquage
non critique servant à obtenir la structure de la figue 25, le pro-
cessus complet, tel qu'il se déroule jusqu'à l'étape de la figure 31 inclusivement, ne nécessite pas de masques, la distance entre, d'une part, les parties de couche de silicium 1 A et 1 B, qui constituent le câblage de base et d'émetteur, et, d'autre part, l'emplacement de la
zone d'émetteur 35 pouvant être déterminée dès le début par la par-
tie marginale oxydée 5 -Ainsi, l'application de l'invention permet d'atteindre un haut degré d'auto-alignement par la mise en oeuvre
de moyens très simples.
Dans le mode de réalisation envisagé, on a réalisé un
transistor ne présentant-qu'une seule connexion de base-et d'émet-
teur, la première couche de silicium 1 étant constituée dans la
structure finale, par deux parties de couche situées à faible dis-
tance l'une de l'autre Toutefois, en attaquant la seconde couche de silicium 3 de façon que, dans l'étape de la figure 25, subsistent plusieurs parties de cette couche, qui peuvent être munies chacune de parties marginales oxydées 5, il est possible de réaliser des structures plus compliquées dans lesquelles la première couche de silicium 1 est constituée par plusieurs parties situées à faible distance les unes des autres A titre d'exemple, sur la figure 32, on a représenté en coupe transversale une structure de transistor munie de deux connexions de base (l A, 1 C), d'un contact d'émetteur
18316
-15-
1 B et d'un contact de collecteur 1 D, prévus tous sur la face supé-
rieure et constitués tous par des parties de la première couche de silicium 1, structure qui peut être réalisée de cette façon et dans laquelle on a utilisé une configuration d'oxyde partiellement noyée 38 Les parties de couche de silicium 1 A et 1 C sont interconnectées
ailleurs (en dehors du plan du dessin) La zone de contact de col-
lecteur 39 de type n+ est réalisée simultanément avec la zone d'é-
metteur 35, au moyen d'une diffusion à partir de la partie 1 D -forte-
ment dopée de type N de la couche 1, partie qui est située au-
dessus de cette zone.
Les figures 33 à 38 représentent une variante de ce mode
de réalisation, dans laquelle (voir Figure 33) on part de la situa-
tion de la figure 26, toutefois avec la différence que la partie
marginale oxydée 5, elle aussi, a déjà été éliminée Après l'oxyda-
tion de la partie découverte de la couche de silicium 1, opération durant laquelle le bord de la couche de silicium 3 est à nouveau légèrement oxydé (voir figure 34), la partie découverte de la couche de nitrure de silicium 2 est éliminée par attaque chimique sélective (voir figure 35) Ensuite de préférence au cours d'une même-étape d'attaque au plasma, on élimine entièrement la couche de silicium 3
et on pratique en même temps la gorge 8 (figure 36) Après une oxy-
dation légère des parois de la gorge 8, et l'élimination par attaque chimique sélective de la couche de nitrure de silicium 2, on met à découvert la partie de la couche de silicium 1 qui est située au dessous de celle-ci (figure 37) Cette partie peut alors être dopée, par exemple, à l'arsenic, par diffusion ou par implantation ionique, la couche d'oxyde 33 faisant fonction de masque De plus, lors de cette opération la zone d'émetteur 35 est formée dans la zone de base 32 (figure 38) Finalement, sur la partie 1 B de la couche de silicium 1 et sur une partie de l'oxyde 33, on réalise une couche de contact 40, en aluminium par exemple, servant à contacter la zone d'émetteur Le cas échéant, la partie de couche 1 A peut également être munie d'une couche de contact, à travers une fenêtre pratiquée dans la couche d'oxyde 33, alors que la région de collecteur 30,
elle aussi, est munie d'une connexion à un endroit convenable.
Lors de la mise en oeuvre du procédé conforme à l'inven-
tion pour la formation de gorges étroites dans une couche de sili-
_ 16-
cium appartenant au câblage et aux interconnexions d'un circuit in-
tégré, comme dans les exemples des figures 16 à 23, 24 à 31 et 33 à 38, une partie dopée de type p de cette couche de silicium doit être convertie en différents endroits en une partie dopée de type N sans
que la jonction ainsi formée puisse être redresseuse Ce cas se pré-
sente par exemple si la-zone de collecteur d'un transistor npn est reliée à travers ladite couche de silicium à la zone de base d'un
autre transistor npn Une manière très convenable qui selon la tech-
nique décrite dans la-présente demande, permet dans ces cas de join-
dre les parties de couche de silicium de type p et de type N de fa-
çon qu'elle forme une jonction non redresseuse, sera décrite en re-
gard des figures 39 à 45 A titre illustratif, on part ici du procé-
dé tel que décrit dans l'exemple des figures 33 à 38 (qui constitue une variante de l'exemple des figures 24 à 31, à partir-de la figure
26).
A l'endroit de la couche de silicium o viendra se trouver une jonction entre du silicium p et du silicium n, avant de procéder à la formation des couches 1, 2, 3 et 4, respectivement en silicium, en nitrure de silicium, en silicium et en nitrure de silicium, on recouvre une petite region constituée par une petite couche 50 en
siliciure de métal, tel que du Pt Si, de préférence d'une couche iso-
lante 51 en nitrure de silicium ou en oxyde de silicium par exemple
(voir figure 39) Cette étape correspond à celle de la figure 24.
Après qu'on a éliminé, selon la figure 25 une-partie de la couche de silicium 3 et qu'on a oxydé une partie marginale 5, on obtient la structure de la figure 40 Après l'élimination des parties mises à
découvert de la couche de nitrure de silicium 2 et après l'élimina-
tion par attaque chimique de la région d'oxyde 5, on obtient la
structure de la figure 41, qui correspond à l'étape de la figure 33.
A ce moment-là, la partie découverte de la couche de silicium 1 est
fortement dopée de type p par implantation d'ions de bore.
Ensuite, on recouvre cette partie découverte de la couche 1 (de même que le bord de la couche 3) d'une couche d'oxyde 33 par oxydation thermique, après quoi on élimine de façon sélective le nitrure découvert 2 (voir figure 42, qui correspond à l'étape de la
figure 34 -
Après l'élimination de la couche de nitrure 4, on élimine -17- la partie exposée de la couche 1 jusqu'à la couche 51, par attaque chimique au plasma par exemple, de façon à former la gorge ou fente 8; voir figure 43, qui correspond à l'étape de la figure 36 De plus, lors de cette attaque, la couche de silicium 3 est entièrement
éliminée.
Après l'élimination des parties restantes de la couche de ni-
trure de silicium 2, on donne à la partie de couche de silicium 1
ainsi mise à découvert une forte conductivité de type N par implan-
tation d'ions de phosphore par exemple, la couche d'oxyde 33 servant de masque contre cette implantation Ainsi, on obtient la structure de la figure 44 Ensuite on procède à une oxydation légère de la couche 1 de type N (couche d'oxyde 52), après quoi, le cas échéant, on peut former sans inconvénient une seconde couche métallique 53,
entièrement isolée de la couche 1, le siliciure de métal 50 consti-
tuant une bonne connexion ohmique entre les parties de type p et de
type N de la couché 1 On aboutit à la structure finale représen-
tée sur la figure 45 et correspondant à l'étape de la figure 38 (sauf évidemment que sur la figure 38, l'oxyde 52 de la partie de
couche 1 B est éliminé pour établir le contact avec la couche métal-
lique 40) Si le siliciure de métal 50 résiste au processus d'atta-
que utilisé pour former la gorge 8 et s'il y n'y a pas d'inconvé nient à ce que les couches 1 et 53 soient mises en contact (ou si la
couche 53 est absente), il est possible de supprimer la petite cou-
che isolante 51.
Bien que les exemples de réalisation décrits jusqu'ici se rap-
portent tous à la fabrication de dispositifs semiconducteurs bipo-
laires, l'invention n'est nullement limitée à celle-ci Ainsi, par la mise en oeuvre du procédé conforme à l'invention, il est très
possible de fabriquer des dispositifs à effet de champ tels que des.
transistors à effet de champ à deux ou plusieurs électrodes de grille isolées, des dispositifs à couplage de charges (CCD), des
transistors à effet de champ à jonctions (JFET) et d'autres disposi-
tifs de ce genre, bref dans tous les cas o il y a lieu de prati-
quer dans un substrat une ou plusieurs gorges ou fentes très étroi-
tes.
A titre d'exemple, on va décrire en regard des figures 46 à 51 la fabrication d'un dispositif à effet de champ muni de plusieurs
-' 2518316
-18- électrodes de grillé isolées situées à très faible distance les unes
des autres Dans cet exemple, on fait croître sur un corps de sup-
port 60 en silicium de type N une couche d'oxyde thermique 61, l'o-
xyde de grille Sur cette couche 61, on réalise une couche 1 en si-
licium polycristallin d'une épaisseur de l'ordre de 500 nm, à la-
quelle on donne une forte conductivité de type N au moyen d'une dif-
fusion par exemple Sur la couche 1, on réalise une couche anti-oxy-
dante 2 en nitrure de silicium par exemple, et sur cette couche 2, on forme une couche 3 en silicium polycristallin d'une épaisseur de
l'ordre de 50 nm, qui est recouverte d'une autre couche anti-oxydan-
te, en l'occurrence une couche 4, à nouveau en nitrure de silicium.
Ensuite, à des endroits o il est nécessaire, comme dans cet exemple, de former des zones de source et de drain, on élimine la couche 4 par attaque chimique, après quoi on oxyde sur toute leur
épaisseur les parties ainsi mises à découvert de la couche de sili-
cium 3 de façon à former les parties de couche d'oxyde 62 Ainsi, on
obtient la structure représentée schématiquement et en coupe trans-
versale sur la figure 46.
Après cela, (voir figure 47) par attaque chimique, on élimine
localement les couches 4 et 3 de façon à laisser subsister des ban-
des de ces couches (vu en coupe transversale sur la figure 47) En-
suite, par oxydation thermique, on convertit en oxyde des parties
marginales 5 de ces bandes, voir figure 48.
Après cela, on élimine par attaque chimique les parties décou-
vertes de la couche de nitrure 2 de même que la couche de nitrure 4,
voir figure 49 Ensuite, par attaque chimique, on élimine les par-
ties marginales oxydées 5 ainsi que les couches d'oxyde 62, après quoi, par oxydation thermique, on convertit entièrement en oxyde 6
les parties restantes de la couche de silicium 3, des couches d'oxy-
de 7 étant formées simultanément sur les parties découvertes de la couche de silicium plus épaisse 1 Ainsi, on obtient la structure de
la figure 50.
Ensuite, par attaque chimique, on élimine les parties découver-
tes de la couche de nitrure 2, après quoi on élimine les parties
ainsi mises à découvert de la couche de silicium 1 sur toute l'é-
paisseur de cette couche, jusque sur la bouche d'oxyde 61, opération qui se fait par attaque chimique aenplasma par exemple Ainsi, on -19-
obtient une structure d'électrodes de grille constituée par des ban-
des de silicium 1 A à 1 G qui peuvent être situées à très faible dis-
tance les unes des autres ( 1 /um), distance qui est fixée par les
parties marginales oxydées 5, comme dans les exemples précédents.
Les électrodes de grille sont recouvertes en partie par une couche d'oxyde 7, en partie par une couche de nitrure 2, surmontées d'une
couche d'oxyde 6 et, à travers des ouvertures pratiquées respective-
ment dans la couche 7 et les couches 2 et 6, elles peuvent être con-
tactées en dehors du plan du dessin.
Une telle structure d'électrodes de grille peut être appliquée à un transistor MOS muni de plusieurs électrodes de -grille ou à un dispositif à couplage de charges La formation des zones de source
et de drain 63 (contactées en dehors du plan du dessin) peut s'ef-
fectuer, par exemple, par une implantation d'ions de bore dans le corps de silicium 60 à travers la couche d'oxyde 61, implantation
pour laquelle on utilise, par exemple, un masque de laque photosen-
sible 64 qui ne doit pas nécessairement être aligné de façon pré-
cise et qui est indiqué sur-la figure 51 par une ligne en pointillé.
De toute évidence, la formation, oui ou non, de zones de source et
de drain est sans importance pour le procédé suivant lequel on réa-
lise la structure d'électrodes de grille.
Un dispositif à couplage de charges tel que celui de la figure 51 présente l'avantage important que, étant donné la distance très
faible entre les électrodes de grille, il n'est pas nécessaire d'u-
tiliser des électrodes de grille à deux niveaux, qui chevauchent
l'une sur l'autre, ce qui diminue entre autres les capacités parasi-
taires De toute évidence, le dessin n'est que schématique et, en
général, un CCD comportera beaucoup plus d'électrodes de grille.
Un substrat qui, conformément à l'invention, est muni de fentes ou gorges, peut -servir à différentes opérations Si le substrat est utilisé comme couche de masquage, les fentes ou gorges pratiquées dans celui-ci peuvent être utilisées pour des opérations de dopage, par exemple, pour la formation de zones d'interruption de canal de très faibles dimensions Ainsi, dans l'étape de la figure 6, après la formation des gorges 8, on peut procéder à une implantation
d'ions de bore s'effectuant à peu près perpendiculairement à la sur-
face pour former de petites zones 17 d'interruption de canal Pt dans -20la partie inférieure des gorges (zones qui sont indiquées par des
lignes pointillées sur les figures 6 à 9) Le substrat peut égale-
ment être constitué par une couche de masquage, en silieium par
exemple, qui est éliminée après le dopage.
Comme déjà dit, le procédé n'est nullement limité à la forma-
tion de gorges dans des matériaux semiconducteurs A -titre illustra-
tif, on a représenté sur les figures 52 à 54 trois étapes de fabri-
cation d'un condensateur A cet effet, on part (voir figure 52)-d'u-
ne région de substrat-1 en feuille d'aluminium recouverte d'une cou-
che anti-oxydante 2 en oxyde de silicium, d'une couche oxydable 3 en
aluminium et d'une seconde couche anti-oxydante 4 en oxyde de sili-
_ cium Suivant le procédé-décrit en regard des-figures 10 à 15, on obtient à partir de cette étape la structure de la figure 53 qui correspond à la structure de la figure 15 et dans laquelle la couche 7 est en oxyde d'aluminium Après l'élimination par attaque chimique sélective de la couche 7, par exemple, au moyen d'une solution de bichromate de sodium et de H Cl dans de l'eau, on recouvre par une oxydation légère le substrat 1, y compris la gorge 8, d'une mince
couche d'oxyde d'aluminium 70 et on réalise sur l'ensemble une cou-
che métallique 71 qui, elle aussi, peut être en aluminium (figure 54) De cette fa Qon, on a obtenu un condensateur à diélectrique 70
entre les bornes de connexion 72 et 73 La gorge 8 peut être en for-
me de méandre Il est également possible de pratiquer plusieurs gor-
ges La surface effective totale du condensateur est notablement augmentée par la présence des gorges, de sorte qu'il est possible de réaliser à la même surface de substrat une capacité beaucoup plus
grande qu'en l'absence des gorges -
Comme agent d'attaque sélective pour l'oxyde de silicium, on
peut utiliser une solution HF tamponnée, comme agent d'attaque sé-
lective pour l'oxyde d'aluminium une solution d'acide phosphorique et de trioxyde de chrome dans de l'eau, et comme agent d'attaque sélective pour l'aluminium une solution de bichromate de sodium, de
H Cl et d'une trace de chlorure de cuivre dans de l'eau.
Le procédé conforme à l'invention n'est nullement limité aux exemples de réalisation précités Ainsi, la couche d'oxyde peut
être constituée par des matériaux autres que le silicium ou l'alumi-
nium, tels que le zirconium ou le hafnium En général, on peut, uti-
-21- liser comme couches oxydables des matériaux contenant des oxydes
pouvant être attaqués de façon sélective par rapport à ces maté-
riaux De plus, comme couches anti-oxydantes, on peut utiliser des matériaux autres que le nitrure de silicium, en fonction du matériau de la région de substrat et de la couche oxydable De plus, lors de
l'utilisation de deux couches anti-oxydantes, il n'est pas nécessai-
re que celles-ci soient constituées par le même matériau pourvu qu'-
elles puissent être soumises à des attaques chimiques sélectives.
Dans certaines circonstances, une couche anti-oxydante peut être une
couche composée et consister, par exemple, en deux ou plusieurs cou-
ches superposées en matériaux différents tels que le nitrure de si-
licium et l'oxyde de silicium Ainsi, il peut parfois être avanta-
geux, notamment si la eouehe 3 en silicium polycristallin est très mince (d'une épaisseur égale ou inférieure à 50 nm par exemple), de réaliser entre les couches 3 et 4 (voir figure 1) une petite couche très mince en oxyde de silicium qui peut servir à arrêter l'attaque
chimique entre autres lors de l'élimination de la couche 4 (par at-
taque au plasla par exemple).
/
-22 2518316
-22-
Claims (15)
1 Procédé de réalisation d'au moins une gorge étroite ( 8)
dans une région de substrat ( 1), la largeur de la gorge étant déter-
minée par auto-alignement, caractérisé en ce qu'à une surface ( 13)
de la région de substrat on forme au moins une première couche anti-
oxydante ( 2) sur laquelle on forme une couche oxydable ( 3), en ce
qu'on procède à l'élimination sélective de la couche oxydable au-des-
sus d'une partie de la surface de la région de substrat, après quoi de la partie restante de la couche oxydable ( 3) une partie marginale ( 5) est oxydée sur toute son épaisseur, tandis que le reste de la couche oxydable est oxydée au plus sur une partie de son épaisseur seulement, et en ce qu'ensuite, on élimine de façon sélective au moins la partie découverte de la première couche anti-oxydante ( 2) et on soumet la partie mise à découvert de la région de substrat a une oxydation thernnque qui ne s'effectue que sur une partie de son épaisseur et en ce que, par autoalignement, on ne met à découvert
la région de substrat que pratiquement à l'endroit de la partie mar-
ginale oxydée ( 5) et on élimine par attaque ehimique la région de substrat ( 1) sur au moins une partie de son épaisseur pour forfter la gorge ( 8), tout en éliminant ladite partie restante de la couche oxy-_
dable '3) y compris la partie marginale oxydée.
2 Procédé selon la revendication 1, caractérisé en ce qu'a-
près l'élimination de la partie découverte de la première couche antioxydante ( 2), on élimine par attaque chimique toute la partie oxydée ( 5) de la eouche oxydable, après quoi, simultanément avec l'oxydation thermique de la partie mise à découvert de la région de ubstrat} 'on oxyde tohute la partife restante de laàeouche-oxyda ble ( 3) et, par élimination de la partie découverte de la première eouche anti-oxydante ( 2), on met à découvert la partie de la région
de substrat ( 1) située au-dessous de celle-ci.
3 Procédé selon la revendication 2, caractérisé en ce que -
lors de la formation de la'partie marginale oxydée ( 5), le reste de la couche oxydable ( 3) est également oxydé sur une partie de son t
-23 25 18316
épaisseur. 4 Procédé selon la revendication 1, caractérisé en ce que sur la couche oxydable, on réalise une seconde couche anti-oxydante ( 4), qui lors de l'oxydation de ladite partie marginale ( 5), met à
l'abri de l'oxydation la partie restante de la couche oxydable ( 3).
Procédé selon la revendication 4, caractérisé en ce qu'a- près ladite oxydation thermique de la partie mise à découvert de la région de substrat, on procède successivement à l'élimination de la
seconde couche anti-oxydante ( 4) et de la couche oxydable située au-
dessous de celle-ci, à l'élimination de la partie ainsi mise à décou-
vert de la première couche anti-oxydante ( 2) et à l'élimination par attaque chimique de la partie marginale oxydée ( 5) et de la couche d'oxyde thermique ( 33) sur la région de substrat ( 1), après quoi on oxyde à nouveau la région de substrat ( 1) et, par élimination de la partie découverte de la première couche anti-oxydante ( 2), on-met à
découvert la partie de la région de substrat qui est située au-des-
sous de celle-ci.
6 Procédé selon la revendicatiîn 4, caractérisé en ce quaa-
près l'élimination de la partie découverte de la première couche antioxydante ( 2), on élimine la partie marginale oxydée ( 5) et en ce qu'après l'oxydation thermique de la région de substrat < 1), on élimine la seconde couche anti-oxydante ( 4), après quoi, au cours de la formation par attaque chimique de la gorge ( 8) dans la partie mise
à découvert de la région de substrat ( 1), on élimine en outre la cou-
che oxydable ( 3).
7 Procédé selon la revendication 4, caractérisé en ce qu'a-
près la formation de la partie marginale oxydée ( 5), on élimine en-
tièrement la seconde couche anti-oxydante ( 4) dans son entier alors que la première couche anti-oxydante ( 2) n'est éliminée que sur une partie de'son épaisseur; en ce'qi'ehsuite, on procède successivement
à l'élimination sélective de la couche oxydable ( 3) et à l'élimina-
tion des parties de la première couche anti-oxydante ( 2) qui ne sont pas situées au-dessous de la partie marginale oxydée, après quoi on élimine la partie marginale oxydée, et en ce qu'ensuite, on oxyde la partie mise à découvert de la région de substrat ( 1), après quoi on
procède à l'élimination sélective de la partie restante de la pre-
mière couche anti-oxydante ( 2).
-24 25 18316
8 Procédé selon l'une quelconque des revendications précé-
dentes, caractérisé en ce que la région de substrat ( 1) est consti-
tuée par un matériau semiconducteur.
9 Procédé selon l'une quelconque des revendications préèé-
dentes, caractérisé en ce qu'après la formation par attaque chimique de la gorge ( 8), on procède à une oxydation thermique pour revêtir
la gorge d'une couche d'oxyde ( 9).
Procédé selon la revendication 9, caractérisé en ce que sous l'effet de l'oxydation thermique, la gorge ( 8) est entièrement
remplie d'oxyde ( 9).
11 Procédé selon l'une quelconque des revendications 8 à 10,
caractérisé en ce que la région de substrat ( 1) comporte une premiè-
re région en forme de couche ( 12) contigue à la surface et d'un pre-
mier type de conductivité, région qui forme une jonction pn avec une seconde région ( 11) de second type de conductivité, opposé, située audessous de celle-ci, et en ce que la gorge ( 8) s'étend sur toute
l'épaisseur de la première région ( 12)-en forme de couche.
12 Procédé selon la revendication 11, caractérisé en ce que
la seconde région ( 11) est constituée par une couche enterrée si-
tuée sur une troisième région semiconductrice ( 10) de premier type de conductivité, et en ce que la gorge ( 8) s'étend jusque dans la troisième région ( 10) en traversant toute l'épaisseur de la couche
-enterrée ( 12).
13 Procédé selon l'une quelconque des revendications précé-
dentes, caractérisé en ce que la région de substrat ( 1) est consti-
tuée par une couche de silicium réalisée sur un corps de support, et en ee que la gorge ( 8) forme une ouverture en fente s'étendant
sur toute l'épaisseur de cette couche de silicium ( 1).
14 Procédé selon la revendication 13, caractérisé en ce que -le c 6 rps de 'suppôrt èst uni cris 'seniconiducteur ( 60) au moins par-' tiellement recouvert d'une couche isolante ( 61) et en ce que les parties ( 1 A-9) de la couche de silicium séparées par la fente ou les fentes ( 8) constituent au moins deux électrodes de grille d'un
dispositif à effet de champ, situées sur la couche isolante ( 61).
15 Procédé selon la revendication 14, caractérisé en ce que
les électrodes de grille ( 1 A-9) appartiennent à un dispositif à cou-
plage de charges (CCD).
-25- 16 Procédé selon la revendication 13, caractérisé en ce qu'à l'endroit o la couche de silicium servant de région de substrat ( 1) présente une jonction entre des parties (l A) de couche de type n (l B) et de type p, avant de réaliser cette couche de silicium, on forme sur la couche isolante ( 31) un tiot ( 50) en siliciure de métal,
au-dessus duquel on pratique ladite gorge ( 8).
17 Procédé selon la revendication 16, caractérisé en ce qu'on réalisé sur l'ilÈt ( 50) en silieiure de métal une couche isolante
( 51) résistant à l'attaque chimique servant à former la gorge ( 8).
18 Procédé selon l'une quelconque des revendications pr 6 cé-
dentes, caractérisé en ce que comme couche oxydable ( 3), on utilise
une couche de silicium.
19 Procédé selon l'une quelconque des revendications précé-
dentes, caractérisé en ce que les couches anti-oxydantes ( 2, 4) pré-
sentes contiennent du nitrure de silicium.
Procédé selon l'une quelconque des revendications précé-
dentes, caractérisé en ce que la région de substrat ( 1) munie des fentes ( 8) sert de masque lors d'un processus de dopage au cours duquel, à travers les fentes, im dopant ( 17) est introduit dans
mne région semiconductrice située au-dessous de la région de subs-
trat. 21 Dispositif comportant une région de substrat ( 1) munie d'ine gorge ou fente ( 8) étroite, réalisée par la mise en oeuvre
du procédé selon l'une quelconque des revendications précédentes.
- j 1
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8105559A NL8105559A (nl) | 1981-12-10 | 1981-12-10 | Werkwijze voor het aanbrengen van een smalle groef in een substraatgebied, in het bijzonder een halfgeleidersubstraatgebied. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2518316A1 true FR2518316A1 (fr) | 1983-06-17 |
| FR2518316B1 FR2518316B1 (fr) | 1985-10-31 |
Family
ID=19838515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8220394A Expired FR2518316B1 (fr) | 1981-12-10 | 1982-12-06 | Procede de realisation d'une gorge ou fente etroite dans une region de substrat notamment une region de substrat semi-conductrice |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US4449287A (fr) |
| JP (1) | JPS58107637A (fr) |
| CA (1) | CA1203323A (fr) |
| CH (1) | CH661150A5 (fr) |
| DE (1) | DE3245064A1 (fr) |
| FR (1) | FR2518316B1 (fr) |
| GB (1) | GB2111304B (fr) |
| IE (1) | IE54307B1 (fr) |
| IT (1) | IT1191118B (fr) |
| NL (1) | NL8105559A (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3329074A1 (de) * | 1983-08-11 | 1985-02-28 | Siemens AG, 1000 Berlin und 8000 München | Verhinderung der oxidationsmitteldiffusion bei der herstellung von halbleiterschichtanordnungen |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59119848A (ja) * | 1982-12-27 | 1984-07-11 | Fujitsu Ltd | 半導体装置の製造方法 |
| NL8302541A (nl) * | 1983-07-15 | 1985-02-01 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting, en halfgeleiderinrichting vervaardigd volgens de werkwijze. |
| NL8303179A (nl) * | 1983-09-15 | 1985-04-01 | Philips Nv | Halfgeleiderinrichting. |
| NL8400224A (nl) * | 1984-01-25 | 1985-08-16 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting en inrichting vervaardigd door toepassing daarvan. |
| JPS618945A (ja) * | 1984-06-25 | 1986-01-16 | Nec Corp | 半導体集積回路装置 |
| NL8402223A (nl) * | 1984-07-13 | 1986-02-03 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting en inrichting, vervaardigd door toepassing daarvan. |
| US4574469A (en) * | 1984-09-14 | 1986-03-11 | Motorola, Inc. | Process for self-aligned buried layer, channel-stop, and isolation |
| US4583282A (en) * | 1984-09-14 | 1986-04-22 | Motorola, Inc. | Process for self-aligned buried layer, field guard, and isolation |
| NL8402859A (nl) * | 1984-09-18 | 1986-04-16 | Philips Nv | Werkwijze voor het vervaardigen van submicrongroeven in bijvoorbeeld halfgeleidermateriaal en met deze werkwijze verkregen inrichtingen. |
| FR2573919B1 (fr) * | 1984-11-06 | 1987-07-17 | Thomson Csf | Procede de fabrication de grilles pour circuit integre |
| NL8500771A (nl) * | 1985-03-18 | 1986-10-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een op een laag siliciumoxide aanwezige dubbellaag - bestaande uit poly-si en een silicide - in een plasma wordt geetst. |
| US4650544A (en) * | 1985-04-19 | 1987-03-17 | Advanced Micro Devices, Inc. | Shallow groove capacitor fabrication method |
| NL8501338A (nl) * | 1985-05-10 | 1986-12-01 | Philips Nv | Ladingsgekoppelde halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| US4648937A (en) * | 1985-10-30 | 1987-03-10 | International Business Machines Corporation | Method of preventing asymmetric etching of lines in sub-micrometer range sidewall images transfer |
| IT1213457B (it) * | 1986-07-23 | 1989-12-20 | Catania A | Procedimento per la fabbricazione di dispositivi integrati, in particolare dispositivi cmos adoppia sacca. |
| US4735681A (en) * | 1986-08-15 | 1988-04-05 | Motorola Inc. | Fabrication method for sub-micron trench |
| EP0694959A3 (fr) * | 1989-07-03 | 1997-12-29 | AT&T Corp. | Formation de rainures par attaque chimique dans un dispositif semi-conducteur à circuits intégrés |
| JP2741964B2 (ja) * | 1991-04-15 | 1998-04-22 | シャープ株式会社 | 半導体装置の製造方法 |
| US5314836A (en) * | 1992-09-15 | 1994-05-24 | Eastman Kodak Company | Method of making a single electrode level CCD |
| KR960014456B1 (ko) * | 1994-01-19 | 1996-10-15 | 현대전자산업 주식회사 | 트렌치형 소자분리구조를 갖는 반도체 장치 및 그 제조방법 |
| US5696020A (en) * | 1994-11-23 | 1997-12-09 | Electronics And Telecommunications Research Institute | Method for fabricating semiconductor device isolation region using a trench mask |
| KR0148602B1 (ko) * | 1994-11-23 | 1998-12-01 | 양승택 | 반도체 장치의 소자 격리방법 |
| JP2715972B2 (ja) * | 1995-03-04 | 1998-02-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3393286B2 (ja) * | 1995-09-08 | 2003-04-07 | ソニー株式会社 | パターンの形成方法 |
| US5858256A (en) * | 1996-07-11 | 1999-01-12 | The Board Of Trustees Of The Leland Stanford, Jr. University | Method of forming small aperture |
| US6828082B2 (en) | 2002-02-08 | 2004-12-07 | Chartered Semiconductor Manufacturing Ltd. | Method to pattern small features by using a re-flowable hard mask |
| US20040266155A1 (en) * | 2003-06-30 | 2004-12-30 | Chartered Semiconductor Manufacturing Ltd. | Formation of small gates beyond lithographic limits |
| US7056757B2 (en) | 2003-11-25 | 2006-06-06 | Georgia Tech Research Corporation | Methods of forming oxide masks with submicron openings and microstructures formed thereby |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0010624A1 (fr) * | 1978-11-03 | 1980-05-14 | International Business Machines Corporation | Procédé pour la réalisation d'ouvertures de masque très petites pour la fabrication de circuits intégrés à semiconducteurs |
| US4334348A (en) * | 1980-07-21 | 1982-06-15 | Data General Corporation | Retro-etch process for forming gate electrodes of MOS integrated circuits |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1527894A (en) * | 1975-10-15 | 1978-10-11 | Mullard Ltd | Methods of manufacturing electronic devices |
| JPS5373973A (en) * | 1976-12-14 | 1978-06-30 | Matsushita Electric Ind Co Ltd | Manufacture for semiconductor device |
| JPS5472972A (en) * | 1977-11-24 | 1979-06-11 | Toshiba Corp | Manufacture of semiconductor device |
| US4274909A (en) * | 1980-03-17 | 1981-06-23 | International Business Machines Corporation | Method for forming ultra fine deep dielectric isolation |
-
1981
- 1981-12-10 NL NL8105559A patent/NL8105559A/nl not_active Application Discontinuation
-
1982
- 1982-12-06 IT IT24636/82A patent/IT1191118B/it active
- 1982-12-06 DE DE19823245064 patent/DE3245064A1/de active Granted
- 1982-12-06 FR FR8220394A patent/FR2518316B1/fr not_active Expired
- 1982-12-06 GB GB08234745A patent/GB2111304B/en not_active Expired
- 1982-12-07 CH CH7115/82A patent/CH661150A5/de not_active IP Right Cessation
- 1982-12-07 IE IE2900/82A patent/IE54307B1/en unknown
- 1982-12-08 US US06/447,844 patent/US4449287A/en not_active Expired - Lifetime
- 1982-12-09 CA CA000417321A patent/CA1203323A/fr not_active Expired
- 1982-12-10 JP JP57216750A patent/JPS58107637A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0010624A1 (fr) * | 1978-11-03 | 1980-05-14 | International Business Machines Corporation | Procédé pour la réalisation d'ouvertures de masque très petites pour la fabrication de circuits intégrés à semiconducteurs |
| US4334348A (en) * | 1980-07-21 | 1982-06-15 | Data General Corporation | Retro-etch process for forming gate electrodes of MOS integrated circuits |
Non-Patent Citations (2)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN, vol. 20, no. 4, septembre 1977, pages 1376-1378, NEW YORK (US), S.A. ABBAS et al.:"Extending the minimal dimensions of photolithographic integrated-circuit fabrication processing" * |
| IBM TECHNICAL DISCLOSURE BULLETIN, vol. 23, no. 4, septembre 1980, pages 1405-1407, NEW YORK (US), C.T. HORNG et al.: "Device isolation by using a narrow Si02 trench". * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3329074A1 (de) * | 1983-08-11 | 1985-02-28 | Siemens AG, 1000 Berlin und 8000 München | Verhinderung der oxidationsmitteldiffusion bei der herstellung von halbleiterschichtanordnungen |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3245064C2 (fr) | 1992-05-14 |
| CA1203323A (fr) | 1986-04-15 |
| IT8224636A0 (it) | 1982-12-06 |
| US4449287A (en) | 1984-05-22 |
| GB2111304A (en) | 1983-06-29 |
| JPH059939B2 (fr) | 1993-02-08 |
| FR2518316B1 (fr) | 1985-10-31 |
| IE822900L (en) | 1983-06-10 |
| JPS58107637A (ja) | 1983-06-27 |
| IT8224636A1 (it) | 1984-06-06 |
| CH661150A5 (de) | 1987-06-30 |
| DE3245064A1 (de) | 1983-06-16 |
| IE54307B1 (en) | 1989-08-16 |
| GB2111304B (en) | 1985-09-11 |
| NL8105559A (nl) | 1983-07-01 |
| IT1191118B (it) | 1988-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2518316A1 (fr) | Procede de realisation d'une gorge ou fente etroite dans une region de substrat notamment une region de substrat semi-conductrice | |
| EP0005720B1 (fr) | Procédé de fabrication de transistors à effet de champ et à porte isolée à canal efficace très court | |
| JP3976882B2 (ja) | トレンチゲート構造を持つｍｏｓ型半導体装置の製造方法 | |
| JP2901444B2 (ja) | 半導体デバイス及びその製造方法 | |
| US4613402A (en) | Method of making edge-aligned implants and electrodes therefor | |
| FR2748157A1 (fr) | Dispositif a semiconducteurs comportant une structure silicium sur isolant et procede de fabrication de ce dispositif | |
| FR2533370A1 (fr) | Procede de fabrication d'un dispositif mos a contacts auto-alignes | |
| EP0013342B1 (fr) | Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur | |
| EP0022388B1 (fr) | Procédé de fabrication d'un transistor à effet de champ du type DMOS à fonctionnement vertical | |
| EP0057126A2 (fr) | Procédé de fabrication d'une structure de transistors | |
| KR940007654B1 (ko) | 불휘발성 반도체 메모리장치의 제조방법 | |
| FR2656737A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur du type a canal entre deux portes isolees notamment de sit. | |
| EP0069606B1 (fr) | Transistor à effet de champ vertical à jonction et procédé de fabrication | |
| FR2496342A1 (fr) | Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication | |
| EP0190243B1 (fr) | Procede de fabrication d'un circuit integre de type mis | |
| FR2485261A1 (fr) | Fabrication mos auto-alignee | |
| JPH0697190A (ja) | Ｍｏｓトランジスタの製造方法 | |
| FR2483685A1 (fr) | Transistor de puissance a effet de champ (fet) du type v-mos a grille maillee | |
| FR2734403A1 (fr) | Isolement plan dans des circuits integres | |
| EP0060761B1 (fr) | Transistor bipolaire latéral sur isolant et son procédé de fabrication | |
| EP0065464B1 (fr) | Procédé de fabrication de circuits intégrés de type MOS | |
| US6821853B1 (en) | Differential implant oxide process | |
| FR2576710A1 (fr) | Procede d'obtention d'une diode dont la prise de contact est auto-alignee a une grille | |
| FR2664742A1 (fr) | Dispositif a semi-conducteur pour memoire vive dynamique et son procede de fabrication. | |
| FR2464561A1 (fr) | Structure de transistors complementaires (cmos) et son procede de fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name | ||
| ST | Notification of lapse |