DE3123865A1 - Signalformerschaltung fuer digital-signale - Google Patents
Signalformerschaltung fuer digital-signaleInfo
- Publication number
- DE3123865A1 DE3123865A1 DE19813123865 DE3123865A DE3123865A1 DE 3123865 A1 DE3123865 A1 DE 3123865A1 DE 19813123865 DE19813123865 DE 19813123865 DE 3123865 A DE3123865 A DE 3123865A DE 3123865 A1 DE3123865 A1 DE 3123865A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- circuit
- circuit according
- threshold level
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
- H03K5/088—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback modified by switching, e.g. by a periodic signal or by a signal in synchronism with the transitions of the output signal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Manipulation Of Pulses (AREA)
- Digital Magnetic Recording (AREA)
- Dc Digital Transmission (AREA)
Description
*■ :~ : ::"■ -*."- ' Sony corporation
ter meer · müller · steinm.eiste^" :.."' :.. '* * : _ : . :. s 81 p100 ^^
BESCHREIBUNG
Die Erfindung betrifft eine Signalformerschaltung für Digitalsignale, die insbesondere auf ein magnetisches
Speichermedium aufgezeichnet und später zu übertragungszwecken
über ein entsprechendes Wiedergabegerät wieder abgegriffen werden.
Es ist ein mit Puls-Code-Modulation("PCM" im folgenden) arbeitendes
Aufzeichnungs/Wiedergabegerät bekannt, bei dem die Aufzeichnung der codierten Tonsignale (PCM-Signal) mit
einem Videobandgerät ("VTR-Gerät" im folgenden) in Schrägspuraufzeichnung
erfolgt. Bei der Aufzeichnung dieser Signale in PCM-Codierung kommt die Frequenz der PCM-codierten
Daten (beispielsweise 1,3 bis 1,4 MHz) sehr nahe an die maximale Übertragungsfrequenz des Aufzeichnungs/Wiedergabegeräts
heran, um eine gute Qualität mit hoher Auflösung gewährleisten zu können, d.h. die Digitalsignale weisen eine
hohe Anzahl von Bits auf. In diesem Fall einer verlangten hohen Auflösung ist die Signalform der wiedergegebenen PCM-Signale
nicht rechteckförmig, also im Sinne einer Schaltfunktion schwankend zwischen "0" und "1", sondern eher sinusförmig.
Außerdem enthält das wiedergegebene PCM-Signal mehr oder weniger große Zeitbasisfehlerkomponenten (Jitter-Komponenten)
aufgrund von Schwankungen der Bandlaufgeschwindigkeit und der Drehzahl der Magnetkopftrommel. Auch ändern sich der
Pegel des wiedergegebenen PCM-Signals in Abhängigkeit vom
Obertragungs-Verstärkungsgrad (Übertragungsgewinn) in Abhängigkeit
von der Zeit oder allgemeiner ausgedrückt, von der Übertragungskennlinie des elektromagnetischen Übertragungssystems.
Um eine bessere Signalqualität bei der Wiedergabe zur Verfügung zu haben, ist es erforderlich, das vom Speichermedium ausge-
Sony eo!
-: :l~ :" :'.'. ■·.'.· S8IPI00
TER MEER · MÜLLER · STEINMBiSXEIi?- : . ; 3 ' : ;
— 6 —
lesene Signal in bezug auf einen genauen Schwellenpegel zu
begrenzen, um die gewünschte Form eines eindeutigen Digitalsignals zu erhalten.
Bei einer Art einer bekannten Signalformerschaltung wird der Pegel des wiedergegebenen Signals über eine AGC-Schaltung
festgelegt (AGC = Automatic Gain £ontrol = Automatische
Verstärkungsregelung), und das wiedergegebene Signal wird unter bezug auf einen festen Schwellenpegel begrenzt. Bei
einer anderen bekannten Signalformerschaltung werden die Bezugs- oder Grundpegelabschnitte des wiedergegebenen Signals,
die das Format von Videosignalen aufweisen, auf einen festen Pegel geklemmt; der Spitzenwert des wiedergegebenen
Signals wird abgefragt und das auf festen Pegel fixierte wiedergegebene Signal wird auf 50% des Spitzenwertes begrenzt.
Bei der einen Art von bekannten Wellenformschaltungen ergeben sich Probleme aus der Spannungsprüfung für die AGC-Schaltung.
und über den AGC-Verstärker entstehen Fehler, so daß sich ein Digitalsignal mit genauer Pulsbreite nicht gewährleisten
läßt. Insbesondere spricht die AGC-Spannungsprüfschaltung nur
mit einiger Verzögerung aufgrund von unvermeidbaren Zeitkonstanten an. Diese Schaltung ist insbesondere beim Suchbetrieb
mit hoher Geschwindigkeit nicht in der Lage, großen Pegeländerungen ausreichend rasch zu folgen.
Bei der anderen Art von bekannten Signalformerschaltungen für den hier in Rede stehenden Zweck spricht der Spitzendetektor nur
mit einiger Verzögerung auf das wiedergegebene Signal an. Dementsprechend sollte das zu begrenzende,vom Speichermedium ausgelesene
Signal verzögert sein; es wird also eine Verzögerungsleitung erforderlich, welche die Gesamtschaltung komplizierter
-; ;.. : ;;.. -,.. ■ -; SONY CORPORATION
TER MEER · MÖLLER ■ STEINMRISTER* : :: l't ' ' S81P1OO
macht. Dabei wird ein Pseudosignal, und zwar ein Doppelsignal
in das wiedergegebene PCM-Signal im Format des Videosignals
eingeblendet, das einigen Einfluß auf den Schwellenpegel hat. Eine befriedigend genaue Signalformung läßt sich
dann nicht erreichen. Außerdem ist die Übertragungskennlinie des Aufzeichnungsmediums nicht-linear. Wird das wiedergegebene
Signal auf einen Schwellenpegel von 50% des Spitzenwerts des wiedergegebenen Signals begrenzt, so sind die Pulsbreiten der
Digitalsignalabschnitte "1" und "0" einander nicht gleich.
Da der Begrenzerpegel für das wiedergegebene Signal nicht genau stimmt, ist die Anzahl der Fehlerbits (Fehleranteile)
größer. Das daraus gewönne wiederaugebende Analogsignal zeigt
Verzerrungen und Schalt-Rauschanteile und dergleichen.
Der Erfindung liegt damit die Aufgabe zugrunde, eine Wellenoder Signalformerschaltung für Digitalsignale zu schaffen,
mit welcher sich die durch das übertragungssystem mit einem magnetischen Aufzeichnungs- und Wiedergabegerät verzerrten
Digitalsignale auf einen genauen Schwellenpegel hin begrenzen lassen, so daß Digitalsignale gewonnen werden, deren hohe
bzw. niedrige Signalabschnitte regelmäßige gleichmäßige Pulsbreiten aufweisen. Insbesondere soll die zu schaffende Signalformerschaltung
auch für Digitalsignale geeignet sein, die erhebliche Pegelschwankungen aufweisen und es soll auch im
Süchbetrieb bei raschem Durchlauf des Speichermediums eines Aufzeichnungs- und Wiedergabegeräts ein genaues Digitalsignal
gewonnen werden können.
Die erfindungsgemäße Lösung ist im Patentanspruch 1 angegeben.
Vorteilhafte Weiterbildungen des Erfindungsgedankens sind in
Unteransprüchen gekennzeichnet.
J IZdtfbb
: >". . : ·". . '.- SONY CORPORATION
TER MEER -MÜLLER ■ STEINMtEISTKR * - · - - S81P10Q
Die Lösung der gestellten Aufgabe wird erfindungsgemäß dadurch
erreicht, daß die Signalformerschaltung der im Oberbegriff von Patentanspruch 1 genannten Art eine die Pulsbreiten
der einen hohen und der einen niedrigen Pegel aufweisenden Signalabschnitte des begrenzten Digitalsignals
überwachende Prüfschaltung und ferner eine Steuerschaltung besitzt, welche den Schwellenpegel der Begrenzerschaltung,
je nach dem ob die Pulsbreiten der Signalabschnitte mit dem hohen oder dem niedrigen Pegel kurzer als beim normalisierten
Digitalsignal sind, entweder absenkt oder anhebt.
Nachstehend werden einige die Merkmale der Erfindung aufweise: Ausführungsbeispiele unter Bezugnahme auf eine Zeichnung
näher erläutert. Darin zeigen:
Fig. 1 ein schematisches Schaltbild zu einem ersten Ausführungsbeispiel
einer erfindungsgemäßen Signalformerschaltung für reproduzierte PCM-Signale,
Fig. 2A und 2B an bestimmten Schaltungspunkten in Fig.
auftretende Signalformen,
Fig. 3A, 3B und 3C ein unbeschnittenes eingehendes bzw. beschnittene PCM-Signale, und
Fig. 4 ein schematisches Schaltbild zu einem anderen Ausführungsbeispiel der Erfindung.
Dem Eingang der in Fig. 1 schematisch dargestellten erfindungsgemäßen
Signalformerschaltung wird ein mittels eines VTR-Gerätes reproduziertes PCM-Signal a im Format des VIDEO-Signa]
zugeführt. Obwohl derartige Signale als Rechteck-Digitalsignal aufgezeichnet werden, sind die in Fig. 2A dargestellten wieder
gegebenen PCM-Signale a sinusförmig. Bei dem vorliegenden Ausführungsbeispiel ist das wiedergegebene PCM-Signal ein sog.
NRZ-Signal (= Non-Return to Zero) mit nur einer Polarität.
copy
BAD ORIGINAL ORIGINAL INSPECTED
SONY corporation
S81P100
Pie so zugeführten PCM-Signale a gelangen in eine Klemmstufe 1,
welche den Fußpegel der wiedergegebenen Signale auf einen festen Pegelwert klemmt und ihren Ausgang an eine Begrenzerschaltung
3 abgibt, die in sich einen Pegelkomparator 2 sowie weiter unten beschriebenen Schwellenpegel enthält und in Fig. 2B
dargestellte normalisierte PCM-Signale b ausgibt, die bei annähernd gleichen Pulsbreiten fortlaufend zwischen NULL und
EINS wechseln.
Dieser Ausgang b der Begrenzerschaltung 3 gelangt in ein Schieberegister
4 für 8 Bits, dem Taktsignale CP von Ve der Dauer T
des in Fig. 2B dargestellten PCM-Signals an seinem Takteingang zugeführt werden. Durch die Taktsignale mit der achtfachen
Frequenz des PCM-Bit-Taktes werden die Bit-Daten des PCM-Signals im Schieberegister 4 gespeichert und in acht bitparallele Ausgänge
unterteilt,welche die Länge eines Bit des PCM-Signals
bestimmen. Daraus ist erkennbar ob der Begrenzungspegel in Ordnung ist oder nicht. Hier sei angenommen, daß der EINS-Pegel
eine kürzere Pulsbreite als die NULL-Pegel haben. Beim Durchgang eines EINS-Signals durch das Schieberegister 4 enthalten
dessen Ausgänge ein oder mehrere NULL-Bits.
Die Parallelausgänge des Schieberegisters 4 gelangen in einen wie dargestellt aus Invertern I1 bis I. sowie UND-Gliedern G.
und G- gebildeten Diskriminator 5, der je nachdem ob die Bit-Länge
des PCM-Signals kürzer oder langer als die normale Zeitdauer ist ein Prüfsignal g1 oder g« an eine Latch- oder Speicherschaltung
6 abgibt, welche dafür je ein Flip-Flop F1 bzw. F2
enthält. F1 gibt ein Steuersignal DWN zur Absenkung des Schwellenpegels,
und F2 ein Steuersignal UP zur Hebung des Schwellenpegels
der Begrenzerschaltung 3 ab. Diese Steuersignale DWN und UP werden über je einen Pufferverstärker 7 bzw. 8 an einen zugeordneten
Steueranschluß einer Schaltstufe 9 bzw. 10 abgegeben,
COPY
ORIGINAL INSPECTED
- ]Ί :"■'.'. ■'. SONY CORPORATION
TER MEER -MÜLLER · STEINMEIStSR" - - ~- ' '. S81P100
- 10 -
deren beweglicher Kontakt jeweils mit einer negativen bzw. positiven
Stromquelle -V bzw. +V verbunden ist. Die feststehenden Kontakte der Schaltstufen 9 und 10 sind jeweils über einen Widei
stand 11 bzw. 12 an den negativen Bezugseingang des Komparators
.2 angeschlossen, der außerdem über einen Kondensator 13 mit Mass verbunden ist. Wenn das Steuersignal DWN hoch geht wird die
Schaltstufe 9 durchgeschaltet und gleichzeitig der negative Eingang des Komparators 2 mit einer Zeitkonstante abgesenkt, die
von dem Kondensator 13 sowie dem Widerstand 11 abhängt und etwa
einige -zig Millisekunden dauern kann. Wenn dagegen das Steuersignal UP hochgeht', dann schließt di'e andere Schaltstufe 10 und
erhöht dabei den Schwellenpegel mit einer von dem Kondensator 12 und Widerstand 12 abhängigen Zeitkonstante.
Fehlen die Steuersignale DWN und UP, dann erhält der Negativeingang
des Komparators 2 eine Schwellenspannung, die durch einen aus Widerständen 15 und 16 bestehenden sowie mit einer definier
ten Spannungsquelle verbundenen Spannungsteiler festgelegt ist.
Dieser negative Komparator-Eingang kann auch mit 50% vom Spitzen
wert des Ausgangs der Klemmstufe 1 gespeist werden. In dem Fall 0 hält ein nicht dargestellter Spitzenwertdetektor diesen Ausgangs
spitzenwert der Schaltung 1 fest und gibt ihn an den Eingang 17
der Spannungsteilerschaltung .15,16 ab.
Nachstehend wird in Verbindung mit Fig. 3 die Funktion der Signalformerschaltung
aus Fig. 1 erläutert. Für das vergrößert dargestellte wiedergegebene PCM-Signal a können durch den Komparato
2 verschiedene, in Fig. 3A mit unterbrochenen Linien dargestellte Schwellenpegel L1 bis L vorgegeben werden. Das Signal a hat
eine positive Seite EINS und eine negative Seite NULL. Wenn das reproduzierte PCM-Signal a am höheren Schwellenpegel L2 abgeschnitten
wird, gibt die Begrenzerschaltung 3 das beschnittene Ausgangssignal b (PCM-Signal) an das Schieberegister 4 ab, wo
es mit der 8-fachen Frequenz des Bit-Takts verschoben wird.
COPV ORIGINAL INSPECTED
■- :-._ : ::- \.." ■" sony corporation
ter meer -müller ■ steiniy:ei3ter :._" ' " . s81p100
- 11 -
Jedesmal wenn der EINS-Abschnitt des PCM-Signals b von Fig. 3B
das Schieberegister 4 passiert gibt dieses für je acht Verschiebungen als parallele Ausgänge die Bits b1 bis bR in der
Form "00111100" aus. In diesem Zustand sind die Ausgänge der der 1. und 8. Bits b.. und bg = NULL und die Ausgänge der 4. und
5. Bits b. und b5 = EINS.
Der Diskriminator 5 liefert die Ausgänge der 1. und 8. Bits b1 und b„ des Schieberegisters über die Inverter I1 und I.
an zwei der Eingänge von UND-Glied G1, und ferner die Ausgänge
der 4. und 5. Bits b. und b_ an die anderen beiden Eingänge
von UND-Glied G1, so daß dessen Ausgang hoch geht und als Prüfsignal
g1 an den Takteingang CK des Flip-Flop F1 gelangt.
Dieses liest einen Dateneingang mit hohem Pegel (+V) aus und wird gesetzt. Jetzt steht am Q-Ausgang von F1 das Steuersignal
DWN bereit, um durch Schließen der Schaltstufe 9 den Schwellenpegel des Komparators 2 zu senken.
Mit jedem Durchgang des PCM-Signals b durch das Schieberegister 4 ändern sich die Ausgänge der Schieberegister-Bits b1 bis b«
laufend "11110000", "00001111",.und so fort. Da bei diesem Ablauf
immer entweder das erste oder achte Bit b.. oder bg nicht
NULL ist, entsteht kein Prüfsignal g1.
Wenn das Beschneiden des PCM-Signals a auf einen der Schwellenpegel
L. bis L- erfolgt und der NULL-Abschnitt dieses Signals
das Schieberegister 4 passiert, dann werden sämtliche parallelen Bit-Ausgänge b,. bis b„ des Schieberegisters NULL. Wenn
• mehr als zwei aufeinanderfolgende NULL-Abschnitte des PCM-Signals a auf einen der Schwellenpegel L7 bis Lg beschnitten
werden und das Schieberegister passieren, dann werden sämtliche parallelen Bit-Ausgänge b.. bis bg ebenfalls NULL. In
beiden Fällen sollte das pagelsenkend wirkende Steuersignal
COPY
ORIGINAL FNSPECTZD-
J Ί ^ J d 6 b
SONY CORPORATION TER MEER · MÜLLER ■ STEINMEI3TCR ; ' S81P1 00
- 12 -
gesperrt und nicht erzeugt werden. Deshalb werden zu gleicher Zeit die 4. und 5. Bit-Ausgänge b. und b^ des Schieberegisters
4 EINS, und durch deren Addition entsteht das Prüfsignal g1·
Bei Beschneidung des PCM-Signals auf einen der Schwellenpegel L1 bis L entsteht das Steuersignal DWN
Im Fall der Beschneidung des PCM-Signals a auf den zu niedrigen Schwellenpegel L« entsteht das PCM-Signal b in Fig. 3C,
un d wenn dessen EINS-Abschnitt das Schieberegister 4 passiert, entsteht das Steuersignal DWN nicht, vielmehr werden beim
Durchgang des NüLL-Abschnitts dieses Signals b die parallelen
Bit-Ausgänge des Schieberegisters b bis bQ = "11000011". Es
werden vom Diskriminator 5 an zwei der Eingänge des UND-Gliedes G2 der 1. und 8. Bit-Ausgang b^ und b , und an die anderen
beiden Eingänge von G3 der 4. und 5. Bit-Ausgang b4 und b5
über den Inverter I2 bzw. I3 geleitet. Daraufhin gibt das UND-Glied
G0 das Prüfsignal g~ an den Takteingang CK des Flip-Flop
F» ab, um es zu setzen und an dessen Q-Ausgang das Steuersignal
UP entstehen zu lassen, welches durch Schließen der Schaltstufe den Schwellenpegel der Begrenzerschaltung 3 anhebt.
0 Das Steuersignal UP kann im Bereich der Schwellenpegel L7 bis
Lq entstehen. Die Bedingungen für eine Abgabe des Prüfsignals
g durch UND-Glied G„ ähneln denen beim Durchgang des EINS-Abschnitts
des PCM-Signals a durch das Schieberegister 4.
In der erläuterten Weise werden abwechselnd die Signalabschnitt( EINS und NULL des der Schaltung 3 entnommenen PCM-Signals b
ausgewertet und abhängig von dem Auswerteergebnis so angepaßt, daß die Signalabschnitte EINS und NULL gleiche Impulsbreiten
bekommen.
Die Steuersignale DWN und UP aus den Flip-Flops F1 und F3 der
Schaltung 6 werden einem NAND-Glied G3 zugeführt, welches
INSPECTED
TER MEER · MÜLLER
SONY CORPORATION S81P100
- 13 -
in dem Fall daß beide Signale DWN und UP auf EINS hochliegen, einen tiefen Ausgang NULL an ein nachgeschaltetes UND-Glied
G abgibt, dessen Ausgang dadurch ebenfalls NULL wird und die
4
Flip-Flops F1 und F„ rücksetzt. Wenn das PCM-Signal auf dem Schwellenpegel L- (Fig. 3A) beschnitten wird, erfolgt über das wie erläutert erzeugte Steuersignal eine Absenkung, und wenn dagegen auf dem tiefen Schwellenpegel L7 beschnitten wird, erfolgt durch das Steuersignal UP eine Anhebung des Schwellenpegelwertes. Mit der Löschung bzw. Rücksetzung von F. und F2 werden die Steuersignale DWN und UP wieder NULL.
Flip-Flops F1 und F„ rücksetzt. Wenn das PCM-Signal auf dem Schwellenpegel L- (Fig. 3A) beschnitten wird, erfolgt über das wie erläutert erzeugte Steuersignal eine Absenkung, und wenn dagegen auf dem tiefen Schwellenpegel L7 beschnitten wird, erfolgt durch das Steuersignal UP eine Anhebung des Schwellenpegelwertes. Mit der Löschung bzw. Rücksetzung von F. und F2 werden die Steuersignale DWN und UP wieder NULL.
Der Arbeitsbereich liegt zwischen den Schwellenpegelwerten L_
und L_, die Steuersignale DWN und UP werden darin nicht
erzeugt, aber bei einer Überschreitung entsteht das Steuersignal DWN, und bei einer Unterschreitung entsteht UP. Solange
keines der Signale DWN oder UP vorhanden ist, wird das PCM-Signal auf einen Schwellenpegel begrenzt, der durch die am
(-) Eingang des Komparators 2 liegende Spannungsteilerschaltung 15, 16 festgelegt ist.
Falls bei ausbleibendem PCM-Signal a ( = durchgehend NULL) das
0 eine der Steuersignale DWN oder UP vorhanden ist, wird es nicht gelöscht und bleibt wirksam. Zur Vermeidung dieser Steuerbedingung
wird das vorhandene Signal DWN oder UP durch Anlegen des Vertikal- oder Horizontal-Synchronsignals SYNC an einen
Eingang von UND-Glied G. gelöscht.
Bei der Aufzeichnung eines PCM-Signals in dem betreuten VTR-Gerät
geht dieses Signal direkt und unter Umgehung eines elektromechanischen Wandlersystems (Kopf + Band) in die Signalformerschaltung
von Fig. 1. Obwohl das aufzuzeichnende PCM-Signal normalisiert ist enthält es im Vorder- und Hinterflankenbereich
Störkomponenten aus der Stromversorgung o. dgl., die bei Höhen
oder Tiefen des PCM-Signals oft zur Vorgabe falscher Schwellen-
* SONY CORPORATION
TER MEER -MÜLLER · STEINK/EISTER . Γ " S81P100
- 14 -
Pegelwerte durch die Signalformerschaltung von Fig. 1 führen. Bei ungewöhnlich lang anhaltendem Digitalsignalniveau EINS
oder NULL des PCM-Signals erfolgt die Schwellenpegelregelung einseitig, und das System arbeitet unstabil.
In dem Ausführungsbeispiel von Fig. 4 wird dem aufzuzeichnenden
PCM-Signal ein Fehlerprüf-Code wie z.B. ein CRC (= Cyclic
Redundancy Check) zugesetzt, welches dann in den Wiedergabe-Signalen enthalten ist, aufgespürt und zum Löschen der Steuersignale
DWN oder UP benutzt wird. Zu diesem Zweck ist bei der Ausführung in Fig. 4 an den Ausgang der Begrenzerschaltung 3,
die das PCM-Signal b abgibt, eine Datenprüfschaltung 17 angeschlossen,
deren Ausgang in Verbindung mit dem im beschnittenen PCM-Signal b enthaltenen Fehlerprüf-Bit niedrig wird, falls
falls der dem Komparator 2 der Schaltung 3 zugeleitete Schwellenpegel
aus den zuvor genannten Gründen falsch liegt. Dieser Ausgang c der Datenprüfschaltung 17 geht an das UND-Glied G.,
senkt dessen Ausgang ab und veranlaßt auf diesem Wege das Rücksetzen der die Signale DWN bzw. UP erzeugenden Flip-Flops
F. und F2.
Abweichend von den zuvor erläuterten Ausführungsbeispielen kann z.B. der Pegel des PCM-Signals mittels einer AGC-Schaltung
fixiert und danach dieses Signal der Signalformerschaltung nach Fig. 1 oder 4 zugeleitet werden.
Bei den besprochenen Ausführungen erfolgt das Senken oder Heben des Schwellenpegels durch das Steuersignal DWN bzw. UP mit einei
gegebenen Zeitkonstante. Ersatzweise kann durch das Signal DWN oder UP auch ein vorbereiteter und jeweils unterschiedlicher
Schwellenpegel ausgewählt werden. Ferner kann in dem Schieberegister 4 von Fig. 1 oder 4 auch ein Zähler zur Messung der
EINS- oder NULL-Perioden des digitalen PCM-Signals b in Verbindung mit gegebenen Taktimpulsen vorhanden sein; dann werden
die Steuersignale DWN und UP auf der Basis dieser Messung erzeugt.
Claims (14)
- P A T E N T A N WALTETER MEER - MUiLrLEK-STEINMEIST8ERBeim Europaischen Patentamt zugelassene Vertreter — Professional Representatives before the European Patent Office Mandataires agrees pros I'OHIca europeen des brevetsDipl.-Chem. Dr. N. ter Meer Dipl.-lng. H. SteinmeisterDipl.-Ing, F. E. Müller o. . .. _Triftstrasse 4, S.ekerwall 7,D-8OOO MÜNCHEN 22 D-48OO BIELEFELD 1Case: S81P100 15. Juni 1981Mü/Gdt2SONY CORPORATION 7-35 Kitashinagawa 6-chome, Shinagawa-ku, Tokyo, JapanSignalformerschaltung für Digital-Signale Priorität: 17. Juni 1980, Japan, No. 82306/1980PATENTANSPRÜCHEΊ,) Signalformerschaltung für Digitalsignale, mit einer ein digitales Eingangssignal auf einen vorgebbaren Schwellenpegel begrenzenden Eegrenzerschaltung, gekennzeichnet durch- eine Prüfschaltung (4,5) zum Abfragen der Pulsbreiten von Signalabschnitten mit hohem und niedrigem Signalpegel des pegelbegrenzten Digitalsignals (b) und- eine Steuerschaltung (6...13), welche in Abhängigkeit davon, ob die Pulsbreiten der Signalabschnitte mit hohem Pegel oder die mit niedrigem Pegel kürzer als beim normalisierten Digitalsignal sind, den Schwellenpegel (L4..) der Begrenzerschaltung (3) dementsprechend absenkt oder anhebt.'::--.. :·. I SonyTER MEER · MÜLLER · STEINMrJSTSR ..' .:. S81P100
- 2. Signalformerschaltung nach Anspruch 1,dadurch gekennzeichnet, daß die Prüfschaltung ein n-Bit-Schieberegister (4), das den Ausgang der Begrenzerschaltung (3) nacheinander und abhängig von einem Schiebetaktsignal (CP) verschiebt, und einen die Parallelausgänge des Schieberegisters dekodierenden Dekodierer (5) umfaßt.
- 3. Signalformerschaltung nach Anspruch 2,dadurch gekennzeichnet, daß ein 8-Bit-Schieberegister verwendet ist.
- 4. Signalformerschaltung nach Anspruch 2,dadurch gekennzeichnet, daß das Schiebetaktsignal (CP) für das Schieberegister eine Periodendauer von 1/n der Periodendauer (T) des Eingangs-Digitalsignals hat.
- 5. Signalformerschaltung nach Anspruch 2,dadurch gekennzeichnet, daß der Dekodierer (5) Inverter (I-.. ..I.) und Torschaltungen (GwG-) enthält, damit kodierte Signale, bei denen sämtliche Parallelbitausgänge des Schieberegisters (4) EINS oder NULL sindfermittelt und abhängig davon, ob die Bits höchster oder geringster Signifikanz in den Parallelbitausgängen des Schieberegisters NULL und mindestens zwei mittlere Bits darin EINS sind, oder ob entweder das Bit höchster oder geringster Signifikanz in den Parallelbitausgängen des Schieberegisters EINS sowie mind, zwei mittlere Bits darin NULL sind, entweder ein erstes Prüfsignal (g..) oder ein zweites Prüfsignal (g-) erzeugt.
- 6. Signalformerschaltung nach Anspruch 1,dadurch gekennzeichnet, daß die Steuerschaltung eine den Ausgang der Prüfschaltung (4,5) speichernde Speicherschaltung (6) enthält.. :.- : "..·'■ SONY CORPORATIONTER MEER · MÜLLER ■ STEINMHISTt:R -' ": Γ S81P100*~ 3 —
- 7. Signalformerschaltung nach Anspruch 6,dadurch gekennzeichnet, daß die Speicherschaltung zwei Flip-Flops (F1,F_) enthält, von denen das erste (F1) durch das erste Prüfsignal (g..) gesetzt wird, um durch Abgabe eines ersten Steuersignals (DWN) den Schwellenpegel der Begrenzerschaltung zu senken, und das zweite (F„) durch das zweite Prüfsignal (g„) gesetzt wird um durch Abgabe eines zweiten Steuersignals (UP) den Schwellenpegel der Begrenzerschaltung anzuheben.
- 8. Signalformerschaltung nach Anspruch 7,dadurch gekennzeichnet, daß die Steuerschaltung eine Stufe (G^) zum Löschen der beiden Flip-Flops (F1,F„), wenn diese beide gesetzt sind, enthält.
- 9. Signalformerschaltung nach Anspruch 8,dadurch gekennzeichnet, daß die Steuerschaltung ferner eine Stufe (G4) zum Löschen der beiden Flip-Flops (F1,F„) mit dem Synchronsignal (SYNC) des Eingangs-Digitalsignals (a) enthält.
- 10. Signalformerschaltung nach Anspruch 1,gekennzeichnet durch einen Komparator (2) in der Begrenzerschaltung (3), der an einem ersten Eingang (+) das Eingangs-Digitalsignal (a) und an einem zweiten Eingang (-) das Schwellenpegelsignal aufnimmt.
- 11. Signalformerschaltung nach Anspruch 9,dadurch gekennzeichnet, daß die Steuerschaltung jeweils an eine negative bzw. eine positive Stromquelle (-V;+V). erste und zweite Schaltstufen (9,10) zur Änderung des Schwellenpegels und eine zwischen den Ausgangsanschlüssen dieser beiden Schaltstufen und dem zweiten Eingang (-) des !Comparators (2) angeschlossene Stufe (11,12,13) mit einer einstellbaren Zeitkonstante enthält.: corporationter meer · müller ■ steinmeiöter : :: : ' : : : s81p100
- 12. Signalformerschaltung nach Anspruch 11,dadurch gekennzeichnet, daß die erste Schaltstufe (9) durch das erste Steueraignal (DWN) zur Absenkung des Schwellenpegels mit der Zeitkonstante des Gliedes (11,13) in Richtung auf die negative Stromquelle (-V) geschlossen, und die zweite Schaltstufe (10) durch das zweite Steuersignal (UP) zur Anhebung des Schwellenpegels mit der Zeitkonstante des anderen Gliedes (12,13) in Richtung auf das Potential der positiven Stromquelle (+V) geschlossen wird.
- 13. Signalformerschaltung nach Anspruch 10,dadurch gekennzeichnet, daß mit dem ersten Eingang (+) des Komparators (2) eine Klemmstufe (1) verbunden ist, welche den Fußpegel des Eingangs-Digitalsignals (a) auf ein vorgebbares Potential klemmt.
- 14. Signalformerschaltung nach Anspruch 6,gekennzeichnet durch eine Datenprüfschaltung (17) zur Ermittlung von im Ausgang der Begrenzerschaltung enthaltenen Codefehlern und eine Löschstufe (G.) zum Löschen der Speicherschaltung mit einem Prüfausgang (c) der Datenprüfschaltung.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8230680A JPS577627A (en) | 1980-06-17 | 1980-06-17 | Waveform shaping circuit for code signal |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3123865A1 true DE3123865A1 (de) | 1982-03-25 |
DE3123865C2 DE3123865C2 (de) | 1990-08-30 |
Family
ID=13770863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813123865 Granted DE3123865A1 (de) | 1980-06-17 | 1981-06-16 | Signalformerschaltung fuer digital-signale |
Country Status (9)
Country | Link |
---|---|
US (1) | US4449061A (de) |
JP (1) | JPS577627A (de) |
AT (1) | AT383920B (de) |
AU (1) | AU542935B2 (de) |
CA (1) | CA1185331A (de) |
DE (1) | DE3123865A1 (de) |
FR (1) | FR2484737B1 (de) |
GB (1) | GB2079084B (de) |
NL (1) | NL8102923A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4102519A1 (de) * | 1991-01-29 | 1992-07-30 | Bosch Gmbh Robert | Schaltungsanordnung zur ableitung eines binaersignals aus einer wechselspannung |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0077075B1 (de) * | 1981-10-14 | 1986-07-16 | Hitachi, Ltd. | Digitales Abspielgerät zum Reproduzieren einer digitalen Signalfolge |
US4546394A (en) * | 1982-01-29 | 1985-10-08 | Sansui Electric Co., Ltd. | Signal reconstruction circuit for digital signals |
GB2120030B (en) * | 1982-03-04 | 1986-11-12 | Sansui Electric Co | Digital signal demodulator circuit |
JPS58175115A (ja) * | 1982-04-07 | 1983-10-14 | Nippon Columbia Co Ltd | 信号検出回路 |
JPS59257A (ja) * | 1982-06-25 | 1984-01-05 | Pioneer Electronic Corp | デイジタル変調信号読取装置 |
US4585997A (en) * | 1983-12-08 | 1986-04-29 | Televideo Systems, Inc. | Method and apparatus for blanking noise present in an alternating electrical signal |
JPS60176324A (ja) * | 1984-02-22 | 1985-09-10 | Pioneer Electronic Corp | 波形整形回路 |
NL8402071A (nl) * | 1984-06-29 | 1986-01-16 | Philips Nv | Datasignaalcorrectieschakeling. |
US4622586A (en) * | 1985-04-04 | 1986-11-11 | Rca Corporation | Digital slicer having a pulse-width locked loop |
US4742251A (en) * | 1985-08-12 | 1988-05-03 | Silicon Systems, Inc. | Precise call progress detector |
DE3710871A1 (de) * | 1987-04-01 | 1988-10-20 | Standard Elektrik Lorenz Ag | Schaltung zur formung einer messsignalspannung in ein rechtecksignal |
FR2629963B1 (fr) * | 1988-04-12 | 1991-03-15 | Trt Telecom Radio Electr | Dispositif de mesure et d'annulation de la distorsion biaise des signaux binaires du type ne comportant pas de composante spectrale a la frequence zero |
DE58900619D1 (de) * | 1988-06-15 | 1992-02-06 | Siemens Ag | Schwellenwertschaltung mit geregelter ansprechschwelle. |
JP2650354B2 (ja) * | 1988-09-08 | 1997-09-03 | ヤマハ株式会社 | Efm信号用波形整形回路 |
DE4018615A1 (de) * | 1989-06-09 | 1990-12-13 | Licentia Gmbh | Schaltungsanordnung zur aufbereitung eines oszillatorsignals |
US5502419A (en) * | 1992-06-05 | 1996-03-26 | Canon Kabushiki Kaisha | Pulse width modulation signal generation and triangular wave signal generator for the same |
US5502746A (en) * | 1994-05-16 | 1996-03-26 | Exar Corporation | Dual stage differential adaptive peak detector for data communications receivers |
JP2876996B2 (ja) * | 1994-09-05 | 1999-03-31 | 株式会社デンソー | 波形整形回路 |
DE4434180A1 (de) * | 1994-09-24 | 1996-03-28 | Teves Gmbh Alfred | Schaltungsanordnung zur Auswertung des Ausgangssignals eines aktiven Sensors |
US5742595A (en) | 1995-06-02 | 1998-04-21 | Dsc Communications Corporation | Processing CDMA signals |
US6278743B1 (en) * | 1996-11-12 | 2001-08-21 | Zenith Electronics Corporation | Non linear amplitude precorrection for HDTV transmitter |
US6405092B1 (en) * | 1997-09-29 | 2002-06-11 | William Vincent Oxford | Method and apparatus for amplifying and attenuating digital audio |
JPH11234349A (ja) * | 1998-02-17 | 1999-08-27 | Fujitsu Ltd | バーストパルス幅補償回路及びパルス幅補償方法 |
US20020152340A1 (en) * | 2001-03-29 | 2002-10-17 | International Business Machines Corporation | Pseudo-differential parallel source synchronous bus |
US6914522B2 (en) | 2003-05-23 | 2005-07-05 | Lear Corporation | Clamping circuit for an RF receiver system |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3299404A (en) * | 1962-12-28 | 1967-01-17 | Bell Telephone Labor Inc | Detection circuit responsive to pulse duration and frequency |
US3493874A (en) * | 1966-01-05 | 1970-02-03 | Vitro Corp Of America | Statistical decision systems |
US3721835A (en) * | 1972-01-05 | 1973-03-20 | Us Navy | Hardlimiter, automatic symmetry circuit |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3737790A (en) * | 1971-12-21 | 1973-06-05 | Us Navy | Noise-riding slicer |
JPS508454A (de) * | 1973-05-21 | 1975-01-28 | ||
JPS6018013B2 (ja) * | 1975-10-16 | 1985-05-08 | 菊水電子工業株式会社 | トリガ回路 |
US4071781A (en) * | 1976-11-15 | 1978-01-31 | Northern Telecom Limited | Pulse duration correction circuit |
US4204260A (en) * | 1977-06-14 | 1980-05-20 | Unisearch Limited | Recursive percentile estimator |
-
1980
- 1980-06-17 JP JP8230680A patent/JPS577627A/ja active Granted
-
1981
- 1981-06-10 AU AU71492/81A patent/AU542935B2/en not_active Ceased
- 1981-06-15 CA CA000379783A patent/CA1185331A/en not_active Expired
- 1981-06-15 US US06/273,729 patent/US4449061A/en not_active Expired - Fee Related
- 1981-06-16 GB GB8118461A patent/GB2079084B/en not_active Expired
- 1981-06-16 DE DE19813123865 patent/DE3123865A1/de active Granted
- 1981-06-17 AT AT0270981A patent/AT383920B/de not_active IP Right Cessation
- 1981-06-17 FR FR8111966A patent/FR2484737B1/fr not_active Expired
- 1981-06-17 NL NL8102923A patent/NL8102923A/nl not_active Application Discontinuation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3299404A (en) * | 1962-12-28 | 1967-01-17 | Bell Telephone Labor Inc | Detection circuit responsive to pulse duration and frequency |
US3493874A (en) * | 1966-01-05 | 1970-02-03 | Vitro Corp Of America | Statistical decision systems |
US3721835A (en) * | 1972-01-05 | 1973-03-20 | Us Navy | Hardlimiter, automatic symmetry circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4102519A1 (de) * | 1991-01-29 | 1992-07-30 | Bosch Gmbh Robert | Schaltungsanordnung zur ableitung eines binaersignals aus einer wechselspannung |
Also Published As
Publication number | Publication date |
---|---|
JPH0157530B2 (de) | 1989-12-06 |
AT383920B (de) | 1987-09-10 |
AU7149281A (en) | 1981-12-24 |
NL8102923A (nl) | 1982-01-18 |
DE3123865C2 (de) | 1990-08-30 |
FR2484737B1 (fr) | 1985-11-22 |
GB2079084A (en) | 1982-01-13 |
ATA270981A (de) | 1987-01-15 |
US4449061A (en) | 1984-05-15 |
GB2079084B (en) | 1984-08-08 |
CA1185331A (en) | 1985-04-09 |
AU542935B2 (en) | 1985-03-28 |
JPS577627A (en) | 1982-01-14 |
FR2484737A1 (fr) | 1981-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3123865A1 (de) | Signalformerschaltung fuer digital-signale | |
DE3229761C2 (de) | Schwellwertsteuerungsschaltung zur Decodierung eines partiellen Lesesignals in einem magnetischen Aufzeichnungs- und Wiedergabegerät | |
DE2756740C2 (de) | Ausgleichschaltung für einen Detektor von Datensignalen | |
DE3102967C2 (de) | ||
DE3587982T2 (de) | Verfahren und Gerät zur Positionierung von Abtastköpfen mittels digitaler Umsetzung analoger Signale. | |
AT394921B (de) | Verfahren zur aufzeichnung eines ersten und eines zweiten informationssignals in benachbarten parallelen schraegspuren | |
DE3418863C2 (de) | ||
DE69321170T2 (de) | Gerät zur Wiedergabe von Digitalinformationen | |
DE3105553A1 (de) | Spurverfolgungs-steuersystem fuer einen abtastkopf, insbesondere fuer einen magnetkopf eines video-magnetband-recorders | |
DE3040527C2 (de) | ||
DE3240853C2 (de) | Schaltung zur Umwandlung eines Informationssignals in ein rechteckförmiges Signal | |
DE1259379B (de) | Entzerrerschaltung fuer amplituden- und phasenverzerrte Signalimpulse | |
DE1616547A1 (de) | Schaltungsanordnung zur Analysierung einer Schwingungsform | |
DE3126232A1 (de) | Geraet zur wiedergabe eines informationssignal-aufzeichnungstraegers | |
DE3887538T2 (de) | Verfahren zur Wiedergabe eines digitalen Signals. | |
DE2513922A1 (de) | Pulscodemodulations-aufnahme- und -wiedergabegeraet | |
DE3851689T2 (de) | Daten-Wiedergabegerät. | |
DE69131675T2 (de) | Verfahren und Schaltungsanordnung zum Umsetzen analoger Wiedergabesignale in digitale Signale | |
DE2538891A1 (de) | Verfahren und schaltungsanordnung zum erfassen und kompensieren von dropouts und fehlenden nulldurchgaengen in winkelmodulierten breitbandsignalen | |
DE1813254C3 (de) | Magnetkopf zur redundanten Aufzeichnung und Wiedergabe von Signalen auf bzw. von einem Magnetband | |
DE2644013A1 (de) | Verfahren und schaltungsanordnung zur phasenentzerrung beim lesen digitaler daten | |
DE3875838T2 (de) | Geraet zur wiedergabe von digitalen signalen. | |
DE2903488A1 (de) | Vertikalsynchronsignal-abtrennschaltung | |
DE3724572C2 (de) | ||
DE2252568C3 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H03K 5/08 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |