DE3875838T2

DE3875838T2 - Geraet zur wiedergabe von digitalen signalen.

Info

Publication number: DE3875838T2
Application number: DE8888306595T
Authority: DE
Inventors: Azusa Patents Divisi Katsumata; Shigeyuki Patents Div Satomura
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1987-07-22
Filing date: 1988-07-19
Publication date: 1993-04-15
Anticipated expiration: 2008-07-20
Also published as: DE3875838D1; EP0300732A3; KR890002871A; KR0138119B1; CA1322406C; US4876616A; EP0300732B1; EP0300732A2

Description

Die Erfindung betrifft ein Gerät zur Wiedergabe von digitalen Signalen. Verkörperungen der Erfindung eignen sich in besonderer Weise, jedoch nicht ausschließlich, für die Verwendung eines digitalen Tonbandrekorders (DAT) zur Aufnahme von Daten für einen Computer.
Daten, die beispielsweise in einem Computer verarbeitet und auf einer Festplatte oder dergleichen gespeichert wurden, können zur Datensicherung z.B. einmal täglich auf einen Rekorder oder einen sog. Datenstreamer übertragen werden, um auf einem anderen Aufzeichnungsmedium aufgezeichnet oder gesichert zu werden. Zu diesem Zweck wurden in zahlreichen Fällen analoge Audiorekorder als Datenstreamer verwendet.
Ein DAT-Gerät, das seit einiger Zeit käuflich zur Verfügung steht, eignet sich zur Aufnahme der o.g. Daten, da es für die Aufzeichnung und Wiedergabe von digitalen Signalen konzipiert wurde. Beim Einsatz eines DAT-Geräts als Datenrekorder wird wegen seiner Wiedergabegüte ein sog. read-after-write-Verfahren (Verfahren mit unmittelbarer Leseprüfung) angewendet, bei dem die Daten eingeschrieben, im gleichen Zeitabschnitt ausgelesen und einer Fehlerprüfung unterzogen werden. Wir haben in EP-A-0 272 320, veröffentlicht am 22.6.1988 und in EP-A-O 286 412, veröffentlicht am 12.10.1988, einen Datenrekorder vorgeschlagen, bei dem ein R-DAT-Gerät zur Aufzeichnung von Computerdaten verwendet wird.
Ein gewöhnliches DAT-Gerät, bei dem keine unmittelbare Leseprüfung stattfindet, ist nur mit einer einzigen Signalverarbeitungsschaltung ausgestattet, die sowohl beim Auslesen als auch beim Einschreiben von Daten zur Fehlererfassung verwendet wird. Wenn jedoch ein DAT-Gerät als Datenrekorder eingesetzt wird, sollte zur Verbesserung der Aufzeichnungs- und Wiedergabegüte eine unmittelbare Leseprüfung vorgenommen werden. Deshalb sind getrennte Datenverarbeitungsschaltungen für das Auslesen bzw. das Einschreiben von Daten erforderlich. Dadurch vergrößern sich der Umfang der Schaltung und infolgedessen die Herstellkosten.
Gemäß vorliegender Erfindung ist ein Gerät vorgesehen zur Wiedergabe eines digitalen Signals von einem Aufzeichnungsmedium mit einem Muster von Spuren, in denen jeweils eine Mehrzahl von Datensignalblöcken aufgezeichnet ist, von denen jeder einen Kopf, eine Kopf-Parität sowie weitere digitale Informationen enthält, wobei das Gerät aufweist:
Mittel für die Wiedergabe der aufgezeichneten Signale von dem Aufzeichnungsmedium, und
eine Fehlerdetektoreinrichtung zur Überwachung der wiedergegebenen Kopf-Parität, die die Gut-Parität der einzelnen Blöcke detektiert und ein entsprechendes Gut-Parität- Detektorsignal erzeugt.
Das Gerät ist gekennzeichnet durch
eine Zähleinrichtung zum Zählen der aus der Fehlerdetektoreinrichtung kommenden Gut-Parität-Detektorsignale, und
eine Vergleichereinrichtung, die den Fehler-Zählstandes der Zähleinrichtung mit einem vorbestimmten Wert vergleicht und ein Schreibfehler-Entscheidungssignal abgibt, das dann, wenn der Zählstand den vorbestimmten Wert überschreitet, anzeigt, daß der betreffende Datenblock keine unkorrigierbaren Fehler aufweist, hingegen dann, wenn der Zählstand den vorbestimmten Wert nicht überschreitet, anzeigt, daß der betreffende Datenblock unkorrigierbare Fehler aufweist.
Gemäß vorliegender Erfindung ist weiterhin ein Verfahren vorgesehen zur Wiedergabe eines digitalen Signals von einem Aufzeichnungsmedium mit einem Muster von Spuren, in denen jeweils eine Mehrzahl von Datensignalblöcken aufgezeichnet ist, von denen jeder einen Kopf, eine Kopf-Parität sowie weitere digitale Informationen enthält. Das Verfahren umfaßt die Verfahrensschritte:
Wiedergeben der aufgezeichneten Signale von dem Aufzeichnungsmedium
und Überwachen der wiedergegebenen Kopf-Parität, Detektieren der Gut-Parität für jeden Block und Erzeugen eines entsprechenden Gut-Parität-Detektorsignals,
und ist dadurch gekennzeichnet,
daß die Gut-Parität-Detektorsignale abgezählt werden
und daß der Fehler-Zählerstand mit einem vorbestimmten Wert verglichen und ein Schreibfehler-Entscheidungssignal erzeugt wird, das dann, wenn der Zählstand den vorbestimmten Wert überschreitet, anzeigt, daß der betreffende Datenblock keine unkorrigierbaren Fehler aufweist, hingegen dann, wenn der Zählstand den vorbestimmten Wert nicht überschreitet, anzeigt daß der betreffende Datenblock unkorrigierbare Fehler aufweist.
Somit liefern die Ausgestaltungen der vorliegenden Erfindung ein Gerät zur Wiedergabe eines aufgezeichneten digitalen Signals, das in einem Kopfteil ein Fehlererfassungskodesignal zur Erzeugung eines Schreibfehler-Entscheidungssignals enthält. Die Erzeugung des Schreibfehler-Entscheidungssignals basiert auf der empirischen Feststellung, daß eine vorbestimmte Anzahl von Fehlererfassungs-Kodesignalen, die in dem wiedergegebenen Signal vorgefunden werden, anzeigen, daß das wiedergegebene Signal keine unkorrigierbaren Aufzeichnungssignale enthält, wodurch die Schaltungsanordnung vereinfacht und ihre Herstellkosten verringert werden.
Im folgenden sei die Erfindung anhand der Zeichnungen näher erläutert, in denen gleiche Teile durchgehend mit gleichen Bezugszeichen versehen sind.
Fig. 1 zeigt das Bandformat eines digitalen Tonbandrekorders (DAT-Geräts),
Fig. 2 zeigt das pulskodemodulierte (PCM)-Blockformat des DAT-Geräts,
Fig. 3 zeigt ein Subkode-Format des DAT-Geräts,
Fig. 4 zeigt eine graphische Darstellung der Korrelation zwischen einem Fehlerkorrekturkode und einem Fehlererfassungskode des DAT-Geräts,
Fig. 5 zeigt das Blockschaltbild eines Ausführungsbeispiels der vorliegenden Erfindung,
Fig. 6 zeigt eine schematische Darstellung einer rotierenden Kopftrommel, die bei dem Ausführungsbeispiel vergewendet wird,
Fig. 7 zeigt das Diagramm eines von dem DAT-Gerät erzeugten Spurmusters,
Fig. 8A bis 8C zeigen Diagramme zur Erläuterung der bei dem Ausführungsbeispiel durchgeführten Aufzeichnungsprozedur,
Fig. 9A bis 9C zeigen Diagramme zur Veranschaulichung der Aufzeichnungsprozedur des Ausführungsbeispiels bei der Erfassung eines Fehlers,
Fig. 10 zeigt das Blockschaltbild einer in dem Ausführungsbeispiel verwendeten Schaltung zur Erzeugung eines Fehlerentscheidungssignals,
Fig. 11A bis 11V (bestehend aus zwei getrennten Teilen 11 und 11') zeigen Zeitdiagramme von Signalen, die in der in Fig. 10 dargestellten Schaltung zur Erzeugung von Fehlerentscheidungssignalen generiert werden.
Im folgenden sei zunächst anhand von Fig. 1 bis 4 ein digitaIes Tonbandgerät (DAT- Gerät) beschrieben.
Der sog. Bose-Chaudhuri-Hocquenghem-(BCH)-Kode ist eine Kodeart mit der höhsten hlerkorrekturfähigkeit. Es handelt sich um den am breitesten definierten von allen bekannten typischen Zufallsfehler-Korrekturkodes. Der sog. Reed-Solomon-Kode stellt eine spezielle Applikation des BCH-Kodes dar. Das DAT-Format verwendet einen doppelten Reed- Solomon-Kode, wobei der Reed- Solomon-Kode als Kode C1 zur Fehlerkorrektur und als Kode C2 zur erneuten Fehlerkorrektur eingesetzt wird.
Wenn bei einem DAT-Gerät mit rotierendem Kopf ein Band von Köpfen A und B angetastet wird, werden die Signale auf dem Band mit einem Bandformat aufgezeichnet, wie es in Fig. 1 dargestellt ist. Hierbei wird von dem Kopf A eine Spur TA und von dem Kopf B eine Spur TB erzeugt.
Wie aus Fig. 1 erkennbar ist, besteht ein Rahmen aus zwei Spuren Ta und Tb, die von den Köpfen A bzw. B erzeugt werden. Jede der Spuren Ta und Tb hat eine Länge, die der Drehung der betreffenden Köpfe um einen Winkel von 90º entspricht. Sie ist von dem unteren Ende an (d.h. in der Zeichnungsfigur von rechts nach links) unterteilt in einen Randbereich der Länge 5,051º, einen Präambelbereich für die Phasenverriegelung (PLL) des Subkodes mit einer Länge von 0,918º, einen ersten Subkode mit einer Länge von 3,673º, einen Postambelbereich mit einer Länge von 0,459º, einen Zwischenblock- Lückenbereich mit einer Länge von 1 ,378º, einen Spurführungssignalbereich (ATF) mit einer Länge von 2,296º, einen Zwischenblock-Lückenbereich mit der Länge 1,378º, einen Präambelbereich für die Phasenverriegelung (PLL) der Daten mit der Länge 0,918º, einen Datenbereich mit der Länge 58,776º, einen Zwischenblock-Lückenbereich mit der Länge 1,378º, einen ATF-Signalbereich mit der Länge 2,296º, einen Zwischenblock- Lückenbereich mit der Länge 1,378º, einem Präambelbereich für die Phasenverriegelung des Subkodes mit der Länge von 0,918º, einen zweiten Subkodebereich mit der Länge 3,673º, den Postambelbereich mit der Länge 0,459º und den Randbereich mit der Länge 5,051º. Es sei erwähnt, daß der Maßstab der betreffenden Bereiche in Fig. 1 nicht exakt dargestellt ist. Bei der oben erwähnten Anordnung werden in jedem der beiden Subkode- Bereiche SUBs derselben Spur 8 Blöcke mit Subkodes eingeschrieben, die gleiche Inhalte haben.
Fig. 2 zeigt die Datenanordnung eines Blocks von PCM-Daten. Dem Kopfteil eines Blocks wird ein Blocksynchronisiersignal mit acht Bits (ein Zeichen) und danach ein PCM-Identifizierungssignal (PCM-ID) mit acht Bits zugefügt. Im Anschluß an das PCM-ID wird eine Blockadresse mit acht Bits zugefügt. Diese beiden Zeichen des PCM-ID und der Blockadresse (die als "W1" bzw. "W2" bezeichnet werden) werden einem Fehlerkorrektur- Kodierprozeß mit einem einzelnen Bit unterzogen, und die resultierende 8-Bit-Parität wird nach der Blockadresse zugefügt. Der verbleibende Bereich mit 256 Bits (bestehend aus 32 Zeichen, da ein Zeichen aus 8 Bits gebildet ist) wird zur Aufzeichnung von PCM-Daten und einer für diese erzeugten Fehlerkorrekturparität verwendet.
Fig. 3 zeigt ein Subkode-Blockformat, wobei einer der Blöcke ähnlich wie der PCMDatenblock, aus 288 Bits gebildet ist.
Wie aus Fig. 3 klar hervorgeht, sind die ersten acht Bit des Blocks einem Blocksynchronisiersignalbereich und die nächsten 8 Daten-Bits W1 einem Subkode-Identifizierungsbereich zugeordnet. Die nächsten 9 Datenbits W2 sind einem Bereich zur Aufzeichnung einer Subkode-Identifizierung und eines für seine Adresse kennzeichnenden Signals zugeordnet, die nächsten acht Bits einem Bereich zur Aufzeichnung einer für die Daten W1 und W2 erzeugten Parität P und die verbleibenden 256 Bits (bestehend aus 32 Symbolen, da ein Symbol aus 8 Bits gebildet ist) einem Bereich zur Aufzeichnung von Subkode- Daten und einer für diese Subkode-Daten erzeugten Fehlerkorrekturparität.
In Fig. 2 und 3 ist der Bereich zur Aufzeichnung des Synchronisiersignals und der Daten W1 und W2 generell als "Kopfteil" bezeichnet. Wenn bei dem DAT-Gerät die doppelten Reed-Solomon-Kodes C1 und C2 angewendet werden, werden Fehler durch Verwendung der Parität in dem PCM-Datenbereich erfaßt und korrigiert, falls irgendein Fehler detektiert wird. Der Kode C2 gilt für Daten, die Null bis sechs Fehler enthalten (im folgenden als "korrigierbarer Fehler" bezeichnet), er ist hingegen ungültig für Daten, die sieben oder mehr Fehler enthalten (im folgenden als "unkorrigierbarer Fehler" bezeichnet).
Die Signalverarbeitungsschaltung des DAT-Geräts prüft die Parität in dem Kopfteil jedes Blocks und erzeugt ein zyklisches Redundanz-Prüfsignal (CRC) zur Fehlererfassung (Überwachung), falls die Parität in dem Kopfteil zeigt, daß keine unkorrigierbaren Fehler in dem zugeordneten Block vorhanden sind (so daß die Parität als "gut" bezeichnet wird).
Das Ergebnis von Versuchen zeigt, daß eine Korrelation besteht zwischen der Anzahl des Auftretens von unkorrigierbaren Fehlern (im folgenden als C2.7-Fehler bezeichnet) und der Anzahl von Blöcken in einem Segment, die die Gut-Parität enthalten (im folgenden als "CRC-OK-Zahl" bezeichnet), wie dies in Fig. 4 dargestellt ist.
Fig. 4 zeigt, daß dann, wenn die Zahl der Fehlererfassungssignale (CRC-OK) in einem Segment gleich x oder größer ist, keine unkorrigierbaren Fehler vorhanden sind. Mit anderen Worten, wenn in einem Segment x oder mehr Fehlererfassungssignale (CRC-OK) erzeugt werden, kann man die Folgerung ziehen, daß die in dem Segment eingeschriebenen Daten fehlerfrei sind. Deshalb sollte ein Schreibfehler-Entscheidungssignal aus dem CRC- Signal erzeugt werden, das für eine Gut-Parität in dem Kopfteil kennzeichnend ist. Dies geschieht unter Verwendung des Wertes x als Basis der Fehlerbestimmung. Der Wert x sollte folgenden Anforderungen entsprechen:
(1) Die Anzahl der Fehlererfassungssignale (CRC) muß kleiner sein als x, wenn Fehler nicht korrigiert werden können, und
(2) Der Fall, der möglichst vermieden werden sollte, ist der, bei dem die Anzahl der erzeugten Fehlererfassungsignale (CRC) kleiner ist als x, jedoch kein Fehler vorliegt.
Im folgenden sei anhand von Fig. 5 ein Ausführungsbeispiel eines Geräts zur Wiedergabe von digitalen Signalen beschrieben. Fig. 5 zeigt eine Anordnung der Vorrichtung, in der das DAT-Gerät als Datenrekorder verwendet wird.
Das DAT-Gerät 1 besitzt eine drehbare Kopftrommel 11. Um die Umfangsfläche der Kopftrommel 11 ist ein Magnetband 12 geschlungen, wobei der Umschlingungswinkel etwa 90º des Kopfwinkels beträgt. Das Magnetband wird von einem Bandtransport 9 über die Kopftrommel 11 transportiert. An der Kopftrommel 11 sind zwei drehbare Aufnahme/Wiedergabeköpfe A und B mit einem Winkelabstand von 180º montiert. Mit Hilfe dieser Köpfe A und B werden bei jeder Umdrehung der Kopftrommel 11 zwei Schrägspuren aufgezeichnet und/oder wiedergegeben.
Ankommende Datensignale werden einer Eingabe- und Ausgabe-Schaltung (I/O-Schaltung) 13 des DAT-Geräts 1 zugeführt. Die digitalen Daten aus der I/O-Schaltung 13 werden einer digitalen Signalverarbeitungsschaltung 14 zugeführt, in denen sie in das oben beschriebene DAT-Format umgesetzt werden. Die in das DAT- Format umgesetzten digitalen Daten werden über einen Aufnahmeverstärker 15 und einen aufnahmeseitigen Kontakt R eines Aufnahme/Wiedergabe-Umschalters 16 den Köpfen A und B zugeführt und dadurch auf dem Band 12 aufgezeichnet.
Wenn das auf dem Band 12 aufgezeichnete Signal von den Köpfen A und B reproduziert werden soll, wird der Schalter 15 von einer Systemsteuerung 19 umgeschaltet, so daß das wiedergegebene Signal über einen wiedergabeseitigen Kontakt P des Schalters 16 einem festen Kontakt S eines Umschalters 17 zugeführt wird.
Die Kopftrommel 11 trägt weiterhin zwei drehbare Köpfe A' und B' für die Wiedergabeprüfung. Sie befinden sich an Stellen, die, bezogen auf die in der Zeichnung durch eine Pfeil angedeutete Kopfdrehrichtung, den Köpfen A bzw. B mit einem Winkelabstand von 270º nacheilen. Außerdem sind die Köpfe A' und B' gegenüber den Köpfen A bzw. B um beispielsweise 1,75 Spurteilungen (Tp) versetzt wie dies in Fig. 6 dargestellt ist.
Der Kopf B ist, bezogen auf die Drehrichtung der Kopftrommel 11, mit einem Winkelabstand von 180º hinter dem Kopf A ohne Versatz angeordnet. Falls die Breite der Köpfe A und B 1,5 mal größer ist als die Spurteilung Tp und die Köpfe in der in Fig. 7 dargestellten Weise angeordnet sind, besitzt die Spur, die beispielsweise von dem Kopf A aufgezeichnet wird, einen 0,5 Spurteilungen breiten Abschnitt, der gelöscht wird, wenn der Kopf B die nächste Spur aufzeichnet, so daß die Aufzeichnung ohne das sog. Sicherheitsband erfolgt. Falls beispielsweise der Kopf A' ohne Versetzung angeordnet ist, hat er die in Fig. 7 in gestrichelten Linien dargestellte Position. Durch das Versetzen des Kopfes A' um 0,75 Spurteilungen wird dieser so positioniert, daß er eine Spur abtastet, die von dem Kopf A erzeugt wird, nachdem er an der Position des Kopfes B vorbeigewandert ist. Falls die Azimuthwinkel der Kopfspalte zwischen den Köpfen A und B unterschiedlich sind, müssen die Köpfe A' und B' die gleichen Azimuthwinkel haben, wie die Köpfe A bzw. B.
Es sei noch einmal auf Fig. 5 Bezug genommen. Die von den Köpfen A' und B' reproduzierten Signale werden dem anderen festen Kontakt T des Schalters 17 zugeführt. Ein an einem beweglichen Kontakt U des Schalters 17 auftretendes Signal wird über einen Wiedergabeverstärker 18 der Verarbeitungsschaltung 14 zugeführt, in der es in digitale Daten zurückgewandelt wird, und dann über die I/O-Schaltung 13 nach außen geführt.
Die Verarbeitungsschaltung 14 enthält eine Generatorschaltung zur Erzeugung der Parität in dem Kopfteil, d.h. des Fehlererfassungssignals und des Fehlerkorrektursignals, ferner eine Fehlerdetektorschaltung zur Feststellung, ob die Parität in dem Kopfteil gut ist oder nicht, sowie eine Fehlerkorrekturschaltung zur Erzeugung des Fehlererfassungssignals (CRC). Die Erzeugung des Fehlerkorrekturkodes und die durch den erzeugten Fehlerkorrekturkode bewirkte Fehlerkorrektur benutzen eine gemeinsame Operationsschaltung. So wird die Fehlerkorrekturschaltung in der Zeit während der Aufzeichnung, in der die Schaltung zur Erzeugung des Fehlererfassungssignals und des Fehlerkorrektursignals verwendet wird, unwirksam gemacht. Die Fehlerdetektorschaltung für die Parität in dem Kopfteil kann jedoch unabhängig betrieben werden.
Wenn von den Köpfen A' und B' reproduzierte Signale über den anderen festen Kontakt T des Schalters 17 der Verarbeitungsschaltung 14 zugeführt werden, kann die Anzahl der in den reproduzierten Signalen auftretenden Fehler zu erfaßt werden. Das zugehörige Detektorsignal wird von einem Mikrocomputer 22 der Steuerung 19 zugeführt, wie dies weiter unten näher erläutert wird.
Der Steuerung 19 wird außerdem über eine Leitung 26 ein externes Steuersignal zugeführt. Ein Signal aus der Steuerung 19 steuert die Drehung der Kopftrommel 11, die Förderung des Bandes 12 durch den Bandtransport 9, das Umschalten der Schalter 16 und 17 usw. Bei der Aufzeichnung wird das Signal aus der Steuerung 19 auch der Verarbeitungsschaltung 14 zugeführt, die dementsprechend vorbestimmte Subkode-Signale oder dergleichen erzeugt. Bei der Wiedergabe wird ein von der Verarbeitungsschaltung 16 extrahiertes Signal der Steuerung 19 zugeführt, das zur Durchführung der Spursteuerung oder dergleichen dient. Ein Teil dieses Signals wird nach außen geführt.
Das DAT-Gerät 1 besitzt die oben beschriebene Konstruktion. Durch die Anordnung einer außerhalb der I/O-Schaltung 13 vorgesehenen Digital-Analog-(D/A)/Analog-Digital-(A/D)- Wandlerschaltung und einer vorbestimmten Steuervorrichtung außerhalb der Steuerung 19 kann z.B. ein analoges Audiosignal aufgezeichnet und/oder wiedergegeben werden.
Im vorliegenden Fall ist jedoch ein Interface-Bus 3 über eine Steuerung 2 als externes Gerät mit dem DAT-Gerät 1 verbunden. Der Bus 3 kann von der Art sein, wie sie beispielsweise dem Interface-Standard für kleine Computersysteme (SCSI) entspricht (siehe "NIKKEI ELECTRONICS", Seiten 102 bis 107, veröffentlicht von Nihon Keizai Shinbunsha am 6. Oktober 1986). Ein Host-Computer 5, ein Festplattenlaufwerk (HDD) 6 usw. sind über einen Adapter 4 mit dem Bus 3 verbunden.
In der Steuerung 2 ist eine Protokoll-Steuerschaltung 21 mit dem Bus 3 verbunden. Über diese Protokoll-Steuerschaltung 21 werden die Daten und die Steuersignale an den Mikrocomputer 22 weitergegeben, der die Funktion der Steuerung 2, einer Schaltung 23 zur Speichersteuerung oder für den dynamischen Speicherzugriff (DMA) und des Buses 3 steuert. Der Mikrocomputer 22 steuert nicht nur die Funktion der DMA-Schaltung 23 sondern detektiert auch die Adresse der DMA-Schaltung 23. Über die DMA-Schaltung 23 werden Daten zwischen einem Pufferspeicher 24 und dem Bus 3 ausgetauscht. Weiterhin werden über die I/O-Schaltungen 23 und 13 Daten zwischen dem Speicher 24 und der Verarbeitungsschaltung 14 in dem DAT-Gerät 1 ausgetauscht. Zusätzlich wird das Steuersignal auf der Leitung 26 zwischen dem Mikrocomputer 22 und der Steuerung 19 ausgetauscht.
Dementsprechend werden in Abhängigkeit von einer Übertragungsanforderung aus der Steuerung 2 während der Aufzeichnung Daten, die in dem Festplattenlaufwert HDD 6 eingeschrieben sind, über den Bus 3 der Steuerung 2 zugeführt und dann über die DMA- Schaltung 23 in dem Speicher 24 eingeschrieben. Die in dem Speicher 24 eingeschriebenen Daten werden über die I/O-Schaltung 25 ausgelesen und dann dem DAT-Gerät 1 zugeführt. In dem DAT-Gerät 1 werden die von der I/O-Schaltung 13 zugeführten Daten so betrachtet, als ob sie solchen Daten äquivalent wären, die bei der Aufzeichnung eines Audiosignals von einer A/D-Wandlerschaltung abgegeben werden. Diese DAT-Daten werden von der Verarbeitungsschaltung 14 in das vorbestimmte DAT-Format umgewandelt und dann von den Köpfen A und B auf dem Band 12 aufgezeichnet.
Bei der Wiedergabe werden die von den Köpfen A' und B' reproduzierten Signale über den Schalter 17 der Verarbeitungsschaltung 14 zugeführt, wo sie in der oben beschriebenen Weise der Fehlererfassung unterzogen werden. Falls bei der Fehlerkorrektor für die Wiedergabe Fehler detektiert werden, die jenseits des korrigierbaren Fehlerbereichs liegen, liefert der Mikrocomputer 22 ein Fehlerdetektorsignal an die Steuerung 19, die das DAT-Gerät veranlaßt Gegenmaßnahmen zu ergreifen, z.B. die gleichen Daten neu aufzuzeichnen.
Wenn von der Steuerung 2 Daten N, N+1, N+2 ,..., an das DAT-Gerät geliefert werden, die jeweils einen Rahmenabschnitt mit Daten enthalten, wie dies in Fig. 8A dargestellt ist, werden alle diese Daten formatiert und von den Köpfen A und B aufgezeichnet, wie dies in Fig. 8B gezeigt ist. Das aufgezeichnete Signal wird dann von den Köpfen A' und B' für die Fehlererfassung reproduziert, wie dies in Fig. 8C dargestellt ist. Auf diese Weise steht die Fehlererfassung erst zur Verfügung, nachdem drei Rahmen mit Daten aufgezeichnet sind.
Falls die Verarbeitungsschaltung 14 einen Fehler detektiert, führt die Steuerung 19 dem Mikrocomputer 22 ein Signal zu, durch das die DMA-Schaltung 23 so gesteuert wird, daß Daten der drei vorhergehenden Rahmen erneut aus dem Speicher 24 ausgelesen werden. Falls in den Daten N ein Fehler entdeckt wird, werden deshalb, wie in Fig. 9 dargestellt, die Daten N erneut ausgelesen, nachdem die Daten N+1 und N+2 ausgelesen worden sind. Die Daten N, in denen der Fehler festgestellt wurde, werden dann neu aufgezeichnet, und die Daten N+1, N+2,... werden danach ebenfalls neu aufgezeichnet. Da die Daten N+1 und N+2 neu aufgezeichnet sind, ist es nicht erforderlich, die Fehlererfassung auch an den Daten N+1 und N+2 durchzuführen, die vor den neu aufgezeichneten Daten N aufgezeichnet wurden. In Verbindung mit dem DAT-Gerät 1 ist eine Schaltimpuls-Generatorschaltung 14 vorgesehen, die in Abhängigkeit von einem PG-Signal und einem FG-Signal, die von einem Impulsgenerator und einem (nicht dargestellten) Frequenzgenerator erzeugt werden, einen Schaltimpuls SWP erzeugen. Der Impulsgenerator und der Frequenzgenerator sind mit der Kopftrommel 11 verbunden. Es ist ferner eine Schaltung 30 zur Erzeugung eines Schreibfehler-Entscheidungssignals vorgesehen, das auf der Basis des Schaltimpulses SWP aus der Impulsgeneratorschaltung 20, eines Hochfrequenz-Signals aus dem Wiedergabeverstärker 19, des CRC-Signals, eines Servo-Referenzsignals SVRF und eines Sub-Synchronisiersignals SBSY aus der Verarbeitungsschaltung 14 ein Schreibfehler-Entscheidungssignal erzeugt. Die Impulsgeneratorschaltung 20 und die Schaltung 30 zur Erzeugung des Schreibfehler-Entscheidungssignals können in das DAT-Gerät integriert sein. Der Schaltimpuls SWP aus der impulsgeneratorschaltung 20 wird ebenfalls der Verarbeitungsschaltung 14 und der Steuerung 19 zugeführt.
Die Schaltung 30 zur Erzeugung des Schreibfehler-Entscheidungssignals zählt während einer vorbestimmten Periode das Fehlererfassungsignal (CRC) ab, das für eine Gut-Parität in dem Kopfteil kennzeichnend ist. Falls der Zählwert über einem vorbestimmten Wert liegt, erzeugt die Schaltung 30 ein Schreibfehler- Entscheidungssignal XWER mit einem vorbestimmten Pegel, z.B. mit niedrigem Pegel, das anzeigt, daß fehlerfrei eingeschrieben wurde. Falls der Zählwert jedoch unter dem vorbestimmten Wert liegt, erzeugt die Schaltung 30 das Schreibfehler-Entscheidungssignal XWER mit einem vorbestimmten Pegel, z.B. mit hohem Pegel, das anzeigt, daß die Daten fehlerhaft eingeschrieben wurden. Das Schreibfehler-Entscheidungssignal XWER wird zu dem Mikrocomputer 22 zur Steuerung 2 übertragen.
Fig. 10 zeigt ein Beispiel für eine typische Ausführung der Schaltung 30 zur Erzeugung des Fehler-Entscheidungssignals. Das Hochfrequenzsignal (Fig. 11E) aus dem Wiedergabeverstärker 18 wird einer Hochfrequenz-Hüllkurvendetektorschaltung 31 zugeführt, um ein Hochfrequenz-Hüllkurvendetektorsignal RFENV (Fig. 11G) zu detektieren, das seinerseits den invertierenden Eingängen entsprechender Komparatoren 32 bis 35 zugeführt wird.
Die nichtinvertierenden Eingänge der jeweiligen Komparatoren 32 bis 35 sind in Abhängigkeit von den entsprechenden Köpfen und Bereichen jeweils auf vorbestimmte Pegel L1 bis L4 als Referenzwerte eingestellt. Der nichtinvertierende Eingang des Komparators 32 ist beispielsweise in Abhängigkeit von dem Bereich der von dem Kopf A' reproduzierten PCM-Signale auf den Pegel L1 gesetzt. Der nichtinvertierende Eingang des Komparators 33 ist in Abhängigkeit von dem Bereich der von dem Kopf A' reproduzierten Subkodes auf den Pegel L2 gesetzt. Der nichtinvertierende Eingang des Komparators 34 ist in Abhängigkeit von dem Bereich der von dem Kopf B' reproduzierten PCM-Signale auf den Pegel L3 gesetzt. Der nichtinvertierende Eingang des Komparators 35 ist in Abhängigkeit von dem Bereich der von dem Kopf B' reproduzierten Subkodes auf den Pegel L4 gesetzt.
Das Hochfrequenz-Hüllkurvensignal hat in den jeweiligen Bereichen unterschiedliche Pegel. Die jeweiligen Pegel L1 bis L4 sind in jedem Bereich des Hochfrequenzsignals in Abhängigkeit von dem Hochfrequenz-Hüllkurvensignal auf Werte gesetzt, die einen Abschnitt, in dem das Hochfrequenzsignal existiert, eindeutig von einem Bereich unterscheiden, in dem das Hochfrequenzsignal absinkt. Die Pegel L2 und L4 der Köpfe A' und B' sind beispielsweise relativ zu dem PCM-Signalbereich auf einen Mittelwert des Pegels des gesamten Hochfrequenzsignals gesetzt. Die Pegel L1 und L3 der Köpfe A' und B' zu dem PCM-Signalbereich auf einen vorbestimmten Wert gesetzt, z.B. auf 0,7 V, der unter den Pegeln L2 und L4 liegt.
Die Komparatoren 32 bis 35 erzeugen jeweils Signale RFDETs (Fig. 11H, 11K, 11N und 11Q), die hohen Pegel (H) haben, wenn die zugeführten Hochfrequenz-Hüllkurvensignale unter den jeweiligen Pegeln L1 bis L4 liegen, hingegen einen niedrigen Pegel (L), wenn die Hochfrequenz-Hüllkurvensignale über den Pegeln L1 bis L4 liegen. Diese Signale RFDETs werden jeweils einem der Eingänge der einzelnen UND-Schaltungen 36 bis 39 zugeführt.
Die Verarbeitungsschaltung 14 (Fig. 5) erzeugt das Fehlererfassungssignal (CRC), das, wie oben beschrieben für eine Gut-Parität in dem Kopfteil kennzeichnend ist. Es wird einer PCM/SUB-Diskriminatorschaltung 40 zugeführt. Die PCM/SUB-Diskriminatorschaltung entscheidet, ob das CRC-Signal ein CRC-Signal ist, das im Hinblick auf die Parität in dem Kopfteil des PCM-Bereichs erzeugt wurde, oder ein CRC-Signal, das im Hinblick auf die Parität in dem Kopfteil des Subkodebereichs erzeugt wurde. Das in dieser Weise diskriminierte CRC-Signal wird einer A'/B'-Kopf-Diskriminatorschaltung 41 zugeführt, die weiterhin entscheidet, ob das CRC-Signal von den Köpfen A' oder B', d.h. von den Sputen TA oder TB reproduziert wurde. Diese geschieht auf der Basis des Schaltimpulses SWP aus der Impulsgeneratorschaltung 20 (Fig. 5). Die A'/B'-Diskriminatorschaltung 41 führt das passende diskriminierte CRC-Signal den jeweiligen anderen Eingängen der UND- Glieder 36 bis 39 zu.
Dem UND-Glied 36 wird somit an seinem anderen Eingang das CRC- Signal zugeführt, das im Hinblick auf die Parität in dem Kopfteil des in der Spur TA aufgezeichneten PCM- Bereichs erzeugt wurde, während dem UND-Glied 37 an seinem anderen Eingang das CRC-Signal zugeführt wird, das im Hinblick auf die Parität in dem Kopfteil des auf der Spur TA aufgezeichneten Subkode-Bereichs erzeugt wurde. Dem UND-Glied 38 wird an seinem anderen Eingang das CRC-Signal zugeführt, das im Hinblick auf die Parität in dem Kopfteil des in der Spur TB aufgezeichneten PCM- Bereichs erzeugt wurde, während dem UND-Glied 39 an seinem anderen Eingang das CRC-Signal zugeführt wird, das im Hinblick auf die Parität in dem Kopfteil des in der Spur TB aufgezeichneten Subkodebereichs erzeugt wurde.
Dadurch, daß die UND-Glieder 36 bis 39 in der oben beschriebenen Weise mit dem RFDET-Signalen und den CRC-Signalen gespeist werden, wird das CRC-Signal durch die RFDET-Signale im wesentlichen "maskiert", so daß das erzeugte CRC-Signal unterdrückt wird, sobald der Pegel des Hochfrequenzsignals kleiner wird. Infolgedessen liefern die UND-Glieder 36 bis 39 an ihren Ausgängen neue CRC-Signale ("new CRC"), wie sie in Fig. 11E, 11L, 11O und 11R dargestellt sind, die während einer Periode, in der der Hochfrequenzsignalpegel über dem vorbestimmten Wert liegt, die Gut-Parität des Kopfteils anzeigen.
Die neuen CRC-Signal werden von den UND-Gliedern 36 bis 39 den jeweiligen Zählern 42 bis 45 zugeführt und sequentiell gezählt. Die Ladeeingänge LD der Zähler 42 bis 45 werden jeweils auf vorbestimmte Werte gesetzt, so daß sie Schnellüberträge RCs (Fig. 11J, 11M, 11P und 11S) erzeugen, wenn der Zählwert die vorbestimmten Werte überschreitet. Die Erzeugung des Schnellübertrags rC bedeutet, daß das Einschreiben der Daten fehlerfrei erfolgte.
Die Zahlen der in einem Segment enthaltenen CRC-Signal in dem PCM-Bereich und in dem Subkode-Bereich unterscheiden sich voneinander wie aus Fig. 1 hervorgeht, beträgt die Mögliche Gesamtzahl der CRC-Signale aus dem PCM-Bereich 128 und diejenige aus dem Subkodebereich 16 (8 x 2). Die an den Ladeeingängen der Zähler 42 bis 45 gesetzten Werte werden unter Berücksichtigung dieser Zahlen festgelegt. Ein vorbestimmter Wert TH1, der an den Ladeeingängen der betreffenden Zähler 42 und 44 gesetzt ist, ist beispielsweise auf 106 festgelegt ein vorbestimmter Wert TH2, der an den Ladeeingängen der betreffenden Zähler 42 und 45 gesetzt ist, ist auf 9 festgelegt. Die vorbestimmten Werte TH1 und TH2 sollten größer gewählt werden, um Fehler bei der Erfassung eines unkorrigierbaren Fehlersegments zu verhindern. Exzessiv große Werte TH1 und TH2 verursachen jedoch eine Verkleinerung der Datenübertragungsrate, so daß sie unter Berücksichtigung dieser Bedingungen festgelegt werden sollten.
Die Schnellüberträge RCs aus den Zählern 42 bis 45 werden von Verriegelungsschaltungen 46 bis 49 verriegelt und dann einem NAND-Glied 50 zugeführt. Die Verriegelungsschaltungen 46 bis 49 werden durch ein Löschsignal "RC clear" (Fig. 11T) gelöscht, das in einer Löschsignal-Generatorschaltung 51 synchron mit der Hitnerflanke des Servo- Referenzsignals SVRF (Fig. 11 B) erzeugt wird, das von der Verarbeitungsschaltung 14 (Fig. 5) zugeführt wird. Das Servoreferenzsignal SVRF wird gegenüber dem Schaltimpuls SWP (Fig. 11A) um eine vorbestimmte Zeit T1, z.B. um 250 bis 916 Mikrosekunden, verzögert. Das aus dem NAND-Glied 50 kommende Signal wird in einer Verriegelungsschaltung 52 verriegelt und anschließend dem Mikrocomputer 22 als Schreibfehler- Entscheidungssignal XWER (Fig. 11V) zugeführt. Das Entscheidungssignal XWER wird dem Mikrocomputer 22 beispielsweise mit niedrigem Pegel zugeführt, wenn das Einschreiben der Daten ohne irgendwelche Fehler erfolgte, hingegen mit hohem Pegel, wenn das Einschreiben der Daten fehlerhaft war und die Daten deshalb erneut eingeschrieben werden müssen.
Das Servoreferenzsignal SVRF und das Sub-Synchronisiersignal SBSY (Fig. 11C) werden von der Verarbeitungsschaltung 14 einer Subtakt-Generatorschaltung 53 zugeführt, die auf der Basis der zugeführten Signale SVRF und SBSY einen Subtakt SUBC erzeugt und diesen einer Löschsignal-Generatorschaltung 54 zuführt. Die Signal-Generatorschaltung 54 erzeugt ein Löschsignal "XWER clear" (Fig. 11U) synchron mit der Vorderflanke des Subtaktes SUBC und liefert es an die Verriegelungsschaltung 52, um diese zu löschen.
Als nächstes sei die Funktion der in Fig. 10 dargestellten Schaltung 30 zur Erzeugung des Schreibfehler-Entscheidungssignals anhand Wellenformdiagramme von Fig. 11A bis 11V erläutert.
Falls die Daten von den Köpfen A' und B' reproduziert werden, während sie von den Köpfen A und B geschrieben werden, führt der Wiedergabeverstärker 18 der Hochfrequenz- Hüllkurvendetektorschaltung 31 das in Fig. 11 E dargestellte Hochfrequenzsignal zu. Diese leitet daraus das in Fig. 11G dargestellte Hochfrequenz-Hüllkurvensignal RFENV ab und gibt es aus. Das Hochfrequenz-Hüllkurvensignal RFENV wird den invertierenden Eingängen der Komparatoren 32 bis 35 zugeführt und mit den zugeordneten Pegeln L1 bis L4 verglichen, die den nichtinvertierenden Eingängen der Komparatoren 32 bis 35 zugeführt werden (siehe Fig. 11G). Daraufhin erzeugen die Komparatoren 32 bis 35 an den jeweiligen Ausgängen die in Fig. 11H, 11K, 11N und 11Q dargestellten Signale RFDETs.
Die Signale RFDETs werden jeweils einem der Eingänge der UND-Glieder 36 bis 39 zugeführt, wodurch das den anderen Eingängen der UND-Glieder 36 bis 39 zugeführte CRC- Signal, das in Fig. 11F dargestellt ist, im wesentlichen ausgeblendet wird. Auf diese Weise liefern die UND-Glieder 36 bis 39 an ihren Ausgängen entsprechende neue CRC- Signale, die in Fig. 11I, 11L, 11O bzw. 11R dargestellt sind.
Diese neuen CRC-Signale werden den jeweiligen Zählern 42 bis 45 zugeführt und sequentiell gezählt. Wenn die Zählwerte der Zähler 42 bis 45 die vorbestimmten Werten TH1 und TH2 überschreiten, liefern die Zähler 42 bis 45 die in Fig. 11J, 11M, 11P bzw. 11S dargestellten Schnellüberträge RCs. Wie aus dem zentralen Abschnitt von Fig. 11J erkennbar ist, werden die zu dieser Zeit reproduzierten CRC-Signale unterdrückt, da der Pegel des Hochfrequenzsignals, das reproduziert wird, wenn der Kopf A' den PCM-Bereich abtastet, während der zweiten Abtastung der Köpfe A' und B' niedrig ist. Selbst wann der Zähler 42 die anschließend neu erzeugten CRC-Signale abtastet, erreicht sein Zählwert nicht den vorbestimmten Wert TH1. Deshalb liefert der Zähler 42 nicht den Schnellübertrag RC.
Wenn alle Zähler 42 bis 45 die Schnellüberträge RCs abgeben (bei der ersten und dritten Abtastung in Fig. 11), werden dem NAND-Glied 50 alle Schnellüberträge RCs über die Verriegelungsschaltungen 46 bis 49 mit hohem Pegel zugeführt, so daß das NAND-Glied 50 geöffnet ist und an die Verriegelungsschaltung 52 das Ausgangssignal mit niedrigem Pegel liefert. Die Verriegelungsschaltung 52 erzeugt also an ihrem Ausgang das Schreibfehler-Entscheidungssignal XWER mit niedrigem Pegel, das in dem zentralen Abschnitt von Fig. 11V in gestrichelten Linien dargestellt ist. Dieses zeigt an, daß der Schreibvorgang von den Köpfen A und B fehlerfrei durchgeführt wurde.
Es sei nun angenommen, daß wenigstens einer der Zähler 42 bis 45 den Schnellübertrag RC nicht liefert (in der zweiten Abtastung von Fig. 11 liefert der Zähler 42 nicht den Schnellübertrag). Die Schnellüberträge RCs, die von den Zählern 43 bis 45 über die Verriegelungsschaltungen 47 bis 49 dem NAND-Glied 50 zugeführt werden, sind deshalb auf hohem Pegel, während der Schnellübertrag RC aus dem Zähler 42 auf niedrigem Pegel ist, so daß das NAND-Glied 50 nicht geöffnet wird. Deshalb verriegelt die Verriegelungsschaltung 52 ein Ausgangssignal mit hohem Pegel und erzeugt an ihrem Ausgang das Schreibfehler-Entscheidungssignal XWER mit hohem Pegel, wie dies in der letzten Hälfte von Fig. 11V dargestellt ist. Dies zeigt an, daß der von den Köpfen A und B durchgeführte Schreibvorgang in dieser Zeit fehlerhaft ausgeführt wurde. Falls der Zähler 42 in der zweiten Abtastperiode ebenfalls den Schnellübertrag RC mit hohem Pegel liefert, hat das Schreibfehler-Entscheidungssignal XWER niedrigen Pegel, wie dies durch die gestrichelte Linie in Fig. 11V dargestellt ist, und zeigt damit an, daß der Schreibvorgang von den Köpfen A und B fehlerfrei ausgeführt wurde.
Der mit gestrichelten Linien dargestellte Abschnitt in der ersten Hälfte von Fig. 11V zeigt das Schreibfehler-Entscheidungssignal XWER im vorhergehenden Abtastvorgang an. Die von den Verriegelungsschaltungen 46 bis 49 verriegelten Schnellüberträge RCs und das von der Verriegelungsschaltung 52 verriegelte Schreibfehler-Entscheidungssignal XWER werden durch die in Fig. 11T bzw. 11U dargestellten Löschsignale gelöscht.
Der Mikrocomputer 22 der Steuerung 2 gibt das so gebildete Schreibfehler-Entscheidungssignal XWER in dem Zeitpunkt aus, der der Hinterflanke des Löschsignals "RC clear" entspricht. Falls das Schreibfehler-Entscheidungssignal XWER niedrigen Pegel hat, sind beim Einschreiben keine Fehler aufgetreten. Deshalb läuft die normale Operation ohne irgendwelche Änderungen weiter. Wenn hingegen das Schreibfehler-Entscheidungssignal XWER hohen Pegel hat, wurden die Daten fehlerhaft eingeschrieben, so daß dieselben Daten unter dem Steuereinfluß der Steuerung 2 erneut in dem DAT-Gerät 1 eingeschrieben werden.
Da im vorliegenden Ausführungsbeispiel der Schreibvorgang bei dem Verfahren mit Schnell-Leseprüfung im wesentlichen durch das CRC-Signal bestimmt wird, der für die Gut-Parität des Kopfteils kennzeichnend ist, kann eine normale digitale Signalverarbeitungsschaltung zur Detektierung des Schreibfehler-Entscheidungssignalas verwendet werden.
Durch die Erzeugung des Schreibfehler-Entscheidungssignals in jedem Rahmen (zwei Spuren) kann festgestellt werden, daß ein Fehler existiert, falls die Anzahl der CRC-Signale in einem der vier Bereiche innerhalb des Rahmens, die unterschiedliche Inhalte haben, nicht einen vorbestimmten Wert erreichen. Das Schreiben war dann fehlerhaft, und die Steuerung kann Datenfehler in den betreffenden vier Bereichen fehlerfrei detektieren.
Bei der mit Hilfe des CRC-Signals getroffenen Feststellung, ob ein Fehler korrigierbar ist, wird das CRC-Signal für das über einem vorbestimmten Wert liegende Hochfrequenzsignal eindeutig zugeführt, während das CRC-Signal für das unter einem vorbestimmten Wert liegende Hochfrequenzsignal unterdrückt wird, so daß bei der unmittelbaren Leseprüfung (reading after writing) das Schreibfehler-Entscheidungssignal mit Hilfe des CRC- Signals erzeugt werden kann.
Da sichergestellt ist, daß die CRC-Signale für die betreffenden von den Köpfen A' und B' reproduzierten PCM- und Subkode-Bereiche zugeführt werden, ist es darüberhinaus möglich, das Schreibfehler-Entscheidungssignal mit Hilfe des CRC-Signals genauer zu detektieren.
Das CRC-Signal, das in Verbindung mit den Paritäten in den Kopfteilen der in den einzelnen Spuren gebildeten Haupt- und Hilfsdatenbereiche erzeugt wird, wird während einer vorbestimmten Periode abgezählt. Der Zählwert wird mit einem vor bestimmten Wert verglichen. In Abhängigkeit von den Vergleichsergebnissen wird ein fehlerhafter Zustand der digitalen Daten festgestellt. Dies ermöglicht eine Vereinfachung der Schaltungsanordnung und eine Verringerung der Kosten des Geräts.
Darüberhinaus wird die Hochfrequenzhüllkurve aus dem Hochfrequenzsignal detektiert und mit einem Referenzwert verglichen. Das Vergleichsergebnis und das CRC-Signal, das unter Bezug auf die Paritäten in den Kopfteilen der in den einzelnen Spuren gebildeten Haupt- und Hilfsdatenbereiche erzeugt wird, werden logisch verarbeitet, um das neue CRC-Signal abzuleiten, das seinerseits während einer vorbestimmten Periode gezählt wird. Der Zählwert des neuen CRC-Signals wird mit einem vorbestimmten Wert verglichen, und es wird in Abhängigkeit von dem Vergleichsergebnis ein Fehlerzustand der digitalen Daten ermittelt. Dies ermöglicht die Vereinfachung der Schaltungsanordnung und die Verringerung der Kosten des Geräts.

Claims

1. Gerät zur Wiedergabe eines digitalen Signals von einem Aufzeichnungsmedium (12) mit einem Muster von Spuren, in denen jeweils eine Mehrzahl von Datensignalblöcken aufgezeichnet ist, von denen jeder einen Kopf, eine Kopf-Parität sowie weitere digitale Informationen enthält,

mit Mitteln (1, A',B') für die Wiedergabe der aufgezeichneten Signale von dem Aufzeichnungsmedium (12), und

mit einer Fehlerdetektoreinrichtung (14) zur Überwachung der wiedergegebenen Kopf-Parität, die die Gut-Parität der einzelnen Blöcke detektiert und ein entsprechendes Gut-Parität-Detektorsignal erzeugt,

gekennzeichnet durch

eine Zähleinrichtung (42 bis 45) zum Zählen der aus der Fehlerdetektoreinrichtung (14) kommenden Gut-Parität-Detektorsignale, und

eine Vergleichereinrichtung (52)' die den Fehler-Zählstandes der Zähleinrichtung (42 bis 45) mit einem vorbestimmten Wert vergleicht und ein Schreibfehler-Entscheidungssignal abgibt, das dann, wenn der Zählstand den vorbestimmten Wert überschreitet, anzeigt daß der betreffende Datenblock keine unkorrigierbaren Fehler aufweist, hingegen dann, wenn der Zählstand den vorbestimmten Wert nicht überschreitet, anzeigt, daß der betreffende Datenblock unkorrigierbare Fehler aufweist.

2. Gerät nach Anspruch 1, bei dem die Fehlerdetektoreinrichtung (14) Mittel aufweist, die die Parität des Kopfes in jedem Block prüfen und einen Impuls erzeugen, wenn die Parität korrekt ist.

3. Gerät nach Anspruch 2, bei dem die Zähleinrichtung (42 bis 45) die Impulse zählt und bei dem die Vergleichereinrichtung (52) den Zählwert der Impulse mit dem genannten vorbestimmten Wert vergleicht und dann, wenn der Zählwert der Impulse über dem vorbestimmten Wert liegt, das Schreibfehler-Entscheidungssignal liefert, das anzeigt, daß die Daten in einer der Spuren keine Fehler oder ausschließlich korrigierbare Fehler enthalten.

4. Gerät nach Anspruch 1, 2 oder 3, das ferner aufweist:

eine Hüllkurven-Detektoreinrichtung (31), die die Amplituden-Hüllkurve des wiedergegebenen Signals detektiert, diese Hüllkurve mit einem Referenzwert vergleicht und ein Auftastsignal erzeugt, wenn die Amplitude der Hüllkurve den Referenzwert überschreitet,

und eine Torschalteinrichtung (36 bis 39) zum Auftasten des Ausgangssignals der Fehlerdetektoreinrichtung (14) in Abhängigkeit von dem Auftastsignal der Hüllkurven- Detektoreinrichtung (31).

5. Gerät nach Anspruch 4, bei dem

das wiedergegebene Signal eine Amplituden-Hüllkurve besitzt die einen Hauptbereich und einen Unterbereich aufweist, die verschiedenen Teilen des aufgezeichneten Signals entsprechen, und

die Hüllkurven-Detektoreinrichtung für die digitalen Daten in dem Hauptbereich und die digitalen Daten in dem Unterbereich des wiedergegebenen Signal unterschiedliche Referenzwerte aufweist.

6. Gerät nach einem der vorhergehenden Ansprüche, bei dem die Mittel (1, A',B') zur Signalwiedergabe und die Fehlerdetektoreinrichtung (14) ein digitales Tonbandgerät (1) umfassen.

7. Gerät nach einem der vorhergehenden Ansprüche, bei dem

das Aufzeichnungsmedium (12) ein Magnetband (12) ist und

die Mittel (1, A',B') zur Signalwiedergabe ein Paar rotierender Köpfe (A',B') umfassen, die ein Signal von dem Band (12) wiedergeben,

wobei ferner Mittel (A, B) vorgesehen sind zur Neuaufnahme von digitalen Daten auf dem Band (12) durch ein weiteres Paar rotierender Köpfe (A, B), wenn das Schreibfehler-Entscheidungssignal einen unkorrigierbaren Fehlerzustand der aufgezeichneten digitalen Daten anzeigt.

8. Verfahren zur Wiedergabe eines digitalen Signals von einem Aufzeichnungsmedium (12) mit einem Muster von Spuren, in denen jeweils eine Mehrzahl von Datensignalblöcken aufgezeichnet ist, von denen jeder einen Kopf, eine Kopf-Parität sowie weitere digitale Informationen enthält,

mit den Verfahrensschritten:

Wiedergeben der aufgezeichneten Signale von dem Aufzeichnungsmedium (12)

und Überwachen der wiedergegebenen Kopf-Parität, Detektieren der Gut-Parität für jeden Block und Erzeugen eines entsprechenden Gut-Parität-Detektorsignals,

dadurch gekennzeichnet,

daß die Gut-Parität-Detektorsignale abgezählt werden

und daß der Fehler-Zählerstand mit einem vorbestimmten Wert verglichen und ein Schreibfehler-Entscheidungssignal erzeugt wird, das dann, wenn der Zählstand den vorbestimmten Wert überschreitet, anzeigt, daß der betreffende Datenblock keine unkorrigierbaren Fehler aufweist, hingegen dann, wenn der Zählstand den vorbestimmten Wert nicht überschreitet, anzeigt, daß der betreffende Datenblock unkorrigierbare Fehler aufweist.

9. Verfahren nach Anspruch 8, bei dem der Verfahrensschritt des Überwachens und der Fehlerdetektierung das Prüfen der Parität des Kopfes in jedem Block und bei korrekter Parität das Erzeugen eines Impulses beinhaltet.

10. Verfahren nach Anspruch 9, bei dem in dem Verfahrensschritt des Zählens die genannten Impulse gezählt werden und in dem Verfahrensschritt des Vergleichens der Zählwert der Impulse mit dem vor bestimmten Wert verglichen und das Schreibfehler- Entscheidungssignal erzeugt wird, das dann, wenn der Zählwert der Impulse größer ist als der vorbestimmte Wert, anzeigt, daß die Daten in einer der Spuren keine Fehler oder ausschließlich korrigierbare Fehler enthalten.

11. Verfahren nach Anspruch 8, 9 oder 10 mit folgenden weiteren Merkmalen:

Detektieren der Amplituden-Hüllkurve des wiedergegebenen Signals,

Vergleichen der Amplituden-Hüllkurve mit einem Referenzwert,

Liefern eines Auftastsignals, wenn die Amplitude der Hüllkurve den Referenzwert überschreitet, und

Auftasten des in dem Verfahrensschritt der Fehlerdetektierung gewonnenen Ausgangssignals durch das in dem Verfahrensschritt des Detektierens der Hüllkurve gewonnene Auftastsignal.

12. Verfahren nach Anspruch 11,

bei dem die Amplituden-Hüllkurve des wiedergegebenen Signals einen Hauptbereich und einem Unterbereich besitzt die verschiedenen Teilen des aufgezeichneten Signals entsprechen, und

bei dem in dem Verfahrensschritt der Hüllkurven-Detektierung für digitale Daten in dem Hauptbereich und digitale Daten in dem Unterbereich des wiedergegebenen Signal unterschiedliche Referenzwerte verwendet werden.

13. Verfahren nach einem der Ansprüche 8 bis 12, bei dem der Verfahrensschritt der Signalwiedergabe und der Verfahrensschritt der Feherdetektierung (14) mit Hilfe eines digitalen Tonbandgeräts (1) durchgeführt werden.

14. Verfahren nach einem der Ansprüche 8 bis 13, bei dem das Aufzeichnungsmedium (12) ein Magnetband (12) ist und bei dem der Verfahrensschritt der Signalwiedergabe die Wiedergabe eines Signals von dem Band (12) durch ein Paar rotierender Köpfe (A',B') beinhaltet sowie den Verfahrensschritt der Neuaufnahme von digitalen Daten auf dem Band (12) durch ein weiteres Paar rotierender Köpfe (A, B), wenn das Schreibfehler-Entscheidungssignal einen unkorrigierbaren Fehlerzustand in den aufgezeichneten digitalen Daten anzeigt.