DE3123610A1

DE3123610A1 - "selbstausrichtendes mos-herstellungsverfahren"

Info

Publication number: DE3123610A1
Application number: DE19813123610
Authority: DE
Inventors: Joannes Joseph Maria 5621 Eindhoven Koomen; Roelof Herman Willem Salters
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1980-06-18
Filing date: 1981-06-13
Publication date: 1982-04-08
Also published as: JPS5834950B2; US4317690A; GB2078443B; GB2078443A; FR2485261A1; NL8102879A; AU7183281A; JPS5727053A; FR2485261B1; AU539214B2; CA1157964A

Description

N V Phiiios¹ eiM^rfaVc^n, Eindhoven 3123610

PHA 1047 JC 1-5-1981

"Selbstausrichtendes MOS-Herstellungsverfahren".

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer integrierten Schaltung mit einer Anzahl von MOS-Transistoren; sie bezieht sich insbesondere, aber nicht ausschliesslich auf ein Verfahren zur Herstellung einer integrierten Schaltung mit durch einen einzigen Kondensator und einen einzigen MOS-Transistor gebildeten Speicherzellen.

Bei den üblichen Verfahren zur Herstellung von MOS-Speichern mit einem einzigen Kondensator und einem einzigen MOS-Transistor werden mehrere photolithographische Maskierungsschritte mit kritischen Ausrichttoleranzen benutzt, wodurch die wirksame Zone der Zelle erheblich verkleinert und die verwirklichbare Zellendichte erreicht wird. Daher liegt ein grosser Bedarf an einem Verfahren vor, bei dem die Anzahl von Maskierungsschritten, für die das Ausrichten kritisch ist, erheblich herabgesetzt wird.

Bei dem Verfahren nach der vorliegenden Erfindung wird eine Speicherzellenstruktur der obenbeschriebenen Art erhalten, ohne dass irgendwelche kritische Ausrichtschritte erforderlich sind. Die erhaltene Speicherzellenstruktur benutzt die Speicherzellenobarflache zweckmässiger, so dass ein Speicher mit grösser.er Dichte erhalten wird.

Nach einem ersten Aspekt der Erfindung umfasst ein Verfahren zur Herstellung einer integrierten Schaltung mit einer Anzahl von MOS-Transistoren die folgenden Schritte!

a. die Erzeugung einer ersten Siliciumschicht auf einem Substrat von einem ersten Leitungstyp durch Ablagerung von Silicium;

b. das Niederschlagen einer als Maskierung gegen Oxidation dienenden Maskierungsschicht auf der genannten ersten Siliciumschicht;

c. eine derartige Gestaltung der genannten Maskierungsschicht, dass darin eine Anzahl in gegenseitigen Ab-

PHA 10^7 % T 1-5-1981

ständen liegender Offnungen gebildet werden, die sich mit. maskierenden Schichtteilen abwechseln;

d. die Einführung von Verunreinigungen von einem zweiten dem ersten Leitungstyp entgegengesetzten Leitungstyp über die genannten Offnungen zur Erhöhung der Leitfähigkeit der genannten Silxciumschicht in den Zonen unter den genannten Offnungen und weiter zur Erzeugung in gegenseitigen Abständen liegender Oberflächenzonen vom zweiten Lextungstyp in genannten Substrat;

e. die örtliche Oxidation der genannten Silxciumschicht in den Zonen, die nicht mit der genannten Maskierungsschicht abgedeckt sind;

f. die Entfernung einer Anzahl der genannten maskierenden Schichtteile und darunterliegender Siliciumschxchtteile durch selektives Atzen zur Bildung von Nuten in der genannten Siliciumschicht;

g. die Einführung von Verunreinigungen vom ersten Leitungstyp über die genannten Nuten zum Erhalten von Kanalunterbrecherzonen in der Oberfläche des genannten Substrats; h* die Oxidation der unbedeckten Sexten der genannten Siliciumschicht;

i. die Entfernung der verbleidenden Teile der Maskierungsschicht und der darunterliegenden Silxciumschichtteile durch selektives Ätzen zur Bildung weiterer Nuten in der genannten Silxciumschicht, wobei die Oberfläche des genannten Substrats neben einer Oberflächenzone oder zwischen zwei Cberflächenzonen vom zweiten Lextungstyp freigelegt wird;

j„die Erzeugung einer kontinuierlichen Isolierschicht auf der im Schritt i) freigelegten Substratoberfläche und

ebenfalls auf den unbedeckten Seiten der genannten Silxciumschicht;
k. die Erzeugung einer zweiten leitenden Schicht, z.B.

einer zweiten Silxciumschicht, auf der genannten kontinuierlichen Isolierschicht,

Nach einem zweiten Aspekt der Erfindung umfasst ein Verfahren zur Herstellung einer integrierten Schaltung mit durch einen einzigen Kondensator und einen.zugehörigen

• m

PHA 1047 £, 1-5-1981

MOS-Transistor gebildeten Speicherzellen die folgenden Schritte:

a. di.e Erzeugung einer dünnen ersten Isolierschicht auf einem Substrat vom ersten Leitungstyp;

b. die Bildung von Offnungen in der genannten ersten Isolierschicht ;

c. das Niederschlagen einer ersten Siliciumschicht auf der genannten Isolierschicht und in den genannten Offnungen in dieser Isoliei-schicht;

d. das Niederschlagen einer Maskierungsschicht auf der genannten ersten Siliciumschicht, wobei diese Maskierungsschicht ein von dem der genannten ersten Isolierschicht verschiedenes Material enthält und als Maskierung gegen Oxidbildung dient;

e. die Bildung einer ersten Reihe von Offnungen in der genannten Maskierungsschicht, deren Abmessungen kleiner als die der Offnungen in der genannten ersten Isolierschicht sind und die in bezug auf die letzteren Offnungen ausgerichtet sind, sowie die Bildung einer zwei— ten Reihe von Offnungen in der genannten Maskierungs — schicht, die gegen die Offnungen in der genannten ersten Isolierschicht verschoben sind;

f. die Einführung von Verunreinigungen von zweiten dem ersten Leitungstyp entgegengesetzten Leitungstyp über die Offnungen in der genannten Isolierschicht sowie in der genannten Maskierungs schicht zur Erzeugung- in gegenseitigen Abständen liegender Zonen mit höherer Leitfähigkeit in der genannten Siliciumschicht und zur Erzeugung einer Anzahl von Zonen vom zweiten Leitungstyp in dem genannten Substrat unter der genannten ersten Reihe von Offnungen, wobei jede der letzteren Zonen eine Source- oder Drain-Zone bildet und die genannten Isolier- und Maskierungsschichten verhindern, dass die genannten Verunreinigungen in den darunterliegenden Zonen niedergeschlagen werden;

g. die örtliche Oxidation der genannten ersten Siliciumschicht, wobei in Teilen der genannten Siliciumschicht, dLe nicht; mit; der (yenunntnii Maskiorungsschicht abgedeckt

• β · β A ψΛ

α ο ·

♦ ♦ · e ·

PHA 1047 ¹^ 1-5-1981

werden, eine Siliciumoxidschicht erzeugt wird, die Teile aufweist, die in bezug auf die genannten Source- oder Drain—Zonen ausgerichtet sind; h. die Entfernung von Material der genannten Maskierungaschickt in Gebieten, die nur an eine Seite jedes der genannten Siliciumoxidschichtteile grenzen, wodurch nur selektierte Teile der genannten ersten Siliciumschicht freigelegt werden und der verbleibende Teil der genannten Maskierungsschicht nach wie vor noch Gebiete der genannten Siliciumschicht auf der gegenüberliegenden Seite

der genannten Siliciumoxidschichtteile abdeckt; i. die Ätzung der genannten ersten Siliciumschicht, derart, dass nur die freiliegenden Teile entfernt und an den betreffenden Stellen Nuten gebildet werden;

j. die Einführung von Verunreinigungen vom ersten Leitungstyp über die genannten Nuten in der ersten Siliciumschicht in das Substrat zum Erhalten von Kanalunterbrecherzonen neben den genannten Source— oder Drain— Zonen;

k. die Erzeugung einer Siliciumoxidschicht auf den freiliegenden Teilen der genannten ersten Siliciumschicht; 1. die Entfernung des verbleibenden Teiles der genannten Maskierungsschicht zum Freilegen von Teilen der genannten ersten Siliciumschicht, die nicht mit Siliciumoxid abgedeckt sind;

m. die Ätzung der genannten ersten Siliciumschicht zur Entfernung von Teilen derselben, die nicht mit Siliciumoxid abgedeckt sind, wodurch ein Muster von Elementen gebildet wird, wobei ein erstes Siliciumelement mit jeder Source- oder Drain-Zone in Kontakt steht, um als Bitleitung zu dienen, und ein zweites Siliciumelement durch die genannten erste Isolierschicht von dem genannten ersten Siliciumelement getrennt und gegen das genannte Substrat isoliert ist und eine Kondensatorplatte des Speicherelements bildet;

n. die Entfernung der freiliegenden Teile der ersten Isolierschicht zwischen den genannten Siliciumelementen; o. die Erzeugung einer zweiten dünnen Isolierschicht auf

PHA 10^7 5 1-5-1981

den freiliegenden Oberflächen der genannten Siliciumeletnente und des Substrats;
p. die Bildung eines Musters von Linien aus einem leitenden Material, z.B. einer zweiten Siliciumschicht, auf der genannten zweiten dünnen Isolierschicht und auf der genannten Siliciumoxidschicht, wobei dieses Muster das genannte Muster von Siliciumelementen kreuzt, und wobei jede der genannten Linien als Gate-Elektrode und ¥ortleitung dient.

Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen;

Fig. 1 bis 11 Schnitte durch eine Speicherzelle mit einem einzigen Kondensator und einem einzigen MOS-Transistor in verschiedenen Stufen eines Herstellungsverfahrens nach der Erfindung;

Fig. 12 eine Draufsicht auf diese Speicherzelle; Fig. 13 bis 20 Schnitte durch ein Paar MOS-Transistoren in verschiedenen Siufen eines Herstellungsverfahrens nach der Erfindung;

Fig. 21 eine Draufsicht auf diese Anordnung, und Fig. 22 eine Draufsicht auf eine andere Konfiguration von zwei nebeneinander angeordneten MOS-Transistoren.

Die Herstellung einer Speicherzellenstruktur nach der Erfindung fängt damit an, dass ein Halbleitersubstrat hergestellt wird. Als Beispiel wird ein Siliciumsubstrat beschrieben, dem eine Dotierung vom ersten Leitungstyp, z.B. vom p-Typ, zugesetzt wird. Das Substrat ist in Fig. 1 als ein Substrat 10 vom p—Leitungstyp dargestellt.

Die für die Erzeugung der aktiven Gebiete und der Feldgebiete erforderlichen Schritte werden zwar beschrieben, aber sind nicht in der Zeichnung dargestellt« Der erste Schritt umfasst das Anwachsen einer dünnen Siliciumoxidschicht auf dem Siliciumsubstrat 10 und dann das Niederschlagen einer Siliciumnitridschicht auf dem Oxid, wobei die zwei Schichten zusammen eine Dicke von etwa 0,12 μπι aufweisen. Anschliessend wird eine erste Maske zum Ausätzen

» · Ψ # ft «

» A * Λ O β

"44 "

PHA 10.47 «■ ⁷^ 1-5-1981

von Streifen aus der Nitridschicht verwendet, so dass streif enförmige Fenster mit auf dem Boden unabgedecktein Oxid -übrigbleiben.

Dann erfolgt eine Ionenimplantation, um in der Siliciumsubstratoberfläche an den Stellen der Fenster eine Dotierungsverunreinigung abzulagern, die den gleichen Typ wie die sich bereits im Substrat befindende Dotierungsverunreinigung aufweist und in diesem Falle eine p-Typ Verunreinigung ist. Dieser Schxitt ist unter der Bezeichnung "Feldimplantation" bekannt und führt zu starkdotierten p-leitenden Streifen, die die einzelnen aktiven Zonen gegeneinander isolieren.

Nach der Feldimplantation wird das Silicium örtlich in den Fenstern in den Siliciumnitridstreifen oxidiert, so dass ein Muster teilweise versenkten Siliciumoxids mit einer erheblichen Dicke erhalten wird. Dieses Muster erstreckt sich einerseits in den ρ -Feldimplantationszonen in einiger Entfernung unter dem Pegel der Substratoberfläche und andererseits gleichfalls in einiger Entfernung über dem Pegel der Substratoberfläche.

Dieses Siliciumoxidmuster ist unter der Bezeichnung "Feld" oder "Feldoxid" bekannt. Die Gebiete zwischen dem Feldoxid und der Feldimplantation werden als aktive Gebiete bezeichnet und sind voneinander durch die kombinierten Feldimplantations- und Feldoxidzonen getrennt.

Das Siliciumnitrid und das sieh darunter befindende Siliciumoxid können dann entfernt werden, sodass das Silicium in den aktiven Gebieten freigelegt wird. Diese Stufe ist in Fig. 1 dargestellt; diese Figur zeigt einen Querschnitt über die Länge eines der aktiven Gebiete.

Die aktiven Gebiete des Halbleitersubstrats 10 werden r-un mit einer ersten dünnen Isolierschicht 12 versehen. Die Isolierschicht 12 kann eine dünne Isolierschicht enthalten, die thermisch auf der Siliciumoberflache dadurch angewachsen wird, dass das Siliciumsubstrat 10 genügend

lang auf eine hohe Temperatur von etwa 1000°C erhitzt wird, um eine Siliciumoxidschicht mit einer Dicke von einigen Hundert A zu erzeugen.

PILA. 1047 r ^1C 1-5-1981

Wach der Erzeugung der Siliciumoxidschicht 1?. wird aul' plio bolittiographisehoni Woge eine erste (nicht dargestellte) Maske angebracht und mit Hilfe dieser Maske wird die Siliciumoxidschicht 12 selektiv geätzt, um Offnungen 14 etwa gleicher Grosse zu erhalten, wie in Fig. 2 dargestellt ist.

¥ie Fig. 3 zeigt, wird dann eine Schicht 16 aus Silicium niedergeschlagen. Die Schicht 16, die sich grösstenteils über das Siliciumoxid des Feldoxids und der Schicht 12 erstreckt, wird wenigstens grössenteils aus polykristallinem Silicium (als Polysilicium bezeichnet) bestehen und daher nachstehend als Polysiliciumschicht 16 bezeichnet werden. An den Stellen der Fenster 14, an denen die Schicht 16 direkt auf dem einkristallinen Substrat 10 angebracht wird, kann das Silicium der Schicht 16 eine einkistalline Struktur aufweisen.

Die Polysiliciumschicht 16 kann durch chemisches Aufdampfen bis zu einer Tiefe von 0,1 bis 0,5 um erzeugt werden. Feiter zeigt Fig. 3 eine Schicht 18 aus oxidationsbetändigem Material, wie Siliciumnitrid, das auf der Polysiliciumschicht 16 niedergeschlagen wird. Die Siliciumnitridschicht 18 kann eine Dicke von 0,05 bis 0,1 um aufweisen und durch chemisches Aufdampfen erzeugt werden.

Nach der Ablagerung der Siliciumnitridschicht 18 wird auf photolithographischem Wege eine (nicht dargestellte) Maske auf der Schicht 18 angebracht und wird die Schicht 18 selektiv geätzt, um zwei Sätze von Offnungen 20 und 22 mit verschiedenen Abmessungen zu erhalten, wie in Fig. 4 dargestellt ist·. Die 0 ffnungen 20 und 22 definieren die äusseren Grenzen der einen Kondensator und einen Transistor enthaltenden Zellenstruktur. Die Offnungen 20 sind kleiner als die Offnungen 22 und auch kleiner als die Offnungen 14 in der Siliciumoxidschicht 12. Die verbleibenden Teile der Siliciumnitridschicht 18 sind im allgemeinen über die Ränder der Offnungen 14 zentriert, aber das Ausrichten ist hier nicht kritisch. Die Offnungen 20 sind im allgemeinen kleiner als die Hälfte der Offnungen 14. Die grösseren Offnungen 22 in der Siliciumnitridschicht 18 sind kleiner als die Breite der Siliciumoxidschicht

12 zwischen den Offnungen 14 in der Siliciumoxidschicht 12. Der nächstfolgende Schritt ist nun die Implantation

oder Diffusion einer Verunreinigung vom zweiten Leitungstyp

PHA 1047 S '■* 1_5_1981

(Fig. 5)· In diesem Falle, in dem das Substrat P-J₁OIt end lsi, wJ.x-d υ J. η υ groaso Ιίοη ζ on I-ration axi η—Tyij Verunreinigung, z.B. 10 Atome/cm Phosphor, in der Oberfläche der Siliciumnitridschicht 18 angebracht. Die SiIiciumnitridschicht 18 bildet dabei eine Maske gegen die Do-

S tierung zur Begrenzung der Zonen, in denen die η-Typ Verunreinigungsatome niedergeschlagen werden. Die Verunreinigungsatome werden über Offnungen 20 und 22 in der Siliciumnitridschicht .18 niedergeschlagen.

In den durch die kleineren Offnungen 20 definierten Gebieten gehen die η -Verunreinigungen durch die SiIiciumschicht 16 und bilden eine erste η —Halbleiterzone 24 in der Oberfläche des Substrats 10, während zu gleicher Zeit die Siliciumschicht 16 in η-dotierte Siliciumzonen 2.6 umgewandelt wird. In den Zonen der Offnungen 22 werden die η -Verunreinigungen in der Siliciumschicht 16 niedergeschlagen, wodurch die Schicht 16 in η-dotierte Polysiliciumzonen 28 umgewandelt wird, aber die Siliciumoxidschicht 12 verhindert, dass die η -Verunreinigungen in das Siliciumsubstrat TO eindringen. Die η -Halbleiterzone 24 wird die Source- oder Drain-Zone des MOS-Transistors, das Siliciumgebiet 26 eine Bitleitung und die Polysiliciumzone 28 eine Kondensatorfeldplatte in der fertigen Anordnung bilden.

Im nächstfolgenden Schritt (Fig. 6) wird die PoIysiliciumschicht 16 örtlich durch Erhitzung auf 85Ο C in einer oxidierenden Atmosphäre oxidiert. Während dieser Bearbeitung bildet die Siliciumnitridschicht 18 eine Oxidationssperre, sodass nur in und auf der freiliegenden Oberfläche der Polysiliciumschicht 16 eine Oxidschicht 30 ^e^- zeugt wird. Die örtlich erzeugte Oxidschicht 30 liegt unter und über dem Oberflächenpegel der Zonen der Polysiliciumschicht 16, die mit der Siliciumnitridschicht 18 abgedeckt werden. Die örtlich erzeugte Oxidschicht 30 ist automatisch in bezug auf die maskierende Siliciumnitridschicht 18 ausgerichtet und enthält einen Teil 30a, der in bezug auf die erste η -Halbleiterzone 24 ausgerichtet ist, und einen breiteren Teil 30b. der über der Siliciumoxidschicht 12 und der n-dotiertBn Polysiliciumzone 28 liegt. Während der Zeit, in der das Substrat 10 zur Erzeugung der örtlichen Oxid-

mm *

PHA 10^7 > 1-5-1981

schicht 'K) erhitzt, wird, diffundiert die η -Halbleiterzone Zk tiefer in das Siliciumsubstrat 10 hinein.

Im nächstfolgenden Schritt (Pig. 7) werden Teile der Siliciumnitridschicht 18 lediglich auf einer Seite neben dem kleineren Teil 30a der örtlichen Oxidschicht 30 entfernt; dieser Teil liegt über der η -Halbleiterzone 2k. Die selektive Entfernung von Teilen der Siliciumnitrdschicht kann mit Hilfe einer Photoresist-Ätzmaske erzielt werden, wobei das Siliciumnitrid mit Hilfe warmer Phosphorsäure Über die Löcher in der Atzmaske geätzt wird.

Der nächstfolgende Schritt (Fig. 8) umfasst die Entfernung der freiliegenden Teile der Siliciumschicht 16 bis zu der Oberfläche des Substrats 10. Ein geeignetes Ätzmittel dafür ist z.B. eine Lösung von Kaiiumhydroxid (ELCH) .

Nach Entfernung des Siliciums der Schicht 16 können noch kleine Teile der dünnen Siliciumoxidschicht 12 in den Leerräumen in der Polysiliciumschicht zurückbleiben. Diese dünnen Siliciumoxidschichtteile können mit Fluorwasserstoff entfernt werden, ohne dass ein wesentlicher Teil der dickeren örtlichen Oxidschicht 30 entfernt wird.

Fig. 9 zeigt den nächstfolgenden Schritt, in dem eine zweite Verunreinigungsdotierung, diesmal eine ρ -Ablagerung, stattfindet, um ρ -Halbleiterzonen 32 in der Oberfläche des Substrats 10 zu erzeugen. Die ρ -Halbleiterzonen 32 können durch Ionenimplantation oder Diffusion einer hohen Konzentration an Boratomen erzeugt werden. Die Boratome für die ρ —Ablagerung gehen durch die Leerräume in der Siliciumschicht 16, aber werden an allen anderen Stellen durch die örtliche Oxidschicht JO und die Siliciumnitridschicht 18 zurückgehalten. Die ρ —Boratome vom ersten Lei— tungstyp werden neben den η -Halbleiterzonen 2k vom zweiten Leitungstyp zur Erzeugung der ρ -Halbleiterzonen 32 angebracht.

Nach der Ablagerung der Boratome für die Zonen 32 werden diese durch Diffusion bei hoher Temperatur tiefer in das Siliciumsubstrat 10 eingeführt. ¥ährend der thermischen Diffusion findet Oxidbildung auf den ρ -Halbleiterzonen 32 und auf der Polysiliciumoberfläclie an den Stellen der Nuten

I- * 6

PHA 10^7 >0 ^VO 1-5-1981

statt, so dass eine Fortsetzung der örtlichen Oxidschicht 30 erhalten wird.

Die ρ -Halbleiterzonen 32 werden als Kanalunterbrecherzonen für die Zellen wirken. Die ρ -Halbleiterzonen 32 und die η -Halbleiterzonen Zk überlappen sich ein wenig.

Im nächstfolgenden Bearbeitungsschritt (Fig. 10) wird zunächst die Siliciumnitridschicht 18 und dann die Siliciumschicht 16 geätzt, die nach der Entfernung der Siliciumnitridschicht 18 unbedeckt ist. Durch diese Ätzung der Siliciumschicht 16 wird das Silicium zwischen den zwei η-dotierten Zonen 26 und 28 der Siliciumschicht 16 entfernt. Eine derartige Aufteilung der Siliciumschicht 16 in zwei Zonen 26 und 28 führt zu der Bildung der Siliciumzone 26 als Bitleitung und der Siliciumzone 28 als Kondensatorfeldplatte und. als die Source oder die Drain bildendes Element des MOS-Transistors. Die η -Halbleiterzone Zk wird als Drain- bzw. Source-Zone des MOS-Transistors wirken.

Nun braucht nur noch die Gate-Elektrode des MOS-Transistors erzeugt zu werden. Die dafür benötigten Schritte sind in Fig. 11 dargestellt und umfassen zunächst die Entfernung der verbleibenden Teile der Siliciumoxidschicht 12 auf den unbedeckten Seiten der zwei Polysiliciumzonen 26 und 28 der Oberfläche des Substrats 10, wie in Fig. 10 dargestellt ist. Dann wird eine dünne als Gate-Dielektrikum dienende Oxidschicht 3^· auf der freigelegten Oberfläche des Siliciumsubstrats 10, gleich wie auf den unbedeckten Seiten der Siliciumgebiete 26 und 28, erzeugt. Die als Gate-Dielektrikum dienende Oxidschicht 34· kann 0,02 — 0,1 um dick sein und thermisch angewachsen werden. Nun da die ganze Struktur mit Oxid bedeckt ist, kann eine zweite leitende Schicht, insbesondere eine zweite Polysiliciumschicht, auf den Oxidschichten 30 und 3k niedergeschlagen und in die Form einer Linienstruktur gebracht werden, so dass Gate-Elektroden 36 in Form von Streifen senkrecht zu den Bitleitungen oder η-dotierte Siliciumzonen 26 gebildet werden, wie in Fig. dargestellt ist. Jede Gate-Elektrode 36 erstreckt sich über die Gate-Oxidschicht 3k oberhalb der Kanalzone des MOS-Transistors zwischen der Source- oder Drain-Zone Zk

PHA 1θ4γ ;K * 1-5-1981

und der Polysiliciumzone 28.

Die Polysiliciumzone 28, die die Kondensatorfeldplatte bildet, ist von dem Siliciumsubstrat 10 durch die dünne Siliciumoxidschicht 12 getrennt. Die Polysiliciumzone 28 dient zugleich zum Erhalten des anderen Hauptelektrodengebietes des MOS-Transistors. Beim Betrieb wird an die Polysiliciumzone 28 eine hohe positive Spannung angelegt, die zur Folge hat, dass eine Inversionsschicht in der Siliciurnoberf lache unter der Zone 28 induziert wird. Die Inversionsschicht weist den gleichen Leitungstyp wie die Zone 24 auf und wird also als eines der Hauptelektrodengebiete des MOS-Transistors wirken.

Derselbe Vorgang kann zur Herstellung einer Vielzahl von MOS-Transistoren angewendet werden, wie an Hand des nun folgenden Beispiels beschrieben werden wird.

In Fig. 13 ist veranschaulicht, wie ein Halbleitersubstrat 4θ vom p-Typ direkt mit einer Siliciumschicht 42 versehen wird, wobei sich erkennen lässt, dass die Siliciumoxidschicht 12, die in dem obenbeschriebenen Verfahren angewandt wurde, weggelassen wird, weil es in diesem Falle nicht notwendig ist, einen Kondensator zu bilden. Sofern die Schicht 42 auf Oxid niedergeschlagen wird (in den Figuren nicht dargestellt), wird das Silicium eine polykristalline Struktur aufweisen, während an der Stelle, an der die Schicht 42 direkt auf dem einkristallinen Substrat 40 angebracht wird, die Struktur der Schicht 42 auch einkristallin sein kann. Dann wird eine Siliciumnitridschicht 44 auf der Siliciumschicht 42 niedergeschlagen.

In Fig. 14 ist angegeben, dass die Siliciumnitridschicht 44 mit Offnungen 46 versehen wird, deren Abmessungen und gegenseitige Abstände gleich sein können. Nun wird eine Verunreinigung vom η-Typ über Offnungen 46 diffundiert oder implantiert, um η -Halbleiterzonen 48 in dem Substrat 4O und η-dotierte Siliciumzonen 50 in der Siliciumschicht 42 zu erzeugen.

Anschliessend wird in den Offnungen 46 eine Oxidschicht 52 erzeugt, wie in Fig. I5 dargestellt ist. Dann werden abwechselnd Teile der Siliciumnitridschicht 44 ent-

Φ ♦ * m a *
•η « ο

PHA 1047 vs. ^T 1_5_1981

fernt, wie in Fig. 16 dargestellt ist, so dass die Siliciumschicht an den Stellen, an denen dos Siliciumnitrid entfernt ist, frei zu liegen kommt. Wie in Fig. 17 dargestellt ist, wird die Siliciumschicht 42 nun über ihre ganze Tiefe in den nicht durch die Siliciumnitridschicht 44 maskierten Gebieten geätzt.

Nachdem die Siliciumschicht 42 geätzt \vorden ist, ■wird eine p-Typ Dotierung implantiert oder diffundiert, um die ρ -Zonen 54 zu erzeugen, wie Fig. 18 zeigt. Während der Wiederdiffusion wird auf der freiliegenden Seite der Siliciumschicht 42 und auf der Oberfläche der ρ -Zonen 54 Oxid gebildet, so dass eine Fortsetzung der Siliciumoxidschicht 52 erhalten wird.

Die zwei folgenden Schritte sind in Fig. I9 dargestellt. Zunächst wird die verbleibende Siliciumnitridschicht 44 entfernt und dass wird die Siliciumschicht 42
an den Stellen, an denen die Siliciumnitridschicht 44 entfernt wurde, geätzt. Die Siliciumschicht 42 wird über ihre ganze Tiefe bis zu der Oberfläche des Substrats 4θ geätzt.

Die Struktur ist nun für die Erzeugung der Gate-Oxidschicht 56 bereit, die thermisch auf der freiliegenden Oberfläche des Substrats 4θ angewachsen werden kann, wie
Fig. 20 zeigt. Während der Erzeugung des Gate-Oxids 56 auf dem Substrat 4o wird ausserdem Oxid auf der freiliegenden

Seite der Siliciumschicht 42 erzeugt, wo es in die dicke
Oxidschicht 52 übergeht und so eine kontinuierliche schützende Oxidschicht bildet, auf der eine Steuerelektrode aus Polysilicium oder einem anderen geeigneten Material 58
niedergeschlagen werden kann.

Jeder MOS-Transistor enthält zwei η -Halbleiterzonen 48, die voneinander durch einen Kanal unter dem Gate-Oxid 56 und der Gate-Elektrode 5^ getrennt sind. Eine der
η -Zonen, ζ,-Β» 48a in den Fig. 20 und 21, kann als Drain-Zone und die andere η -Zone 48b als Source-Zone dienen,

wenn der Transistor in eine Schaltung aufgenommen wird.
Jeder Transistor ist durch die ρ -Halbleiterzonen 54 von
einem benachbarten Transistor getrennt.

Auch können zwei nebeneinander liegende Transis-

PHA 1047 l·^ '«J 1-5-1981

toren eine gemeinsame Source-Zone 48b zwischen zwei Drain Zonen 42a besitzen, wobei eine zugehörige gemeinsame Siii cium-Source-Elektrode 42b zwischen zwei Silicium-Drain-Elektroden 42a liegt, wie in der Draufsicht nach Fig. dargestellt 1st. Xn diesem Falle liegen die ρ -Kanalunter brecherzonen 54 neben den zwei äusseren Drain-Zonen 48a und begrenzt jede ρ -Kanalunterbrecherzone ein Paar MOS-Transistoren.

Leerseite

Claims

PHA Ίο47 W "· "^:" 1-5-1981

PATENTANSPRÜCHE;

* A 6 -■* ι * Λ e

Verfahren zur Herstellung einer integrierten Schaltung mit einer Anzahl von MOS-Transistoren, dadurch gekennzeichnet, dass es die folgenden Schritte umfasst:

a. die Erzeugung einer ersten Siliciumschicht auf einem

Substrat von einem ersten Leitungstyp durch Ablagerung von Silicium;

b. das Niederschlagen einer als Maskierung gegen Oxidation dienenden Maskierungsschicht auf der genannten ersten Siliciumschicht;

c. eine derartige Gestaltung der genannten Maskierungsschicht, dass darin eine Anzahl in gegenseitigen Abständen liegender Offnungen gebildet werden, die sich mit maskierenden Schichtteilen abwechseln;

d. die Einführung von Verunreinigungen von einem zweiten den ersten Leitungstyp entgegengesetzten Leitungstyp über die genannten Offnungen zur Erhöhung der Leitfähigkeit der genannten Siliciumschicht in den Zonen unter den genannten.Öffnungen und weiter zur Erzeugung in gegenseitigen Abständen liegender Oberflächenzonen vom zweiten Leitungstyp im genannten Substrat;

e. die örtliche Oxidation der genannten Siliciumschicht in den Zonen, die nicht mit der genannten Maskierungs— schicht abgedeckt sind;

f. die Entfernung einer Anzahl der genannten maskierenden

Schichtteile und darunter liegender Siliciumschichtteile durch selektive Atzen zur Bildung von Nuten in der genannten Siliciumschicht;

g. die Einführung von■ Verunreinigungen vorn ersten Leitungstyp über die genannten Nuten zum Erhalten von Kanal— Unterbrecherzonen in der Oberfläche des genannten Substrats;

h. die Oxidation der freiliegenden Seiten der genannten Siliciumschicht;

r · w ·φ

N « M

·*Ό

PHA 1θ47 >5 1-5-1981

χ. die Entfernung der verbleibenden Teile der Maskierungsschicht und der darunterliegenden Siliciumschichtteile durch selektive Ätzen zur Bildung weiterer Nuten in der genannten Siliciumschicht, wobei die Oberfläche des genannten Substrats neben einer Oberflächenzone oder zwischen zwei Oberflächenzonen vom zweiten Leitungstyp freigelegt wird;

j. die Erzeugung einer kontinuierlichen Isolierschicht auf der im Schritt i) freigelegten Substratoberfläche und ebenfalls auf den unbedeckten Seiten der genannten Siliciumschicht ;

k. die Erzeugung einer zweiten leitenden Schicht, z.B. einer zweiten Siliciumsohicht, auf der genannten kontinuierlichen Isolierschicht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Offnungen in der genannten Maskierungsschicht etwa gleiche Breiten aufweisen.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Offnungen in der genannten Maskierungsschicht verschiedene Abmessungen aufweisen, wobei eine schmälere Öffnung mit einer breiteren Öffnung abgewechselt wird.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass in dem Schritt g) einfache Kanalunterbrecherzonen erzeugt werden, die mit einfachen Oberflächenzonen vom zweiten LeitungstA'p abgewechselt werden.

5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass in dem Schritt g), einfache Kanalunterbrecherzonen erzeugt werden, die Paare von Oberflächenzonen vom zweiten Leitungstyp einschliessen.

6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass dem Schritt a) ein Schritt vorangeht, in dem eine dünne Isolierschicht mit einem Muster von Offnungen auf der Oberfläche des Substrats erzeugt wird,

7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Siliciumschicht im Schritt a) direkt auf dem Substrat erzeugt wird.

8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die genannte Maskierungsschicht aus Siliciumnitrid be-

ο « « free»

PHA 1047 >6 1-5-1981

steht.

9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das genannte Substrat aus Silicium hergestellt ist; und die im Schritt j) erzeugte Kontinuierliche Isolierschicht aus Siliciumoxid besteht.

10. Verfahren zur Herstellung einer integrierten Schaltung mit durch einen einzigen Kondensator und einen einzigen MOS-Transistor gebildeten Speicherzellen, dadurch gekennzeichnet, dass es die folgenden Schritte umfasst:

a₉ die Erzeugung einer dünnen ersten Isolierschicht auf einem Substrat vom ersten Leitungstyp;

b. die Bildung von Offnungen in der genannten ersten Isolierschicht;

c. das Niederschlagen einer ersten SiliciumscLicht auf der genannten Isolierschicht und in den genannten Öffnungen in dieser Isolierschicht;

d. das Niederschlagen einer Maskierungsschicht auf der genannten ersten Siliciumschicht, wobei diese Maskierungsschicht ein von dem der genannten ersten Isolierschicht verschiedenes Material enthält und als Maskierung gegen Öxidbildung dient;

e. die Bildung einer ersten Reihe von Offnungen in der genannten Maskierungsschicht, deren Abmessungen kleiner als die der Offnungen in der genannten ersten Isolierschicht sind und die in bezug auf die letzteren Offnungen ausgerichtet sind, sowie die Bildung einer zweiten Reihe von Offnungen in der genannten Maskierungsschicht, die gegen die Offnungen in der genannten ersten Isolierschicht verschoben sind;

f. die Einführung von Verunreinigungen vom zweiten dem ersten Leitungstyp entgegengesetzten Leitungstyp über die Offnungen in der genannten Isolierschicht sowie in der genannten Maskierungsschicht zur Erzeugung in gegenseitigen Abständen liegender Zonen mit einer höheren Leitfähigkeit in der genannten Siliciumschicht und zur Erzeugung einer Anzahl von Zonen vom zweiten Leitungs— typ in dem genannten Substrat unter d«r f/uiiaim ten eratoii Reihe von Offnungen, wobei jede der letzteren Zonen

PHA 1O47 "" " 'Vf" ' " "" 1-5-1981

eine Source- oder Drain-Zone bildet und die genannten isolier- und Maakierungaschicht en verhindern, dass die genannten Verunreinigungen in den darunterliegenden Zonen niedergeschlagen werden;

g. die örtliche Oxidation der genannten ersten Siliciumschicht, -wobei in Teilen der genannten Siliciumschicht, die nicht mit der genannten Maskierungsschicht abgedeckt sind, eine Siliciumoxidschicht erzeugt wird, die Teile aufweist, die in bezug auf die genannten Source-

TO oder Drain-Zonen ausgerichtet sind;

h. die Entfernung von Material der genannten Maskierungsschicht in Gebieten, die nur an eine Seite jedes der genannten Siliciumoxidschichtteile grenzen, wodurch nur selektierte Teile der genannten ersten Siliciumschicht freigelegt werden und der verbleibende Teil der genannten Maskierungsschicht nach wie vor noch Gebiete der genannten Siliciumschicht auf der gegenüberliegenden Seite der genannten Siliciumoxidschichtteile abdeckt; i. die Ätzung der genannten ersten Siliciumschicht, derart, dass nur die freiliegenden Teile entfernt und an den betreffenden Stellen Nuten gebildet werden;

j. die Einführung von Verunreinigungen vom ersten Leitungstyp über die genannten Nuten in der ersten Siliciumschicht in das Substrat zum Erhalten von Kanalunterbrecherzonen neben den genannten Source— oder Drain-Zonen;

k. die Erzeugung einer Siliciumoxidschicht auf den freiliegenden Teilen der genannten ersten Siliciumschicht; 1. die Entfernung des verbleibenden Teiles der genannten Maskierungsschicht zum Freilegen von Teilen der genannten ersten Siliciumschicht, die nicht mit Siliciumoxid abgedeckt sind;
m. die Atzung der genannten ersten Siliciumschicht zur Entfernung von Teilen derselben, die nicht mit Siliciumoxid abgedeckt sind, wodurch ein Muster von Elementen gebildet wird, wobei ein erstes Siliciumelement mit jeder Source- oder Drain-Zone in Kontakt steht, um als Bitleitung zu dienen, und ein zweites Siliciumelement durch

>8 1-5-1981

die genannte erste Isolierschicht von dem genannten ersten Siliciumelement getrennt und gegen das genannte Substrat isoliert ist und eine Kondensatorplatte des Speicherelements bildet;

n. die Entfernung der freiliegenden Teile der ersten Isolierschicht zwischen den genannten Siliciumelementen; o. die Erzeugung einer zweiten dünnen Isolierschicht auf den freiliegenden Oberflächen der genannten Siliciumelemente und des Substrats;

p. die Erzeugung eines Musters von Linien aus einem leitenden Material, z.B. einer zweiten Siliciumschicht, auf der genannten zweiten dünnen Isolierschicht und auf der genannten Siliciumoxidschicht, wobei dieses Muster das genannte Muster von Siliciumelementen kreuzt, und wobei jede der genannten Linien als Gate-Elektrode und ■Wortleitung dient.

11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Offnungen in der genannten ersten Isolierschicht, die im Schritt b) gebildet werden, schmäler als der gegenseitige Abstand zwischen den genannten Offnungen ist.

12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Breite der ersten Reihe von Offnungen in der genannten Maskierungsschicht, die im Schritt e) gebildet werden, kleiner als die Hälfte der Breite dex" Offnungen in der genannten ersten Isolierschicht ist.