DE2643016A1 - Verfahren zur herstellung eines integrierten halbleiterkreises - Google Patents

Verfahren zur herstellung eines integrierten halbleiterkreises

Info

Publication number
DE2643016A1
DE2643016A1 DE19762643016 DE2643016A DE2643016A1 DE 2643016 A1 DE2643016 A1 DE 2643016A1 DE 19762643016 DE19762643016 DE 19762643016 DE 2643016 A DE2643016 A DE 2643016A DE 2643016 A1 DE2643016 A1 DE 2643016A1
Authority
DE
Germany
Prior art keywords
layer
opposite conductivity
areas
grooves
september
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19762643016
Other languages
English (en)
Inventor
Tuh-Kai Koo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR Voyix Corp
Original Assignee
NCR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR Corp filed Critical NCR Corp
Publication of DE2643016A1 publication Critical patent/DE2643016A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/926—Elongated lead extending axially through another elongated lead

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Bipolar Transistors (AREA)

Description

NCR CORPORATION Dayton, Ohio (V.St.A.)
Patentanmeldung Unser Az.: Case 2OIO/GER
VERFAHREN ZUR HERSTELLUNG EINES INTEGRIERTEN HALBLEITERKREISES
Die Erfindung betrifft ein Verfahren zur Herstellung eines integrierten Kreises und bezieht sich speziell auf monolithisch integrierte Kreise, bei denen Dioden oder andere Schaltungskomponenten auf einem gemeinsamen Substrat gemäß dem genannten Verfahren erzeugt werden.
In dem hier beschriebenen Zusammenhang bezieht sich der Ausdruck "monolithisch integrierte Kreise" auf ein einziges Substrat oder auf einen Träger aus Halbleitermaterial in üblicherweise monokristalliner Form, auf dem oder in dem einzelne aktive und/oder passive Schaltungskomponenten erzeugt werden, die in geeigneter Weise miteinander verbunden werden und dadurch ein gewünschtes Schaltungsnetzwerk bilden. In solchen Schaltungen werden zwischen den verschiedenen Schaltungskomponenten, die auf dem Träger oder in dem Träger erzeugt werden, elektrische Isolationen benötigt.
22. September 1976
709814/0721
In der Vergangenheit wurden verschiedene Techniken entwickelt, mit deren Hilfe die Schaltungskomponenten mit der erforderlichen elektrischen Isolation gegeneinander ausgestattet werden konnten. Bei einem dieser bekannten Verfahren wird eine Epitaxialschicht aus Halbleitermaterial auf einem Substrat entgegengesetzter Leitfähigkeit gebildet und die einzelnen Schaltungskomponenten in der Epitaxialschicht erzeugt. Anschließend wird ein Isolationsbereich gebildet, in dem die Bereiche um jede Anordnung dotiert werden, so daß sie die gleiche Leitfähigkeit wie das Substrat annehmen. Bei dieser Technik ist es dann erforderlich, daß die Anordnungen auf eine Temperatur von 1000° C für eine ausreichend große Zeitperiode erhitzt werden. Dadurch entstehen Leerstellen in der Netzstruktur der Epitaxialschicht, wodurch die Verunreinigungen durch die Epitaxialschicht diffundieren können, so daß sie zu dem Substrat gelangen, wodurch Isolationsbarrieren gebildet werden.
Bei dieser Technik entsteht der Nachteil, daß durch die Diffusion durch die Epitaxialschicht die Dopanten sich in alle Richtungen ausbreiten. Die seitliche Streuung des Dopanten erstreckt sich über einen größeren Bereich des Substrats als es erforderlich ist, wenn eine vertikale Diffusion durchzuführen war. Zusätzlich erfordert die hohe Temperatur zu bestimmten Zeitpunkten die Zuführung von Verunreinigungen in die Anordnung, um zu ermöglichen, daß der Dopant durch die Epitaxialschicht diffundiert, wodurch ungleichmäßige Charakteristiken entstehen.
22. September 1976
7098U/0721
Es ist eine Aufgabe der vorliegenden Erfindung, ein verbessertes Verfahren zur Herstellung von integrierten Kreisen auf einem Halbleitersubstrat aufzuzeigen, bei dem die vorgenannten Nachteile vermieden werden und bei dem es möglich ist, die Schaltungskomponenten mit einer höheren Dichte herzustellen.
Die Erfindung geht somit von einem Verfahren zur Herstellung von integrierten Kreisen aus, das Schritte zur Erzeugung eines Halbleitersubstrats mit einer vorbestimmten Leitfähigkeit enthält, auf dessen einer Oberfläche eine Halbleiterschicht von entgegengesetzter Leitfähigkeit erzeugt wird.
Die Erfindung ist gekennzeichnet durch die Bildung einer ersten Anordnung von im wesentlichen parallelen Rillen auf der Oberfläche der genannten Schicht, die sich vollständig durch die Dicke dieser erstrecken, durch die Bildung einer zweiten Anordnung von im wesentlichen parallelen Rillen in der Oberfläche der Schicht, die sich lediglich durch einen Teil der Dicke dieser erstrecken und die die erste Anordnung der Rillen überqueren, wobei beide Rillenanordnungen mit Isolationsmaterial gefüllt werden, so daß elektrisch isolierte Bereiche in der Schicht definiert werden und durch die Bildung von Schaltungskomponenten in und/oder auf den isolierten Bereichen der genannten Schicht.
Zum besseren Verständnis der Erfindung wird im folgenden unter Bezugnahme auf die beiliegenden Zeichnungen ein Ausführungsbeispiel beschrieben. In diesen zeigen:
22. September 1976
7098U/0721 -
Fig. IA bis 9A Schnittansichten zur Darstellung verschiedener Stufen bei der Herstellung entlang des Abschnittes A-A von Fig. 11;
Fig. IB bis 9B Schnittansichten zur Darstellung verschiedener Stufen bei der Herstellung entlang des Abschnittes B-B von Fig. 11;
Fig. 10 eine prinzipielle Darstellung einer Diodenmatrix, die nach dem erfindungsgemäßen Verfahren hergestellt ist und
Fig. 11 eine Tei1schnittdarstel1ung einer Schrägansicht einer Anordnung, die nach dem erfindungsgemäßen Verfahren hergestellt ist.
Zunächst werden die Fig. IA und IB beschrieben, in denen Schnittansichten entlang der Linie A-A und entlang der Linie B-B in Fig. 11 gezeigt sind, in denen ein P-dotierter Halbleiterträger 12 und ein N-dotierter Träger 14, z. B. eine Epitaxialschicht, zu sehen ist. Auf der Schicht 14 ist eine Nitridschicht 16 und auf dieser eine Fotoresistschicht 18, die öffnungen 20 aufweist, angeordnet. Obwohl das Substrat 12 und die Epitaxialschicht 14 in dem hier beschriebenen Beispiel P-Leitfähigkeit und N-Leitfähigkeit aufweisen, liegt es im Rahmen der Erfindung, auch andere Leitfähigkeiten, z. B. in umgekehrter Folge, zu verwenden. Des weiteren ist es auch offensichtlich, daß das Halbleitersubstrat 12 entweder in herkömmlicher Weise auf dem Markt mit der auf diesem angeordneten Epitaxialschicht gekauft werden kann oder daß der Anwender· des erfindungsgemäßen Verfahrens die Epitaxialschicht vor dem Aufbringen der Siliciumnitridschicht 16 erzeugt.
22. September 1976
7098U/0721
Die öffnungen 20 werden zur Festlegung der späteren "Tiefenschnitte" und der ParallelriIlen (die von den "Flachschnitten" unterschieden werden» die später noch im einzelnen beschrieben werden)» verwendet. Wenn die Anordnung gemäß Fig. IA und IB erzeugt wurde, wird eine erste Nitridätzung an der Struktur durchgeführt, so daß die von der Nitridschicht 16 nicht bedeckten Teile in den öffnungen- weggeätzt werden. Anschließend wird, wie in Fig. 2A und 2B gezeigt, die Fotoresistschicht 18 entfernt und die nun geätzte Nitridschicht 16 dient als Maske für die nachfolgende Ätzung der Schicht 14. Dies dient als Anfangsschritt zur nachfolgenden Bildung der parallelen TiefenschnittriIlen.
Wenn der Anfangsschritt für die Tiefenschni ttparal IeI ri Ilen durchgeführt ist, wird die Anordnung mit einer anderen Fotoresistschicht 24 bedeckt, die öffnungen 26 aufweist (Fig, 3B), wobei die Schicht 24 die öffnungen 22 ausfüllt, die durch einen vorangehenden Ätzschritt (Fig. 3A) hergestellt wurden.
Im folgenden wird auf die Fig. 4A und 4B Bezug genommen, aus denen hervorgeht, daß durch einen weiteren Nitridätzschritt, der in der Anordnung gemäß Fig. 3A und 3B vorgenommen wurde, die Parallelrillen in der Nitridschicht 16 erzeugt werden, die durch die öffnungen 26 freigelegt sind. Anschließend wird die Fotoresistschicht 24 entfernt und das Ergebnis ist eine Vielzahl von Rillen in der Nitridschicht 16, die in den öffnungen 28 (Fig. 4B) gezeigt sind, und den ersten Schritt
22. September 1976
709814/0721
bei der Herstellung des Musters aus parallelen flachen Rillen darstellen. Nun wird mit der Nitridschicht 16, die mit öffnungen 22 (Fig. 4A) und 28 (Fig. 4B) ausgestattet ist und die als Maske dient, im nachfolgenden die Siliciumschicht 14 geätzt, wodurch der letzte Schritt zur Bildung der parallelen Tiefenrillen und der flachen Rillen durchgeführt wird. Die Tiefenrillen erstrecken sich nun vollständig durch die Epitaxialschicht 14, während die flachen Rillen sich lediglich durch einen Teil der Epitaxi alschicht 14 erstrecken. Die Fig. 5A und 5B zeigen die Bildung oder das Wachstum einer Oxidanordnung 30 in den öffnungen 22 und 28. Dieses Oxid kann z. B. entstehen, wenn Dampf bei etwa 1000° C + 100° C für eine Dauer von 12 Stunden verwendet wi rd.
Anschließend wird, wie aus den Fig. 6A und 6B ersichtlich ist, die Nitridschicht entfernt und der übergang in die Epitaxialschicht 14 eindiffundiert. Dieser übergang wird beispielsweise dadurch gebildet, daß Bortribromid (BBr3) in die N-Epitaxi alschicht 14 eindiffundiert wird, wobei in einem Heizgefäß eine Temperatur von etwa 1050° C +^ 10° C aufrechterhalten wird. Dabei wird Stickstoff als Primärträger eingesetzt, der mit einer Rate von etwa 2950 cm pro Minute zusammen mit einem Sauerstoffstrom von etwa 20 cm pro Minute versetzt ist. Die Gase gelangen durch ein Gemisch, das 99,99 % BBr3 enthält und das bei etwa 24° C gehalten wird. Die Bordotierung wird durchgeführt bis die Schicht 24 auf die erforderliche Dicke'dotiert ist, so daß ein P-dotierter Bereich 32 (Fig. 7A und 7B) entsteht, der die N-Epitaxialbereiche 14 bedeckt und den erforderlichen P-N-übergang bildet, wodurch z. B. eine Diode entsteht.
22. September 1976
709814/0721
Die Fig. 7A und 7B zeigen gemäß den Anforderungen des Verfahrens, daß die Oxidschicht 30.1 über den dotierten Bereichen 32 und ebenso über den Oxidbereichen 30 entsteht, d. h. -sowohl über den Tiefenrillen als auch über den flachen Rillen. Dieses Oxid kann z. B. bei einer Temperatur von etwa 1000 C entstehen, wobei trockener Sauerstoff für eine ausreichend große Zeitperiode verwendet wird, so daß eine dünne transparente Schicht von l.um Dicke in allgemein bekannter Weise entsteht.
Wenn nun die Anordnung mit einem P-N-übergang (32-14) mit einer dünnen Passivierungsoxidschicht 30.1 bedeckt ist, können die erforderlichen Kontakte zu den verschiedenen Elementen erzeugt werden, so daß mit den entsprechenden Zuleitungen eine Matrix entsteht. Dies wird durchgeführt, indem eine erste Anordnung mit einer Fotoresistmaske 36, die öffnungen 38 aufweist, verwendet wird, wobei die öffnungen die Bereiche festlegen, bei denen im nachfolgenden die Kontaktöffnungen entstehen. Bei der hier gezeigten Ausführungsform werden die Kontakte an der Ecke eines jeden P-N-Überganges positioniert und mit den Leitungen oben auf der Oxidteilerschicht 30 verbunden, die als Isolation wirkt. Zur Vervollständigung der Kontaktbildung wird dann eine Oxidätzung vorgenommen, bei der die ausgewählten freiliegenden Teile der Oxidschicht 30.1 geätzt werden, so daß in der Oxidschicht 30.1 öffnungen 40 entstehen (Fig. 8A und 8B).
Anschließend wird, wie aus den Fig. 9A und 9B hervorgeht, eine Ablagerung von metallischen Leiterkontakten 42 in den öffnungen 40 vorgenommen, so daß ohmscher Kontakt zu der P-Schicht 32 herge-
22. September 1976
7098U/0721
stellt wird, wobei die metallischen Leitungen 42.1 eine ohmsche Verbindung zu den Kontakten 42 herstellen. Dies kann durchgeführt werden, indem mit Hilfe einer nicht gezeigten Maske durch ein Zerstäubungsverfahren oder mit Hilfe einer anderen Anodisierungstechnik der geeignete allgemein bekannte Schritt durchgeführt wird.
In Fig. 11 ist eine Teilansicht in einer perspektivischen Darstellung (ParalIeI projektion) einer Anordnung gezeigt, die auf einem P-Substrat 12 eine N-Epitaxialschicht 14 enthält. Jedoch ist aus Gründen der zuvor beschriebenen Herstellung die N-Epitaxialschicht 14 in Zeilen 1, 2 und 3 geteilt wegen der Tiefenrillen bzw. Einschnitte und der Ablagerung der Oxidschicht 30 darauf. Die P-diffundierten Bereiche bilden zusammen mit den dazugehörigen Bereichen der N-Epitaxialschicht 14 diskrete P-N-Übergänge und somit Dioden. Die Dioden in den Spalten (I, II, III usw.) sind jeweils voneinander infolge der Oxidschicht 30 in den flachen Einschnitten getrennt. Des weiteren bilden die Kontakte 42 die erforderlichen ohmschen Verbindungen zu den P-diffundierten Bereiche 32 und jeder Kontakt 42 ist mit einem korrespondierenden P-Bereich in der gleichen Spalte infolge der Leitungen 42.1 verbunden.
In Fig. 10 ist eine Diodenmatrix dargestellt, bei der die Kathoden einer jeden aktiven Anordnung in der Spalte 1 jeweils miteinander verbunden sind, während in der gleichen Weise die Kathoden in den Spalten II, III und IV miteinander verbunden sind. Zur Vervollständigung der Matrix sind jeweils die Anoden der Dioden in jeder Zeile miteinander verbunden.
22. September 1976
7098H/0721
43 - J -
Der Fachmann kann nun mit Hilfe einer geeigneten Schaltung auf einfache Weise an den Eingängen der Zeilen und Reihen der Matrix die Leitfähigkeit der diskreten P-N-Übergänge durch Abfrage der Zeilen und Spalten mit Hilfe bekannter Techniken feststellen.
Während in den Fig. 1 bis 9 und 11 die Rillen parallel und rechtwinkelig zueinander dargestellt sind, ist es offensichtlich, daß der Fachmann im gewünschten Fall andere Muster verwenden kann. Wesentlich ist es, daß die diskreten Bereiche ähnlich sind, so daß sie gleiche Charakteristika aufweisen. Somit ist die Anwendung der Erfindung nicht auf die Verwendung von rechtwinkeligen Kreuzungen der tiefen und flachen Ri1len beschränkt.
22. September 1976
709814/0721

Claims (1)

  1. Patentansprüche;
    Verfahren zur Herstellung eines integrierten Kreises, das Schritte zur Herstellung eines Halbleitersubstrats einer gegebenen Leitfähigkeit und die Erzeugung einer Halbleiterschicht von entgegengesetzter Leitfähigkeit auf der Oberfläche des genannten Substrats enthält, gekennzeichnet durch die Bildung einer ersten Anordnung von im wesentlichen parallelen Rillen (22) auf der Oberfläche der genannten Schicht (14), die sich vollständig durch die Dicke dieser erstrecken, durch die Bildung einer zweiten Anordnung von im wesentlichen parallelen Rillen (28) in der Oberfläche der Schicht (14), die sich lediglich durch einen Teil der Dicke dieser erstrecken und die die erste Anordnung der Rillen überqueren, wobei beide Rillenanordnungen mit Isolationsmaterial (30) gefüllt werden, so daß elektrisch isolierte Bereiche' in der Schicht (14) definiert werden und durch die Bildung von Schaltungskomponenten (z. B. 32, 42) in und/oder auf den isolierten Bereichen der genannten Schicht.
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste und zweite Anordnung von Rillen (22, 28) durch Ablagerung einer SiIiciumnitridschicht (16) auf der genannten Schicht mit entgegengesetzter Leitfähigkeit (14) gebildet wird, daß ein erstes Leitungsmuster aus einem Maskenmaterial (18) auf der Si 1iciumnitridschicht zur Festlegung der ersten Rillenanordnung (22) verwendet wird, daß eine
    22. September 1976
    709814/0721
    - Yi -
    vollständige Ätzung durch die Si 1iciumnitridschient (16) zur Freilegung von ersten Bereichen auf der genannten Schicht von entgegengesetzter Leitfähigkeit (14) durchgeführt wird, daß die erste Maskenschicht (18) entfernt wird und nur eine teilweise Ätzung durch die ersten freigelegten Teile vorgenommen wird, daß ein zweites Leitungsmuster aus einem Maskenmaterial (24) auf der genannten Si 1iciumnitridschicht (16) abgelagert wird und daß die ersten freigelegten Teile die zweite Rillenanordnung (28) definieren, daß eine vollständige Ätzung durch die Siliciumnitridschicht (16) durchgeführt wird, um zweite Bereiche auf der genannten Schicht von entgegengesetzter Leitfähigkeit (14) freizulegen, daß die zweite Maskenschicht (24) entfernt wird und eine vollständige Ätzung durch die genannte Schicht von entgegengesetzter Leitfähigkeit (14) an den ersten freigelegten Bereichen vorgenommen wird und eine teilweise Ätzung durch die genannte Schicht von entgegengesetzter Leitfähigkeit (14) an den zweiten freigelegten Bereichen vorgenommen wird.
    3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die genannten Bereiche isoliert werden durch das Aufwachsen einer Oxidschicht (30) auf dem Substratmaterial in der ersten und zweiten Anordnung von Rillen.
    22. September 1976
    709814/0721
    - ye -
    4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die genannte Schicht von entgegengesetzter Leitfähigkeit in den isolierten Bereichen von der entgegengesetzten Leitfähigkeit in die vorgegebene Leitfähigkeit umgekehrt wird.
    5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die genannte Schicht von entgegengesetzter Leitfähigkeit (14) zu Beginn N-leitfähig ist und durch die Einwirkung der genannten isolierten Bereiche infolge einer Bortribromiddiffusion bei einer Temperatur von 1050° C umgekehrt wird, wobei als Primärträger Stickstoff verwendet wird, der mit einer
    Rate von 2950 cm pro Minute zusammen mit einem
    3 Sauerstoffstrom bei einer Rate von 20 cm pro Minute eingesetzt wird.
    6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß eine Schicht aus Oxidmaterial (30.1) über der umgekehrten Materialschicht und den Rillen gebiIdet wi rd.
    7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Kontaktöffnungen (40) in die Schicht aus Oxidmaterial (30.1) in Ausrichtung mit jedem der isolierten Bereiche geätzt werden und daß eine Metalleitung (42, 42.1) auf der Oxidschicht (30.1) und in den Kontaktöffnungen (40) gebildet wird und in ohmschem Kontakt mit diesen steht und korrespondierende isolierte Bereiche miteinander verbindet.
    22. September 1976
    7098U/0721 -
    8. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Halbleiterschicht von entgegengesetzter Leitfähigkeit (14) eine Epitaxialschicht ist.
    9. Integrierter Schaltkreis, der nach einem oder mehreren der vorangehenden Ansprüche hergestellt ist.
    22. September 1976
    7098U/0721
DE19762643016 1975-10-01 1976-09-24 Verfahren zur herstellung eines integrierten halbleiterkreises Pending DE2643016A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/618,717 US4032373A (en) 1975-10-01 1975-10-01 Method of manufacturing dielectrically isolated semiconductive device

Publications (1)

Publication Number Publication Date
DE2643016A1 true DE2643016A1 (de) 1977-04-07

Family

ID=24478852

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762643016 Pending DE2643016A1 (de) 1975-10-01 1976-09-24 Verfahren zur herstellung eines integrierten halbleiterkreises

Country Status (8)

Country Link
US (1) US4032373A (de)
JP (1) JPS5244189A (de)
CA (1) CA1051123A (de)
DE (1) DE2643016A1 (de)
FR (1) FR2326779A1 (de)
GB (1) GB1527804A (de)
IT (1) IT1072436B (de)
NL (1) NL7610851A (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0001100A2 (de) 1977-09-13 1979-03-21 International Business Machines Corporation Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
EP0044082A2 (de) * 1980-07-16 1982-01-20 Kabushiki Kaisha Toshiba Verfahren zur Herstellung einer Halbleiteranordnung mit einer dielektrischen isolierenden Zone
EP0086915A2 (de) * 1981-11-20 1983-08-31 Fujitsu Limited Halbleiteranordnung mit leitenden Leitungen für die Verbindung von Komponenten
EP1804522A1 (de) 2005-12-27 2007-07-04 3M Innovative Properties Company Drahtführungsplatte und Telekommunikationsmodul mit einer Drahtführungsplatte

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4233671A (en) * 1979-01-05 1980-11-11 Stanford University Read only memory and integrated circuit and method of programming by laser means
FR2491714A1 (fr) * 1980-10-06 1982-04-09 Radiotechnique Compelec Dispositif semi-conducteur a diodes electroluminescentes localisees et son procede de fabrication
US4491486A (en) * 1981-09-17 1985-01-01 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device
JPS63101992A (ja) * 1986-10-17 1988-05-06 松下冷機株式会社 カ−ドエンコ−ダ
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
JPH0547685A (ja) * 1991-08-07 1993-02-26 Rohm Co Ltd 半導体ウエハへの不純物拡散方法
US6448629B2 (en) * 1999-07-29 2002-09-10 International Business Machines Corporation Semiconductor device and method of making same
US7507440B2 (en) * 2005-02-23 2009-03-24 Ppg Industries Ohio, Inc. Methods of forming composite coatings

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3005937A (en) * 1958-08-21 1961-10-24 Rca Corp Semiconductor signal translating devices
US3768150A (en) * 1970-02-13 1973-10-30 B Sloan Integrated circuit process utilizing orientation dependent silicon etch
US3796612A (en) * 1971-08-05 1974-03-12 Scient Micro Syst Inc Semiconductor isolation method utilizing anisotropic etching and differential thermal oxidation
US3928091A (en) * 1971-09-27 1975-12-23 Hitachi Ltd Method for manufacturing a semiconductor device utilizing selective oxidation
US3930300A (en) * 1973-04-04 1976-01-06 Harris Corporation Junction field effect transistor
FR2252638B1 (de) * 1973-11-23 1978-08-04 Commissariat Energie Atomique
US3892608A (en) * 1974-02-28 1975-07-01 Motorola Inc Method for filling grooves and moats used on semiconductor devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0001100A2 (de) 1977-09-13 1979-03-21 International Business Machines Corporation Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
EP0044082A2 (de) * 1980-07-16 1982-01-20 Kabushiki Kaisha Toshiba Verfahren zur Herstellung einer Halbleiteranordnung mit einer dielektrischen isolierenden Zone
EP0044082A3 (en) * 1980-07-16 1984-09-26 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device comprising a dielectric insulating region
EP0086915A2 (de) * 1981-11-20 1983-08-31 Fujitsu Limited Halbleiteranordnung mit leitenden Leitungen für die Verbindung von Komponenten
EP0086915B1 (de) * 1981-11-20 1989-02-08 Fujitsu Limited Halbleiteranordnung mit leitenden Leitungen für die Verbindung von Komponenten
EP1804522A1 (de) 2005-12-27 2007-07-04 3M Innovative Properties Company Drahtführungsplatte und Telekommunikationsmodul mit einer Drahtführungsplatte

Also Published As

Publication number Publication date
IT1072436B (it) 1985-04-10
NL7610851A (nl) 1977-04-05
FR2326779B1 (de) 1980-12-12
FR2326779A1 (fr) 1977-04-29
US4032373A (en) 1977-06-28
JPH0145224B2 (de) 1989-10-03
CA1051123A (en) 1979-03-20
JPS5244189A (en) 1977-04-06
GB1527804A (en) 1978-10-11

Similar Documents

Publication Publication Date Title
DE2745857C2 (de)
DE3002051C2 (de)
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE1439935A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2615754C2 (de)
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE2926334C2 (de)
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2556668A1 (de) Halbleiter-speichervorrichtung
DE3131991A1 (de) "zenerdiode und verfahren zu ihrer herstellung"
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE1901186A1 (de) Integrierte Schaltung und Verfahren zu deren Herstellung
DE3123610A1 (de) "selbstausrichtendes mos-herstellungsverfahren"
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE2627922A1 (de) Halbleiterbauteil
DE3146779A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE1947299A1 (de) Transistor mit hohem Emitterwirkungsgrad und niedrigem Basiswiderstand sowie Verfahren zu seiner Herstellung
DE2657822C2 (de)

Legal Events

Date Code Title Description
OHW Rejection