DE3106574C2 - Monolithisch integrierte I↑2↑L-Schaltung für ein Mehrphasen-Schieberegister - Google Patents
Monolithisch integrierte I↑2↑L-Schaltung für ein Mehrphasen-SchieberegisterInfo
- Publication number
- DE3106574C2 DE3106574C2 DE3106574A DE3106574A DE3106574C2 DE 3106574 C2 DE3106574 C2 DE 3106574C2 DE 3106574 A DE3106574 A DE 3106574A DE 3106574 A DE3106574 A DE 3106574A DE 3106574 C2 DE3106574 C2 DE 3106574C2
- Authority
- DE
- Germany
- Prior art keywords
- monolithically integrated
- transistor
- circuit according
- data
- clk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 15
- 230000004913 activation Effects 0.000 claims description 3
- 230000003068 static effect Effects 0.000 abstract description 9
- 230000001360 synchronised effect Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 108010076504 Protein Sorting Signals Proteins 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 101800001122 Collagen-like Alzheimer amyloid plaque component Proteins 0.000 description 1
- 102400000303 Collagen-like Alzheimer amyloid plaque component Human genes 0.000 description 1
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000009958 sewing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
Landscapes
- Shift Register Type Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Jede Stufe des Schieberegisters enthält eine Anzahl von aktiven Elementen, welche die Funktion von NOR-Gliedern aufweisen. Jedes aktive Element enthält eine I ↑2L-Einheit, die aus einem bipolaren Inverter-Transistor und einem bipolaren Injektor-Transistor besteht. Jedes Element weist eine Querverbindung mit dem vorhergehenden und dem folgenden Element auf, wodurch sich eine statische Charakteristik des Schieberegisters ergibt. Es werden Datenübertragungs-Steuersignale erzeugt, die aus einer Anzahl von synchronisierten Impulszügen bestehen. Jeder Impulszug wird einem andern der aktiven Elemente einer Stufe zugeführt, und bewirkt dessen Erregung, wenn er hoch ist. Das Schieberegister ermöglicht Verschiebungen in beiden Richtungen. Die Richtung der Datenübertragung wird allein durch die Sequenz der Datenübertragungs-Steuersignale bestimmt. Das Schieberegister wird dadurch zurückgestellt, daß alle Komponenten des Steuersignals gleichzeitig niedrig werden, wonach eine erneute Erzeugung mit der entsprechenden Sequenz beginnt.
Description
Die Erfindung betrifft eine monolithisch integrierte 12L-Schaltung für ein Mehrphasen-Schieberegister entsprechend
dem Oberbegriff des Patentanspruchs 1, insbesondere für ein statisches Schieberegister.
Bekanntlich bietet die I2L-Logik große Vorteile im
Hinblick auf eine Großintegration. Mit dieser Technik können Bereiche unterschiedlicher Transistoren vereinigt
werden, um die Schaltungsdichte zu erhöhen, wobei auch vorher erforderliche Transistor-Verbindungen
entfallen können. Ferner sind i2L-Schaltungen mit anderen
Techniken hergestellten Schaltungen ebenbürtig oder überlegen. Beispielsweise arbeiten I2L-Schaltungcn
schneller als n-Kanal-MOS-Sch.J:ungen und verbrauchen
weniger Leistung als CMOS-Schaltungen. Auf dem Gebiet der bipolaren Technologie ermöglicht die
I2L-Technik beispielsweise die Beibehaltung höherer bipolarer
Geschwindigkeiten der Schaltungen, und die Möglichkeit von Großintegrationen können in gewissen
Fällen im Vergleich zu der MOS-Technik übertroffen werden.
Die fundamentale I:L-Logikcinheit enthält einen Inverter-Transistor
und einen Injektor-Transistor, der als Stromquelle für den Inverter-Transistor dient Der Inverter-Transistor
besteht aus einem vertikalen NPN-Multiemittcr-Transistor, der in der inversen Betriebsart
btirieben wird. In dieser Betriebsart arbeiten die konventionellen
bipolaren Emitter als Kollektor. Der Basisantrieb des NPN-Inverters erfolgt durch einen lateralen
PNP-Transistor, der im allgemeinen als Injektor bezeichnet wird. Auf dem Chip sind gewisse der diffundierten
Bereiche des PNP-Injektors mit solchen des NPN-Inverters in dem Siliziumkörper integriert
Die I2L-Hcrstellung kann mit Hilfe konventioneller
bipolarer cpitaxialer Technologien erfolgen. I2L-Fertigungsvcrfahrcn
können in vorhandenen bipolaren Produktionslinien hergestellt werden, so daß die Entwickler
andere bipolare Technologien mit der I2l.-Logik ;iuf
demselben Chip kombinieren können.
Die hohe Packungsdichte von IJL resultiert von der
Vcreinfiichunn der /.iisiitnmcngcfiißlcn Struktur in dem
Sili/iumkörpcr. Beispielsweise belreffen die die Dichte
erhöhenden Faktoren die ChipgcsUillung, eine kleine
Anzahl von Kontakten pro Gatter, Fehlen diffundierter
Widerstände, keine Verbindungsleitungen in den Einheiten sowie Vereinfachung der Verbindung der Einheiten.
Andere Vorteile der I2L-Technologie sind im Vergleich
zu der MOS-Technologie geringere Versorgungsspannungen,
Immunitäi gegenüber Rauschen und sonstigen Wechselwirkungen, wie das Tolerieren verhältnismäßig
großer Änderungen der Spannungsquelle. Ferner ist ein Vorteil von I2L, daß innerhalb großer
Bereiche von Geschwindigkeit und Leistung ein nahezu konstantes Leistungs-Verzögerungs-Verhältnis auftritt.
Wegen der erwähnten Vorteile hat das Interesse an Herstellungsmöglichkeiten in I2L-Technologie in den
letzten Jahren stark zugenommen. Es besteht deshalb ein Bedürfnis an der Entwicklung von Komponenten in
12L-Technologie, welche Funktionen wie in anderer Technologie hergestellte Komponenten ausüben können.
Wegen der unterschiedlichen Eigenschaften von I2L sind jedoch Neuentwicklungen von Schaltungen erforderlich,
mit denen die erwähnten Vorteile möglichst weitgehend ausgenützt werden können.
Ein Anwendungsgebiet für derartige Komponenten sind Schieberegister. Ein Schieberegister dient zur Speicherung
von Daten während Perioden, die gewöhnlich durch Taktimpulse repräsentiert werden. Das Register
empfängt Datensignale an seinem Eingang in einer zeitlichen Sequenz. Die Datensignale werden durch Verschieben
oder Übertragung in dem Register beibehalten, wobei normalerweise eine Verschiebung in jeder
Periode erfolgt Nach der gegebenen Anzahl von Perioden treten die Datensignale in derselben zeitlichen Sequenz
am Ausgang des Schieberegisters auf.
Ein Schieberegister besteht aus einer Anzahl von Stufen
(Bits), welche dessen Speicherkapazität bestimmen, js
Die Datensignale werden von einer Stufe zu der nächsten in Abhängigkeit von Datenübertragungs-Steuersignalen
übertragen, wobei die zeitliche Steuerung die Geschwindigkeit bestimmt, mit der die Daten von einer
Stufe zu de nächsten Stufe übertragen werden.
Bei Schieberegistern unterscheidet man zwischen dynamischen und statischen Schieberegistern. Bei einem
dynamischen Schieberegister wird eine datenrepräsentierende Ladung zwischenzeitlich in einem Element mit
Hilfe eines Kondensators gespeichert, der oft durch die Eigenkapazität des Steueranschlusses eines Transistors
gebildet wird. In dieser Weise gespeicherte Ladung verschwindet jedoch nach einer verhältnismäßig kurzen
Zeitspanne. Um die in einem dynamischen Schieberegister enthaltenen Daten beizubehalten, muß die Frequenzsum
Verschieben der Daten (die Anzahl von Vorgängen ρ>Ό Zeiteinheit bei Übertragung von Daten von
einem Element des Registers in das nächste) groß genug zur Übertragung der gespeicherten Ladung von ihrem
Verschwinden sein. Obwohl die dynamischen Schieberegister in gewissen Anwendungsfällen sehr vorteilhaft
sind, ist deren Nachteil bedeutsam, daß die Verschiebungsfrequenz immer größer als ein unterer Grenzwert
sein muß, der von der Rate abhängt, mii der die Ladung verschwindet Wenn die Verschiebungsfrequenz unter
diesen Grenzwert abfällt, sind die in dem Schieberegister gespeicherten Daten unauffrischbar verloren.
Im Gegensatz dazu weist ein statisches Schieberegister
keinen unteren Grenzwert der Verschiebungsfrequenz auf, so daß darin gespeicherte Daten selbst bei
einer Verschiebungsfrequenz von 0 beibehalten werden. Dies kann durch Verbindung der Transistoren erzielt
werden, welche das Schieberegister mit einer Rückkopplungsbeziehung bilden, so daß die durch die Kapazität
eines Registerelements gespeicherte Ladung kontinuierlich durch das Ausgangssignal eines anderen Elements
verstärkt wird, das mit einer Rückkopplung daran angeschlossen ist, so daß die Ladung selbst dann nicht
verschwindet, wenn die Verschiebungsfrequenz 0 ist (US-PS 36 83 203).
Es wurden bereits Versuche unternommen. Schieberegister in 12L-Technologie herzustellen. Einige dieser
Versuche führten zu semidynamischen Schieberegistern, die stark von Prozeßparametern abhängen und
deshalb nur schwer und mit entsprechend hohen Kosten herstellbar sind. Um Prozeßprobleme zu vermeiden,
wurde schon versucht, statische PL-Schieberegister herzustellen, indem funktionell nahezu direkt die Struktur
bekannter statischer MOS-Schieberegister kopiert wurde, was zu großen statischen D-Registern führte, die
äußerst komplex sind und die bekaiinten Vorteile der PL-Technologie nur in einem eingeschränkten Ausmaß
ausnutzen können.
Bekannte monolithisch integriert I2L-Schaltungen
der eingangs genannten Art für ein Zw^iphasen-Schieberegister
(DE-OS 28 05 217) enthalten in Reihe geschaltete I2L-Flipflop-Schaltungen mit je einer über einen
ersten Injektor von einem ersten Taktsignal gesteuerten Master-Speicherzelle und einer über einen zweiten
Injektor von einem zweiten Taktsignal gesteuerten Slave-Speicherzelle. bestehend aus Elementen aus je einer
12L-Einheit, wobei der Dateneingang jedes Elements mit dem Datenausgang eines vorhergehenden
Elements verbunden ist.
Es ist demgegenüber Aufgabe der Erfindung, eine monolithisch integrierte I2L-Schaltung für ein Mehrphasep.-Schieberegister
derart zu verbessern, daß mit einem möglichst einfachen schaltungstechnischen Aufwand
eine Datenverschiebung in beiden Richtungen durchführbar ist. Eine Vereinfachung der Schaltung soll
insbesondere dadurch erfolgen, daß Trenneinrichtungen zwischen den aktiven Elementen, Steuerieitunjen für
die Richtung der Datenübertragung und Rückstelleitungen nicht erforderlich sind, so daß bei vereinfachter
Struktur auch eine größere Dichte pro Flächeneinheit des Chips erzielt werden kann.
Diese Aufgabe wird bei einer monolithisch integrierten
I2L-Schaltung der eingangs genannten Art erfindungsgemäß
durch das kennzeichnende Merkmal des Patentanspruchs 1 gelöst. Zweckmäßige Ausgestaltungen
der Erfindung sind Gegenstand der Unteransprüche.
Die Sequenz der Steuersignalkomponenten bestimmt bei einer derartigen Schaltung die Richtung der Datenübertragung
durch das Register. Eine Umkehrung der Sequenz führt deshalb zu einer Umkehr der Richtung
der Daienübertragung durch die Stufe. Es sind deshalb keine besonderen Steuerleitungen für die Richtung der
Datenübertragung zu den Elementen erforderlich.
Es ist eine Einrichtung zur Rückstellung der Elemente vorgesehen, die eine Einrichtung zur zeitweiligen Abschaltung
des Ganerators für die Steuersignale während
einer gegebenen Periode aufweist, nach welcher Periode der Steuersignalgenerator wieder in Betrieb gesetzt
wird. Bei einer zwischenzeitlichen Ausschaltung des Steuersignalgenerators wird deshalb das Schieberegl·
ster automatisch zurückgestellt. Deshalb sind keine zusätzlichen Rückste'l-Steuerleitungen für die Elemente
erforderlich.
Für jede 12L-Einheit in einer Stufe wird sine Steuersignalkomponente
benötigt. Jede Steuersignalkomponen-
te enthält einen Impulszug mit getrennten positiven Taktimpulsen. Die Taktjmpulse der Steuersignalkomponenten
können sich gewünschtenfalls auch überlappen.
Der Dateneingang jedes Elements ist funktionsmiißig mit dem Datenausgang des vorhergehenden Elements
verbunden. Der Datenausgang jeden Elements ist funktionsmäOig mit dem Dateneingang des vorhergehenden
Elements verbunden. Deshalb ist der Daicneingang jeden Elements funtionsmäOig in einer direkten Beziehung
zu dem Datenausgang des vorhergehenden Eicments verbunden, und mit einer Rückkopplung zu dem
Ausgang des folgenden Elements. In Verbindung mil einer anderen Betrachtungsweise kann ferner gesagt
werden, daß jedes Element funktionsmäßig eine Querverbindung sowohl mil den vorhergehenden als auch
mit den folgenden Elementen aufweist. Von dieser Querverbindungs-Technik wird die statische Charakteristik
des Schieberegisters abgeleitet, ledes Element weist einen Steucrsignaleingang auf, der funkiionsmäßig
mit dem Steuersignalgenerator verbunden ist. an welchem Eingang eine Komponente des Steuersignals
zugeführt wird.
Der Injektor-Transistor ist ein bipolarer Transistor, dessen Basis geerdet ist. Der Emitter ist mit dem Steuersignaleingang
verbunden. Der Kollektor ist mit dem Invcrter-Transistor verbunden, um eine Basis-Antriebsspannung
zuzuführen.
Der Inverter-Transistor jedes Elements ist ein bipolarer
Transistor mit einer Basis, einem ersten und einem zweiten Kollektor und einem Emitter. Der Basisan-Schluß
ist mit dem Injektor-Transistor verbunden, speziell mit dessen Kollektoranschluß. Die Kollektoranschlüsse
des Inverter-Transistors sind mit der vorhergehenden I2L-Einheit bzw. mit der folgenden PL-Einheit
verbunden. Der Emitteranschluß des Invertcr-Transistors ist geerdet.
Der Basisanschluß des Inverter-Transistors ist ebenfalls mit dem Dateneingang des Elements verbunden.
Der Dateneingang jedes Elements isi direkt mit dem Datenausgang des vorhergehenden Elements verbunden,
ohne daß cine Trenneinrichtung dazwischen angeordnet ist. Da keine Trenneinrichtung zwischen den Elementen
erforderlich ist. ist die Struktur des Schieberegisters wesentlich vereinfacht.
Da jedes Element genau gleich wie jedes andere filement
in dem Register ausgebildet ist. sind der konstruktive Aufbau und die Herstellung vereinfacht und relativ
billig. Da ferner Trenneinrichtungen, Steuerleitungen für die Richtung der Datenübertragung und Stcuerleitungen
für die Rückstellung nicht erforderlich sind, wird dadurch die Kompliziertheil und Größe der Stufen verringert,
so daß eine größere Anzahl von Stufen in einem gegebenen Bereich eines Chips hergestellt werden können.
Anhand der Zeichnung soll die Erfindung beispielsweise
näher erläutert werden. Es zeigt
F i g. 1 ein logisches Diagramm eines Schieberegisters
gemäß der Erfindung.
F i g. 2 ein schematisches Diagramm einer Stufe eines Schieberegisters gemäß der Erfindung,
Fig.3 eine grafische Darstellung des Steuersignals
zur Verschiebung von Daten in Vorwärtsrichtung und
Fig. 4 eine grafische Darstellung des Steuersignals
/ur Verschiebung vim Daten in Ktickwiirlsschallung.
Bei dem in F i g. I dargestellten Ausführungsbeispicl
kann eine gewünschte Anzahl von Stufen (Bits) vorgesehen sein. Jede Stufe B enthält vier Elemente Au A^. Ai
und /I4- Jedes Element A hat einen Steuersignaleingang
G. C 2· Ct bzw. Ca, einen Daicneingang D\. Di, D\ bzw.
Da. sowie einen Rückkopplungseingang F1, Fj. F) bzw.
Fj. Jedes Element A ist in Fig. I als NOR-Glied dargestellt,
weil ein Eingang »I« an dem Dateneinganjr D ι oder an dem Rückkoppliingseingang Foder an beiden
Eingangen zu einem Ausgang »0« führt. Wenn andererseits
sowohl der Dateneingang D als auch der Rückkopplungscingang
F sich auf »0« befindet, erzeugt das Element einen Ausgang »1«.
ledes Element A weist eine Querverbindung sowohl
mil dem vorhergehenden als auch mit dem folgenden Element auf. Deshalb ist beispielsweise der Datenausgang
des Elements Ai mit dem Datcneingang des Elements
A\ und dem Rückkoppltingseingang des EIe-
ΙΊ merits A\ verbunden. Die Eingänge des Elements A2
sind mit dem Daienausgang des Elements /I1 und mit
dem Datenausgang des Elements Ai verbunden. Eine
derartige Querverbindung ergibt die statische Charakteristik dieses Schieberegisters.
Fig. 2 zeigt die Struktur der Elemente A\ — At. |edes
dieser Elemente cnhült einen Injektor-Transistor /Ί, ,/>.
l\ bzw. /ι und einen Inverter-Transistor V1. Vj, V1 bzw.
V.|. leder Injektor-Transistor I ist ein bipolarer PNP-Tranislor,
der als Stromquelle dieni. um einen Rasisantrieb für den damit verbundenen Inverter-Transistor V
zu liefern, leder Inverter-Transistor V ist ein bipolarer NPN-Mi'liiemitter-Transistor, der in der inverscn Betriebsart
betrieben wird. Bei dieser Betriebsart arbeiten die bipolaren NPN-Emittcr als Kollektor.
Der Emitteranschluß 10 jedes Injektor-Transistors / ist mit dem Steucrsignaleingang Cdes Elements A verbunden,
in dem der Injektor enthalten ist. Der Stcueranschluß oder die Basis 12 jedes Injektor-Transistors / ist
mit einer Einrichtung mit einem gegebenen Poteniial
j5 verbunden, in diesem Fall mit Masse. Der Kollektoranschluß
14 jedes Injektor-Transistors J ist mit dem StcucranschluB
oder der Basis Ib des inverter-Transistors V verbunden, der einen Teil des Elements bildet. Die Basis
io jedes der invertcr-Transistoren ist mit dem Dateneingang
/ides Elements verbunden, dessen Bestandteil
der Inverter-Transistor ist.
leder Inverter-Transistor V hat zwei Kollektoren 18 und 20. Jeder Kollcktoranschluß 18 ist mit dem Rückkopplungseingang
Fdcs vorhergehenden Elements A in
4S Sequenz verbunden. Jeder Kollektor 20 jeden Inverter-Transistors
V ist mit dem Dateneingang D des folgenden Elements A in Sequenz verbunden. Jeder Inverter-Transistor
Vhat einen Emilteranschluß22. der mit einer Einrichtung mit einem gegebenen Potential verbunden
V) ist. in diesem Falle mit Masse. Deshalb besteht ,":des
Element A aus einem Injektor-Transistor / und einem Inverter-Transistor V. die funktionsmäßig zwischen
Steucrsignaleingang und Masse angeschlossen sind. Ferner weist jedes Element A eine Querverbindung sowohl
mit dem vorhergehenden Element als auch mit dem folgenden Element auf.
Vier getrennte Steuersignalkomponenten werden zur Steuerung der Datenbewegung durch das Register benötigt.
Eine Steuersignalkomponente ist für jedes EIe-
bo ment in einer Stufe B vorgesehen. Die vier Steucrsignaikomponenten
CLKi, CLK2. CLKi bzw. CLK4 werden
den Stcuersignalcingängcn G. <Π>, Ci bzw. G von einem
Sletiersignalgencralor O /!!geführt. Der Stcuersignalgeneraior
C kann aus vier konventionellen Takiimpuls-
h5 generatoren bestehen, von denen jeder ein Taktsignal
CLK erzeugt sowie einer Einrichtung zur Synchronisation des Ablaufs der Takiimpuisgencratoren in einer
vorherbestimmten Sequenz. Der Steucrsignalgencrator
G kann wahlweise eine andere an sich bekannte Slrukuir
aufweisen, die zur Erzeugung von Viclfachsignalen dieser Art geeignet ist.
Wie bereits erwähnt wurde, wird die Richtung der Datenübertragung durch das Schieberegister allein
durch die Sequenz der Steuersignalkomponenten bestimmt. Wenn der Steuersignalgcneralor vier getrennte
Tvi'limpulsgeneratorcn enthält, kann die zeitliche Reihenfolge
der Steuersignalkomponenten einfach dadurch bestimmt werden, dall jeder Taktsignalgencrator in der
Sequenz zu Zeitpunkten betätigt wird, welche durch die Signale bestimmt werden, die von einem Haupt-Taktgeber
empfangen werden. Beispielsweise beginnt das Taktsignal CLKi zu einem bestimmten Zeitpunkt (z. B.
T), der durch den Haupt-Taktgeber bestimmt wird, das Signal CLK2 beginnt eine Zeiteinheit später (T+ I) nach
dem durch den Haupt-Taktgeber bestimmten Zeitpunkt, das Taktsignal CLKi beginnt zwei Zeiteinheiten
spatel ( / τ £f ιιαιπ uciii uuaii ucii iiau^i- miMgcuci
bestimmten Zeitpunkt, und das Taktsignal CLK4 beginnt 3 Zeiteinheiten später (T+ 3) nach dem durch den
Haupt-Taktgeber bestimmten Zeitpunkt. Um die Richtung der Datenübertragung umzukehren, werden die
Taktsignalc einfach in der entgegengesetzten Sequenz begonnen. Beispielsweise beginnt das Taktsignal CLK*
zum Zeitpunkt (T), der durch den Haupt-Taktgeber bestimmt wird, das Taktsignal CLKz beginnt eine Zeiteinheit
danach (T+I), das Taktsignal CLK2 beginnt zwei
Zeiteinheiten danach (T+2). und das Taktsignal CLK\ beginnt drei Zeiteinheiten (T+ 3) danach. Wenn die letztet
e Sequenz verwendet wird, erfolgt die Datenübertragung durch das Schieberegister in einer Richtung, welche
entgegengesetzt zu der Verschiebungsrichtung bei der vorhergehenden Sequenz ist.
Zu diesem Zweck ist ein Haupt-Taktgeber M mit einem Steuersignalgencrator G über eine Richtungs-Qt«MiArcf*tialfiincr H vt^rhnnAnn Γ)ί*» Riphliinoc-^tfMipr-
ο -- · σ
schaltung H bestimmt die Sequenz, in der die vier Taktimpulsgeneratoren
desSteuersignalgeneraiors Gin Abhängigkeit
von dem Ausgangssignal des Haupt-Taktgebers M betätigt werden.
An den Eingang der Richtungs-Stcucrschaltung H ist
eine Rückstell-Steuerschaltung R angeschlossen. Wenn die Rückseil-Steuerschaltung R betätigt wird, verursacht
die Richtungs-Stcucrschaltung H, daß jeder der Taktimpulsgeneratoren in dem Steuersignalgenerator
G die Erzeugung von Taktimpulsen während einer vorherbestimmten Zeitspanne (die länger als die Verzögerungszeit
der gespeicherten Ladung ist) unterbricht, wonach die Richtungs-Steuerschaltung H bewirkt, daß die
Taktimpulsgeneratoren in dem Steuersignalgcnerator G erneut in der richtigen Sequenz betätigt werden. Als
Folge davon wird das gesamte Schieberegister automatisch zurückgestellt.
Zur Erläuterung der Arbeitsweise des beschriebenen Schieberegisters ist es zweckmäßig, zunächst die Art
der Steuersignalkomponenten zu erläutern und darauf einzugehen, wie diese die Datenübertragung von einem
Element zu dem nächsten in dem Schieberegister bewirken. Zu diesem Zweck sind zwei unterschiedliche Steucrsignalsequenzen
in Fig.3 und 4 dargestellt. Die in F i g. 3 dagestellte Steuersignalsequenz bewirkt, daß eine
Datenübertragung in dem Schieberegister in Vorwärtsrichtung (von links nach rechts in F i g. 1 und 2)
erfolgt. Die in F · g. 4 dargestellte Steuersignalsequenz bewirkt eine Verschiebung in der entgegengesetzten
Richtung, also von rechts nach links in F i g. 1 und 2.
Die Steuersignale weisen acht Zeitintervalle 7Ί — Tg
auf. und die durch die vier Taktimpulsgeneratoren erzeugten Signale überlappen sich. Diese Form wurde zur
Vereinfachung der Erläuterung gewählt, obwohl es auch möglich ist, andere Stcucrsignalsequenzen zu verwen-■;
den, was beispielsweise von dem Verwendungszweck des betreffenden Schieberegisters abhängt. Es können
beispielsweise anstelle von acht Zeitintervallen vier Zeitintervalle verwendet werden. Ferner können auch
anstelle sich überlappender Impulse sich nicht überlappende Impulse verwendet werden.
leder Taktsignalgenerator erzeugt einen Impuiszug, der aus einer Serie von positiven Impulsen (mit dem
hohem Wert) besteht, deren Dauer fünf Zeitintervallen entspricht, zwischen denen Perioden mit dem niedrigen
Wert mit einer Zeitdauer von drei Zeitintervallen auftreten. Bei diesem Ausführungsbeispiel arbeitet jeder
Taktimpulsgenerator mit einem Vorlauf von zwei Zeitintervallen gegenüber dem nächsten Taktimpulsgeneraior.
Wenn beispielsweise CLK\ am Beginn des sechsten
Zeilintervalls 7i hoch wird, dann wird CLK2 am Beginn
des achten Zeitintervalls Tg hoch, CLKi wird am Beginn
des zweiten Zeitintervalle T2 hoch, und CLKa wird am
Beginn des vierten Zeitintervalls Ta hoch etc. Bei der umgekehrten Betriebsart sind die Impulszüge in Fig.4
mit der Ausnahme genau gleich ausgebildet, daß sie mit der entgegengesetzten Sequenz beginnen. Wenn also
CLKt am Beginn des sechsten Zeitintervalls T6 hoch
wird, dann wird CLKi am Beginn des achten Zeitintervalls
Tt hoch, CLK2 wird am Beginn des zweiten Zeitin-
jo tervalls T2 hoch, und CLK\ wird am Beginn des vierten
Zeitintervall Ta hoch etc.
Bei dem Auftreten eines positiven Impulses an dem Steuersignaleingang C eines Elements A wird dieses
aktiviert. Das Fehlen eines positiven Impulses (niedriger
J5 Wert) verursacht eine Deaktivierung des Elements. Dies
ist deshalb der Fall, weil der Basisantrieb jedes Inverter-Transistors V von dem Injektor-Transistor / abgeleitet
wird, der dafür als Stromquelle dient. Jedoch arbeitet der Injektor-Transistor/nur als Stromquelle, wenn sich
dessen Emitter 10 auf einem positiven Potential befindet. Wenn ein positiver Impuls dem Emitter 10 des Injektor-Transistors
eines speziellen Elements A nicht zugeführt wird, wird das gesamte Element deaktiviert und
übt keine Funktion aus.
Wenn bei der in Fig.3 dargestellten Sequenz vor
dem Zeitintervall T\ ein Datensignal L (»1« oder »0«)
dem Dateneingang D\ des Elements A\ zugeführt wird, sind während des Zeitintervalls Ti die Signalkomponentcn
CLK\ und CLK2 hoch, wahrend CLKi und CLK*
niedrig sind. Die Elemente Ai und A2 werden deshalb
aktiviert, während die Elemente Ai und A4 deaktiviert
werden. Die Aktivierung des Elements -4, bewirkt, daß
das Datensignal L invertiert wird und an dem Dateneingang D2 des nächsten Elements A2 als L auftritt. Wenn
beispielsweise L »1« ist, wird der Inverter-Transistor Vx
leitend, so daß der Kollektor 20 über den Emitter 22 geerdet wird. Deshalb tritt »0« an dem Dateneingang D2
auf. »0« an dem Dateneingang D2 hält den Inverter-Transistor
V2 in dem nicht leitenden Zustand, so daß ein »I« Signal L an dem Dateneingang Dj auftritt. Deshalb
wurde das ursprüngliche Datensignal L zweimal invertiert und tritt wieder als L auf.
Während des Zeitintervalls 7J bleiben CLK\ und
CLZi2 hoch, CLKi wird hoch, und CLK* ist noch niedrig.
öS Wenn CLKi hoch wird, wird das Element A} aktiviert,
und das Signal L an dem Dateneingang Dj wird durch
den Inverter V3 invertiert, so daß K an dem Dateneingang
D4 des Elements A4 auftritt. Während des dritten
Zeitintervalls 7Ί wird CLK] niedrig, wodurch das Element A\ deaktiviert wird und darin enthaltene Daten
gelöscht werden. CLK2 und CLK3 bleiben hoch, und
CLKa bleibt niedrig. Während des Zeitintervalls T1 bleiben die Daten in dem Zustand, in dem sie sich während
des Zeitintervalls Tj befanden, so daß keine Verschiebung erfoigt und an dem Dateneingang D3 das Signal L
und an dem Dateneingang D4 das Signal L auftritt.
Während des vierten Zeitintervalls D4 bleibt CLK\
niedrig, wodurch das Element Ai in dem deaktivierten
Zustand gehalten wird, und die Taktsignale CLK2 und
CLKy bleiben hoch, während CLK* hoch wird, wodurch
der an dem Dateneingang D4 gegebene Zustand L
durch den Inverter-Transistor V4 invertiert wird und als
Signal L an dem Kollektor 20 des Inverters V4 auftritt.
Deshalb haben die Daten nach vier Zeitintcrvallen die Stufe durchlaufen und treten in ihrer ursprünglichen
Form an dem Ausgang des letzten Elements in der Stufe
aiii. Während de» iiäCi'mcM Zciimicrvaiib 7s bleibt CLK\
niedrig, CLK2 wird niedrig, und CLKj und CLKt bleiben
hoch. Während dieses Zeitintervalls erfolgt keine Übertragung, L bleibt an dem Ausgang des Elements A4, und
£ bleibt an dem Ausgang des Elements Aj. Das Element
A2 wird jedoch deaktiviert.
Während des nächsten Zeitintervalls T6 wird CLK1
wieder hoch, CLKj bleibt niedrig, und CLKj und CLZC4
bleiben hoch. Während dieses Zeitintervalls wird ein zweites Datensignal S (entweder »1« oder »0«) gegebenenfalls dem Dateneingang D\ des Elements Ai zugeführt. Der Inverter-Transistor V\ invertiert das zweite
logische Signal 5, so daß San dem Dateneingang Di des
Elements A2 auftritt. Die logischen Zustände L und L
bleiben in ihren vorhergehenden Positionen an den Ausgängen der Elemente Aj bzw. Aj. Während dieses Zcitintervalls wird das erste Element Ai in der nicht dargestellten folgenden Stufe aktiviert, wodurch L von dem
Διιςααηα unn A * 711 / am Pincrano u/\n Δ* H«tr näfhctin
Während des nächsten Zeitintervalls T1 bleibt CLK\
hoch. CLK2 bleibt niedrig, CLKj wird niedrig und CLKa
bleibt hoch. Während dieses Zeitintervalls bleibt der invertierte Wert S des zweiten logischen Signals an dem
Dateneingang D2 des Elements Aj. Das Element Aj ist
deaktiviert, so daß es in diesem Fall das zweite Datensignal nicht erneut invertiert. Das Element Aj wird deaktiviert, wodurch die darin enthaltenen Daten gelöscht
werden. Der Zustand L des Ausgangs des Elements A4
bleibt unverändert, ebenso der Zustand L des ersten nicht dargestellten Elements der nächsten Stufe.
Während des nächsten Zeitintervalls T8 bleibt CZ-ZCi
hoch, CLK2 wird hoch, CLKj bleibt niedrig, und CLKa
bleibt hoch. Deshalb wird der invertierte Wert des zweiten logischen Signals S. der dem Dateneingang D2 zugeführt wurde, nunmehr erneut durch den Inverter-Transistor V2 invertiert und tritt als Signal 5 an dem Dateneingang Dj des Elements A3 auf. Das Element Aj ist jedoch
deaktiviert und invertiert deshalb nicht das zweite logische Signal, das zu diesem Zeitpunkt dessen Dateneingang Dj zugeführt wurde. Der logische Zustand des
Elements A4 bleibt unverändert. Die identische Arbeitsweise efolgt in der nächsten Stufe, wobei L am Dateneingang Dj invertiert und als L an dem Dateneingang
Dj auftritt. Nach dem Ablauf des Zeitintervalls T8 beginnt der Zyklus erneut mit dem Zeitintervall Ti. Aus
den obigen Ausführungen geht deshalb hervor, wie durch das Steuersignal die Datenübertragung «"arch die
Elemente des Schieberegisters in der Vorwärtsrichtung bewirkt wird.
Der Ausgang jedes Elements wird zu dem Eingang des vorhergehenden Elements rückgekoppelt, so daß
bei einer Annäherung der Frequenz des Steuersignals an die Frequenz Null die in dem Schieberegister enthal
tencn Daten erhalten bleiben (allerdings nicht verscho
ben werden). Die Rückkopplungsvcrbindungen dienen zur Beibehaltung der Daten durch Verstärkung des Datencingangs zu jedem aktivierten Element. Beispielsweise das logische Signal an dem Ausgang des Elements
to A) wird zu dem Dateneingang des Elements A2 zurückgekoppelt und verstärkt das logische Signal darauf mit
demselben logischen Signal, welches dazu von dem Ausgang des Elements Ai zugeführt wird. Der Ausgang des
Elements Aj ist die zweimal invertierte Version des logi
sehen Signals an dem Ausgang des Elements A\. Die
zweimal invertierte Version eines logischen Signals ist das logische Signal selbst. Deshalb ist der Datenausgang
eines Elements identisch mit dem Dateneingang des vofhefgeneiHjOii Elements. Die Rückkopplung erioigt
über jeden Kollektor 18. der mit dem Rückkopplungseingang Fdes vorhergehenden Elements verbunden ist.
Um die Richtung der Datenverschiebung durch das Schieberegister umzukehren, ist es lediglich erforderlich, dieselbe Taktimpulssequenz in umgekehrter Rei-
hcnfolgc zu erzeugen. Die zur Datenübertragung durch das Schieberegister in umgekehrter Richtung erforderlichen Steuersignale sind in F i g. 4 dargestellt.
Während des ersten Zeitintervalls Γι sind CLZCi und
CLZC2 niedrig, wodurch die Elemente Ai und Aj deakti
viert werden, während CLZC j und CLZC4 hoch sind, wo
durch angezeigt wird, daß die Elemente Aj und A4 aktiviert sind. Es sei angenommen, daß während des Zeitintervalle T\ ein erstes logisches Signal L dem Rückkopplungseingang F4 des Elements A4 zugeführt wird. Dieses
J5 Signal L wird in einem Inverter V4 invertiert, und das
invertierte Signal L wird dem Rückkopplungscingang Fi des Elements Aj zugeführt Der inverter V3 invertiert
das logische Signal, welches dessen Basis 16 zugeführt wird, was zu demselben logischen Zustand L führt, der
dem Dateneingang D4 des Elements A4 zugeführt wird,
wodurch der Rückkopplungseingang verstärk; wird.
Während des nächsten Zeitintervall T2 bleibt CLZC,
niedrig. CLZCj wird hoch, und CLZC3 und CLZC4 bleiben
hoch. Deshalb wurde das Element A2 derart aktiviert,
daß der über den Rückkopplungseingang Fj zugeführte logische Zustand L durch den Inverter V2 invertiert wird
und L am Dateneingang D1 des Elements Aj auftritt und
zur Verstärkung des Eingangs dient.
niedrig. CLZCj und CLKj bleiben hoch, und CLZC4 wird
niedrig, so daß das Element A4 deaktiviert wird. Die
logischen Zustände der Elemente A2 und A3 bleiben
unverändert.
hoch, CLZCj und CLK1 bleiben hoch, und CLAC4 bleibt
niedrig. Deshalb wird während dieses Zeitintervalls das Element Ai aktiviert, so daß das logische Signal L, das
diesem über den Rückkopplungseingang Fi von dem Ausgang des Elements A2 zugeführt wird, durch den
Inverter V| invertiert wird und als logischer Zustand L
an dem Dateneingang D2 auftritt.
Während des nächsten Zeitintervall T5 bleiben CLKx
und CLK2 hoch, CLK3 wird niedrig, und CLK4 bleibt
niedrig. Deshalb werden die Elemente A3 und A4 deEkti-
&5 viert, und die Elemente Ai und A2 bleiben aktiviert, so
daß die logischen Zustände nicht geändert werden.
Während des nächsten Zeitintervalls T6 sind CLACi
und CLK1 hoch. CLACi bleibt niedrig, und CLZC4 wird
11
hoch, wodurch das Element Aa aktiviert wird, das nun
ein zweites logisches Signal S an dem Rückkopplungseingang Fa empfängt. 5 wird in dem Inverter Va invertiert,
so daß ein logischer Zustand S a dem Rückkopplungseingang F3 des Elements Aj auftritt. Di^ logischen
Zustände der Elemente A\ und A2 bleiben unverändert.
Der logische Zustand L wird auf das Element Aa in der
vorhergehenden Stufe übertragen.
Während des nächsten Zeitintervalls T1 bleibt CLK^
hoch, CLK2 wird niedrig, CLKi bleibt niedrig, und CLKa
bleibt hoch. Deshalb wird das Element A2 deaktiviert,
aber keine Daten übertragen.
Während des nächsten Zeitintervalls 7g bleibt CLK\
hoch, CLKi bleibt niedrig, CLKi wird hoch, und CLKa
bleibt hoch. Deshalb wird das Element Λ 3 aktiviert, wo- ι1·
durch das zweite logische Signal Serneut invertiert wird und als Zustand San dem Rückkopplungseingang F2 des
Elements A2 auftritt. Ferner wird der logische Zustand
des ersten logischen Signals von dem Element Aa auf das Elemei.t .Aj der vorhergehenden Stufe übertragen.
Aus df ^ obigen Ausführungen geht deshalb hervor, daß einfach durch Umkehr der Sequenz der Taktsignale
die Daten in der umgekehrten Richtung in dem Schieberegister übertragen werden können.
25 Hierzu 3 Blatt Zeichnungen
JO
J5
40
45
50
55
60
65
Claims (13)
1. Monolithisch integrierte I2L-Schaltung für ein
Mehrphasen-Schieberegister aus in Reihe geschalteten PL-Flipflop-Schaltungen mit von Taktsignalen
angesteuerten Injektoren, bestehend aus Elementen aus je einer I2L-Einheit. wobei der Dateneingang
eines jeden Elements mit dem Datenausgang eines vorhergehenden Elements verbunden ist, dadurch
gekennzeichnet, daß der Dateneingang (D) eines jeden Elements (A) außerdem mit
dem Datenausgang eines folgenden Elements verbunden ist
2. Monolithisch integrierte I2L-Schaltung nach
Anspruch 1, dadurch gekennzeichnet, daß die Taktsignale (CLK) mit einer gegebenen zeitlichen Sequenz
erzeugt werden, und daß diese Sequenz in Richtung der Datenübertragung durch eine Stufe (B) aus einer
gegebenen Anzahl von Elementen (/I1J bestimmt.
3. Monolithisch integrierte FL-Schaiiung nach
Anspruch 2, dadurch gekennzeichnet, daß eine Umkehr der Sequenz zu einer Umkehr der Richtung der
Datenüertragung durch die Stufe (B) führt.
4. Monolithisch integrierte I2L-Schaltung nach einem
der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Rückstell-Stcuerschaltung
(R)zur Rückstellung der Stufe (B) vorgesehen ist, die
eine Einrichtung zur Deaktivierung eines Taktsignalgeneralors (C) während eines vorherbestimmten
Zeitintervalls aufweist, wonach dieser reaktiviert wird.
5. Monolithisch integrierte I2L-Schaltung nach einem
der vorhergehenden Ansprüche, dadurch gekennzeichnet,
daß jedes Element (A) einen Steuersignaleingang (C) aufweist, der mit dem Taktsignalgenerator
(G) verbunden ist, um unterschiedliche Taktsignale (CLK) zuzuführen.
6. Monolithisch integrierte I2L-Schaltung nach einem
der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jedes Element (feinen Inverter-Transistor
(V) und einen Injektor-Transistor (J) aufweist,
und daß der Inverter-Transistor (V) und der Injektor-Transistor (I) arbeitsmäßig zwischen dem
Steuersignaleingang (C) und einer Quelle eines gegebenen Potentials angeschlossen sind.
7. Monolithisch integrierte I2L-Schaltung nach
Anspruch 6. dadurch gekennzeichnet, daß die Potentialquelle Masse ist.
8. Monolithisch integrierte I2L-Schaltung nach
Anspruch 6 oder 7, dadurch gekennzeichnet, daß der Injektor-Transistor feinen Steueranschluß(12) sowie
erste und zweite Anschlüsse (10, 14) aufweist, daß der Steueranschluß (12) mit der Quelle mit dem
vorgegebenen Potential verbunden ist, daß der erste Anschluß (10) mit dem Steuersignaleingang (C) verbunden
ist, und daß der zweite Anschluß (14) mit dem Inverter-Transistor (V) verbunden ist.
9. Monolithisch integrierte I2L-Schaltung nach einem
der Ansprüche 6 bis 8, dadurch gekennzeichnet, ω
daß der Inverter-Transistor (V) einen Steueranschluß (16) sowie erste, zweite und dritte Anschlüsse
(18,20,22) aufweist, daß der Steucranschluß (16) des
Inverter-Transistors fVy mit dem Injektor-Transistor
(I) verbunden ist, d;iß der erste Anschluß (18) mit b5
dem vorhergehenden Element (A) verbunden, daß
der zweite Anschluß (20) mit dem Folgenden 1!Iement
(A) verbunden ist, und daß der dritte Anschluß
(22) mit einer Quelle für ein gegebenes Potential verbunden ist.
10. Monolithisch integrierte I2L-Schaltung nach
einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Steueranschluß (16) des Inverter-Transistors
mit dem Dateneingang (D) verbunden ist
11. Monolithisch integrierte I2L-Schakung nach
einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Anzahl der Taktsignale (CLK)
der Anzahl der Elemente (A) jeder Stufe (B) entspricht.
12. Monolithisch integrierte I2L-Schaltung nach
Anspruch 11, dadurch gekennzeichnet, daß jedes
Taktsignal (CLK) mindestens einen positiven Taktimpuls aufweist
13. Monolithisch integrierte 12L-Schaltung nach
einem der vorhergehenden Ansprüche, dadurch gekennzeichnet
daß die Sequenz der Impulse die Reihenfolge der Aktivierung der Elemente (A) und die
Dauer der Impulse die Dauer der Aktivierung der
Elemente (A) bestimmt
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/123,434 US4341960A (en) | 1980-02-21 | 1980-02-21 | I2 L Static shift register |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3106574A1 DE3106574A1 (de) | 1982-03-04 |
DE3106574C2 true DE3106574C2 (de) | 1985-01-17 |
Family
ID=22408665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3106574A Expired DE3106574C2 (de) | 1980-02-21 | 1981-02-21 | Monolithisch integrierte I↑2↑L-Schaltung für ein Mehrphasen-Schieberegister |
Country Status (6)
Country | Link |
---|---|
US (1) | US4341960A (de) |
JP (1) | JPS5920195B2 (de) |
DE (1) | DE3106574C2 (de) |
FR (1) | FR2476893A1 (de) |
GB (1) | GB2070304B (de) |
IT (1) | IT1145459B (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6066396A (ja) * | 1983-09-20 | 1985-04-16 | Fujitsu Ltd | シフトレジスタ |
US5049767A (en) * | 1989-05-01 | 1991-09-17 | Honeywell Inc. | Shared inverter outputs delay system |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3195053A (en) * | 1963-04-29 | 1965-07-13 | Westinghouse Electric Corp | Nor shift register |
US3636376A (en) * | 1969-05-01 | 1972-01-18 | Fairchild Camera Instr Co | Logic network with a low-power shift register |
US3851187A (en) * | 1971-03-05 | 1974-11-26 | H Pao | High speed shift register with t-t-l compatibility |
US4075508A (en) * | 1976-11-04 | 1978-02-21 | Motorola, Inc. | I2 L injector current source |
US4099263A (en) * | 1976-11-04 | 1978-07-04 | Motorola Inc. | Buffering for an I2 L memory cell |
JPS5811134B2 (ja) * | 1976-12-14 | 1983-03-01 | 株式会社東芝 | 分周回路 |
DE2805217C3 (de) * | 1978-02-08 | 1980-11-20 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Monolithisch integrierte I2 L-Schaltung fur ein Zweiphasen-Schieberegister |
-
1980
- 1980-02-21 US US06/123,434 patent/US4341960A/en not_active Expired - Lifetime
- 1980-11-12 GB GB8036292A patent/GB2070304B/en not_active Expired
-
1981
- 1981-01-13 JP JP56002755A patent/JPS5920195B2/ja not_active Expired
- 1981-01-19 FR FR8100914A patent/FR2476893A1/fr active Granted
- 1981-02-19 IT IT47842/81A patent/IT1145459B/it active
- 1981-02-21 DE DE3106574A patent/DE3106574C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5920195B2 (ja) | 1984-05-11 |
IT8147842A0 (it) | 1981-02-19 |
IT1145459B (it) | 1986-11-05 |
GB2070304B (en) | 1984-02-29 |
FR2476893B1 (de) | 1984-04-27 |
JPS56130897A (en) | 1981-10-14 |
GB2070304A (en) | 1981-09-03 |
US4341960A (en) | 1982-07-27 |
FR2476893A1 (fr) | 1981-08-28 |
DE3106574A1 (de) | 1982-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69333353T2 (de) | Spannungswandlerschaltung und mehrphasiger Taktgenerator | |
DE60202749T2 (de) | Schnittstelle von synchron zu asynchron zu synchron | |
DE4326134B4 (de) | Eingangswechseldetektorschaltung | |
DE2225428C3 (de) | Inverterstufe mit einem Paar komplementärer Feldeffekttransistoren und damit aufgebautes Schieberegister | |
DE2109936B2 (de) | Schaltung zum Erzeugen von Mehrphasentaktsignalen doppelter und einfacher Breite | |
DE1280924B (de) | Bistabile Schaltung | |
DE2120627A1 (de) | Logische Schaltung | |
DE10257438A1 (de) | Treibervorrichtung | |
DE3635761A1 (de) | Programmierbares logikfeld mit dynamischer cmos-logik | |
DE2625007A1 (de) | Adressenpufferschaltung in einem halbleiterspeicher | |
DE19882086B4 (de) | Verfahren und Vorrichtung zum Implementieren einer adiabatischen Logikfamilie | |
DE2225315B2 (de) | Mehrphasen-taktgeber | |
DE2522797C3 (de) | Flip-Flop-Schaltung | |
DE2401334A1 (de) | Synchronisationsstufe | |
DE1474388B2 (de) | Schieberegisterspeicherstufe mit feldeffekttransistoren | |
DE69109888T2 (de) | Taktfrequenzverdoppler. | |
DE69121175T2 (de) | Flipflop-Schaltung mit einem CMOS-Hysterese-Inverter | |
DE3879524T2 (de) | Stromspitzenbeschraenkung in dynamischen cmos-schaltungen. | |
DE69127152T2 (de) | Schneller Zähler/Teiler und dessen Verwendung in einem Zähler mit Impulsunterdrückung | |
DE1950191A1 (de) | Taktschaltung | |
DE2337388B2 (de) | Anordnung zum Gewinnen von periodischen Signalen längerer Dauer und Verfahren zum Betreiben einer solchen Anordnung | |
DE2944034C2 (de) | Flip-Flop-Schaltung sowie damit ausgerüstete Frequenzteilerschaltung | |
DE3106574C2 (de) | Monolithisch integrierte I&uarr;2&uarr;L-Schaltung für ein Mehrphasen-Schieberegister | |
DE2655680A1 (de) | Logische schaltungsanordnung mit mos-transistoren | |
DE2447160A1 (de) | Dynamisches schieberegister |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |